TWI813314B - 發光裝置 - Google Patents

發光裝置 Download PDF

Info

Publication number
TWI813314B
TWI813314B TW111119928A TW111119928A TWI813314B TW I813314 B TWI813314 B TW I813314B TW 111119928 A TW111119928 A TW 111119928A TW 111119928 A TW111119928 A TW 111119928A TW I813314 B TWI813314 B TW I813314B
Authority
TW
Taiwan
Prior art keywords
light
semiconductor layer
electrode
hole
layer
Prior art date
Application number
TW111119928A
Other languages
English (en)
Other versions
TW202234724A (zh
Inventor
大黒真一
三賀大輔
Original Assignee
日商日亞化學工業股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2018105648A external-priority patent/JP6597837B2/ja
Application filed by 日商日亞化學工業股份有限公司 filed Critical 日商日亞化學工業股份有限公司
Publication of TW202234724A publication Critical patent/TW202234724A/zh
Application granted granted Critical
Publication of TWI813314B publication Critical patent/TWI813314B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/507—Wavelength conversion elements the elements being in intimate contact with parts other than the semiconductor body or integrated with parts other than the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0041—Processes relating to semiconductor body packages relating to wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)
  • Heating, Cooling, Or Curing Plastics Or The Like In General (AREA)

Abstract

本發明係一種發光單元之個別點亮之可區分性良好之發光裝置之製造方法。
本發明之發光裝置之製造方法包括：第1A步驟SA1，其係準備第1半導體層及第2半導體層積層之半導體積層體；第2A步驟SA2，其係將到達第1半導體層之槽部設置為矩陣狀，而形成複數個發光單元；第3A步驟SA3，其係於各發光單元中使第1半導體層之一部分自第2半導體層露出；第4A步驟SA4，其係於發光單元及槽部形成具有第1孔之第1絕緣層；第5A步驟SA5，其係形成藉由第1孔而與各發光單元之第1半導體層導通之配線電極；第6A步驟SA6，其係於第1絕緣層形成第2孔；第7A步驟SA7，其係於各發光單元形成藉由第2孔而與第2半導體層導通之第2電極；第8A步驟SA8，其係去除第1半導體層以不會到達槽部之第1絕緣層；及第9A步驟SA9，其係於槽部之位置使第1絕緣層自第1半導體層露出，且使第1半導體層粗面化。

Description

發光裝置
本發明係關於一種發光裝置及發光裝置之製造方法。
先前，作為高發光效率之半導體發光裝置，已知有複數個發光單元於平面中配置為成為縱橫格子狀之陣列狀之構成者(參照專利文獻1)。該半導體發光裝置具有將半導體構造層劃分為複數個發光區段之至少1個第1電極、及形成於複數個發光區段中鄰接之發光區段之間之第1半導體層之表面且側面形成有光反射膜之至少1個光反射槽。
又，作為發光裝置，揭示有於與第2導電型氮化物半導體層之形成有粗面之第1面相同之基板之側存在第1電極之構成(參照專利文獻2)。
[先前技術文獻] [專利文獻]
[專利文獻1]日本專利特開2015-156431號公報
[專利文獻2]日本專利特開2013-016875號公報
然而，於先前之半導體發光裝置中，作為第1電極之n側電極與半導體構造層導通之配置為複數個發光單元間。因此，於先前之半導體發光裝置中，至少2個發光單元發光，而難以個別地點亮。又，於半導體發光裝置中，由於半導體構造層部分於橫向連續或半導體構造層亦存在於較劃分發光區段之光反射槽之底面更靠上方，故而，光傳輸至半導體構造層而成為可區分性(distinguishability)不佳之狀態。
因此，本發明之實施形態之課題在於提供一種於個別點亮發光單元時可區分性良好之發光裝置及其製造方法。
本發明之實施形態之發光裝置之製造方法包括：第1A步驟，其係準備具有第1半導體層、及設置於上述第1半導體層之上表面之第2半導體層之半導體積層體；第2A步驟，其係於上述半導體積層體形成自上述半導體積層體之上表面側到達上述第1半導體層之複數個槽部，藉此形成配置成矩陣狀之複數個發光單元；第3A步驟，其係於上述複數個發光單元各者中，將上述第2半導體層自上述第2半導體層之上表面側局部地去除，藉此，使上述第1半導體層之一部分自上述第2半導體層露出；第4A步驟，其係於上述複數個發光單元及上述複數個槽部連續地形成第1絕緣層，該第1絕緣層係於上述複數個發光單元各者中之自上述第2半導體層露出之上 述第1半導體層之上方具有第1孔；第5A步驟，其係於上述第2半導體層之上表面之除特定區域以外之區域之上方以覆蓋上述第1絕緣層之方式形成藉由上述第1孔而與上述複數個發光單元各者中之上述第1半導體層導通之配線電極；第6A步驟，其係於上述複數個發光單元各者之上述第2半導體層之上表面之上述特定區域之上方，於上述第1絕緣層形成第2孔；第7A步驟，其係於上述複數個發光單元各者形成藉由上述第2孔而與上述第2半導體層導通之第2電極；第8A步驟，其係自上述第1半導體層之下表面側，藉由乾式蝕刻或研磨去除上述第1半導體層以使其不會到達形成於上述槽部之上述第1絕緣層；及第9A步驟，其係於上述第8A步驟之後，自上述第1半導體層之下表面側將上述第1半導體層之厚度方向上之一部分藉由濕式蝕刻而去除，於上述槽部之位置使上述第1絕緣層自上述第1半導體層露出，並且對藉由上述第8A步驟而去除之第1半導體層之面進行粗面加工。
又，亦可為本發明之實施形態之發光裝置之製造方法包括：第1B步驟，其係準備具有第1半導體層、及設置於上述第1半導體層之上表面之第2半導體層之半導體積層體；第2B步驟，其係於上述半導體積層體形成自上述半導體積層體之上表面側到達上述第1半導體層之複數個槽部，藉此形成配置成矩陣狀之複數個發光單元；第3B步驟，其係於上述複數個發光單元各者中，將上述第2半導體層自上述第2半導體層之上表面側局部地去除，藉此使上述第1半導體層之一部分自上述第2半導體層露出；第4B步驟，其係於上述複數個發光單元及上述複數個槽部連續地形成於上述複數個發光單元各者中之上述第2半導體層之上表面之特定區域之上方具有 第2孔之第1絕緣層；第5B步驟，其係於上述第2半導體層之上表面之除上述特定區域以外之區域之上方，以覆蓋上述第1絕緣層之方式形成藉由上述第2孔而與上述發光單元各者中之上述第2半導體層導通之配線電極；第6B步驟，其係於上述複數個發光單元各者之自上述第2半導體層露出之上述第1半導體層之上方，於上述第1絕緣層形成第1孔；第7B步驟，其係於上述複數個發光單元各者形成於上述第1孔中與上述第1半導體層導通之第1電極；第8B步驟，其係自上述第1半導體層之下表面側藉由乾式蝕刻或研磨去除上述第1半導體層以使其不會到達形成於上述槽部之上述第1絕緣層；及第9B步驟，其係於進行上述乾式蝕刻之步驟之後，自上述第1半導體層之下表面側將上述第1半導體層之厚度方向上之一部分藉由濕式蝕刻而去除，於上述槽部之位置使上述第1絕緣層自上述第1半導體層露出，並且對在上述第8B步驟中去除之第1半導體層之面進行粗面加工。
進而，本發明之實施形態之發光裝置設為如下構成，即，具備：複數個發光單元，其等分別具有半導體積層體且配置成矩陣狀，該半導體積層體具備第1半導體層、及以上述第1半導體層之上表面之一部分露出之方式設置於上述第1半導體層之上表面之第2半導體層；第1絕緣層，其連續地設置於上述複數個發光單元，且具有設置於上述複數個發光單元各者中之自上述第2半導體層露出之上述第1半導體層之上方之第1孔、及設置於上述複數個發光單元各者中之上述第2半導體層之上方之第2孔；配線電極，其具有光反射性，以覆蓋上述第1絕緣層之方式設置，且藉由上述第1孔而與上述複數個發光單元各者中之上述第1半導體層導通；及第2電極，其設置於上述複數個發光單元各者，藉由上述第2孔而與上述第2半導體層 導通；且上述第1絕緣層於上述複數個發光單元之間自上述第1半導體層露出，且上述第1半導體層之下表面具有凹凸形狀。
又，本發明之實施形態之發光裝置亦可設為如下構成，即，具備：複數個發光單元，其等分別具有半導體積層體且配置成矩陣狀，該半導體積層體具備第1半導體層、及設置於上述第1半導體層之上表面之第2半導體層；第1絕緣層，其連續地設置於上述複數個發光單元，且具有設置於上述複數個發光單元各者中之自上述第2半導體層露出之上述第1半導體層之上方之第1孔、及設置於上述複數個發光單元各者中之上述第2半導體層之上方之第2孔；第1電極，其設置於上述複數個發光單元各者，藉由上述第1孔而與上述第1半導體層導通；及配線電極，其具有光反射性，以覆蓋上述第1絕緣層之方式設置，且藉由上述第2孔而與上述複數個發光單元各者中之上述第2半導體層導通；上述第1絕緣層於上述複數個發光單元之間自上述第1半導體層露出，上述第1半導體層之下表面具有凹凸形狀。
根據本發明之實施形態之發光裝置，可提高將複數個發光單元個別點亮時之可區分性。又，根據本發明之實施形態之發光裝置之製造方法，可製造可區分性較佳之發光裝置。
1:發光單元
2:第1電極
2a:電極連接部
2c:中央部
2g:凹部
3:凸塊
4:底部填充膠
5:螢光體層
10:發光單元群
10Ea:區域
10Eb:外部區域
11:基板
12:半導體積層體
12a:發光層
12n:第1半導體層
12p:第2半導體層
13:全面電極層
14:發光元件部
14a,14w:槽部
14b:露出區域
15:第1絕緣層
15a:第1孔
15b:第2孔
15c:凹部
16:連接電極
17:配線電極
17a:開口
17e:預定區域
17g:連接部
18:第2絕緣層
18a:第3孔
18c:中央凹部
18d:第4孔
18e:區域
18g:凹部
19:第2電極
19c:中央部
19g:連接部
20:IC基板
21:IC支持基板
22:IC基板電極
30:2次安裝基板
50:控制器
60:散熱器
100:發光裝置
100B:發光裝置
100S:發光裝置系統
B1:照射光
B2:照射光
B3:照射光
H:熱
SA1:半導體積層體準備步驟(第1A步驟)
SA2:發光單元群形成步驟(第2A步驟)
SA3:第1半導體層露出步驟(第3A步驟)
SA4:第1絕緣層形成步驟(第4A步驟)
SA5:配線電極形成步驟(第5A步驟)
SA6:孔形成步驟(第6A步驟)
SA7:第2電極形成步驟(第7A步驟)
SA8:半導體層薄層化步驟(第8A步驟)
SA9:半導體層粗面化步驟(第9A步驟)
SB1:半導體積層體準備步驟(第1B步驟)
SB2:發光單元群形成步驟(第2B步驟)
SB3:第1半導體層露出步驟(第3B步驟)
SB4:第1絕緣層形成步驟(第4B步驟)
SB5:配線電極形成步驟(第5B步驟)
SB6:孔形成步驟(第6B步驟)
SB7:第2電極形成步驟(第7B步驟)
SB8:半導體層薄層化步驟(第8B步驟)
SB9:半導體層粗面化步驟(第9B步驟)
圖1係模式地表示本實施形態之發光裝置之一例之側視圖。
圖2A係模式地表示本實施形態之發光裝置之發光單元之局部之俯視 圖。
圖2B係將圖2A之一部分放大而模式地表示之局部放大圖。
圖3A係將本實施形態之發光裝置之製造方法以剖面形式表示之模式圖，且係表示將形成有凸塊之發光單元群安裝於形成有抗蝕劑之IC基板電極之狀態之模式圖。
圖3B係表示本實施形態之發光裝置之製造方法之模式圖，且係將於所安裝之發光單元群形成底部填充膠之狀態以剖面形式表示之模式圖。
圖3C係表示本實施形態之發光裝置之製造方法之模式圖，且係將設置有發光單元群之基板去除之狀態以剖面形式表示之模式圖。
圖3D係表示本實施形態之發光裝置之製造方法之模式圖，且係將對發光單元群之半導體層進行乾式蝕刻之狀態以剖面形式表示之模式圖。
圖3E係將本實施形態之發光裝置之製造方法以剖面形式表示之模式圖，且係表示對半導體積層體進行濕式蝕刻之狀態之模式圖。
圖3F係將本實施形態之發光裝置之製造方法以剖面形式表示之模式圖，且係表示於發光單元群設置有螢光體層之狀態之模式圖。
圖4係表示第1實施形態之發光裝置之製造方法之流程圖。
圖5A係於第1實施形態之發光裝置之製造方法中，將於半導體積層體上形成有全面電極層之發光單元之一部分放大而模式地表示之局部放大俯視圖。
圖5B係於第1實施形態之發光裝置之製造方法中，圖5A之VB-VB線上之剖視圖。
圖5C係於第1實施形態之發光裝置之製造方法中，圖5A之VC-VC線上之剖視圖。
圖6A係於第1實施形態之發光裝置之製造方法中，將對半導體積層體之一部分進行蝕刻而形成有槽部之狀態之一部分放大而模式地表示之局部放大俯視圖。
圖6B係於第1實施形態之發光裝置之製造方法中，圖6A之VIB-VIB線上之剖視圖。
圖6C係於第1實施形態之發光裝置之製造方法中，圖6A之VIC-VIC線上之剖視圖。
圖7A係於第1實施形態之發光裝置之製造方法中，將去除全面電極及第1半導體層之一部分而形成有第1半導體層自第2半導體層露出之開口之發光單元之一部分放大而模式地表示之局部放大俯視圖。
圖7B係於第1實施形態之發光裝置之製造方法中，圖7A之VIIB-VIIB線上之剖視圖。
圖7C係於第1實施形態之發光裝置之製造方法中，圖7A之VIIC-VIIC線上之剖視圖。
圖8A係於第1實施形態之發光裝置之製造方法中，將形成有於發光單元群及槽部連續之第1絕緣層之發光單元之一部分放大而模式地表示之局部放大俯視圖。
圖8B係於第1實施形態之發光裝置之製造方法中，圖8A之VIIIB-VIIIB線上之剖視圖。
圖8C係於第1實施形態之發光裝置之製造方法中，圖8A之VIIIC-VIIIC線上之剖視圖。
圖9A係於第1實施形態之發光裝置之製造方法中，將於第1半導體層形成有第1孔之發光單元之一部分放大而模式地表示之局部放大俯視圖。
圖9B係於第1實施形態之發光裝置之製造方法中，圖9A之IXB-IXB線上之剖視圖。
圖9C係於第1實施形態之發光裝置之製造方法中，圖9A之IXC-IXC線上之剖視圖。
圖10A係於第1實施形態之發光裝置之製造方法中，將於與第1半導體層導通之第1孔形成有連接電極之發光單元之一部分放大而模式地表示之局部放大俯視圖。
圖10B係於第1實施形態之發光裝置之製造方法中，圖10A之XB-XB線上之剖視圖。
圖10C係於第1實施形態之發光裝置之製造方法中，圖10A之XC-XC線上之剖視圖。
圖11A係於第1實施形態之發光裝置之製造方法中，將於第1絕緣層上形成有配線電極之發光單元之一部分放大而模式地表示之局部放大俯視圖。
圖11B係於第1實施形態之發光裝置之製造方法中，圖11A之XIB-XIB線上之剖視圖。
圖11C係於第1實施形態之發光裝置之製造方法中，圖11A之XIC-XIC線上之剖視圖。
圖12A係於第1實施形態之發光裝置之製造方法中，將於配線電極上形成有第2絕緣層之發光單元之一部分放大而模式地表示之局部放大俯視圖。
圖12B係於第1實施形態之發光裝置之製造方法中，圖12A之XIIB-XIIB線上之剖視圖。
圖12C係於第1實施形態之發光裝置之製造方法中，圖12A之XIIC-XIIC線上之剖視圖。
圖13A係於第1實施形態之發光裝置之製造方法中，將形成有第2絕緣層之第3孔及第1絕緣層之第2孔之發光單元之一部分放大而模式地表示之局部放大俯視圖。
圖13B係於第1實施形態之發光裝置之製造方法中，圖13A之XIIIB-XIIIB線上之剖視圖。
圖13C係於第1實施形態之發光裝置之製造方法中，圖13A之XIIIC-XIIIC線上之剖視圖。
圖13D係於第1實施形態之發光裝置之製造方法中，圖13A之XIIID-XIIID線上之剖視圖。
圖14A係於第1實施形態之發光裝置之製造方法中，將於第2絕緣層上形成有第2電極之發光單元之一部分放大而模式地表示之局部放大俯視圖。
圖14B係於第1實施形態之發光裝置之製造方法中，圖14A之XIVB-XIVB線上之剖視圖。
圖14C係於第1實施形態之發光裝置之製造方法中，圖14A之XIVC-XIVC線上之剖視圖。
圖14D係於第1實施形態之發光裝置之製造方法中，圖14A之XIVD-XIVD線上之剖視圖。
圖15A係於第1實施形態之發光裝置之製造方法中，將於第1電極上及第2電極上形成有凸塊之發光單元之一部分放大而模式地表示之局部放大俯視圖。
圖15B係於第1實施形態之發光裝置之製造方法中，圖15A之XVB-XVB線上之剖視圖。
圖15C係於第1實施形態之發光裝置之製造方法中，圖15A之XVC-XVC線上之剖視圖。
圖15D係於第1實施形態之發光裝置之製造方法中，圖15A之XVD-XVD線上之剖視圖。
圖16係於第1實施形態之發光裝置之製造方法中，將進行乾式蝕刻而使半導體層變薄之後之發光單元之狀態模式地局部放大而模式地表示之剖視圖。
圖17係於本實施形態之發光裝置之製造方法中，將進行濕式蝕刻而對半導體層之表面進行粗面加工之發光單元之狀態局部放大而模式地表示之剖視圖。
圖18係表示第2實施形態之發光裝置之製造方法之流程圖。
圖19A係於第2實施形態之發光裝置之製造方法中，將於半導體積層體上形成有全面電極層之發光單元之一部分放大而模式地表示之局部放大俯視圖。
圖19B係於第2實施形態之發光裝置之製造方法中，圖19A之XIXB-XIXB線上之剖視圖。
圖19C係於第2實施形態之發光裝置之製造方法中，圖19A之XIXC-XIXC線上之剖視圖。
圖20A係於第2實施形態之發光裝置之製造方法中，將對半導體積層體之一部分進行蝕刻而形成槽部之狀態之一部分放大而模式地表示之局部放大俯視圖。
圖20B係於第2實施形態之發光裝置之製造方法中，圖20A之XXB-XXB線上之剖視圖。
圖20C係於第2實施形態之發光裝置之製造方法中，圖20A之XXC-XXC線上之剖視圖。
圖21A係於第2實施形態之發光裝置之製造方法中，將去除全面電極及第1半導體層之一部分而形成有第1半導體層自第2半導體層露出之開口之發光單元之一部分放大而模式地表示之局部放大俯視圖。
圖21B係於第2實施形態之發光裝置之製造方法中，圖21A之XXIB-XXB線上之剖視圖。
圖21C係於第2實施形態之發光裝置之製造方法中，圖21A之XXIC-XXIC線上之剖視圖。
圖22A係於第2實施形態之發光裝置之製造方法中，將形成有於發光單元群及槽部連續之第1絕緣層之發光單元之一部分放大而模式地表示之局部放大俯視圖。
圖22B係於第2實施形態之發光裝置之製造方法中，圖22A之XXIIB-XXIIB線上之剖視圖。
圖22C係於第2實施形態之發光裝置之製造方法中，圖22A之XXIIC-XXIIC線上之剖視圖。
圖23A係於第2實施形態之發光裝置之製造方法中，將於第1絕緣層形成有第2孔之發光單元之一部分放大表示之局部放大俯視圖。
圖23B係於第2實施形態之發光裝置之製造方法中，圖23A之XXIIIB-XXIIIB線上之剖視圖。
圖23C係於第2實施形態之發光裝置之製造方法中，圖23A之XXIIIC- XXIIIC線上之剖視圖。
圖24A係於第2實施形態之發光裝置之製造方法中，將於第1絕緣層上形成有配線電極之發光單元之一部分放大而模式地表示之局部放大俯視圖。
圖24B係於第2實施形態之發光裝置之製造方法中，圖24A之XXIVB-XXIVB線上之剖視圖。
圖24C係於第2實施形態之發光裝置之製造方法中，圖24A之XXIVC-XXIVC線上之剖視圖。
圖25A係於第2實施形態之發光裝置之製造方法中，將於配線電極上形成有第2絕緣層之發光單元之一部分放大而模式地表示之局部放大俯視圖。
圖25B係於第2實施形態之發光裝置之製造方法中，圖25A之XXVB-XXVB線上之剖視圖。
圖25C係於第2實施形態之發光裝置之製造方法中，圖25A之XXVC-XXVC線上之剖視圖。
圖26A係於第2實施形態之發光裝置之製造方法中，將於第2絕緣層形成有第3孔且於第1絕緣層形成有第1孔之發光單元之一部分放大而模式地表示之局部放大俯視圖。
圖26B係於第2實施形態之發光裝置之製造方法中，圖26A之XXVIB-XXVIB線上之剖視圖。
圖26C係於第2實施形態之發光裝置之製造方法中，圖26A之XXVIC-XXVIC線上之剖視圖。
圖26D係於第2實施形態之發光裝置之製造方法中，圖26A之 XXVID-XXVID線上之剖視圖。
圖27A係於第2實施形態之發光裝置之製造方法中，將形成有第1電極及第2電極之發光單元之一部分放大而模式地表示之局部放大俯視圖。
圖27B係於第2實施形態之發光裝置之製造方法中，圖27A之XXVIIB-XXVIIB線上之剖視圖。
圖27C係於第2實施形態之發光裝置之製造方法中，圖27A之XXVIIC-XXVIIC線上之剖視圖。
圖27D係於第2實施形態之發光裝置之製造方法中，圖27A之XXVIID-XXVIID線上之剖視圖。
圖28A係於第2實施形態之發光裝置之製造方法中，將於第1電極上及第2電極上形成有凸塊之發光單元之一部分放大而模式地表示之局部放大俯視圖。
圖28B係於第2實施形態之發光裝置之製造方法中，圖28A之XXVIIIB-XXVIIIB線上之剖視圖。
圖28C係於第2實施形態之發光裝置之製造方法中，圖28A之XXVIIIC-XXVIIIC線上之剖視圖。
圖28D係於第2實施形態之發光裝置之製造方法中，圖28A之XXVIIID-XXVIIID線上之剖視圖。
圖29係於第2實施形態之發光裝置之製造方法中，將進行乾式蝕刻使半導體積層體變薄之後之狀態模式地局部放大而模式地表示之剖視圖。
圖30係於第2實施形態之發光裝置之製造方法中，將進行濕式蝕刻對半導體積層體之表面進行粗面加工後之發光單元之狀態模式性地局部放大而模式性地表示之剖視圖。
圖31係將第2實施形態之發光裝置之一部分放大而以剖面形式模式地表示之一部分放大俯視圖。
圖32A係於各實施形態之發光裝置之製造方法中，將對表示變化例之半導體積層體之一部分進行蝕刻並藉由槽部而將發光單元之1個劃分而形成之狀態之一部分放大而模式地表示之局部放大俯視圖。
圖32B係於各實施形態之發光裝置之製造方法中，將對表示變化例之半導體積層體之一部分進行蝕刻而於1個發光單元之區域內形成有槽部之狀態之一部分放大並模式地表示之局部放大俯視圖。
圖32C係於各實施形態之發光裝置之製造方法之變化例中，圖32B之XXXIIC-XXXIIC線上之剖視圖。
以下，參照圖式對實施形態之發光裝置之製造方法及發光裝置進行說明。再者，於以下說明中參照之圖式係概略性地表示本實施形態者，因此，存在將各構件之比例尺或間隔、位置關係等誇張或將構件之一部分之圖示省略之情形。又，於以下說明中，關於相同之名稱及符號，原則上表示相同或同質之構件，並適當省略詳細說明。
≪發光裝置100≫
首先，參照圖1至圖3F說明關於本實施形態之發光裝置100之概略。
發光裝置100具備作為複數個發光單元之集合體之發光單元群10、及設置發光單元群10之IC基板20。又，發光裝置系統100S具備：發光裝置100，其具有發光單元群10及IC基板20；2次安裝基板30，其安裝發光裝 置100之IC基板20；控制器50，其連接於2次安裝基板30；及散熱器60，其設置於2次安裝基板。
(第1實施形態)
<發光裝置100之製造方法>
參照圖3A~圖17，對第1實施形態之發光裝置100之製造方法進行說明。
發光裝置100之製造方法包括：第1A步驟SA1，其係準備半導體積層體；第2A步驟SA2，其係形成包含複數個發光單元之發光單元群；第3A步驟SA3，其係使第1半導體層自第2半導體層露出；第4A步驟SA4，其係形成第1絕緣層；第5A步驟SA5，其係形成配線電極；第6A步驟SA6，其係形成第2孔；第7A步驟SA7，其係形成第2電極；第8A步驟SA8，其係使半導體層薄層化；及第9A步驟SA9，其係使半導體層粗面化。再者，第1半導體層12n、第2半導體層12p、發光層12a之圖式中之表示僅設於圖5B及圖5C，於圖6A~圖17中之其他圖中省略而設為半導體積層體12。
作為第1A步驟SA1之準備半導體積層體之半導體積層體準備步驟係如圖5A~圖5C所示般準備形成於基板11上之半導體積層體12之步驟。該步驟係準備半導體積層體12，該半導體積層體12自基板11側起依序具備形成於基板11上之作為第1半導體層12n之n型半導體層、發光層12a、及作為第2半導體層12p之p型半導體層。再者，半導體積層體12設定為可與形成發光單元1之區域10Ea鄰接而供外部區域10Eb形成之大小。
其次，進行於半導體積層體12上形成作為p側全面電極之全面電極層 13之全面電極形成步驟。於全面電極形成步驟中，全面電極層13例如可利用濺鍍法等形成。
繼而，進行作為第2A步驟SA2之形成發光單元1之發光單元形成步驟。該發光單元形成步驟係如下步驟，即，如圖6A~圖6C所示般於半導體積層體12形成複數個槽部14a，將半導體積層體12劃分為成為複數個發光單元之區域，藉此形成發光單元群10。發光單元形成步驟係將自形成於半導體積層體12之上表面之全面電極層13側到達第1半導體層12n之複數個槽部14a形成為格子狀，藉此形成配置成矩陣狀之複數個發光單元1。槽部14a係藉由將半導體積層體12局部地去除之蝕刻等手段而形成。此處，介隔遮罩以於俯視下成為矩形之發光單元1之方式呈格子狀下挖至第1半導體層12n而形成有槽部14a。由槽部14a劃分形成之發光單元1之個數例如為縱15~40行×橫15~40列。又，槽部14a之深度例如可設為2.0~5.0μm之範圍。
又，於發光單元形成步驟中，能以配置與配置成矩陣狀之複數個發光單元1鄰接且沿複數個發光單元之列方向及行方向之至少一方向延伸之外部區域10Eb之方式形成槽部14a。此處，位於行方向之一端之槽部14a成為劃分與形成發光單元群10之半導體積層體12之區域10Ea鄰接之外部區域10Eb者。而且，外部區域10Eb以特定之寬度連續地形成，且形成為於形成用以與外部電極連接之第1電極2時所需要之大小。
此處，形成有於發光單元群10之行方向延伸之1個外部區域10Eb，但 亦可於行方向形成2個，又，亦可不僅於行方向形成，於列方向亦形成且以包圍發光單元群10之方式形成外部區域10Eb。進而，又，亦能以包圍發光單元群10之方式形成環狀之外部區域10Eb。藉由形成複數個外部區域10Eb，且將外部電源連接於各個外部區域10Eb，可減少對複數個發光單元1供給之電流之不均。藉此，可減少發光單元群10整體中之電流密度分佈之不均，從而減少發光不均。於外部區域10Eb之部分延伸形成配線電極17，且形成與該配線電極17導通之第1電極2。
作為第3A步驟SA3之將第1半導體層12n露出之第1半導體層露出步驟係如下步驟，即，如圖7A~圖7C所示般，將第2半導體層12p及全面電極層13去除而使第1半導體層12n之一部分自第2半導體層12p露出。該露出步驟係於除使之露出之部分以外之位置設置遮罩並進行蝕刻等，使第1半導體層12n之一部分自全面電極層13及第2半導體層12p露出，而形成於俯視下為大致圓形狀之露出區域14b。
第4A步驟SA4係如圖9A~圖9C所示般形成供第1孔15a形成之第1絕緣層15之第1絕緣層形成步驟。於該第1絕緣層形成步驟中，以覆蓋全面電極層13上、槽部14a上、及露出區域14b上之方式形成第1絕緣層15。第1絕緣層15例如係包含氧化矽之層與包含氧化鈮之層交替地積層有複數層之介電體多層膜，且發揮反射來自半導體積層體12之光之反射層之作用。作為一例，第1絕緣層15係藉由濺鍍法以600nm~1.5μm之範圍之厚度形成。
又，於形成第1絕緣層15之後，進行形成第1孔15a之第1孔形成步 驟。於該第1孔形成步驟中，於第1絕緣層15中之覆蓋露出區域14b之區域形成第1孔15a。第1孔15a係為了於第1半導體層12n電性連接下述配線電極17而形成。第1孔15a係藉由將相當於露出區域14b之全部之區域或相當於露出區域14b之一部分之區域中之第1絕緣層15藉由蝕刻等去除而形成。而且，於設置有第1孔15a之區域中，第1半導體層12n自第1絕緣層15露出。
繼而，於進行下一步驟之前，如圖10A~圖10C所示般，進行於第1孔15a內設置與第1半導體層12n相接而與第1半導體層12n導通之連接電極16之連接電極形成步驟。連接電極形成步驟係如下步驟，即，藉由以遮罩覆蓋第1孔15a之周圍且進行濺鍍法等而於第1孔15a及其周圍之第1絕緣層15之上表面形成連接電極16。連接電極16例如可使用鈦、鋁或以該等金屬為主成分之合金。再者，連接電極16亦可為積層有上述金屬單質層及金屬合金層之積層體。藉由形成連接電極16，而減少連接電極16與第1半導體層12n之電阻，與將第1半導體層12n與配線電極17直接連接之情形相比，可減輕發光單元1之順方向電壓Vf之上升。
第5A步驟SA5係如圖11A~圖11C所示般形成經由第1孔15a而與第1半導體層12n導通之配線電極17之配線電極形成步驟。於該配線電極形成步驟中，以覆蓋於第1孔15a中與第1半導體層12n導通之連接電極16上、及第1絕緣層15上之特定之區域之方式形成配線電極17。配線電極17係除預定形成與第2電極19導通之第2孔15b(及第3孔18a)之預定區域17e以外而形成。亦即，配線電極17係藉由形成覆蓋預定區域17e之遮罩並進行濺鍍 法等而形成。預定區域17e係如圖11A所示般藉由遮罩形成為大致圓形狀之孔部。配線電極17例如由以鋁為主成分之合金形成。再者，配線電極17亦可為鋁合金層與其他金屬層之積層體，又，亦可藉由將鈦等金屬單質層與金屬合金層積層而形成。進而，相對於1個發光單元1將預定區域17e設為2個，但其數量並不受限定。
其次，進行形成供第3孔18a形成之第2絕緣層18之第2絕緣層形成步驟SA5a。
第2絕緣層形成步驟係如下步驟，即，如圖12A~圖12C所示般於配線電極17上、及於預定區域17e中自配線電極17露出之第1絕緣層15上形成第2絕緣層18。第2絕緣層18例如藉由濺鍍法等而形成。又，第2絕緣層18例如能以膜厚成為300nm~700nm之範圍之方式設置包含SiO2之絕緣層。
其次，進行於第2絕緣層18形成第3孔18a並且於第1絕緣層15形成第2孔15b之孔形成步驟SA6。孔形成步驟SA6係如下步驟，即，如圖13A~圖13C所示般，於第2絕緣層18中之設置於預定區域17e之位置之第2絕緣層18形成第2孔15b及第3孔18a。該孔形成步驟SA6包含成為第6A步驟之步驟。亦即，於孔形成步驟SA6中，於複數個發光單元1各者之第2半導體層12p之上表面之特定區域之上方(預定區域17e)，進行於第1絕緣層15形成第2孔之第2孔形成步驟。
孔形成步驟SA6係如下步驟，即，如圖13A及圖13B所示般，於俯視 下與預定區域17e重疊之區域18e內，於第1絕緣層15及第2絕緣層18形成用以將配線電極17連接於全面電極層13而與第2半導體層12p導通之第2孔15b及第3孔18a。第2孔15b及第3孔18a係藉由於第2絕緣層18上形成於區域18e之一部分具有開口之遮罩，並介隔該遮罩蝕刻第1絕緣層15及第2絕緣層18而形成。再者，形成於第1絕緣層15之第2孔15b、及形成於第2絕緣層18之第3孔18a只要係第2絕緣層18之區域18e內則其大小形狀並不受限定。第2孔15b及第3孔18a以連通之方式形成，使全面電極層13之一部分自第2絕緣層18及第1絕緣層15露出。
第7A步驟SA7係如圖14A~圖14C所示般，於設置有第2孔15b及第3孔18a之區域形成經由全面電極層13而與第2半導體層12p導通之第2電極19之第2電極形成步驟。該第2電極形成步驟形成第2電極19並且包含形成凸塊3之凸塊形成步驟。於第2電極形成步驟中，將第2電極19形成於設置有第2孔15b及與第2孔15b連通之第3孔18a之區域，且經由全面電極層13使第2半導體層12p與第2電極19導通。第2電極19係金屬或合金之單獨體或積層體，係使用遮罩藉由濺鍍法等而形成。第2電極19於剖面觀察下，作為設置有連接電極16之區域之中央部19c形成為凹狀，且連接於全面電極層13之連接部19g之部分形成為凹狀。第2電極19於1個發光單元1中，於由槽部14a包圍之區域離開槽部14a而形成為矩形狀。而且，第2電極19於俯視下相對於由槽部14a包圍之區域作為一例可形成於以面積率表示為50~95%之範圍。第2電極19之厚度較佳為以300nm~700nm之範圍形成。再者，於形成第2電極19時，可如圖14D所示，於外部區域10Eb形成離開第2電極19且與配線電極17導通之第1電極2。
於形成第2電極19及第1電極2之後，進行於第2電極19及第1電極2之特定位置形成用以與下述IC基板20連接之凸塊3之凸塊形成步驟。於凸塊形成步驟中，如圖15A~圖15D所示，於由發光單元1之槽部14a劃分之1個區域形成有4個凸塊3。又，於形成第1電極2之位置，於中央部2c之周圍形成有4個凸塊3。再者，凸塊3之個數、直徑、及高度並無特別限定。凸塊之直徑例如可設為3.0μm~10μm左右。
於凸塊形成步驟之後，進行如圖3A所示般將設置有發光單元群10之基板11經由凸塊3而覆晶安裝於IC基板20之IC基板電極22之發光單元群安裝步驟SA7a。其次，如圖3B所示，於藉由凸塊3而安裝發光單元群10之後，於IC基板20之上表面與發光單元群10之下表面或側面之間設置底部填充膠4。繼而，如圖3C所示般，利用雷射舉離等剝離手段將基板11自安裝於IC基板20之發光單元群10剝離(基板剝離步驟SA8)。再者，安裝於IC基板20之發光單元群10成為各發光單元1之第2電極19分別連接於分別與發光單元1對應而形成於IC基板20上之IC基板電極22之狀態。藉此，發光單元群10之各發光單元1成為例如可藉由利用控制器50進行控制而個別地點亮控制之狀態。
第8A步驟SA8係如圖3D及圖16所示般使將基板11剝離之後之半導體積層體12之第1半導體層12n薄層化之半導體層薄層化步驟。該半導體層薄層化步驟係自第1半導體層12n之將基板11剝離之側，藉由乾式蝕刻或研磨而去除第1半導體層12n以使其不會到達形成於槽部14a之第1絕緣層 15。於半導體層薄層化步驟中，作為乾式蝕刻，例如可利用使用含氯氣體之反應性離子蝕刻，作為研磨，例如可利用使用漿料等機械地進行研磨之CMP(化學機械研磨)。
第9A步驟SA9係如圖3E及圖17所示般將第1半導體層12n之薄膜化之側之面粗面化之半導體層粗面化步驟。該半導體層粗面化步驟係藉由濕式蝕刻將第1半導體層12n之厚度方向上之一部分去除，且於槽部14a之位置使第1絕緣層15自第1半導體層12n露出，並且對藉由第8A步驟SA而去除之第1半導體層12n之面進行粗面加工。此處，於在槽部14a之位置使第1絕緣層15自第1半導體層12n露出之情形時，亦可未如本實施形態般分為第8A步驟SA8及第9A步驟SA9之2個步驟而以1個步驟進行。例如，可自第1半導體層12n之將基板11剝離之側之面側進行乾式蝕刻等，藉此使第1絕緣層15自第1半導體層12n露出。
然而，於此情形時，有設置於槽部14a之配線電極17、第1絕緣層15及第2絕緣層18等因乾式蝕刻而變質或劣化之虞。其結果，產生因配線電極17於槽部14a之位置斷線等導致之發光單元1之點亮不良。因此，於本實施形態中，於在半導體層薄層化步驟中藉由乾式蝕刻或研磨去除第1半導體層12n以使其不會到達第1絕緣層15後，於半導體層粗面化步驟中，藉由濕式蝕刻而將位於第1絕緣層15之下方之第1半導體層12n去除。藉此，與僅藉由乾式蝕刻使第1絕緣層15露出之情形相比，可減輕配線電極17、第1絕緣層15及第2絕緣層18之變質或劣化。進而，由於同時進行使第1絕緣層15露出之步驟及第1半導體層12n之粗面化之步驟，故而步驟不 會增加。
作為於半導體層粗面化步驟中進行之濕式蝕刻，例如可使用包含TMAH之水溶液進行。於此種濕式蝕刻中，包含SiO2等之第1絕緣層15不易被蝕刻，而對半導體積層體12選擇性地進行蝕刻。第1半導體層12n之經粗面化之表面之粗糙度例如係以凹部之深度成為2.5μm左右之方式進行加工。藉由將第1半導體層12n粗面化，可於第1半導體層12n之表面形成凹凸形狀，從而可提高自發光層12a之發光效率。
於半導體層粗面化步驟中，較佳為以第1半導體層12n之下表面位於較設置於槽部14a之配線電極17更靠第2半導體層12p側之方式進行濕式蝕刻。藉此，來自發光單元1之光不易傳輸至相鄰之發光單元1，又，容易藉由設置於槽部14a之配線電極17而反射來自發光單元1之光。因此，可提高發光裝置100之可區分性。
圖3D與圖16之關係係以不同之視野表示相同之步驟，圖3D係以可理解裝置整體之狀態之方式將整體以剖面形式模式地表示，圖16係將1個發光單元之狀態放大而模式地表示。進而，圖3E與圖17之關係亦係以不同之視野表示相同之步驟，圖3E係以可理解裝置整體之狀態之方式將整體以剖面形式模式地表示，圖17係將1個發光單元之狀態放大而模式地表示。
於半導體層粗面化步驟之後，繼而進行螢光體層形成步驟，該螢光體層形成步驟係以覆蓋經粗面化之第1半導體層12n之方式於成為母材之 樹脂形成作為波長轉換構件之含有螢光體之螢光體層5。於螢光體層形成步驟中，作為一例，藉由灌注等滴加手段或者噴霧或塗佈手段設置螢光體層5。
藉由如上步驟而製造之發光裝置100如圖1所示般進而安裝於2次安裝基板30，於該2次安裝基板30連接作為控制機構之控制器50，並且設置用以冷卻2次安裝基板30之散熱器60，藉此，成為發光裝置系統100S。作為2次安裝基板30，例如可使用氮化鋁等陶瓷材料、玻璃環氧樹脂。作為散熱器60，例如可使用Al或Al合金等金屬。
其次，適當參照圖式對發光裝置100之構成進行說明。
發光裝置100具備：發光單元群10，其具有複數個發光單元1；IC基板20，其連接發光單元群10；及螢光體層5，其被覆發光單元群10之表面。又，於發光裝置100之發光單元群10與IC基板20之間設置有於成為母材之樹脂含有光擴散材之底部填充膠4。底部填充膠4之母材較佳為來自發光單元1之光之吸收較少之材料，例如，可使用環氧樹脂、矽酮樹脂、改性矽酮樹脂等。作為底部填充膠4所含有之光擴散材，可使用氧化鈦或氧化鋁等。藉由設置底部填充膠4，來自發光單元群10之光容易由與配置有IC基板20之側相反側之光提取面側反射，從而可謀求光之提取效率之提高。
發光裝置100具備：第1絕緣層15，其於發光單元1之各者具有第1孔15a及第2孔15b；配線電極17，其以覆蓋第1絕緣層15之方式設置，且藉由第1孔15a而與發光單元1各者中之第1半導體層12n導通；第2電極19， 其設置於發光單元1各者，且藉由第2孔15b而與第2半導體層12p導通；及第2絕緣層18，其設置於配線電極17與第2電極19之間且具有第3孔18a。進而，發光裝置100於複數個發光單元1之間，第1絕緣層15自第1半導體層12n露出，且成為第1半導體層12n之下表面之光提取面具有凹凸形狀。再者，亦可為發光裝置100具有於第1孔內與第1半導體層12n相接而設置之連接電極16，配線電極17經由該連接電極16而與第1半導體層12n導通。
以下，對發光裝置100之各構成進行說明。
發光單元群10具有複數個發光單元1，該等複數個發光單元1分別具有半導體積層體12，該半導體積層體12具備第1半導體層12n、及以第1半導體層12n之上表面之一部分露出之方式設置於第1半導體層12n之上表面之第2半導體層12p。如圖2A所示，複數個發光單元1於列方向及行方向整齊地排列而形成並設置於區域10Ea。又，與區域10Ea鄰接設置有沿著列方向或行方向之外部區域10Eb，於該外部區域10Eb形成有第1電極2。區域10Ea及外部區域10Eb均由半導體積層體12形成。
作為發光單元1，較佳為使用發光二極體(LED)。發光二極體可選擇任意之波長者。例如，作為藍色、綠色之發光二極體，可使用利用ZnSe或氮化物系半導體(InXAlYGa1-X-YN、0≦X、0≦Y、X+Y≦1)、GaP者。
IC基板20具備IC支持基板21、及形成於該IC支持基板21之複數個IC 基板電極22。
IC支持基板21例如可使用矽基板、SiC基板、GaN基板等。俯視形狀例如可形成為矩形狀。IC支持基板21形成為於基板面或基板內等形成配線而可與外部電極連接。
IC基板電極22係用以將發光單元群10之發光單元1及第1電極2電性連接之電極，可藉由利用控制器50進行控制而對複數個發光單元1個別地進行點亮控制。IC基板電極22以可供形成於發光單元1之上表面之凸塊3及形成於第1電極2之上表面之凸塊3各自連接之方式，與各個凸塊3對應地形成。
發光單元1之第1半導體層12n之形成有凹凸形狀之側成為光提取面。而且，發光單元1於IC支持基板21側之半導體積層體12具備電極構造，該電極構造與IC基板電極22導通，藉此，可個別點亮。作為發光單元1之電極構造具備：配線電極17，其使第1半導體層12n電性連接於第1電極2；及第2電極19，其電性連接於第2半導體層12p。發光單元1此處具有對配線電極17進行電性連接之連接電極16，經由該連接電極16而於配線電極17連接有第1半導體層12n。又，發光單元1於半導體積層體12之第2半導體層12p於除露出區域14b以外之位置形成全面電極層13。而且，發光單元1於全面電極層13與配線電極17之間形成有第1絕緣層15，於配線電極17與第2電極19之間形成有第2絕緣層18。發光單元1之第1電極2及第2電極19配置於發光單元1之相同面側。
第1電極2係用以對第1半導體層12n供給電流之電極。第1電極2以於 外部區域10Eb覆蓋第2絕緣層18之方式形成，且經由第2絕緣層18之第4孔18d而與配線電極17連接。而且，第1電極2經由配線電極17及連接電極16而與第1半導體層12n導通。第1電極2於俯視下呈長方形狀形成於外部區域10Eb。作為第1電極2較佳為使用例如選自Ti、Al、Al合金、Ag、Ag合金之至少一種而形成。
第2電極19係用以對第2半導體層12p供給電流之電極。第2電極19作為用以使電流均勻地擴散至第2半導體層12p之電極發揮功能，並且亦作為反射來自發光單元1之光之反射膜發揮功能。第2電極19於俯視下呈矩形狀形成於發光單元1之上表面。第2電極19經由第2絕緣層18之第3孔18a及第1絕緣層15之第2孔15b而連接於全面電極層13，且經由全面電極層13而與第2半導體層12p導通。第2電極19例如可利用包含選自Ti、Al、Al合金、Ag、Ag合金之至少一種之金屬膜形成。再者，第1電極2及第2電極19此處係利用相同金屬藉由濺鍍等成膜手段於相同時間形成。
較佳為發光單元1中之半導體積層體12之成為光提取面之下表面係位於發光單元1之剖面觀察下較位於設置有自半導體積層體12露出之第1絕緣層15之區域的配線電極17更靠半導體積層體12之上表面側。藉此，可藉由配線電極17而反射自發光單元1向橫向傳輸之光，因此，可提高使相鄰之發光單元1點亮時之可區分性。具體而言，發光單元1中之半導體積層體12之厚度例如為1~10μm，發光單元1間之間隔為3~25μm。
全面電極層13例如由ITO膜形成，且以連接於第2半導體層12p而與 第2電極19導通之方式形成。該全面電極層13形成於除槽部14a之位置及露出區域14b以外之第2半導體層12p上。該全面電極層13係用以使電流擴散至第2半導體層12p之整個面之層。全面電極層13亦形成於外部區域10Eb之第2半導體層12p上。
第1絕緣層15係形成於全面電極層13與配線電極17之間用以將全面電極層13與配線電極17電性絕緣者。第1絕緣層15於1個發光單元1之區域內具有形成於第1半導體層12n上之第1孔15a、及形成於第2半導體層12p之第2孔15b，且以覆蓋全面電極層13之方式形成。又，第1絕緣層15於複數個發光單元1之間自第1半導體層12n露出。該第1絕緣層15亦作為半導體積層體12之保護及靜電防止發揮功能。第1絕緣層15例如藉由單層或積層而形成，且可由SiO2、Nb2O5、ZrO2、SiN、SiON、SiC、AlN等構成。第1絕緣層15可設為積層有複數個介電體層之介電體多層膜，例如，可設為以交替地積層包含SiO2之層及包含Nb2O5之層且反射來自發光單元1之光之方式設計之介電體多層膜。藉此，可反射自發光單元1向橫向傳輸之光，提高使複數個發光單元1點亮時之可區分性。
連接電極16係為了使配線電極17容易與第1半導體層12n連接而形成者。該連接電極16較佳為係由積層有AlCu、Ti、Ru等金屬之積層構造體形成。連接電極16形成於包含至第1絕緣層15之第1孔15a之周緣之圓形區域之區域。
配線電極17具有光反射性，且以覆蓋第1絕緣層15之方式設置。配線 電極17以與發光單元1各者中之第1半導體層12n導通之方式形成。配線電極17此處以經由連接電極16而與第1半導體層12n導通之方式連接。又，配線電極17以將用以供第2電極19與全面電極層13導通之預定區域17e於連接電極16之兩側開口之方式形成。配線電極17此處作為積層體形成，例如，藉由以各個厚度積層AlCu、Ti、SiO2等而形成。於俯視下，於第1絕緣層15自半導體積層體12露出之區域形成有配線電極17，藉此，可形成不會受到來自相鄰之發光單元1之光之影響之發光單元1。又，較佳為設置於相鄰之發光單元間之配線電極17之一部分較第1半導體層12n之下表面更向下表面側突出而設置。藉此，可藉由配線電極17而反射自發光單元1向橫向傳輸之光，因此，可抑制光未意圖地向相鄰之發光單元1傳播，從而可提高發光單元群10之可區分性。
第2絕緣層18係形成於配線電極17與第2電極19之間，用以將配線電極17與第2電極19電性絕緣者。第2絕緣層18於1個發光單元1之區域內形成於配線電極17上，且具有形成於預定區域17e內之第3孔18a。再者，第2絕緣層18藉由配線電極17中之預定區域17e而形成凹陷配線電極17之厚度左右之區域18e。又，第2絕緣層18之第3孔18a以與第1絕緣層15之第2孔15b連通之方式形成。再者，第2絕緣層18連續地形成於發光單元群10，並且亦形成於外部區域10Eb側之配線電極17上。
半導體積層體12形成於發光單元群10之各者，且於複數個發光單元1之間第1絕緣層15露出，藉此，劃分為各發光單元1。又，第1半導體層12n之下表面具有凹凸形狀，容易提取來自半導體積層體12之光。
螢光體層5以覆蓋發光單元群10之方式形成，各發光單元1之下表面由螢光體層5覆蓋。螢光體層5例如可使用於成為母材之透光性樹脂含有作為波長轉換構件之螢光體之粒子者。
透光性之樹脂較佳為相對於自發光元件出射之光具有透光性，例如可使用矽酮樹脂、環氧樹脂、酚樹脂、聚碳酸酯樹脂、丙烯酸樹脂、或其等之改性樹脂。
作為螢光體，可適當選擇該領域中使用之螢光體，對於螢光體之種類或濃度等並無特別限定。
螢光體層5之層厚例如較佳為設為50μm以下。藉由將螢光體層5之層厚設為50μm以下，相對於面內方向，路徑物理性地變窄，因此，光不易傳播。藉此，於使發光單元1個別地點亮時，可抑制光自點亮之發光單元1向相鄰之發光單元1傳輸。
如上述般構成之發光裝置100接合於2次安裝基板30，且於2次安裝基板30設置成為控制部之控制器50。
(第2實施形態)
<發光裝置100B之製造方法>
其次，參照圖18~圖31，對第2實施形態之發光裝置之製造方法進行說明。再者，第2實施形態之發光裝置之製造方法相對於在第1實施形態之發光裝置之製造方法中各發光單元1之凸塊3所連接之電極為p側電極(第2電極19)不同點在於：形成於各發光單元1之上表面且連接凸塊3之電極成 為n側電極(第1電極2)。因此，存在即便係相同名稱相同符號亦設為形成之場所或時間不同而進行說明之情形。
發光裝置100B之製造方法包括：第1B步驟SB1，其係準備半導體積層體12；第2B步驟SB2，其係形成包含複數個發光單元之發光單元群；第3B步驟SB3，其係使第1半導體層12n自第2半導體層12p露出；第4B步驟SB4，其形成第1絕緣層15；第5B步驟SB5，其係形成配線電極17；第6B步驟SB6，其係於第1絕緣層15形成第1孔15a；第7B步驟SB7，其係形成第1電極2；第8B步驟SB8，其係使半導體積層體12薄層化；及第9B步驟SB9，其係使半導體積層體12粗面化。再者，第1半導體層12n、第2半導體層12p、發光層12a之圖式中之表示僅設為圖19B及圖19C，於圖19A~圖31中之其他圖中省略而設為半導體積層體12。又，對於已說明之各構件之材質或配置等附註相同符號，此處，有時適當地省略而進行說明。
作為第1B步驟SB1之半導體積層體之準備步驟係準備形成於基板11之半導體積層體12之步驟。該準備步驟係準備自基板11側起依序具備形成於基板11上之作為第1半導體層12n之n型半導體層、發光層12a、及作為第2半導體層12p之p型半導體層之半導體積層體12。再者，半導體積層體12設定為可與形成發光單元1之區域10Ea鄰接而形成外部區域10Eb之大小。
其次，進行於半導體積層體12上形成作為p側全面電極之全面電極層13之全面電極形成步驟。於全面電極形成步驟中，全面電極層13例如可利用濺鍍法等形成。
繼而，進行作為第2B步驟SB2之形成發光單元1之發光單元形成步驟。該發光單元形成步驟係如下步驟，即，如圖20A~圖20C所示般，於半導體積層體12形成複數個槽部14a，將半導體積層體12劃分為成為複數個發光單元1之區域，藉此形成發光單元群10。發光單元形成步驟係自形成於半導體積層體12之上表面之全面電極層13側藉由蝕刻等將到達第1半導體層12n之複數個槽部14a形成為格子狀，藉此，劃分形成配置成矩陣狀之複數個發光單元1。
又，於發光單元形成步驟中，能以配置與配置成矩陣狀之複數個發光單元1鄰接且沿著複數個發光單元之列方向及行方向之至少一方向延伸之外部區域10Eb之方式形成槽部14a。於外部區域10Eb之部分延伸形成配線電極17，且形成與該配線電極17導通之第2電極19。此處，形成有於發光單元群10之行方向延伸之1個外部區域10Eb，但可與上述第1實施形態同樣地變更外部區域10Eb之配置。
作為第3B步驟SB3之使第1半導體層12n露出之第1半導體層露出步驟係如下步驟，即，如圖21A~圖21C所示般，將一部分第2半導體層12p及全面電極層13去除，且介隔遮罩藉由蝕刻等而使第1半導體層12n之一部分自第2半導體層12p露出。該露出步驟係使第1半導體層12n自全面電極層13及第2半導體層12p露出，於俯視下形成有大致圓形狀之露出區域14b。
第4B步驟SB4係如圖22A~圖22C所示般形成供第1孔15a及第2孔15b 形成之第1絕緣層15之第1絕緣層形成步驟。於該第1絕緣層形成步驟中，以覆蓋全面電極層13上、槽部14a上、露出區域14b上之方式形成第1絕緣層15。第1絕緣層15可使用與上述第1實施形態同樣者。
又，於形成第1絕緣層15之後，進行形成第2孔15b之第2孔形成步驟。第2孔15b於由第1絕緣層15覆蓋之露出區域14b之兩側相隔而形成於2個部位。於該第2孔形成步驟中，以配線電極17經由全面電極層13而與第2半導體層12p導通之方式形成第2孔15b。第2孔15b此處形成為圓形，但並不限定所形成之數量、形狀或大小。又，第1絕緣層15於覆蓋露出區域14b之區域形成凹部15c。第1絕緣層15亦設置於槽部14a內。
第5B步驟SB5係如圖24A~圖24C所示般形成經由第2孔15b而與第2半導體層12p導通之配線電極17之配線電極形成步驟。於該配線電極形成步驟中，以覆蓋藉由第2孔15b而露出之全面電極層13之一部分上、及除凹部15c以外之第1絕緣層15上之方式形成配線電極17。配線電極17藉由該配線電極17之開口17a除形成與第1電極2導通之第1孔15a之預定之凹部15c之區域以外形成於第1絕緣層15上。亦即，配線電極17藉由形成覆蓋凹部15c之位置之遮罩，並進行濺鍍法等而形成。配線電極17以經由第2孔15b而藉由連接部17g與全面電極層13連接之方式形成於第1絕緣層15上。再者，配線電極17成為連接於全面電極層13之連接部17g藉由第2孔15b而凹陷相當於膜厚量左右之狀態。又，配線電極17亦形成於槽部14a內之第1絕緣層15上。
其次，進行形成供第3孔18a形成之第2絕緣層18之第2絕緣層形成步驟SB5a。
第2絕緣層形成步驟SB5a係如下步驟，即，如圖25A~圖25C所示般，於配線電極17上、及藉由配線電極17之開口17a而露出之第1絕緣層15之凹部15c上形成第2絕緣層18。第2絕緣層18例如可利用濺鍍法等形成。又，第2絕緣層18伴隨著第1絕緣層15之凹部15c之凹陷形成第2絕緣層18之中央凹部18c，並且伴隨著配線電極17之連接部17g而形成凹部18g。第2絕緣層18亦形成於槽部14a之配線電極17上。第2絕緣層18例如藉由以300~700nm之範圍之膜厚設置包含SiO2之層而形成。
繼而，進行於第1絕緣層15形成第1孔15a並且於第2絕緣層18形成第3孔18a之孔形成步驟SB6。孔形成步驟SB6係如下步驟，即，如圖26A~圖26D所示般，於第2絕緣層18之中央凹部18c之位置，形成第1絕緣層15之第1孔15a及第2絕緣層18之第3孔18a。該孔形成步驟包含成為第6B步驟SB6之步驟。亦即，於孔形成步驟SB6中，於複數個發光單元1各者之第1半導體層12n之上表面之特定區域之上方(中央凹部18c)形成第2絕緣層18之第3孔18a，並且一併進行於第1絕緣層15形成第1孔15a之第1孔形成步驟。
孔形成步驟SB6係如圖26A及圖26B所示般，於俯視下成為作為第2絕緣層18之中央凹部18c之圓形凹狀之區域內，形成第1絕緣層15之第1孔15a及第2絕緣層18之第3孔18a。第1孔15a及第3孔18a係藉由形成於第2絕緣層18之中央凹部18c之區域內開口之遮罩且介隔該遮罩進行蝕刻而形 成。再者，形成於第1絕緣層15之第1孔15a、及形成於第2絕緣層18之第3孔18a只要係第2絕緣層18之中央凹部18c內，則其大小形狀並不受限定。第1孔15a及第3孔18a以連通之方式形成，使第1半導體層12n之一部分自第2絕緣層18及第1絕緣層15露出。
進而，於孔形成步驟中，如圖26D所示，於外部區域10Eb之位置，於第2絕緣層18形成用以與第2半導體層12p導通之第4孔18d。該第4孔18d係於形成第1絕緣層15之第1孔15a、及第2絕緣層18之第3孔18a之時間形成。亦即，形成於第2絕緣層18之中央凹部18c之區域內開口並且於第4孔18d之位置開口之遮罩，並介隔該遮罩進行蝕刻，藉此，第4孔18d亦與第1孔15a及第3孔18a一併形成。
第7B步驟SB7係如圖27A~圖27D所示般於設置有第1絕緣層15之第1孔15a及第2絕緣層18之第3孔18a之區域形成與第1半導體層12n導通之第1電極2之第1電極形成步驟。該第1電極形成步驟形成第1電極2並且於外部區域10Eb之位置之第2絕緣層18上形成第2電極19。再者，於第1電極形成步驟中，包含形成凸塊3之凸塊形成步驟。於第1電極形成步驟中，將第1電極2形成於設置第1孔15a及第3孔18a之區域，且以與第1半導體層12n導通之方式形成。第1電極2係用於電極之金屬或合金之單獨體或積層體，且使用遮罩藉由濺鍍法等而形成。
第1電極2形成於剖面觀察下形成為凹狀之中央部2c、及於其兩側相隔而形成之凹部2g。第1電極2於1個發光單元1中，於由槽部14a包圍之區 域中央，例如離開槽部14a而形成為矩形狀。而且，第1電極2於俯視下相對於由槽部14a包圍之區域，作為一例可形成於以面積率表示為50~95%之範圍。第1電極2之厚度較佳為將其厚度以300~700nm之範圍形成。再者，於形成第1電極時，如圖27D所示般，能以相同步驟形成與第2半導體層12p導通之第2電極19。
於第7B步驟SB7中，於由槽部14a及槽部14a包圍之第2絕緣層18上之特定區域設置遮罩，於區域10Ea之第2絕緣層18上、及外部區域10Eb之第2絕緣層18上形成有第1電極2及第2電極19。第1電極2及第2電極19係用於電極之金屬或合金之單獨體或積層體，且使用遮罩藉由濺鍍等而形成。第1電極2於1個發光單元1中，於由槽部14a包圍之中央例如離開槽部14a而形成為矩形，作為一例係於以面積率表示為50~95%之範圍內形成。第1電極2及第2電極19較佳為將其厚度以300~700nm之範圍形成。再者，形成於外部區域10Eb之第2電極19介隔槽部14a離開第1電極2而形成。
於形成第1電極2及第2電極19之後，進行於第1電極2及第2電極19之特定位置形成用以與下述IC基板20連接之凸塊3之凸塊形成步驟。於凸塊形成步驟中，如圖28A~圖28D所示，於由發光單元1之槽部14a劃分之1個區域形成有4個凸塊3。又，於第2電極19之位置，於各電極連接部19g之周圍形成有4個凸塊3。再者，凸塊3可使用與上述第1實施形態相同者。
又，於凸塊形成步驟之後，如圖3A所示般，以與第1實施形態相同之 方式進行將設置有發光單元群10之基板11經由凸塊3而覆晶安裝於IC基板20之IC基板電極22之IC基板安裝步驟。然後，以與第1實施形態相同之方式，如圖3B所示般設置底部填充膠4，且如圖3C所示般藉由雷射舉離而將基板11剝離，如圖3E及圖29所示般進行作為第8B步驟SB8之半導體層薄層化步驟，進而，如圖3F及圖30所示般進行作為第9B步驟SB9之半導體層粗面化步驟。
圖3D與圖29之關係係以不同之視野表示相同之步驟，圖3D係以可理解裝置整體之狀態之方式將整體以剖面形式模式地表示，圖29係將1個發光單元1之狀態放大而模式地表示。進而，圖3E與圖30之關係亦係以不同之視野表示相同之步驟，圖3E係以可理解裝置整體之狀態之方式將整體以剖面形式模式地表示，圖30係將1個發光單元之狀態放大而模式地表示。
亦可於半導體層粗面化步驟之後繼而與上述第1實施形態同樣地進行螢光體層形成步驟等。
其次，對利用第2實施形態之發光裝置之製造方法製造之發光裝置100B進行說明。發光裝置100B相對於已說明之發光裝置100，以第1電極2與第2電極19之位置成為相反之方式形成。亦即，於外部區域10Eb設置第2電極19，於設置發光單元1之區域10Ea設置第1電極2。以下，對於第2實施形態之發光裝置100B，主要說明與第1實施形態之發光裝置100不同之第1電極2及第2電極19之構成。
發光裝置100B具備：發光單元群10，其具有複數個發光單元1；IC基板20，其連接發光單元群10；及螢光體層5，其被覆發光單元群10之表面。發光裝置100B具備：第1絕緣層15，其於發光單元1之各者具有第1孔15a及第2孔15b；配線電極17，其以覆蓋第1絕緣層15之方式設置，且藉由第2孔15b而與發光單元1各者中之第2半導體層12p導通；第2電極19，其設置於發光單元1各者，且與藉由第2孔15b而與第2半導體層12p導通之配線電極17連接；及第2絕緣層18，其設置於配線電極17與第2電極19之間且具有第3孔18a。進而，發光裝置100B係於複數個發光單元1之間第1絕緣層15自第1半導體層12n露出，成為第1半導體層12n之下表面之光提取面具有凹凸形狀。再者，發光裝置100B於第2半導體層12p上設置有全面電極層13。
發光單元群10具備於列行方向整齊排列設置之複數個發光單元1。發光單元1作為半導體積層體12自IC支持基板21側起依序具備第2半導體層12p、發光層12a及第1半導體層12n，且將第1半導體層12n側設為光提取面。
作為發光單元1之電極構造具備：第1電極，其藉由第1孔15a而與第1半導體層12n導通；及配線電極17，其具有光反射性，以覆蓋第1絕緣層之方式設置，且經由第2孔15b而與複數個發光單元1各者中之第2半導體層12p導通。進而，於配線電極17上設置有具有與發光單元1各者中之第1孔15a連通之第3孔之第2絕緣層18。
第1電極2係用以對第1半導體層12n供給電流之電極。第1電極2以覆 蓋第2絕緣層18之方式於俯視下形成為矩形。而且，第1電極2經由第2絕緣層18之第3孔18a及第1絕緣層15之第1孔15a而與第1半導體層12n連接並導通。於第1電極2可使用與上述第1實施形態同樣者。
第2電極19係用以對第2半導體層12p供給電流之電極。第2電極19於外部區域10Eb以覆蓋第2絕緣層18之方式形成，經由第2絕緣層18之第4孔18d而與配線電極17連接，且經由該配線電極17而與第2半導體層12p導通。第2電極19於俯視下呈長方形狀形成於外部區域10Eb。於第2電極19可使用與上述第1實施形態同樣者。
設置於相鄰之發光單元1間之配線電極17之一部分與第1實施形態同樣地向較第1半導體層12n之下表面更靠下表面側突出地設置。
具備以上所說明之第1電極2及第2電極19之發光單元1於發光裝置100B中，以可對發光單元1之各者個別地進行點亮控制之狀態作為發光單元群10而安裝於IC基板20。
於具有此種構成之第2實施形態之發光裝置100B之製造方法及發光裝置100B中，亦可發揮與上述第1實施形態同樣之效果。
再者，作為第2A步驟SA2或第2B步驟SB2之形成發光單元1之發光單元形成步驟亦可如圖32A、圖32B及圖32C所示般，於作為由槽部14a包圍之矩形之範圍之發光單元1之區域內將半導體積層體12之一部分去除，而形成自半導體積層體12之上表面到達第1半導體層12n之槽部14w。此種槽部14w並非為了將上述半導體積層體12劃分為複數個成為發光單元1之區 域而設置，而是為了抑制從由槽部14a劃分之鄰接之發光單元1傳輸之光之行進而設置。此處，於對複數個發光單元1個別地進行點亮控制使1個發光單元1點亮之情形時，有光傳輸至位於該發光單元1之周邊之並非點亮對象之發光單元1而可區分性變差之虞。然而，藉由於由槽部14a劃分之發光單元1之區域內形成如上所述之槽部14w，可抑制向並非點亮對象之發光單元1傳輸之光之行進，從而提高可區分性。作為於成為發光單元1之區域形成之槽部14w，例如，可相對於成為發光單元1之區域形成為列狀或行狀、格子狀、或同心圓狀。槽部14w可於形成槽部14a之後形成或於形成槽部14a時一併形成。又，槽部14w之深度可設為與上述槽部14a相同。將於發光單元1之區域內呈格子狀設置有此種槽部14w之例示於圖32B、圖32C。如圖32B所示，於藉由槽部14w將發光單元1分割為複數個區域之情形時，於複數個區域(圖式中為9個區域)各者設置第1孔15a及第2孔15b，以成為與已說明之圖15A~圖15D或圖28A~圖28D同樣之剖面之方式依序進行各步驟。此時，第1電極2或第2電極19於由槽部14w分割之複數個區域(圖式中作為一例為9個區域，除此以外：2×3、1×2、2×2等複數個區域)各者中與第1孔15a或第2孔15b導通。再者，除於成為發光單元1之區域形成槽部14w以外，其後之步驟與其他實施形態相同，因此，省略說明。又，於圖32B中記載之第1孔15a及第2孔15b係為了表示以成為與形成於發光單元1內者相同狀態之方式於其他步驟中形成而假想地記載者，係於之後之步驟中適當形成，並非於形成槽部14w時形成。
又，如圖1所示，發光裝置系統100S之控制器50使複數個發光單元1例如以被動矩陣方式驅動。用以藉由控制器50使發光單元1以被動矩陣方 式驅動之配線形成於IC基板20及2次安裝基板側。於發光裝置系統100S中，可使複數個發光單元1之各者以被動矩陣方式點亮，因此，例如，藉由使發光單元1全部點亮，如圖1所示，可作為寬範圍之照射光B1輸出。又，於發光裝置系統100S中，藉由使位於發光單元群10之中央側之發光單元1熄滅，並使位於外周部之發光單元1點亮，可輸出如照射光B2般之中央變暗其周圍呈環狀較亮之光。進而，藉由僅使位於發光單元群10之中央之發光單元1點亮，並使位於外周部之發光單元1熄滅，可輸出如照射光B3般之僅中央較亮之光。
再者，若於發光裝置系統100S中使發光單元1點亮，則會產生熱H，但於2次安裝基板30設置有散熱器60。因此，於發光裝置系統100S產生之熱H經由散熱器60而被散熱。因此，於發光裝置系統100S中，可維持穩定之動作。
於上述實施形態中，作為設置連接電極16之構成進行了說明，但亦可設為未設置連接電極16而形成配線電極17之構成。
又，作為設置第2絕緣層18之構成進行了說明，但亦可不設置該第2絕緣層18，亦能以第1電極2與第2電極19不會電性導通之方式配置。
進而，於發光裝置100、100B中，亦可未設置形成於第2半導體層12p之全面電極層13。
SA1:半導體積層體準備步驟(第1A步驟)
SA2:發光單元群形成步驟(第2A步驟)
SA3:第1半導體層露出步驟(第3A步驟)
SA4:第1絕緣層形成步驟(第4A步驟)
SA5:配線電極形成步驟(第5A步驟)
SA6:孔形成步驟(第6A步驟)
SA7:第2電極形成步驟(第7A步驟)
SA8:半導體層薄層化步驟(第8A步驟)
SA9:半導體層粗面化步驟(第9A步驟)

Claims (14)

  1. 一種發光裝置，其具備： 複數個發光單元，其等分別具有半導體積層體且配置成矩陣狀，該半導體積層體具備第1半導體層、及以上述第1半導體層之上表面之一部分露出之方式設置於上述第1半導體層之上表面之第2半導體層； 第1絕緣層，其連續地設置於上述複數個發光單元，且具有設置於上述複數個發光單元各者中之自上述第2半導體層露出之上述第1半導體層之上方之第1孔、及設置於上述複數個發光單元各者中之上述第2半導體層之上方之第2孔； 配線電極，其具有光反射性，以覆蓋上述第1絕緣層之方式設置，且藉由上述第1孔而與上述複數個發光單元各者中之上述第1半導體層導通；及 第2電極，其設置於上述複數個發光單元各者，藉由上述第2孔而與上述第2半導體層導通；且 上述第1絕緣層於上述複數個發光單元之間自上述第1半導體層露出， 上述第1半導體層之下表面具有凹凸形狀。
  2. 如請求項1之發光裝置，其具有設置於上述配線電極上且具有與上述發光單元各者中之上述第2孔連通之第3孔之第2絕緣層， 上述第2電極設置於上述第2絕緣層之上方，且經由上述第2孔及上述第3孔而與上述第2半導體層導通。
  3. 如請求項1之發光裝置，其中上述配線電極具有於上述第1孔內與上述第1半導體層相接而設置之連接電極。
  4. 如請求項1之發光裝置，其中上述配線電極之至少一部分連接於第1電極，該第1電極與上述複數個發光單元鄰接且相對於上述複數個發光單元於列方向或行方向延伸而形成。
  5. 如請求項1之發光裝置，其中 於上述複數個發光單元各者中之上述第2半導體層之上表面設置具有光反射性之全面電極層，且 上述第2電極經由上述第2孔而與上述全面電極層導通。
  6. 如請求項1之發光裝置，其中 上述第2電極之一部分於上述發光單元之俯視下與上述配線電極重疊設置。
  7. 一種發光裝置，其具備： 複數個發光單元，其等分別具有半導體積層體且配置成矩陣狀，該半導體積層體具備第1半導體層、及以上述第1半導體層之上表面之一部分露出之方式設置於上述第1半導體層之上表面之第2半導體層； 第1絕緣層，其連續地設置於上述複數個發光單元，且具有設置於上述複數個發光單元各者中之自上述第2半導體層露出之上述第1半導體層之上方之第1孔、及設置於上述複數個發光單元各者中之上述第2半導體層之上方之第2孔； 第1電極，其設置於上述複數個發光單元各者，藉由上述第1孔而與上述第1半導體層導通；及 配線電極，其具有光反射性，以覆蓋上述第1絕緣層之方式設置，且藉由上述第2孔而與上述複數個發光單元各者中之上述第2半導體層導通；且 上述第1絕緣層於上述複數個發光單元之間自上述第1半導體層露出， 上述第1半導體層之下表面具有凹凸形狀。
  8. 如請求項7之發光裝置，其具有設置於上述配線電極上且具有與上述發光單元之各者中之上述第1孔連通之第3孔之第2絕緣層， 上述第1電極設置於上述第2絕緣層上，且經由上述第1孔及上述第3孔而與上述第1半導體層導通。
  9. 如請求項7之發光裝置，其中 上述配線電極之至少一部分連接於第2電極，該第2電極與上述複數個發光單元鄰接且相對於上述複數個發光單元於列方向或行方向延伸而形成。
  10. 如請求項8之發光裝置，其中 於上述複數個發光單元各者中之上述第2半導體層之上表面設置具有光反射性之全面電極層， 上述配線電極經由上述第2孔而與上述全面電極層導通。
  11. 如請求項7之發光裝置，其中 上述第1電極之一部分於上述發光單元之俯視下與上述配線電極重疊設置。
  12. 如請求項1至11中任一項之發光裝置，其中 設置於相鄰之上述發光單元間之上述配線電極之一部分向較上述第1半導體層之下表面更靠下表面側突出而設置。
  13. 如請求項4或9之發光裝置，其中 上述第1電極係n電極， 上述第2電極係p電極， 上述第1半導體層係n側半導體層， 上述第2半導體層係p側半導體層。
  14. 如請求項1至11中任一項之發光裝置，其中於上述發光單元之區域內設置有自上述半導體積層體之上表面側到達上述第1半導體層之槽部。
TW111119928A 2017-06-30 2018-06-29 發光裝置 TWI813314B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2017-129965 2017-06-30
JP2017129965 2017-06-30
JP2018-105648 2018-05-31
JP2018105648A JP6597837B2 (ja) 2017-06-30 2018-05-31 発光装置及びその製造方法

Publications (2)

Publication Number Publication Date
TW202234724A TW202234724A (zh) 2022-09-01
TWI813314B true TWI813314B (zh) 2023-08-21

Family

ID=62837761

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111119928A TWI813314B (zh) 2017-06-30 2018-06-29 發光裝置

Country Status (4)

Country Link
US (2) US10535641B2 (zh)
EP (2) EP3723134B1 (zh)
CN (2) CN109216513B (zh)
TW (1) TWI813314B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150200230A1 (en) * 2012-08-07 2015-07-16 Seoul Viosys Co., Ltd. Wafer level light-emitting diode array and method for manufacturing same
US20150364463A1 (en) * 2014-06-12 2015-12-17 Socionext Inc. Semiconductor device and integrated circuit

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1553640A4 (en) 2002-08-01 2006-09-06 Nichia Corp SEMICONDUCTOR LIGHT EMISSION ELEMENT, PROCESS FOR ITS MANUFACTURE AND LIGHT EMISSIONING DEVICE THEREWITH
KR100736623B1 (ko) * 2006-05-08 2007-07-09 엘지전자 주식회사 수직형 발광 소자 및 그 제조방법
JP5214175B2 (ja) 2007-06-08 2013-06-19 日亜化学工業株式会社 窒化物半導体発光素子および発光素子の製造方法
JPWO2009119847A1 (ja) 2008-03-28 2011-07-28 京セラ株式会社 光学デバイスおよび光学デバイスの製造方法
US7851818B2 (en) * 2008-06-27 2010-12-14 Taiwan Semiconductor Manufacturing Company, Ltd. Fabrication of compact opto-electronic component packages
JP5123269B2 (ja) 2008-09-30 2013-01-23 ソウル オプト デバイス カンパニー リミテッド 発光素子及びその製造方法
JP5759790B2 (ja) * 2010-06-07 2015-08-05 株式会社東芝 半導体発光装置の製造方法
JP5537446B2 (ja) * 2011-01-14 2014-07-02 株式会社東芝 発光装置、発光モジュール、発光装置の製造方法
EP3361517B1 (en) * 2011-09-16 2021-06-23 Seoul Viosys Co., Ltd. Light emitting diode
JP6023660B2 (ja) * 2013-05-30 2016-11-09 スタンレー電気株式会社 半導体発光素子及び半導体発光装置
DE102013105870A1 (de) * 2013-06-06 2014-12-24 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip
JP2015028984A (ja) 2013-07-30 2015-02-12 日亜化学工業株式会社 半導体発光素子
JP2015156431A (ja) 2014-02-20 2015-08-27 スタンレー電気株式会社 半導体発光素子及び半導体発光装置
JP6720472B2 (ja) 2014-06-13 2020-07-08 日亜化学工業株式会社 発光素子の製造方法
JP6318991B2 (ja) * 2014-08-30 2018-05-09 日亜化学工業株式会社 発光装置の製造方法
KR102322842B1 (ko) 2014-12-26 2021-11-08 엘지이노텍 주식회사 발광 소자 어레이
JP6570312B2 (ja) 2015-05-22 2019-09-04 スタンレー電気株式会社 半導体発光素子及び半導体発光装置
JP6560913B2 (ja) * 2015-06-26 2019-08-14 Juki株式会社 ミシン
DE102015111721A1 (de) * 2015-07-20 2017-01-26 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung einer Vielzahl von Halbleiterchips und strahlungsemittierender Halbleiterchip
EP3185293B1 (en) 2015-12-25 2020-03-25 Nichia Corporation Light emitting element

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150200230A1 (en) * 2012-08-07 2015-07-16 Seoul Viosys Co., Ltd. Wafer level light-emitting diode array and method for manufacturing same
US20150364463A1 (en) * 2014-06-12 2015-12-17 Socionext Inc. Semiconductor device and integrated circuit

Also Published As

Publication number Publication date
US10950590B2 (en) 2021-03-16
EP3422411B1 (en) 2020-05-20
US20190006336A1 (en) 2019-01-03
US20200111770A1 (en) 2020-04-09
EP3422411A1 (en) 2019-01-02
TW202234724A (zh) 2022-09-01
CN116682913A (zh) 2023-09-01
CN109216513A (zh) 2019-01-15
US10535641B2 (en) 2020-01-14
EP3723134B1 (en) 2021-09-22
CN109216513B (zh) 2023-05-23
EP3723134A1 (en) 2020-10-14

Similar Documents

Publication Publication Date Title
TWI698974B (zh) 波長轉換半導體發光裝置
JP5718191B2 (ja) 複数の接触部を有する発光素子
JP4995722B2 (ja) 半導体発光装置、照明モジュール、および照明装置
JP6354273B2 (ja) 発光装置及び発光装置の製造方法
JP6890952B2 (ja) 発光デバイス
JP2013232477A (ja) 発光モジュール
JP6428249B2 (ja) 発光装置
TW201342665A (zh) 半導體發光裝置及其製造方法
JP6384202B2 (ja) 発光装置の製造方法
US20110079798A1 (en) Light emitting apparatus
JP7112596B2 (ja) 半導体発光デバイス
TWI769337B (zh) 發光裝置
US11258001B2 (en) Semiconductor light-emitting element and semiconductor light-emitting device
TWI765064B (zh) 發光裝置及其製造方法
TWI813314B (zh) 發光裝置
JP2012134421A (ja) 半導体発光素子
JP2020021785A (ja) 半導体発光素子
US9755112B2 (en) LED die with barrier layer
JPWO2016042800A1 (ja) 発光モジュール用基板、発光モジュール及び照明器具
JP7368749B2 (ja) 発光装置の製造方法
JP6614313B2 (ja) 発光装置
TW201830732A (zh) 發光裝置
JP2023093610A (ja) 発光素子
JP2022119710A (ja) 発光素子及び発光装置
JP2016122814A (ja) 発光装置用基板及び発光装置