TWI472158B - 起振電路 - Google Patents

Description

起振電路

本發明係有關於起振電路的設計，尤指一種與訊號處理電路共用連接墊的起振電路。

在傳統的數位電路設計中，由於晶體振盪器與數位電路本身係使用不同的電源、接地路徑、靜電防護電路(electrostatic discharge，ESD)以及連接墊(pad)，所以無論是在晶片的大小、封裝的繞線以及針腳的數量上都受到很大的影響，也因此提高晶片的製作成本以及封裝成本。

舉例來說，相較於其他電路元件，由於連接墊在晶片中佔有相對大的面積，因此在電路設計中使用越多的連接墊，就會佔用越大的晶片面積，換句話說，真正可以用來實作電路的晶片面積也隨之減少。

因此，有需要一種整合晶體振盪器與數位電路之連接墊的設計，以降低晶片的製作成本與封裝的成本。

依據本發明之實施例，其提出一種與訊號處理電路共用連接墊的起振電路，以解決上述之問題。

依據本發明之實施例，其揭示一種起振電路。該起振電路包含有一起振單元以及至少一連接墊。該起振單元用來起振一可振盪元件，包含有複數個開關以及一靜電防護電路。該複數個開關用來根據一控制訊號來控制該起振單元在一第一操作模式與一第二操作模式之間進行切換。該靜電防護電路用來提供靜電防護。該連接墊，耦接於該起振單元與至少一訊號處理電路，用來於該起振單元操作於該第一操作模式下時，作為該起振電路之一輸出端使用，以及於該起振單元操作於該第二操作模式下時，作為該訊號處理電路之一輸入輸出端使用。

透過連接墊的共用，本發明可大幅減少晶片面積，並降低繞線與針腳的數量，進而有效地減少晶片生產與封裝的成本。

在說明書及後續的申請專利範圍當中使用了某些詞彙來指稱特定的元件。所屬領域中具有通常知識者應可理解，硬體製造商可能會用不同的名詞來稱呼同樣的元件。本說明書及後續的申請專利範圍並不以名稱的差異來作為區分元件的方式，而是以元件在功能上的差異來作為區分的準則。在通篇說明書及後續的請求項當中所提及的「包含」係為一開放式的用語，故應解釋成「包含但不限定於」。另外，「耦接」一詞在此係包含任何直接及間接的電氣連接手段。因此，若文中描述一第一裝置耦接於一第二裝置，則代表該第一裝置可直接電氣連接於該第二裝置，或透過其他裝置或連接手段間接地電氣連接至該第二裝置。

請參考第1圖，第1圖為本發明起振電路之一實施例的示意圖。起振電路100包含有(但不侷限於)一起振單元110以及至少一連接墊(例如一第一連接墊122與一第二連接墊124)。起振單元110係用來起振一可振盪元件140(例如，一石英器)，並包含有(但不侷限於)複數個開關112、114、116、118以及一靜電防護電路120。開關112、114、116、118用來根據一控制訊號EN來控制起振單元110在一第一操作模式與一第二操作模式之間進行切換。靜電防護電路120用來提供靜電防護。連接墊(例如第二連接墊124)耦接於起振單元110與一訊號處理電路130間，當起振單元110操作於該第一操作模式下時，作為起振單元110之一輸出端使用，並且當起振單元110操作於該第二操作模式下時，用來作為訊號處理電路130之一輸入/輸出端使用。請注意，在本實施例中，訊號處理電路130是一數位電路，且開關112、114、116、118為金氧半場效電晶體開關，其中，開關112、114與116是互補式金氧半場效電晶體(complementary MOS，CMOS)開關，而開關118則是N通道金氧半場效電晶體開關(NMOS)，然而，此僅作為範例說明之用，本發明不以此為限。此外，為了簡潔起見，第1圖僅繪示出一個訊號處理電路130，然而，於另一實施例中，另一連接墊(例如第一連接墊122)亦可用以耦接起振單元110與另一訊號處理電路(未顯示)，因此，當起振單元110操作於該第一操作模式下時，作為起振單元110之另一輸出端使用，而當起振單元110操作於該第二操作模式下時，則作為該另一訊號處理電路之一輸入/輸出端使用。

在本實施例中，當開關112導通時，第一連接墊122透過一第一端點E1耦接於一電阻R₁ ；當開關114導通時，電阻R₁ 耦接於一電阻R₂ ；以及當開關116導通時，電阻R₂ 則透過一第二端點E2耦接於第二連接墊124。進一步來說，開關112、114與116分別具有一第一連接端N1、一第二連接端N2、一第一控制端C1以及一第二控制端C2，且開關118包含有一第一連接端N1、一第二連接端N2以及一控制端C。開關112的第一連接端N1耦接於第一連接墊122，且開關112的第二連接端N2耦接於第一端點E1，以用來選擇性地連接第一連接墊122與第一端點E1。開關114的第一連接端N1耦接於電阻R₁ 與電阻R₂ 之間，用來選擇性地連接第一端點E1與第二端點E2。開關116的第一連接端N1耦接於第二端點E2，且開關116的第二連接端N2耦接於第二連接墊124，用來選擇性地連接第二端點E2與第二連接墊124。開關118的第一連接端N1耦接於第一端點E1，且開關118的第二連接端N2耦接於一第一參考電壓(例如，接地電壓GND)，用來選擇性地連接第一參考電壓GND與第一端點E1。

此外，開關112、114與116的第一控制端C1皆耦接於控制訊號EN，開關112、114與116的第二控制端C2以及開關118的控制端C皆耦接於控制訊號EN之一反向訊號ENB。如此一來，控制訊號EN控制開關112、開關114以及開關116為開啟，且控制開關118為關閉時(亦即，控制訊號EN指示開啟，且反向訊號ENB指示關閉時)，起振單元110便會操作於該第一操作模式下；以及當控制訊號EN控制開關112、開關114以及開關116為關閉，且控制開關118為開啟時(亦即，控制訊號EN指示關閉，且反向訊號ENB指示開啟時)，起振單元110則會操作於該第二操作模式下。

靜電防護電路120包含有一第一電晶體M₁ 以及一第二電晶體M₂ 。電晶體M₁ 與電晶體M₂ 分別具有一第一連接端N1、一第二連接端N2以及一控制端C。電晶體M₁ 的第一連接端N1耦接於一第二參考電壓(例如，供應電壓VDD)，電晶體M₁ 的第二連接端N2耦接於第二端點E2，電晶體M₁ 的控制端C耦接於第一端點E1。電晶體M₂ 的第一連接端N1耦接於第二端點E2，電晶體M₂ 的第二連接端N2耦接於第一參考電壓GND，電晶體M₂ 的控制端C耦接於第一端點E1。請注意，靜電防護電路120在實作上需符合靜電防護標準的規範，以使得起振電路100以及訊號處理電路130中的靜電荷可透過靜電防護電路120充電/放電的操作來得到消除。另外，由於靜電防護電路120係透過電路中之寄生電容(亦即，不是透過訊號的路徑)來進行充電/放電的操作，因此，開關112～118的開啟/關閉與靜電防護電路120的運作無關，換句話說，當起振單元110操作於該第二操作模式下時，靜電防護電路120仍然可以對訊號處理電路130提供靜電防護。

請參考第2圖，第2圖為第1圖所示之訊號處理電路130之一實施例的示意圖。訊號處理電路230可用以實現第1圖中的訊號處理電路130，並包含有一邏輯單元232、一接收單元234以及一緩衝單元236，其中緩衝單元236耦接於邏輯單元232以及接收單元234。邏輯單元232具有一控制端，用來接收一控制訊號OEN，並據以控制邏輯單元232是否致能。接收單元234具有一控制端，用來接收一控制訊號IE，並據以控制接收單元234是否致能。緩衝單元136透過第二連接墊124耦接於起振電路100，用來暫存透過邏輯單元232輸出的訊號。當控制訊號OEN開啟邏輯單元232，且控制訊號IE關閉接收單元234時，此時訊號處理電路230操作在輸出模式。當控制訊號OEN關閉邏輯單元232，且控制訊號IE開啟接收單元234時，此時訊號處理電路230操作在輸入模式。請注意，控制訊號OEN與控制訊號IE需適當地搭配控制訊號EN來使用，舉例來說，當起振單元110操作於該第一操作模式下時，且訊號處理電路230不致能(亦即，控制訊號OEN與控制訊號IE皆關閉相對應的邏輯單元232與接收單元234)；另一方面，當起振單元110操作於該第二操作模式下時，訊號處理電路230可操作在輸出模式或輸入模式。然而，訊號處理電路230的設計僅作為範例說明之用，本發明不以此為限。本發明之精神在於訊號處理電路230可配合控制訊號EN來致能/不致能，以配合起振單元110的操作，凡依第2圖所述之內容所作出之變化與修飾，皆應屬本發明之範圍。

請參考第3圖，第3圖為本發明起振電路搭配訊號處理電路使用之一第一實施例的示意圖。在第3圖中，控制訊號EN會處於開啟狀態，而控制訊號OEN與控制訊號IE皆處於關閉狀態，此時，起振單元110操作於該第一操作模式下，且訊號處理電路230不致能，因此，起振單元110會用來起振可振盪元件140，且連接墊(例如第二連接墊124)用來作為起振電路100之輸出端來使用。

請參考第4圖，第4圖為本發明起振電路搭配訊號處理電路使用之一第二實施例的示意圖。在第4圖中，控制訊號OEN處於開啟狀態，而控制訊號EN與控制訊號IE皆處於關閉狀態，此時，起振單元110操作於該第二操作模式下，且訊號處理電路230致能且操作在輸出模式之下，故連接墊(例如第二連接墊124)便用來作為訊號處理電路230之訊號輸出端來使用。

請參考第5圖，第5圖為本發明起振電路搭配訊號處理電路使用之一第三實施例的示意圖。在第5圖中，控制訊號IE處於開啟狀態，而控制訊號EN與控制訊號OEN皆處於關閉狀態，此時，起振單元110操作於該第二操作模式下，且訊號處理電路230致能且操作在輸入模式之下，故連接墊(例如第二連接墊124)便用來作為訊號處理電路230之訊號輸入端來使用。

綜上所述，本發明起振電路的連接墊設計可使得一晶體振盪器與一數位電路共用連接墊，進而大幅減少晶片面積，且降低繞線與針腳的數量，因此可以有效地減少晶片生產與封裝的成本。

以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。

100．．．起振電路

110．．．起振單元

112、114、116、118．．．開關

120．．．靜電防護電路

122．．．第一連接墊

124．．．第二連接墊

130、230．．．訊號處理電路

140．．．可振盪元件

232．．．邏輯單元

234．．．接收單元

236．．．緩衝單元

第1圖為本發明起振電路之一實施例的示意圖。

第2圖為第1圖中之訊號處理電路之一實施例的示意圖。

第3圖為本發明起振電路搭配訊號處理電路使用之一第一實施例的示意圖。

第4圖為本發明起振電路搭配訊號處理電路使用之一第二實施例的示意圖。

第5圖為本發明起振電路搭配訊號處理電路使用之一第三實施例的示意圖。

100．．．起振電路

110．．．起振單元

112、114、116、118．．．開關

120．．．靜電防護電路

122．．．第一連接墊

124．．．第二連接墊

130．．．訊號處理電路

140．．．可振盪元件

Claims (5)

1. 一種起振電路，包含有：一起振單元，用來起振一可振盪元件，包含有：複數個開關，用來根據一控制訊號來控制該起振單元在一第一操作模式與一第二操作模式之間進行切換；以及一靜電防護(electrostatic discharge，ESD)電路，用來提供靜電防護；以及至少一連接墊，耦接於該起振單元與至少一訊號處理電路，用來於該起振單元操作於該第一操作模式下時，作為該起振電路之一輸出端使用，以及於該起振單元操作於該第二操作模式下時，作為該訊號處理電路之一輸入輸出端使用；其中該至少一連接墊包含有一第一連接墊以及一第二連接墊，且該複數個開關包含有：一第一開關，用來選擇性地連接該第一連接墊與一第一端點；一第二開關，用來選擇性地連接該第一端點與一第二端點；一第三開關，用來選擇性地連接該第二端點與該第二連接墊；以及一第四開關，用來選擇性地連接該第一端點與一第一參考電壓；其中當該控制訊號控制該第一開關、該第二開關以及該第三開關為開啟，且控制該第四開關為關閉時，該起振單元操作於該第一操作模式下；以及當該控制訊號控制該第一開 關、該第二開關以及該第三開關為關閉，且控制該第四開關為開啟時，該起振單元操作於該第二操作模式下。
2. 如申請專利範圍第1項所述之起振電路，其中該靜電防護電路包含有：一第一電晶體，具有一控制端、一第一連接端以及一第二連接端，該第一電晶體之該控制端耦接至該第一端點，該第一電晶體之該第一連接端耦接至一第二參考電壓，該第一電晶體之該第二連接端耦接至該第二端點；以及一第二電晶體，具有一控制端、一第一連接端以及一第二連接端，該第二電晶體之該控制端耦接至該第一端點，該第二電晶體之該第一連接端耦接至該第二端點，該第二電晶體之該第二連接端耦接至該第一參考電壓。
3. 如申請專利範圍第1項所述之起振電路，其中當該起振單元操作於該第二操作模式下時，該靜電防護電路對該訊號處理電路提供靜電防護。
4. 如申請專利範圍第1項所述之起振電路，其中該訊號處理電路為一數位電路。
5. 如申請專利範圍第1項所述之起振電路，其中該複數個開關為金氧半場效電晶體開關。