TWI472009B - 半導體裝置及其製造方法 - Google Patents

半導體裝置及其製造方法 Download PDF

Info

Publication number
TWI472009B
TWI472009B TW98118565A TW98118565A TWI472009B TW I472009 B TWI472009 B TW I472009B TW 98118565 A TW98118565 A TW 98118565A TW 98118565 A TW98118565 A TW 98118565A TW I472009 B TWI472009 B TW I472009B
Authority
TW
Taiwan
Prior art keywords
organic resin
resin layer
layer
conductor
forming
Prior art date
Application number
TW98118565A
Other languages
English (en)
Other versions
TW201013884A (en
Inventor
Akihiro Chida
Takaaki Nagata
Original Assignee
Semiconductor Energy Lab
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Lab filed Critical Semiconductor Energy Lab
Publication of TW201013884A publication Critical patent/TW201013884A/zh
Application granted granted Critical
Publication of TWI472009B publication Critical patent/TWI472009B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49855—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers for flat-cards, e.g. credit cards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/295—Organic, e.g. plastic containing a filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

半導體裝置及其製造方法
本發明係關於半導體裝置及半導體裝置之製造方法。特別是，本發明係關於非接觸地與外部發送及接收訊號之半導體裝置及此半導體裝置之製造方法。
關於經由天線之藉由無線通訊來發送及接收訊號的半導體裝置(非接觸式訊號處理裝置或半導體積體電路晶片)，由靜電放電所造成之半導體裝置的崩潰(靜電崩潰)是嚴重的問題，其導致從實施半導體裝置之製程時至檢測及使用半導體裝置做為產品時之期間內可靠度的降低或生產力的降低。因此，採取對付此問題之措施係重要的。
做為抗靜電崩潰的反制措施，舉例而言，已提出將導電聚合物層用於半導體裝置中的基底或黏著劑(舉例而言，專利文獻1)。
除了採取抗靜電崩潰的反制措施之外，半導體裝置的尺寸及厚度也需要降低，並且，期望此種之半導體裝置對外部應力具有增進的抵抗性。
[專利文獻1]日本公開專利申請號2007-241999
隨著半導體裝置的市場擴張，產生對半導體裝置之預期形狀及特性的各種需求。此外，從由於市場擴張而使半導體裝置使用於不同情況的假設，需要對於靜電崩潰及外部應力具有高抵抗性的半導體裝置。
本發明的一個實施例之目的在於增加對靜電崩潰的抵抗性以及增加對外部應力的抵抗性。本發明的另一目的在於藉由簡化製程來降低成本。
本發明的一個實施例是在一步驟中，元件形成層係設於第一有機樹脂層與第二有機樹脂層之間，而第一有機樹脂層在其表面上設有第一導電膜，且第二有機樹脂層在其表面上設有第二導電膜，以藉由形成於個別有機樹脂層中的導體而電連接第一導電膜及第二導電膜，藉由在使有機樹脂固化前使黏膠滲透，然後使該有機樹脂層固化，以製造設於個別第一有機樹脂層及第二有機樹脂層中的導體。
本發明的一個實施例包含：在基底上形成分離層；在分離層上，形成具有半導體積體電路及天線的元件形成層；形成第一有機樹脂層以覆蓋元件形成層；在使第一有機樹脂層固化之前，在第一有機樹脂層的第一表面上，在至少未與元件形成層重疊的區域中形成具有導電率的第一膠；在使第一膠滲透至第一有機樹脂層之後，藉由固化第一有機樹脂層，形成從第一表面到達第一有機樹脂層的第二表面之第一導體，第一有機樹脂層的第二表面與第一有機樹脂層的第一表面相反；在第一有機樹脂層上形成第一導電膜而電連接至第一導體以及與元件形成層重疊；將元件形成層與基底分離以使形成於分離表面上的第一有機樹脂層中的第一導體曝露；在分離表面上形成第二有機樹脂層；在第二有機樹脂層固化之前，在第二有機樹脂層的第一表面上，在至少與曝露於分離表面上的第一導體重疊的區域中形成具有導電率的第二膠；在使第二膠滲透至第二有機樹脂層之後，藉由固化第二有機樹脂層，形成從第一表面到達第二有機樹脂層的第二表面以及電連接至第一導體之第二導體，第二有機樹脂層的第二表面與第二有機樹脂層的第一表面相反；以及，在第二有機樹脂層上形成第二導電膜而電連接至第二導體以及與元件形成層重疊。
根據本發明的另一實施例包含：在基底上形成分離層；在分離層上，形成第一保護膜；在第一保護膜上，形成具有半導體積體電路及天線的元件形成層；在元件形成層上形成第二保護膜；形成第一有機樹脂層以覆蓋第二保護膜；在第一有機樹脂層固化之前，在第一有機樹脂層的第一表面上，以網孔方式，形成具有導電率的第一膠；在使第一膠穿透至第一有機樹脂層之後，藉由固化第一有機樹脂層，形成從第一表面到達第一有機樹脂層的第二表面之第一導體，第一有機樹脂層的第二表面與第一有機樹脂層的第一表面相反；將元件形成層與基底分離以及在分離表面選擇性地移除第一保護膜及第二保護膜以使形成於第一有機樹脂層中的第一導體曝露；在分離表面上形成第二有機樹脂層；在第二有機樹脂層固化之前，在第二有機樹脂層的第一表面上，以網孔方式，形成具有導電率的第二膠；以及，在使第二膠滲透至第二有機樹脂層之後，藉由固化第二有機樹脂層，形成從第一表面到達第二有機樹脂層的第二表面以及電連接至第一導體之第二導體，第二有機樹脂層的第二表面與第二有機樹脂層的第一表面相反。
根據本發明的另一實施例，包含：第一有機樹脂層及第二有機樹脂層，設置成彼此面對；元件形成層，具有半導體積體電路及天線，設於第一有機樹脂層與第二有機樹脂層之間；第一導電膜，設於第一有機樹脂層的第一表面上；第二導電膜，設於第二有機樹脂層的第一表面上；第一導體，電連接至第一導電膜及從第一表面到達第一有機樹脂層的第二表面，第一有機樹脂層的第一表面與第一有機樹脂層的第二表面相反；及第二導體，電連接至第二導電膜及從第一表面到達第二有機樹脂層的第二表面，第二有機樹脂層的第一表面與第二有機樹脂層的第二表面相反，其中，第一有機樹脂層包含至少一結構體，在該結構體中，纖維體係浸漬以有機樹脂，第一導體經過纖維體的空間(space)而設於第一有機樹脂層中，而不會使有機體斷裂，以及，第一導電膜及第二導電膜經由第一導體和第二導體而彼此電連接。
注意，在本說明書中，半導體裝置係指可以藉由使用半導體特性而操作的裝置。藉由使用本發明，可以製造具有包含半導體元件(例如電晶體、記憶元件、或二極體)之電路，以及，例如具有處理器電路的晶片之半導體裝置。
根據本發明的一個實施例，經由每一個第一有機樹脂層及第二有機樹脂層1中的接觸導體，藉由電連接設於第一有機樹脂層上的導電膜至設於第二有機樹脂層上的導電膜，而其間***元件形成層，可以增加對靜電崩潰的抵抗性。此外，在有機樹脂層中不用貫穿孔，導體可以被設置於有機樹脂層中；因此，可以增加對外部應力的抵抗性。
根據本發明的一個實施例，即使在元件形成層被***於第一有機樹脂層與第二有機樹脂層之間且形成於第一有機樹脂層中的導電膜及形成於第二有機樹脂層中的導電膜經由設於每一個第一有機樹脂層及第二有機樹脂層中的導體而彼此電連接之情況中，可以省略在第一有機樹脂層及第二有機樹脂層中設置貫穿孔的步驟；因此，可以簡化製程。
於下，將參考附圖來說明本發明的實施例。但是，本發明並不限於下述說明，習於此技藝者將清楚模式的不同改變及修改以及其細節，除非這些改變及修改悖離本發明的精神及範疇。因此，本發明不應被解釋為侷限於下述實施例中所述者。注意，在下述說明之本發明的結構中，在這些圖式中，相同的部分或具有類似功能的部分用相同的代號標示以省略其重複說明。
(實施例1)
在本實施例中，將參考附圖來說明半導體裝置之製造方法的實施例及由該製造方法所製造的半導體裝置。
首先，在基底101之上形成具有半導體積體電路及天線的元件形成層103，而以分離層102插置於其間(請參見圖1A)。
做為基底101，可以使用玻璃基底、石英基底、藍寶石基底、陶瓷基底、在表面上具有絕緣層的金屬基底、等等。此外，可以使用可承受本實施例的製程溫度之塑膠基底作為基底101。
分離層102是膜，用於稍後步驟中將元件形成層103與基底101分離時，以及，舉例而言，使用單層或堆疊層，以濺射法、電漿CVD法、塗著法、印刷法、等等，以形成分離層，單層或堆疊層的層係藉由使用選自鎢(W)、鉬(Mo)、鈦(Ti)、鉭(Ta)、鈮(Nb)、鎳(Ni)、鈷(Co)、鋯(Zr)、鋅(Zn)、釕(Ru)、銠(Rh)、鈀(Pd)、鋨(Os)、銥(Ir)、及矽；或含有這些元素中的任何元素作為其主成分的合金材料或化學化合物材料。含有矽的層的結晶結構可為非晶結構、微晶結構、或多晶結構。注意，塗著方法於此依其類別包含旋轉塗敷法、滴放法、及分配法。
注意，只要在稍後的步驟中元件形成層103可以與基底101分離，則無需設置分離層102。
元件形成層103係設有半導體積體電路，而半導體積體電路包含電晶體、電容器、等等。此外，可以視所使用的頻率等，以選取設於元件形成層103中之天線的形狀或長度。此外，可以使用形成於半導體積體電路上的導電膜作為天線，並且，在此情況中，設於半導體積體電路上的天線也被稱為晶片上天線。
接著，形成第一有機樹脂層104，以便覆蓋元件形成層103(見圖1B)。
使用例如環氧樹脂、未飽和聚酯樹脂、聚醯亞胺樹脂、雙馬來亞醯胺-三樹脂、或氰酸樹脂等熱固性樹脂，以形成第一有機樹脂層104。此外，第一有機樹脂層104可以由例如聚苯氧樹脂、聚醚醯亞胺樹脂、或氟樹脂等熱塑性樹脂來予以形成。在將元件形成層103與基底101分離時，第一有機樹脂層104作為支撐體，也作為保護層，抑制由於施加外部應力而造成之元件形成層103的斷裂。
接著，在固化第一有機樹脂層104之前，在第一有機樹脂層104的表面(第一表面)上選擇性地形成具有導電率的膠105，以及，使至少部分膠105穿透入第一有機樹脂層104(第一有機樹脂層104係由至少部分膠105所浸漬)。然後，將第一有機樹脂層104固化(請參見圖1D)。結果，在第一有機樹脂層104中設置第一導電體106。
注意，在第一有機樹脂層104的表面上，在未與元件形成層103重疊的區域中形成膠105，並且，使膠105穿透至第一有機樹脂層的下表面(第二表面，亦即，與第一表面相反的表面)。因而，第一導體106從其第一表面抵達第一有機樹脂層104的第二表面(第一導體106係設置成連續的)。此外，第一導體106用作為接觸導體。
以滴放法或例如網版印刷法等印刷法，在第一有機樹脂層104上選擇性地形成具有導電率的膠105。在本實施例中，膠105被形成以便避免元件形成層103。但是，在保護膜等等係設於元件形成層103之上的情況中，膠105可以被直接形成於元件形成層103之上(舉例而言，在第一有機樹脂層104的整個表面之上)。注意，膠105可以設置在一處或多處。
做為具有導電率的膠105，可以使用導電膠，其包含至少導電粒子、溶解或散佈導電粒子的有機樹脂、及溶解固化前的第一有機樹脂層104之溶劑。藉由在膠105中包含溶解固化前的第一有機樹脂層104之溶劑，第一有機樹脂層104可以由膠105予以有效地浸漬。
做為導電粒子，可以使用銀(Ag)、黃金(Au)、銅(Cu)、鎳(Ni)、鉑(Pt)、鈀(Pd)、鉭(Ta)、鉬(Mo)、鈦(Ti)、等之一或更多的金屬或鹵化銀微粒或散佈的奈米粒子。
此外，做為包含於膠105中的有機樹脂，可以使用一或更多選自作為接合劑、溶劑、散佈劑、及金屬粒子的塗著成分之有機樹脂。
關於溶解固化之前的第一有機樹脂層104之溶劑，考慮用於第一有機樹脂層104的材料，可以適當地選擇例如乙酸丁酯等酯類、例如異丙醇等酒精、或例如丙酮等有機溶劑。
此外，在使膠105穿透入至第一有機樹脂層104中之後，與第一有機樹脂層104固化的同時、或是第一有機樹脂層104固化之後，使第一有機樹脂層104固化之前藉由烘烤以便將膠較佳地固化。
舉例而言，在使用熱固性樹脂型的環氧樹脂作為第一有機樹脂層104的情況中，可以使用銀膠(銀粉末、乙酸2-(2-丁氧基乙氧基)乙酯、及環氧樹脂)作為膠105。在此情況中，藉由在固化第一有機樹脂層104(在暫時固化的樹脂中)之前，在第一有機樹脂層104之上形成膠105，以包含於膠105中的乙酸2-(2-丁氧基乙氧基)乙酯溶解固化之前的第一有機樹脂層104，使得可以使膠105穿透入至第一有機樹脂層104中。之後，實施熱處理，藉以固化第一有機樹脂層104及固化包含於膠105中的銀。因而，在第一有機樹脂層104中設置包含銀的導體106。
如上所述，在使用熱固性樹脂作為第一有機樹脂層104的情況中，藉由熱處理，可以同時地實施第一有機樹脂層104的固化及膠105的烘烤。因此，可以簡化製程。注意，在實施熱處理時，可以施加壓力。
接著，在第一有機樹脂層104的第一表面之上形成第一導電膜107(請參見圖1E)。第一導電膜107係設置成電連接至第一導體106。
舉例而言，使用選自鈦、鉬、鎢、鋁、銅、銀、黃金、鎳、鉑、鈀、銥、銠、鉭、鈣、鋅、鐵、矽、鍺、鋯、或鋇之元素；或含有上述元素中的任意元素作為主成分的合金材料、化學化合物材料、氮化物材料、或氧化物材料，以濺射法、電漿CVD法、塗著法、印刷法、等等，形成第一導電膜107。
做為氮化物材料，可以使用氮化鉭、氮化鈦、等等。
做為氧化物材料，可以使用銦錫氧化物(ITO)、含有氧化矽的銦錫氧化物(ITSO)、有機銦、有機錫、氧化鋅、等等。或者，可以使用含有氧化鋅(ZnO)的銦鋅氧化物(IZO)、氧化鋅(ZnO)、含有鎵(Ga)的氧化鋅、氧化錫(SnO2 )、含有氧化鎢的氧化銦、含有氧化鎢的銦鋅氧化物、含有氧化鈦的氧化銦、含有氧化鈦的銦錫氧化物、等等。
藉由設置第一導電膜107，可以擴散或移除靜電放電施加的靜電，或者，可以防止電荷局部地存在(區域化)(亦即，可以防止電位差局部地存在於半導體裝置中)。因此，可以抑制包含於元件形成層103中的半導體積體電路的靜電崩潰。
因此，至少可以在與元件形成層103重疊的區域中設置第一導電膜107。舉例而言，如圖1E所示，可以採用一結構，其中，第一導電膜107設於第一有機樹脂層104的整個表面上。在第一導電膜107設於整個表面上的情況中，可以保護大區域免於靜電。
藉由由來自外部的電磁波所產生的感應電動勢，以操作本實施例中所述的半導體裝置(半導體裝置具有無線傳輸功能)。因此，第一導電膜107需要防止由靜電所造成之半導體積體電路的崩潰以及需要使用傳送電磁波的導電材料來予以形成。
一般已知電磁波會於物質中衰減。特別是，電磁波在導電材料中高度衰減。因此，將第一導電膜107的厚度製成小至足以傳送電磁波。可以根據用於通訊的電磁波的頻率、或是用於第一導電膜107的導電材料的電阻率或導磁率，設定第一導電膜107的厚度。
舉例而言，在使用電磁波頻率13.56MHz及以鈦(電阻率ρ：5.5 x 10-7 (Ω‧M))用於第一導電膜107的情況中，厚度設定為最多約500nm或更少。藉此，可以抑制由靜電放電所造成之半導體裝置的崩潰以及與外部良好地實施通訊。
在使用電阻率高於鈦的含有氧化矽的銦錫氧化物(也稱為ITSO)之情況中，第一導電膜107可以形成至最多約700或更低的厚度。
此外，根據電阻率，較佳地決定第一導電膜107的厚度的下限。在用於第一導電膜107的導電材料具有高電阻率的情況中，為了有效地擴散靜電，第一導電膜107較佳地形成為厚的。
為了有效地防止由靜電所造成之半導體裝置的崩潰，第一導電膜107的厚度較佳地決定成使得第一導電膜107的薄片電阻被設定為小於或等於1.0x107 Ω/平方，較佳為小於或等於1.0x104 Ω/平方、更佳為小於或等於1.0x102 Ω/平方。
亦即，較佳的是，從抑制靜電崩潰的觀點而言，降低第一導電膜107的電阻率，而從電磁波傳輸的觀點而言，第一導電膜107的厚度可以小。因此，假使第一導電膜107的薄片電阻在上述範圍中，則第一導電膜107的厚度儘可能小。
注意，在具有低電阻率的鈦或類似者用於導電材料的情況中，即使厚度相當小，薄片電阻仍可以做成足夠低以及可以容易傳送電磁波。但是，考慮製程等等，第一導電膜107的厚度可以為至少1nm或更多(較佳地，3nm或更多)。或者，在使用具有相對高的電阻率之銦錫氧化物等的情況中，第一導電膜107的厚度較佳地至少為5nm或更多。
如上所述，從抑制靜電崩潰及電磁波傳輸的觀點而言，藉由控制第一導電膜107的材料及厚度，可以有效地抑制由靜電放電所造成之半導體裝置的崩潰，以及，可以取得與外部良好地通訊的半導體裝置。
接著，藉由使用分離層102(請參見圖2A)，將元件形成層103與第一有機樹脂層104分離。結果，元件形成層103係設於第一有機樹脂層104側上。此外，藉由分離步驟，在發生分離的表面上(於下，稱為「分離表面115」)，曝露到達第一有機樹脂層104的第二表面(此處為分離表面115)之第一導體106。注意，在第一導體106未到達第二表面的情況或是第一導體106因分離表面115上餘留的分離層102而未曝露的情況中、或類似情況，藉由蝕刻、拋光、或雷射光照射而使第一導體106從分離表面115側曝露。
接著，形成第二有機樹脂層108以使與分離表面115接觸(請參見圖2B)。
使用例如環氧樹脂、未飽和聚酯樹脂、聚醯亞胺樹脂、雙馬來亞醯胺-三樹脂、或氰酸樹脂之熱固性樹脂，以形成第二有機樹脂層108。此外，使用例如聚苯氧樹脂、聚醚醯亞胺樹脂、或氟樹脂之熱塑性樹脂來形成第二有機樹脂層108。此外，可以使用相同材料，以形成第一有機樹脂層104及第二有機樹脂層108。
接著，在固化第二有機樹脂層108之前，在第二有機樹脂層108的表面(第一表面)上選擇性地形成具有導電率的膠109(請參見圖2C)。在使至少部分膠109穿透入第二有機樹脂層108之後，將第二有機樹脂層108固化(請參見圖2D)。結果，在第二有機樹脂層108中設置第二導電體110。
此外，在與曝露於分離表面115上的第一導體106重疊的區域中，形成膠109，以及，使膠109穿透至第二有機樹脂層108的第二表面。因而，第二導體110從其第一表面抵達第一有機樹脂層108的第二表面(第二導體110係設置成連續的)，以及連接至第一導體106。此外，第二導體110用作為接觸導體。
在本實施例中，形成膠109以避免元件形成層103。但是，在保護膜等等係設於元件形成層103之上的情況中，膠109可以直接地被形成於元件形成層103之上(舉例而言，在第二有機樹脂層108的整個表面之上)。
做為膠109的材料或製造方法，可以使用上述舉例說明的膠105的任何材料或製造方法。當然，可以使用與膠105相同的材料以形成膠109。
接著，在第二有機樹脂層108的第一表面之上形成第二導電膜111(請參見圖2E)。第二導電膜111係設置成電連接至第二導體110。結果，第一導電膜107及第二導電膜111係設置成經由第一導體106及第二導體110而彼此電連接。
做為第二導電膜111的材料或製造方法，可以使用上述舉例說明的第一導電膜107的任何材料或製造方法。當然，可以使用與第一導電膜107相同的材料以形成第二導電膜111。
藉由設置第二導電膜111，可以擴散及移除靜電放電施加的靜電，以及，防止電荷局部地存在(區域化)(亦即，可以防止電位差局部地存在於半導體裝置中)。因此，可以抑制包含於元件形成層103中之半導體積體電路的靜電崩潰。
因此，至少可以在與元件形成層103重疊的區域中設置第二導電膜111。舉例而言，如圖2E所示，可以採用一結構，其中，第二導電膜111係設於第二有機樹脂層108的整個表面之上。在第二導電膜111設於整個表面之上的情況中，可以保護大區域免於靜電。
特別是，設於第一有機樹脂層104之上的第一導電膜107與設於第二有機樹脂層108之上的第二導電膜111彼此電連接而為等電位，因此，相較於第一導電膜107及第二導電膜111係設置成彼此不電連接的情況，或是第一有機樹脂層104及第二有機樹脂層108中僅有一者係設有導電膜的情況，可以有效地擴散靜電及有效地防止靜電區域化。結果，可以有效地抑制半導體積體電路的靜電崩潰。
此外，如同第一導電膜，第二導電膜111的厚度也做成小至足以傳送電磁波。
經由上述步驟，取得半導體裝置。藉由使用本實施例中所述的製造方法，即使在經由第一有機樹脂層104及第二有機樹脂108以形成電連接的情況中，用於在每一個第一有機樹脂層104及第二有機樹脂層108中形成貫穿孔的蝕刻步驟變成不需要的。因此，製程可以簡化。
此外，在本實施例中，藉由設在第一有機樹脂層104中的第一導體106及設在第二有機樹脂層108中的第二導體110，第一導電膜107及第二導電膜111彼此電連接。因此，即使半導體裝置的側表面或端部因摩擦等而選擇性地摩損，仍然可以抑制第一導電膜107與第二導電膜111之間的電連接。
此外，藉由使膠105在第一有機樹脂層104固化之前穿透入第一有機樹脂層104以及接著使第一有機樹脂層104固化，在第一有機樹脂層104中設置貫穿孔的步驟變成不必要。結果，即使在第一導電膜107與第二導電膜111藉由設置於第一有機樹脂層104中的第一導體106及設置於第二有機樹脂層108中的第二導體108而彼此電連接之情況中，可以抑制第一有機樹脂層104及第二有機樹脂層108中發生斷裂或類似情形。此外，可以簡化製程。
注意，在本實施例中，說明元件形成層103係設於基底101之上而以分離層102插置於其間的情況。但是，取代分離步驟，可以實施基底101的拋光以移除基底101。在此情況中，元件形成層103係設於不具分離層102的基底101之上，然後，選擇性地移除基底101。
本實施例可以與本說明書中的任何其它實施例中所述的結構或製造方法適當地結合而實施。
(實施例2)
在本實施例中，參考圖式以說明實施例1中所述的結構採用結構體的情況，在每一個結構體中，使用浸漬有機樹脂的纖維體以取代浸漬第一有機樹脂層及第二有機樹脂層。
首先，參考圖3A來說明結構體的結構。
結構體可具有一結構，其中，以規律間隔的經紗以及規律間隔的緯紗來編織纖維體160，纖維體160係由有機樹脂161來予以浸漬(請參見圖3A)。在圖3A中所示的結構體中，部分纖維體160並不包含經紗及緯紗。可在區域中形成有機樹脂161。
纖維體160是使用高強度的有機化合物或無機化合物的纖維之不織布或織布，並且被設置成其中的纖維部分地重疊。具體而言，高強度纖維是在張力上具有高彈性模數的纖維或是具有高的揚氏模數之纖維。關於高強度纖維的典型實施例，可為聚乙烯醇纖維、聚酯纖維、聚醯胺纖維、聚乙烯纖維、芳醯胺纖維、聚對伸苯基苯並雙噁唑纖維、玻璃纖維、碳纖維、等等。做為玻璃纖維，可為使用E級玻璃、S級玻璃、D級玻璃、等等的玻璃纖維。注意，纖維體160可由一種上述高強度纖維或眾多上述高強度纖維來予以形成。
可使用織布或不織布以形成纖維體160，織布為以纖維(單紗)束(此後，稱為紗束)用於經紗及緯紗而織成的，不織布係藉由隨機方式或於一方向上堆疊多種纖維的紗束而取得的。在織布的情況中，可以適當地使用平織布、斜紋織布、緞紋織布、等等。
紗束可以具有圓形或橢圓形剖面。做為纖維紗束，可以使用纖維紗束，其接受高壓水注、使用液體作為介質的高頻振盪、連續超音波振盪、以輥加壓、等等之纖維開啟。接受纖維開啟之纖維紗束，寬度增加，厚度方向上的單絲數目降低，以及此紗束在其剖面上具有橢圓形或平坦形。此外，藉由使用寬鬆的對絞紗作為纖維紗束，紗束可以被容易地平坦化，因此，此紗束具有橢圓或平坦狀的剖面。依此方式，使用具有橢圓或平坦狀剖面的紗束，可以使纖維體160的厚度小。因此，可以製造薄的半導體裝置。
做為有機樹脂161，可以使用例如環氧樹脂、未飽和聚酯樹脂、聚醯亞胺樹脂、雙馬來亞醯胺-三樹脂、或氰酸樹脂。此外，可以使用例如聚苯氧樹脂、聚醚醯亞胺樹脂、或氟樹脂之熱塑性樹脂。當使用上述有機樹脂時，以熱處理，將纖維體固定至半導體積體電路。有機樹脂161的玻璃轉換溫度愈高，則有機樹脂161愈不會因局部壓力而破裂，這是較佳的。
高度導熱的填充物可以被散佈於有機樹脂161中或者纖維紗束中。做為高度導熱填充物，可為氮化鋁、氮化硼、氮化矽、氧化鋁、等等。做為高度導熱填充物，也可為例如銀或銅等金屬粒子。當高度導熱填充物係包含於有機樹脂中或纖維紗束中時，半導體積體電路中產生的熱可以很容易地排放至外部。因此，可以抑制半導體裝置中的熱儲存，並且，可以抑制半導體裝置的崩潰。
纖維體160係由有機樹脂161填充的結構體也稱為預浸體。具體而言，預浸體係以下述方式來予以形成：在以基質樹脂由有機溶劑所稀釋的清漆浸漬纖維體之後，實施乾燥以使有機溶劑揮發及基質樹脂半固化。
在上述實施例中使用纖維體由有機樹脂而非第一有機樹脂層及第二有機樹脂層浸漬的結構體之情況中，結構體的厚度較佳地大於或等於10μm以及小於或等於100μm，更佳為大於或等於10μm且小於或等於30μm。當使用具有此厚度的結構體時，可以製造能夠被彎曲之薄的半導體裝置。舉例而言，可以使用彈性模數大於或等於13GPs且小於或等於15GPa以及斷裂模數140MPa的結構體。
接著，參考圖3B至3D，說明使用由有機樹脂浸漬而非由第一有機樹脂層及第二有機樹脂層浸漬的纖維體之結構體的情況。
首先，在基底101之上形成具有半導體積體電路和天線的元件形成層103，以分離層102插置於其間，並且，形成第一結構體204以覆蓋元件形成層103(請參見圖3B)。
做為第一結構體204，可以使用纖維體106由有機樹脂161浸漬之結構體。
接著，在將纖維體106浸漬的有機樹脂161被固化之前，具有導電率的膠105係選擇性地形成於第一結構體204的表面(第一表面)之上(請參見圖3C)以及使至少部分膠105穿透入第一結構體204。然後，將第一結構體204中的有機樹脂161固化(請參見圖3D)。
在有機樹脂161固化之前的狀態中，膠105通過纖維體160中的空間以及穿透入有機樹脂161中。亦即，根據本實施例，在使膠105穿透之後，以熱處理固化有機樹脂161，因此，在纖維體160中未設有貫穿孔，仍然可以提供從第一結構體204的第一表面到達其第二表面之第一導體106(未使纖纖體160斷裂)。結果，雖然第一導體106係設於第一結構體204中，但是，仍可保持第一結構體204的強度。
之後，使用纖維體由有機樹脂浸漬的第二結構體，而非第二有機樹脂層108，並且，實施類似於圖1E及圖2A至2E中所示的步驟。因而，可以取得元件形成層103由結構體保護的結構，在結構體中，纖維體由有機樹脂浸漬。注意，使用纖維體由有機樹脂浸漬的結構，也可以形成第二結構體。
如上所述，設置纖維體由有機樹脂浸漬的結構體以便覆蓋元件形成層103，因而即使局部負載(點壓力、線性壓力、等等)施加至半導體裝置時，壓力係散佈於纖維體中。因此，可以抑制發生於安裝步驟中或由曲率/彎曲所造成之半導體裝置的崩潰。此外，藉由使用本實施例，可以設置第一導體106和第二導體110而不會使纖維體160斷裂(分開)。因此，第一導電膜107及第二導電膜111可以彼此電連接，並保持第一結構體及第二結構體的強度。
此外，在貫穿孔係設置於纖維體經過有機樹脂浸漬的結構體中的情況中，有機樹脂及纖維體需要被移除。但是，在本實施例中，不需要藉由蝕刻等來設置貫穿孔。因此，可以簡化製程。
本實施例可以與本說明書中任何其它實施例中所述的結構或製造方法適當地結合而實施。
(實施例3)
在本實施例中，將參考附圖，說明與上述任何實施例中所述的方法不同的半導體裝置製造方法以及方法所取得之半導體裝置的結構。具體而言，說明使用導電膠以在第一有機樹脂層及第二有機樹脂層之上形成第一導電膜及第二導電膜的情況。
首先，在基底101之上形成具有半導體積體電路及天線的元件形成層103，以分離層102及第一保護膜121插置於其間；然後，形成第二保護膜122以便覆蓋元件形成層103(請參見圖4A)。
使用具有無機材料的絕緣層，以形成第一保護膜121及第二保護膜122。舉例而言，以氧化矽、氮氧化矽、氮化矽、氧氮化矽、等等用於第一保護膜121及第二保護膜122。
注意，在本說明書中，氮氧化物意指含有的氧原子比氮原子多之物質，氧氮化物意指含有的氮原子比氧原子多之物質。舉例而言，「氮氧化矽膜」意指含有的氧原子比氮原子多之膜，以及，當以RBS(拉塞福背向散射頻譜儀)及HFS(氫前向散射)測量時，氧、氮、矽、及氫的濃度範圍分別為50原子%至70原子%、0.5原子%至15原子%、25原子%至35原子%、以及0.1原子%至10原子%。此外，「氧氮化矽膜」意指含有的氮原子比氧原子多之膜，以及，當以RBS(拉塞福背向散射頻譜儀)及HFS(氫前向散射)測量時，氧、氮、矽、及氫的濃度範圍分別為5原子%至30原子%、20原子%至55原子%、25原子%至35原子%、以及10原子%至30原子%。注意，氮、氧、矽、及氫的百分比落在上述範圍之內，其中，包含於氮氧化矽或氧氮化矽中的總原子數定義為100%。
著，形成第一有機樹脂層104以便覆蓋第二保護膜122(請參見圖4B)。
取代第一有機樹脂層104，在實施例2中，可以使用纖維體經過有機樹脂浸漬的第一結構體。
接著，在第一有機樹脂層104被固化之前，在第一有機樹脂層104的表面(第一表面)之上選擇性地形成具有導電率的膠105(請參見圖4C)，並且，使至少部分膠105穿透第一有機樹脂層104。然後，將第一有機樹脂層104固化(請參見圖4D)。結果，第一導體106可以設於第一有機樹脂層104中。
在本實施例中，在第一有機樹脂層104上，在未與元件形成層103重疊的區域中、以及在與元件形成層103重疊的區域中，形成膠105，並且，使膠105穿透至第一有機樹脂層104的下表面(第二表面，亦即，與第一表面相反的表面)。因而，第一導體106係設置成從第一有機樹脂層104的第一表面至其第二表面是連續的。
舉例而言，在第一有機樹脂層104上以網孔方式形成膠105(請參見圖6A)。在此情況中，膠105也穿透入元件形成層103之上的第一有機樹脂層104。但是，藉由設置第二保護膜122，可以防止膠105穿透至元件形成層103。
在本實施例中，以網孔方式設置於第一有機樹脂層104之上及之中的第一導體106用作為接觸導體，也作為擴散及移除靜電放電施加的靜電之導體，或者防止電荷局部地存在(區域化)。此外，以網孔方式設置第一導體106，即使在第一導體形成為厚的情況中，仍可充分地傳送電磁波。
接著，藉由使用分離層102，將元件形成層103與基底101分離(請參見圖4E)。結果，元件形成層103係設於第一有機樹脂層104側上。
接著，從分離表面115側實施雷射光照射以選擇性地移除第一保護膜121和第二保護膜122。因此，形成使設於第一有機樹脂層104中的第一導體106曝露的開口123(請參見圖5A)。注意，取代使用雷射光來選擇性地移除第一保護膜121及第二保護膜122，可以實施蝕刻或拋光以形成使第一導體106曝露的開口123。
接著，在分離表面115側上形成第二有機樹脂層108(請參見圖5B)。
取代第二有機樹脂層108，如同在實施例2中一般，可以使用纖維體經過有機樹脂浸漬的第二結構體。
接著，在固化第二有機樹脂層108之前，在第二有機樹脂層108的表面(第一表面)之上選擇性地形成具有導電率的膠109(請參見圖5C)以及使至少部分膠109穿透至第二有機樹脂層108。然後，將第二有機樹脂層108固化(請參見圖5D)。結果，第二導體110可以被設置在第二有機樹脂層108中。
在本實施例中，在與曝露於分離表面115上的第一導體106重疊的區域中，以及也在與元件形成層103重疊的區域中，形成膠109，以及，使膠109穿透至下第二有機樹脂層108的下表面(第二表面，亦即，與第一表面相反的表面)。因此，第二導體110從第二有機樹脂層108的第一表面到達其第二表面，以及，在未與元件形成層103重疊的區域電連接至第一導體106。
舉例而言，以網孔方式，在第二有機樹脂層108之上形成膠109(請參見圖6B)。在此情況中，也使膠109穿透元件形成層103之上的第二有機樹脂層108。但是，藉由設置第二保護膜121，可以防止膠109穿透元件形成層103。
第二導體110作為接觸導體，也作為擴散及移除靜電放電施加的靜電以及防止電荷區域化的膜。
經由上述步驟，以取得半導體裝置。使用本實施例中所述的製造方法能夠省略第一有機樹脂層104和第二有機樹脂層108固化後在第一有機樹脂層104的表面上及第二有機樹脂層108的表面之上設置導電膜的步驟；因此，可以簡化製程。
值得注意，上述說明係以網孔方式設置膠105和109。但是，膠105和膠109的形狀不限於此。膠105和膠109可以分別設於第一有機樹脂層104的整個表面之上和第二有機樹脂層108的整個表面之上。
此外，根據第一有機樹脂層104及第二有機樹脂層108的區域，以控制形成的膠105及膠109的量。參考圖7A至7E，說明此情況。
首先，在基底101之上形成具有半導體積體電路及天線的元件形成層103，以分離層102插置於其間，以及，形成第一有機樹脂層104以覆蓋元件形成層103。接著，在第一有機樹脂層104固化之前，在第一有機樹脂層104的表面(第一表面)之上形成具有導電率的膠105(請參見圖7A)。
此處，在第一有機樹脂層104的表面之上，在與元件形成層103重疊的區域119的整個表面中以及在未與元件形成層103重疊的區域118中，形成膠105。此外，使形成於與元件形成層103重疊的區域119中每單位面積的膠105的量小於形成於未與元件形成層103重疊的區域118中每單位面積的膠105的量。亦即，在未與元件形成層103重疊的區域118中，使膠105穿透至第一有機樹脂層104的下表面(第二表面)，以及，在與元件形成層103重疊的區域119中，使膠105穿透至第一有機樹脂層104的下表面(第二表面)。
結果，在未與元件形成層103重疊的區域118中，第一導體106從第一有機樹脂層104的第一表面到達其第二表面，以及，在與元件形成層103重疊的區域119中，第一導體106係設於第一有機樹脂層104的表面(第一表面)側上(請參見圖7B)。
然後，藉由使用分離層102，將元件形成層103及第一有機樹脂層104與基底101分離(請參見圖7C)。在第二有機樹脂層108形成於分離表面115側上之後，在第二有機樹脂層108之上形成膠109以使形成於與元件形成層103重疊的區域119中的每單位面積的膠109的量小於形成於未與元件形成層103重疊的區域118中的每單位面積的膠109的量(請參見圖7D)。
結果，在未與元件形成層103重疊的區域118中，第二導體110從第二有機樹脂層108的第一表面到達其第二表面而電連接至第一導體106，以及，在與元件形成層103重疊的區域119中，第二導體110係設於第二有機樹脂層108的表面(第一表面)側上(請參見圖7E)。
如圖7A至7E所示，根據形成膠的區域以控制膠的量，可以控制穿透入有機樹脂層的膠的位置。
注意，本實施例可以與本說明書中任何其它實施例中所述的結構及製造方法相結合而實施。
(實施例4)
在本實施例中，將參考圖式，說明藉由在相同基底之上設置均具有半導體積體電路和天線的多個元件形成層，而從一個基底中製造眾多半導體裝置(半導體積體電路晶片)(在此，長度上4晶片x寬度上3晶片)的方法。在下述說明中，圖8A至8C和圖9A至9C是頂視圖，圖10A至10D、圖11A至11C、圖12A和12B、圖13A和13B、圖14A和14B、及圖15A和15B是沿著圖8A至8C及圖9A至9C的線A-B之剖面視圖。
首先，分離層702形成於基底701的一個表面之上，以及，形成要成為基部的絕緣膜703和非晶半導體膜704(舉例而言，含有非晶矽的膜)(請參見圖8A及圖10A)。注意，可以連續地形成分離層702、絕緣膜703、及非晶半導體膜704。藉由連續地形成，它們不會曝露至空氣中，以致於可以防止雜質包含於其中。注意，在下述製程中，包含半導體積體電路部的元件形成層及天線形成於圖8A中所示的多個點區750中的每一區中。
做為基底701，可以使用玻璃基底、石英基底、金屬基底、不銹鋼基底、具有耐受此步驟的處理溫度之抗熱性的塑膠基底、等等。當使用此基底時，其面積及形狀沒有太多限制；因此，舉例而言，藉由使用一邊至少一米的長方形基底，可以可觀地增進生產力。相較於使用圓形矽基底的情況，這是主要的優點。因此，即使在將半導體積體電路部形成為較大的情況中，相較於使用矽基底的情況，成本可以更低。
注意，雖然在每一個步驟中，分離層702係形成於基底701的整個表面之上，但是，可以在分離層形成於基底701的整個表面之上後，於需要時，以微影法而選擇性地形成分離層702。此外，雖然分離層702形成為與基底701接觸，但是，於需要時，也允許例如氧化矽膜、氮氧化矽膜、氮化矽膜、或氧氮化矽膜等絕緣膜形成與基底701接觸以及分離層702形成為與絕緣膜接觸。
做為分離層702，可以使用金屬膜、金屬膜和氧化金屬膜的堆疊層結構、等等。做為金屬膜，可以使用選自鎢(W)、鉬(Mo)、鈦(Ti)、鉭(Ta)、鈮(Nb)、鎳(Ni)、鈷(Co)、鋯(Zr)、鋅(Zn)、釕(Ru)、銠(Rh)、鈀(Pd)、鋨(Os)、或銥(Ir)之元素的、或主要含有這些元素中的任何元素之合金材料或化學化合物材料的單層或堆疊層。以濺射法、例如電漿CVD法等不同的CVD法、等等，使用這些材料來形成層。做為金屬膜及金屬氧化物膜的堆疊層結構，在形成上述金屬膜之後，在氧氛圍或N2 O氛圍中實施電漿處理、或是在氧氛圍或N2 O氛圍中實施熱處理，以便在金屬膜表面上形成金屬膜的氧化物或氮氧化物。或者，在形成上述金屬膜之後，以例如臭氧水等強氧化溶液，處理金屬膜的表面，藉以將金屬膜的氧化物或氮氧化物形成於金屬膜上。
做為絕緣膜703，以濺射法、電漿CVD法、等等，形成含有矽的氧化物或矽的氮化物之膜的單層或堆疊層。在要成為基部的絕緣膜具有雙層結構的情況中，舉例而言，形成氧氮化矽膜及氮氧化矽膜分別作為第一層及第二層。在要成為基部的絕緣層具有三層結構的情況中，形成氧化矽膜、氧氮化矽膜、及氮氧化矽膜分別作為第一層絕緣層、第二層絕緣層、及第三層絕緣層。或者，形成氮氧化矽膜作為第一層絕緣層，形成氧氮化矽膜作為第二層絕緣層、及形成氮氧化矽膜作為第三層絕緣層。要成為基部的絕緣膜作為防止雜質進入基底701的阻隔膜。
以濺射法、LPCVD法、電漿CVD法、等等，形成半導體膜704達到25至200nm的厚度(較佳為30至150nm)。做為半導體膜704，舉例而言，可以形成非晶矽膜。
接著，以雷射光照射，將半導體膜704晶化。注意，以雷射光照射結合使用RTA或退火爐的熱晶化法、使用金屬元素以促進晶化的熱晶化法、或類似者之方法，將半導體膜704晶化。之後，將取得的結晶半導體膜蝕刻至具有所需形狀，以致於形成結晶半導體膜704a至704d。然後，形成閘極絕緣膜705以覆蓋半導體膜704a至704d(請參見圖10B)。
於下，將簡述結晶半導體膜704a至704d的製造步驟實例。首先，以電漿CVD法，形成50至60nm厚的非晶半導體膜(舉例而言，非晶矽膜)。在非晶半導體膜塗著含有促進晶化的鎳的溶液之後，非晶半導體膜接受脫氫處理(在500℃下持續一小時)及熱結晶處理(在550℃下持續一小時)，藉以形成結晶半導體膜。之後，以來自雷射器的雷射光照射結晶半導體膜，並且，使用微影法，以便形成結晶半導體膜704a至704d。注意，並未執行使用促進晶化的金屬元素之熱晶化，僅藉由雷射光照射，可以晶化非晶半導體膜。
接著，形成覆蓋結晶半導體膜704a至704d之閘極絕緣膜705。以CVD法、濺射法、等等，使用含有矽的氧化物或矽的氮化物之膜的單層或堆疊層，以形成閘極絕緣膜705。具體而言，使用氧化矽膜、氮氧化矽膜、或/及氧氮化矽膜的單層或堆疊層。
或者，藉由對半導體膜704a至704d實施上述電漿處理以氧化或氮化表面，以形成閘極絕緣膜705。舉例而言，在例如He、Ar、Kr、及Xe之稀有氣體、和氧、氧化氮(NO2 )、氨、氮、氫等等的混合氣體之電漿處理中，形成閘極絕緣膜705。在該情況中，假使藉由導入電磁波而將激化電漿，則可以產生具有低電子溫度和高密度的電漿。藉由高密度電漿產生的氧基(其包含OH基)或氮基(包含NH基)，可以實施半導體膜的表面的氧化或氮化。
藉由使用此高密度電漿的處理，在半導體膜之上形成厚度1至20nm，典型上為5至10nm之絕緣膜。在此情況中的反應是固態反應；因此，絕緣膜與半導體膜之間的介面狀態密度可以顯著地降低。由於此電漿處理直接氧化(或氮化)半導體膜(晶化矽、或多晶矽)，所以，理想上，要被形成的絕緣膜的厚度的不均勻度可以相當地小。此外，未對晶粒邊界或結晶矽強力實施氧化；因此，可以取得非常有利的狀態。換言之，以此處所述的高密度電漿處理來實施半導體膜的表面的固相氧化，可以不用在晶粒邊界中特別地實施氧化反應，即可形成具有有利的均勻度及低介面狀態密度之絕緣膜。
做為閘極絕緣膜705，可以使用由電漿處理所形成的絕緣膜本身，或者，使用電漿或熱反應之CVD法，形成氧化矽、氮氧化矽、氮化矽、或類似者之絕緣膜，以製造堆疊層。在任一情況中，關於在閘極絕緣膜中的一部分或全部中包含由電漿處理形成的絕緣膜而形成的電晶體，可使其特性上的變化小。
此外，以連續波雷射光或以等於或高於10MHz的重複率振盪的雷射光，照射半導體膜，以及，在用於晶化的一個方向上掃描半導體膜，以致於取得半導體膜704a至704d中的每一個半導體膜具有晶體在雷射光的掃描方向上生長的特性。當電晶體係配置成掃描方向與通道長度方向(當形成通道形成區時載子流動的方向)相對齊以及使用上述閘極絕緣層時，可以取得特性變化較少及高電子場效遷移率的薄膜電晶體(TFT)。
接著，導電膜係堆疊於閘極絕緣膜705上。在此，藉由電漿CVD法、濺射法或類似方法，將形成為100至400nm厚的導電膜堆疊於形成為20至100nm厚的導電膜上。使用選自鉭(Ta)、鎢(W)、鈦(Ti)、鉬(Mo)、鋁(Al)、銅(Cu)、鉻(Cr)、鈮(Nb)、等等的元素；或含有上述元素中的任何元素作為其主成分的合金材料或化學化合物材料，以形成所使用的導電膜。或者，使用摻雜例如磷等雜質元件的半導體材料，典型上為多晶矽，以形成導電膜。做為要被堆疊之導電膜的組合之實例，可為氮化鉭膜及鎢膜、氮化鎢膜及鎢膜、氮化鉬膜及鉬膜、等等。由於鎢及氮化鉭具有高抗熱性，所以，在形成導電膜之後，可以實施熱活化的熱處理。假使採用三層結構而非雙層結構時，可以堆疊鉬膜、鋁膜、及鉬膜。
接著，藉由微影法形成光阻掩罩，以及，實施用以形成閘極電極和閘極佈線的蝕刻處理，使得在半導體膜704a至704d之上形成閘極電極707。
接著，藉由微影法形成光阻掩罩，以及，藉由離子摻雜法或離子佈植法，將低濃度之賦予n型導電率的雜質元素添加至結晶半導體704a至704b。做為賦予n型導電率的雜質元素，可以使用例如磷(P)或砷(As)等屬於15族的元素。
接著，形成絕緣膜以覆蓋閘極絕緣膜705及閘極電極707。藉由電漿CVD法、濺射法、或類似方法，將絕緣膜形成為含有例如矽等無機材料的膜、矽的氧化物、或矽的氮化物、或例如有機樹脂等有機材料之膜的單層或堆疊層。接著，以主要在垂直方向上各向異性的蝕刻，選擇性地蝕刻絕緣膜，以便形成與閘極電極707的側表面相接觸的絕緣膜708(也稱為側壁)。當稍後形成LDD(輕度摻雜汲極)區時，使用絕緣膜708作為用於摻雜的掩罩。
接著，藉由微影法形成光阻掩罩，使用閘極電極707、及絕緣膜708作為掩罩以將賦予n型導電率的雜質元素添加至結晶半導體膜704a至704d，以便形成通道形成區706a、第一雜質區706b、及第二雜質區706c(請參見圖10C)。第一雜質區706b用作為薄膜電晶體的源極和汲極區，第二雜質區706c用作為LDD區。包含於第二雜質區706c中的雜質元素的濃度低於包含於第一雜質區706b中的雜質元素的濃度。
接著，形成絕緣膜作為單層或堆疊層以覆蓋閘極電極707、絕緣膜708、等等，使得用作為薄膜電晶體的源極和汲極電極之導電膜731係形成於絕緣膜之上(請參見圖10D)。注意，例如薄膜電晶體等元件可以被設置於不包含如上述實施例中所述的部分(例如中央部分)之部分區750上或區750的整個表面之上。
藉由CVD法、濺射法、SOG法、滴放法、網目印刷法、或類似方法，使用例如矽的氧化物或矽的氮化物之無機材料、例如聚醯亞胺、聚醯胺、苯環丁烯，丙烯酸、或環氧樹脂、矽甲烷材料、等等，形成作為單層或堆疊層的絕緣膜。在此，形成絕緣膜至具有雙層結構。形成氧氮化矽膜作為第一絕緣膜709，形成氮氧化矽膜作為第二絕緣膜710。
注意，在形成絕緣膜709及710之前或在形成絕緣膜709和710之一或更多之後，較佳地實施熱處理，用以恢復半導體膜704的晶性、用以活化已添加至半導體膜的雜質元素、或用以使半導體膜脫氫。做為熱處理，可以使用熱退火、雷射退火法、RTA法、等等。
以下述方式形成導電膜731。藉由微影法，蝕刻絕緣膜709和710、等等，以及，形成接觸孔以曝露第一雜質區706b。然後，形成導電膜以填充接觸孔，以及，選擇性地蝕刻導電膜。注意，在由接觸孔曝露之半導體膜704a至704d的表面之上形成矽化物。
藉由CVD法、濺射法、或類似方法，使用選自鋁(Al)、鎢(W)、鈦(Ti)、鉭(Ta)、鉬(Mo)、鎳(Ni)、鉑(Pt)、銅(Cu)、黃金(Au)、銀(Ag)、錳(Mn)、鈮(Nb)、碳(C)、矽(Si)的元素、或含有上述元素中的任何元素作為其主成分的合金材料或化學化合物材料，以形成導電膜731至具有單層結構或堆疊層結構。舉例而言，主要含有鋁的合金材料對應於主要含有鋁和含有鎳的材料，或是主要含有鋁及含有鎳及碳和矽其中之一或二者的合金材料。
接著，形成絕緣膜711以覆蓋導電膜731，以及，在絕緣膜731中形成開口712a和712b(請參見圖11A)。在此，形成開口712a及712b以使用作為薄膜電晶體730b和730d的源極電極或汲極電極之導電膜731曝露。藉由CVD法、濺射法、SOG法、滴放法、網目印刷法、或類似方法，使用無機材料或有機材料，以形成絕緣膜711作為單層或堆疊層。絕緣膜711較佳地形成至0.75至3μm的厚度。
作為天線的導電膜713係形成於絕緣膜711之上，以及，絕緣膜714係形成於導電膜713之上(請參見圖11B)。結果，取得包含薄膜電晶體及天線的元件形成層751(請參見圖8B)。在此，說明天線係直接形成於半導體積體電路(晶片上天線)之上的情況。
做為導電膜713，藉由濺射法、電漿CVD法、塗著法、印刷法、或類似方法，以形成選自銀(Ag)、黃金(Au)、銅(Cu)、鎳(Ni)、鉑(Pt)、鈀(Pd)、鉭(Ta)、鉬(Mo)、鈦(Ti)、等等的元素的、或主要含有任何這些元素的合金材料或化學化合物材料之單層或堆疊層。
可以適當地選擇導電膜713的形狀以適合傳輸方法。在此，導電膜713具有線圈形狀，以及，應用電磁耦合法或電磁感應法(舉例而言，13.56MHz頻帶)。但是，本發明不限於此。
使用氧化矽、氮氧化矽、氮化矽、氧氮化矽、等等，以形成絕緣膜714。
接著，選擇性地移除絕緣膜703、709、711、及714，因而形成開口715，以便曝露分離層702和基底701(請參見圖8C和圖11C)。形成開口715以避開半導體積體電路及天線。
接著，形成第一結構體721以覆蓋絕緣膜714(請參見圖12A)。
做為第一結構體721，可以使用纖維體721a經過有機樹脂721b浸漬的結構。
例如環氧樹脂、未飽和聚酯樹脂、聚醯亞胺樹脂、雙馬來亞醯胺-三樹脂、或氰酸樹脂之熱固性樹脂用於有機樹脂721b。此外，使用例如聚苯氧樹脂、聚醚醯亞胺樹脂、或氟樹脂之熱塑性樹脂，以形成有機樹脂721b。
在圖12A中，以有機樹脂721b來填充開口715。
接著，在有機樹脂721固化之後，在第一結構體721的表面(第一表面)之上選擇性地形成具有導電率的膠，以及，使至少部分膠穿透至有機樹脂721b中。然後，使有機樹脂721b固化(請參見圖9A及圖12B)。結果，第一導電722可以設於第一結構體721中。
在此，在第一結構體721的第一表面之上，在與開口715重疊的區域中，選擇性地形成膠，以及，使膠穿透至設於開口715中的有機樹脂721b中。
做為膠的材料或製造方法，可以使用實施例1中舉例說明的膠105的任何材料或製造方法。
此外，在有機樹脂721b固化之前、或有機樹脂721b固化之後，在使膠穿透至有機樹脂721b中之後，與有機樹脂721b的固化同時實施烘烤以將膠較佳地固化。注意，在使用例如環氧樹脂之熱固性樹脂作為有機樹脂721b的情況中，在使膠穿透之後執行熱處理，因而可以固化有機樹脂721b及可以固化包含於膠中的導體。在使用熱固性樹脂作為有機樹脂721b的情況中，可以同時地實施有機樹脂721b的固化及膠的烘烤。
接著，在第一結構體721的第一表面之上，形成第一導電膜723(請參見圖9B及圖13A)。設置第一導電膜723以便電連接至第一導體722。
做為第一導電膜723的材料或製造方法，可以使用實施例1中所舉例說明的第一導電膜107的材料或製造方法。
藉由設置第一導電膜723，可以擴散及移除靜電放電施加的靜電或者防止電荷局部地存在(防止被區域化)。因此，可以防止半導體積體電路的靜電崩潰。
因此，第一導電膜723可以至少設置在與半導體積體電路重疊的區域中。舉例而言，如圖13A所示，可以使用一結構，其中，第一導電膜723係設置於第一結構體721的整個表面之上。在第一導電膜723係設置於整個表面之上的情況中，可以保護大的區域免於靜電。
本實施例中所述的半導體裝置由來自外部的電磁波產生的感應電動勢操作(半導體裝置具有無線傳輸功能)。因此，第一導電膜723需要防止由靜電所造成之半導體積體電路的崩潰以及需要由傳送電磁波的導電材料來予以形成。
在本實施例中，第一導電膜723的厚度做成足夠小以傳送電磁波。根據用於通訊的電磁波的頻率、或用於第一導電膜723的導電材料導磁率或電阻率，以設定第一導電膜723的厚度。
舉例而言，使用鎢，以形成第一導電膜723至5nm至100nm的厚度，較佳為10nm至30nm的厚度。
接著，將包含薄膜電晶體730a至730d的元件形成層751及用作為天線的導電膜713、等等與基底701分離(請參見圖13B)。
注意，以水或例如臭氧水等溶液，使要分離的表面變濕，以實施分離，以便可以防止例如薄膜電晶體730a至730d等元件被靜電等斷裂。此外，藉由重複使用與元件形成層分離的基底701，可以降低成本。
接著，形成第二結構體725以覆蓋因分離而曝露出的表面(絕緣膜703的表面)(請參見圖14A)。
做為第二結構體725，可以使用纖維體725a經過有機樹脂725b浸漬的結構。
例如環氧樹脂、未飽和聚酯樹脂、聚醯亞胺樹脂、雙馬來亞醯胺-三樹脂、或氰酸樹脂之熱固性樹脂可以用於有機樹脂725b。此外，使用例如聚苯氧樹脂、聚醚醯亞胺樹脂、或氟樹脂之熱塑性樹脂，以形成有機樹脂725b。
接著，在有機樹脂725b固化之前，在第二結構體725的表面(第一表面)之上選擇性地形成具有導電率的膠，以及，使至少部分膠穿透至有機樹脂725b中。然後，將有機樹脂725b固化(請參見圖14B)。結果，第二導體726可以設於有機樹脂725b中。
在與曝露於分離表面上的第一導體722重疊的區域中形成膠，以及，使膠穿透至第二結構體725的第二表面(與因分離而曝露出的表面相接觸的表面(絕緣膜703的表面))。因此，第二導體726從第二結構體725的第一表面到達其第二表面，以及，電連接至第一導體722。
接著，第二導電膜727係形成於第二結構體725的第一表面之上(請參見圖15A)。第二導電膜727係設置成電連接至第二導體726。結果，第一導電膜723和第二導電膜727經由第一導體722和第二導體726而彼此電連接。
藉由設置第二導電膜727，可以擴散及移除靜電放電施加的靜電，或者防止電荷局部地存在(防止被區域化)。因此，可以防止半導體積體電路之靜電崩潰。
因此，第二導電膜727可以至少設置在與半導體積體電路重疊的區域中。舉例而言，如圖15A所示，可以採用一結構，其中，第二導電膜727係設於第二結構體725的整個表面之上。在第二導電膜727係設於整個表面之上的情況中，可以保護大的區域免於靜電。
特別是，設於第一結構體721之上的第一導電膜723及設於第二結構體725之上的第二導電膜727彼此電連接而成為等電位，因此，相較於第一導電膜723及第二導電膜727係設置成未彼此電連接的情況或是第一結構體721及第二結構體725中僅有一者設有導電膜的情況，可以有效地擴散靜電以及可以有效地防止電荷局部化。結果，可以有效地防止半導體積體之電路崩潰。
此外，如同第一導電膜723一般，第二導電膜727的厚度也做成足夠小以傳送電磁波。
接著，藉由切片、劃線、雷射切割法、等等，將插置於設有第一導電膜723的第一結構體721與設有第二導電膜727的第二結構體725之間的多個半導體積體電路及多個天線分割，因而可以取得多個半導體裝置(請參見圖9C及圖15B)。
注意，雖然上述說明形成第一結構體721之前設置開口715的情況，但是，本發明不限於此。舉例而言，可以使用如圖16A及16B、圖17A及17B、圖18A及18B所示的形成方法。
首先，在執行達到圖11B中所示的元件形成的步驟之後，第一結構體721形成於絕緣膜714之上(請參見圖16A)，以及，使膠穿透至有機樹脂721b以形成第一導體722(請參見圖16B)。接著，在第一結構體721之上形成第一導電膜723以便電連接至第一導體722之後，將包含薄膜電晶體730a至730d的元件形成層、用作為天線的導電膜713、等等與基底701分離(請參見圖17A)。
接著，從分離表面選擇性地實施雷射光照射以使第一導體722曝露(請參見圖17B)。
接著，形成第二結構體725以覆蓋因分離而曝露出的表面(絕緣膜703的表面)(請參見圖18A)。使膠穿透至有機樹脂725b以形成第二導體726，以及，在第二結構體725之上形成第二導電膜727以便電連接至第二導體726(請參見圖18B)。
接著，藉由切片、劃線、雷射切割法、等等，將插置介於設有第一導電膜723的第一結構體721與設有第二導電膜727的第二結構體725之間的多個半導體積體電路及多個天線分割，因而可以取得多個半導體裝置。
注意，本實施例中所述的半導體裝置製造方法可以應用至本說明書中任何其它實施例中所述的半導體裝置的製造。
(實施例5)
在本實施例中，將參考附圖，說明可以非接觸地輸入及輸出資料之及使用任何上述實施例所形成之半導體裝置的應用實例。可以非接觸地輸入及輸出資料的半導體裝置也視應用模式而被稱為RFID標籤、ID標籤、IC標籤、IC晶片、RF標籤、無線標籤、電子標籤、或無線晶片。
半導體裝置800具有非接觸地傳輸資料之功能，以及，包含高頻電路810、電源電路820、重置電路830、時脈產生電路840、資料解調變電路850、資料調變電路860、控制其它電路之控制電路870、記憶電路880、及天線890(請參見圖19A)。高頻電路810從天線890接收訊號以及藉由天線而將從資料調變電路860接收到的訊號輸出。電源電路820從接收到的訊號產生電源電位。重置電路830產生重置訊號。時脈產生訊號840根據從天線890輸入的接收訊號，產生不同的時脈訊號。資料解調變電路850將接收到的訊號解調變及將經過解調變的訊號輸出至控制電路870。資料調變電路860將從控制電路870接收到的訊號調變。做為控制電路870，舉例而言，設置碼取出電路910、碼判斷電路920、CRC判斷電路930、及輸出單元電路940。注意，碼取出電路910取出包含於傳送給控制電路870的指令中的多個碼。CRC判斷電路930根據判斷碼而偵測是否有傳輸錯誤等等。
接著，將說明上述半導體裝置之操作的實例。首先，以天線890接收無線訊號。無線訊號經由高頻電路810而被傳送給電源電路820，以及，產生高電源電位(此後稱為VDD)。VDD被供應給半導體裝置800中的每一個電路。將經由高頻電路810傳送給資料解調變電路850的訊號解調變(此後，此訊號稱為解調變訊號)。此外，訊號經過高頻電路810通過重置電路830及時脈產生電路840，以及，經過解調變的訊號被傳送給控制電路870。傳送給控制電路870的訊號由碼取出電路910、碼判斷電路920、CRC判斷電路930、等等來予以分析。然後，根據分析訊號，儲存於記憶電路880中的半導體裝置的資訊輸出。半導體裝置的輸出資訊經由輸出單元電路940來予以編碼。此外，經過編碼的半導體裝置800的資訊通過資料調變電路860，然後，由天線890當作無線訊號而被送出。要注意，在包含於半導體裝置800中的多個電路中，低電源電位(此後稱為VSS)是共用的，以及，VSS可為GND。
依此方式，藉由將訊號從通訊裝置傳送至半導體裝置800以及藉由接收由通訊裝置從半導體裝置800傳送的訊號，可以讀取半導體裝置800中的資料。
此外，在半導體裝置800中，不用安裝電源(電池)，電源電壓可以藉由電磁波供應給每一個電路，或者，可以安裝電源(電池)，以使電源電壓藉由電磁波及電源(電池)而被供應給每一個電路。
接著，將說明非接觸地輸入/輸出資料之半導體裝置的使用樣式之實例。包含顯示部3210的行動端的側表面設有通訊裝置3200。產品3220的側表面設有半導體裝置3230(請參見圖19B)。當通訊裝置3200被固持至包含於產品3220中的半導體裝置3230時，顯示部分3210顯示關於產品的資訊，例如其材料、其產地、每一個製造步驟的檢測結果、流通處理的歷史、及產品說明。此外，當產品3260由輸送帶運輸時，可以使用通訊裝置3240及設於產品3260上的半導體裝置3250，以檢測產品3260(請參見圖19C)。依此方式，可以很容易地取得資訊，藉由使用用於系統的半導體裝置，可以實現高功能及高附加價值。
如上所述，在上述任何實施例中說明的半導體裝置具有範圍非常寬廣的應用，以及，可以用於所有領域的電子裝置。
(實施例6)
上述任何實施例中說明的半導體裝置可以作為具有處理器電路的晶片(此後，也稱為處理器晶片、無線晶片、無線處理器、無線記憶體、或無線標籤)。注意，上述任何實施例中所述的半導體裝置的可應用範圍寬廣，以及，半導體裝置可以應用至任何產品，非接觸地澄清物件資訊，例如其歷史，以及，半導體裝置可以用於所有生產、管理、等等。舉例而言，半導體裝置可以併入於紙鈔、硬幣、證券、證書、無記名債券、包裝容器、書、記錄媒體、個人物品、交通工具、食物、衣務、健康用品、日常用品、醫葯、及電子設備中。將參考圖20A至20G，說明這些物件的實施例。
紙鈔及硬幣是可在市場流通、以及包含可以以相同方式於特定區域作為錢使用(現金證明)、紀念幣、等等的錢。證券意指支票、憑證、本票等等，以及可以設有包含處理器電路的晶片190(請參見圖20A)。證書意指駕駛執照、居留證、等等，以及可以設有包含處理器電路的晶片191(請參見圖20B)。個人物品意指袋子、眼鏡、等等，以及設有包含處理器電路的晶片197(請參見圖20C)。無記名債券意指郵票、米配給券、不同的商品優待券、等等。包裝容器意指用於食物容器的包裝紙、塑膠瓶、等等，以及可以設有包含處理器電路的晶片193(請參見圖20D)。書意指精裝書、平裝書、等等，以及設有包含處理器電路的晶片194(請參見圖20E)。記錄媒體意指DVD軟體、錄影帶、等等，以及設有包含處理器電路的晶片195(請參見圖20F)。交通工具意指例如腳踏車等有輪交通工具、船、等等，以及設有包含處理器電路的晶片196(請參見圖20G)。雜貨代表食物、飲料、等等。衣務代表衣服、鞋子、等等。健康產品代表醫療設備、健康器具、等等。日常用品代表家俱、照明設備、等等。醫葯代表葯品、農葯、等等。電子裝置代表液晶顯示裝置、EL顯示裝置、電視機(電視接收器及薄型電視接收器)、行動電話、等等。
藉由附著至物品的表面或嵌入於物品中，以設置半導體裝置。舉例而言，在書的情況中，半導體裝置可以嵌入於紙中，以及，在有機樹脂製成的包裝之情況中，半導體裝置可以嵌入於有機樹脂中。
如上所述，藉由提供半導體裝置給包裝容器、記錄媒體、個人物品、食物、衣服、日常用品、電子裝置、等等，可以增進檢測系統、用於租售店中的系統、等等的效率。此外，藉由提供半導體裝置給交通工具，可以防止仿冒或偷竊。此外，當半導體裝置植入於例如動物等生物中，可以很容易地識別每一種生物。舉例而言，藉由將具有感測器的半導體裝置植入/附著至例如家畜等生物，可以容易地管理例如目前體溫與出生年、性能、品種、等健康條件。
[實例1]
在本實例中，說明一情況，其中，藉由使具有導電率的膠穿透，將導體設於纖維體經過有機樹脂浸漬之結構體中。
首先，製備二預浸體。關於預浸體，使用一物體，其具有的結構中，玻璃纖維體經過溴化環氧樹脂浸漬。
接著，將二預浸體堆疊，然後，使用網目印刷法，在預浸體的表面上形成銀膠，以及，在包含於預浸體中的溴化環氧樹脂固化之前，使銀膠穿透預浸體。做為銀膠，使用包含銀粉、乙酸2-(2-丁氧基乙氧基)乙酯、及環氧樹脂之物體。
然後，施加3MPa的壓力，在195℃下執行熱處理60分鐘，以及，以SEM(掃描式電子顯微鏡)觀測結構體的剖面。
圖21顯示SEM觀測的結構體的剖面。
如圖21所示，從附著在一起的二結構體之上表面至下表面觀測到銀。此外，確認纖維體未斷裂，以及，銀膠經過纖維體中的空間穿透入至溴化環氧樹脂中。亦即，可以確認，藉由在有機樹脂固化之前使銀穿透，然後將有機樹脂固化，則導體能夠設於結構體中而不會使纖維體斷裂。
本申請案根據2008年6月6日向日本專利局申請的日本專利申請序號2008-149535，其內容於此一併列入參考。
101．．．基底
102．．．分離層
103．．．元件形成層
104．．．第一有機樹脂層
105．．．膠
106．．．第一導體
107．．．第一導電膜
108．．．第二有機樹脂層
109．．．膠
110．．．第二導體
111．．．第二導電膜
115．．．分離表面
118．．．區域
119．．．區域
121．．．第一保護膜
122．．．第二保護膜
160．．．纖維體
161．．．有機樹脂
204．．．第一結構體
701．．．基底
702．．．分離層
703．．．絕緣膜
704．．．非晶半導體膜
704a．．．結晶半導體膜
704b．．．結晶半導體膜
704c．．．結晶半導體膜
704d．．．結晶半導體膜
705．．．閘極絕緣膜
706a．．．通道形成區
706b．．．第一雜質區
706c．．．第二雜質區
707．．．閘極電極
708．．．絕緣膜
709．．．絕緣膜
710．．．絕緣膜
711．．．絕緣膜
712a．．．開口
712b．．．開口
713．．．導電膜
714．．．絕緣膜
715．．．開口
721．．．第一結構體
721a．．．纖維體
721b．．．纖維體
722．．．第一導體
723．．．第一導電膜
725．．．第二結構體
725a．．．纖維體
725b．．．有機樹脂
726．．．第二導體
727．．．第二導電膜
730a．．．薄膜電晶體
730b．．．薄膜電晶體
730c．．．薄膜電晶體
703d．．．薄膜電晶體
731．．．導電膜
751．．．元件形成層
圖1A至1E顯示半導體裝置製造方法實例。
圖2A至2E顯示半導體裝置製造方法實例。
圖3A至3D顯示半導體裝置製造方法實例。
圖4A至4E顯示半導體裝置製造方法實例。
圖5A至5D顯示半導體裝置製造方法實例。
圖6A及6B顯示半導體裝置製造方法實例。
圖7A至7E顯示半導體裝置製造方法實例。
圖8A至8C顯示半導體裝置製造方法實例。
圖9A至9C顯示半導體裝置製造方法實例。
圖10A至10D顯示半導體裝置製造方法實例。
圖11A至11C顯示半導體裝置製造方法實例。
圖12A及12B顯示半導體裝置製造方法實例。
圖13A及13B顯示半導體裝置製造方法實例。
圖14A及14B顯示半導體裝置製造方法實例。
圖15A及15B顯示半導體裝置製造方法實例。
圖16A及16B顯示半導體裝置製造方法實例。
圖17A及17B顯示半導體裝置製造方法實例。
圖18A及18B顯示半導體裝置製造方法實例。
圖19A至19C顯示半導體裝置的使用圖案。
圖20A至20G顯示半導體裝置的使用圖案。
圖21是設於纖維體經過有機樹脂浸漬的結構體中的導電膜之情況中的剖面之SEM影像。
106．．．第一導體
107．．．第一導電膜
110．．．第二導體
111．．．第二導電膜

Claims (14)

  1. 一種半導體裝置的製造方法，包括：在基底上之形成分離層；在該分離層之上，形成具有半導體積體電路及天線的元件形成層；形成有機樹脂層以便覆蓋該元件形成層；在該有機樹脂層固化之前，在該有機樹脂層的第一表面之上，在至少未與該元件形成層重疊的區域中形成具有導電率的膠；在使該膠穿透至該有機樹脂層之後，藉由固化該有機樹脂層，形成從該第一表面到達該有機樹脂層的第二表面之第一導體，該有機樹脂層的該第二表面與該有機樹脂層的該第一表面相反；及在該有機樹脂層之上形成導電膜，以便電連接至該導體並且與該元件形成層重疊。
  2. 如申請專利範圍第1項之半導體裝置的製造方法，其中，使用結構體取代該有機樹脂層，在該結構體中，纖維體係以有機樹脂來予以浸漬。
  3. 如申請專利範圍第2項之半導體裝置的製造方法，其中，使用環氧樹脂作為該有機樹脂，以及，使用銀膠作為該膠。
  4. 一種半導體裝置的製造方法，包括：在基底之上形成分離層；在該分離層之上，形成具有半導體積體電路及天線的 元件形成層；形成第一機樹脂層以覆蓋該元件形成層；在該第一有機樹脂層固化之前，在該第一有機樹脂層的第一表面之上，在至少未與該元件形成層重疊的區域中形成具有導電率的第一膠；在使該第一膠穿透至該第一有機樹脂層之後，藉由固化該第一有機樹脂層，形成從該第一表面到達該有機樹脂層的第二表面之第一導體，該有機樹脂層的該第二表面與該有機樹脂層的該第一表面相反；及在該第一有機樹脂層之上形成第一導電膜，以便電連接至該第一導體並且與該元件形成層重疊；將該元件形成層與該基底分離以使形成於分離表面之上的該第一有機樹脂層中的該第一導體曝露；在該分離表面之上形成第二有機樹脂層；在該第二有機樹脂層固化之前，在該第二有機樹脂層的第一表面之上，在至少與曝露於該分離表面上的該第一導體重疊的區域中形成具有導電率的第二膠；在使該第二膠穿透至該第二有機樹脂層之後，藉由固化該第二有機樹脂層，形成從該第一表面到達該第二有機樹脂層的第二表面以及電連接至該第一導體之第二導體，該第二有機樹脂層的該第二表面與該第二有機樹脂層的該第一表面相反；以及，在該第二有機樹脂層之上形成第二導電膜，以便電連接至該第二導體並且與該元件形成層重疊。
  5. 如申請專利範圍第4項之半導體裝置的製造方法，其中，使用結構體取代該第一有機樹脂層及該第二有機樹脂層的至少其中之一，在該結構體中，纖維體係以有機樹脂來予以浸漬。
  6. 如申請專利範圍第5項之半導體裝置的製造方法，其中，使用環氧樹脂作為該有機樹脂，以及，使用銀膠作為該第一膠及該第二膠。
  7. 一種半導體裝置的製造方法，包含：在基底之上形成分離層；在該分離層之上，形成第一保護膜；在該第一保護膜之上，形成具有半導體積體電路及天線的元件形成層；在該元件形成層之上形成第二保護膜；形成第一有機樹脂層以覆蓋該第二保護膜；在該第一有機樹脂層固化之前，在該第一有機樹脂層的第一表面之上，形成具有導電率的第一膠；在使該第一膠穿透至該第一有機樹脂層之後，藉由固化該第一有機樹脂層，形成從該第一表面到達該第一有機樹脂層的第二表面之第一導體，該第一有機樹脂層的該第二表面與該第一有機樹脂層的該第一表面相反；將該元件形成層與該基底分離，並且，在該分離表面選擇性地移除該第一保護膜及該第二保護膜以使形成於該第一有機樹脂層中的該第一導體曝露；在該分離表面之上形成第二有機樹脂層； 在該第二有機樹脂層固化之前，在該第二有機樹脂層的第一表面之上，形成具有導電率的第二膠；以及，在使該第二膠穿透至該第二有機樹脂層之後，藉由固化該第二有機樹脂層，形成從該第一表面到達該第二有機樹脂層的第二表面以及電連接至第一導體之第二導體，該第二有機樹脂層的該第二表面與該第二有機樹脂層的該第一表面相反。
  8. 如申請專利範圍第7項之半導體裝置的製造方法，其中，以網孔方式，設置形成於該第一有機樹脂層的該第一表面之上的該第一膠，以及，以網孔方式，設置形成於該第二有機樹脂層的該第一表面之上的該第二膠。
  9. 如申請專利範圍第7項之半導體裝置的製造方法，其中，使用結構體取代該第一有機樹脂層及該第二有機樹脂層的至少其中之一，在該結構體中，纖維體係以有機樹脂來予以浸漬。
  10. 如申請專利範圍第9項之半導體裝置的製造方法，其中，使用環氧樹脂作為該有機樹脂，以及，使用銀膠作為該第一膠及該第二膠。
  11. 一種半導體裝置，包含：第一有機樹脂層及第二有機樹脂層，係設置成彼此面對；元件形成層，具有半導體積體電路及天線，係設於該第一有機樹脂層與該第二有機樹脂層之間；第一導電膜，係設於該第一有機樹脂層的第一表面 上；第二導電膜，係設於該第二有機樹脂層的第一表面上；第一導體，係電連接至該第一導電膜及從該第一表面到達該第一有機樹脂層的第二表面，該第一有機樹脂層的該第一表面與該第一有機樹脂層的該第二表面相反；及第二導體，係電連接至該第二導電膜及從該第一表面到達該第二有機樹脂層的第二表面，該第二有機樹脂層的該第一表面與該第二有機樹脂層的該第二表面相反，其中，該第一有機樹脂層包含至少結構體，在該結構體中，纖維體係以有機樹脂來予以浸漬，其中，該第一導體經過該纖維體而設於該第一有機樹脂層中，以及其中，該第一導電膜及該第二導電膜經由該第一導體和第二導體而彼此電連接。
  12. 如申請專利範圍第11項之半導體裝置，其中，該第一導體及該第二導體係由銀所製成。
  13. 一種半導體裝置，包含：第一有機樹脂層及第二有機樹脂層，係設置成彼此面對；元件形成層，具有半導體積體電路及天線，係設於該第一有機樹脂層與該第二有機樹脂層之間；第一導電膜，係設於該第一有機樹脂層的第一表面上； 第二導電膜，係設於該第二有機樹脂層的第一表面上；第一導體，係電連接至該第一導電膜及從該第一表面到達該第一有機樹脂層的第二表面，該第一有機樹脂層的該第一表面與該第一有機樹脂層的該第二表面相反；及第二導體，係電連接至該第二導電膜及從該第一表面到達該第二有機樹脂層的第二表面，該第二有機樹脂層的該第一表面與該第二有機樹脂層的該第二表面相反，其中，該第一有機樹脂層包含至少結構體，在該結構體中，第一纖維體係以有機樹脂來予以浸漬，其中，該第一導體經過該第一纖維體中的空間而設於該第一有機樹脂層中，其中，該第二有機樹脂層包含至少結構體，在該結構體中，第二纖維體係以第二有機樹脂來予以浸漬，其中，該第二導體經過該第二纖維體中的空間而設於該第二有機樹脂層中，及其中，該第一導電膜及該第二導電膜經由該第一導體和第二導體而彼此電連接。
  14. 如申請專利範圍第13項之半導體裝置，其中，該第一導體及該第二導體係由銀所製成。
TW98118565A 2008-06-06 2009-06-04 半導體裝置及其製造方法 TWI472009B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008149535 2008-06-06

Publications (2)

Publication Number Publication Date
TW201013884A TW201013884A (en) 2010-04-01
TWI472009B true TWI472009B (zh) 2015-02-01

Family

ID=40933697

Family Applications (1)

Application Number Title Priority Date Filing Date
TW98118565A TWI472009B (zh) 2008-06-06 2009-06-04 半導體裝置及其製造方法

Country Status (4)

Country Link
US (1) US7888163B2 (zh)
EP (1) EP2131394A1 (zh)
JP (3) JP5248412B2 (zh)
TW (1) TWI472009B (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009142310A1 (en) * 2008-05-23 2009-11-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2009148001A1 (en) * 2008-06-06 2009-12-10 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8053253B2 (en) 2008-06-06 2011-11-08 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP2010041045A (ja) 2008-07-09 2010-02-18 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
CN102160179B (zh) * 2008-09-19 2014-05-14 株式会社半导体能源研究所 半导体装置及其制造方法
WO2010035627A1 (en) 2008-09-25 2010-04-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5583951B2 (ja) * 2008-11-11 2014-09-03 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI517268B (zh) * 2009-08-07 2016-01-11 半導體能源研究所股份有限公司 端子構造的製造方法和電子裝置的製造方法
JP5719560B2 (ja) * 2009-10-21 2015-05-20 株式会社半導体エネルギー研究所 端子構造の作製方法
US9105701B2 (en) * 2013-06-10 2015-08-11 Micron Technology, Inc. Semiconductor devices having compact footprints
US10529641B2 (en) * 2016-11-26 2020-01-07 Texas Instruments Incorporated Integrated circuit nanoparticle thermal routing structure over interconnect region
US10811334B2 (en) * 2016-11-26 2020-10-20 Texas Instruments Incorporated Integrated circuit nanoparticle thermal routing structure in interconnect region

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030038280A1 (en) * 2001-08-24 2003-02-27 Hiroki Kojo Thermosetting electroconductive paste for electroconductive bump use
US20050162578A1 (en) * 1995-02-16 2005-07-28 Shunpei Yamazaki Method of manufacturing a semiconductor device
US20070004125A1 (en) * 2005-06-30 2007-01-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US20070023758A1 (en) * 2005-07-29 2007-02-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US20070181875A1 (en) * 2006-02-08 2007-08-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US20080093464A1 (en) * 2004-08-23 2008-04-24 C/O Semiconductor Energy Laboratory Co., Ltd. Wireless Chip And Manufacturing Method Thereof

Family Cites Families (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69032210D1 (de) 1989-01-25 1998-05-07 Asahi Chemical Ind Vorimprägnierte kompositgiessformen und herstellung einer kompositgiessform
DE3907757A1 (de) 1989-03-10 1990-09-13 Mtu Muenchen Gmbh Schutzfolie
JPH0585092A (ja) * 1991-09-27 1993-04-06 Sony Corp 半導体装置
JPH05190582A (ja) 1992-01-08 1993-07-30 Oki Electric Ind Co Ltd 樹脂封止半導体装置及びその製造方法
JP3428070B2 (ja) * 1993-06-07 2003-07-22 株式会社東芝 印刷配線板の製造方法
TW371285B (en) 1994-09-19 1999-10-01 Amp Akzo Linlam Vof Foiled UD-prepreg and PWB laminate prepared therefrom
US5757456A (en) 1995-03-10 1998-05-26 Semiconductor Energy Laboratory Co., Ltd. Display device and method of fabricating involving peeling circuits from one substrate and mounting on other
JP3406727B2 (ja) 1995-03-10 2003-05-12 株式会社半導体エネルギー研究所 表示装置
JPH1092980A (ja) * 1996-09-13 1998-04-10 Toshiba Corp 無線カードおよびその製造方法
JPH10198778A (ja) * 1997-01-14 1998-07-31 Rohm Co Ltd Ｉｃカード
JPH10302037A (ja) * 1997-04-23 1998-11-13 Nippon Dry Chem Co Ltd Ｉｄタグ
JP3500908B2 (ja) 1997-04-28 2004-02-23 松下電器産業株式会社 カードリーダ
JPH11317475A (ja) 1998-02-27 1999-11-16 Canon Inc 半導体用封止材樹脂および半導体素子
TW484101B (en) 1998-12-17 2002-04-21 Hitachi Ltd Semiconductor device and its manufacturing method
JP2000231619A (ja) 1999-02-10 2000-08-22 Nippon Telegr & Teleph Corp <Ntt> 接触型ｉｃカード
US6224965B1 (en) 1999-06-25 2001-05-01 Honeywell International Inc. Microfiber dielectrics which facilitate laser via drilling
JP4423779B2 (ja) 1999-10-13 2010-03-03 味の素株式会社 エポキシ樹脂組成物並びに該組成物を用いた接着フィルム及びプリプレグ、及びこれらを用いた多層プリント配線板及びその製造法
JP4347496B2 (ja) 2000-03-31 2009-10-21 共同印刷株式会社 可逆性感熱記録媒体の製造方法
JP4802398B2 (ja) * 2001-06-08 2011-10-26 凸版印刷株式会社 非接触ｉｃカード
TW564471B (en) 2001-07-16 2003-12-01 Semiconductor Energy Lab Semiconductor device and peeling off method and method of manufacturing semiconductor device
JP4027740B2 (ja) 2001-07-16 2007-12-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR100430001B1 (ko) 2001-12-18 2004-05-03 엘지전자 주식회사 다층기판의 제조방법, 그 다층기판의 패드 형성방법 및 그다층기판을 이용한 반도체 패키지의 제조방법
JP2003261745A (ja) * 2002-03-11 2003-09-19 Sumitomo Bakelite Co Ltd エポキシ樹脂組成物及び半導体装置
US7485489B2 (en) 2002-06-19 2009-02-03 Bjoersell Sten Electronics circuit manufacture
AU2003253227A1 (en) 2002-06-19 2004-01-06 Sten Bjorsell Electronics circuit manufacture
US7132311B2 (en) 2002-07-26 2006-11-07 Intel Corporation Encapsulation of a stack of semiconductor dice
JP4012025B2 (ja) 2002-09-24 2007-11-21 大日本印刷株式会社 微小構造体付きフィルムの製造方法と微小構造体付きフィルム
JP3741216B2 (ja) * 2003-03-03 2006-02-01 セイコーエプソン株式会社 配線基板の製造方法
JP4828088B2 (ja) 2003-06-05 2011-11-30 凸版印刷株式会社 Ｉｃタグ
JP3982479B2 (ja) * 2003-10-28 2007-09-26 松下電工株式会社 電気部品内蔵回路板及びその製造方法
WO2005074030A1 (en) 2004-01-30 2005-08-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US20050233122A1 (en) 2004-04-19 2005-10-20 Mikio Nishimura Manufacturing method of laminated substrate, and manufacturing apparatus of semiconductor device for module and laminated substrate for use therein
WO2005119781A1 (en) 2004-06-02 2005-12-15 Semiconductor Energy Laboratory Co., Ltd. Laminating system
US7591863B2 (en) 2004-07-16 2009-09-22 Semiconductor Energy Laboratory Co., Ltd. Laminating system, IC sheet, roll of IC sheet, and method for manufacturing IC chip
JP4611766B2 (ja) * 2005-02-16 2011-01-12 トッパン・フォームズ株式会社 非接触型データ受送信体
US7342490B2 (en) 2004-11-23 2008-03-11 Alien Technology Corporation Radio frequency identification static discharge protection
JP2007043121A (ja) * 2005-06-30 2007-02-15 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
EP1911090A4 (en) 2005-07-29 2009-07-22 Foster Miller Inc BIFONCITONNEL COMPOSITE SYSTEM AND MANUFACTURING METHOD
JP2007059821A (ja) 2005-08-26 2007-03-08 Shinko Electric Ind Co Ltd 配線基板の製造方法
JP4251185B2 (ja) 2006-01-23 2009-04-08 ソニー株式会社 半導体集積回路カードの製造方法
JP2007241999A (ja) 2006-02-08 2007-09-20 Semiconductor Energy Lab Co Ltd 半導体装置
TWI431726B (zh) 2006-06-01 2014-03-21 Semiconductor Energy Lab 非揮發性半導體記憶體裝置
WO2008001703A1 (en) 2006-06-26 2008-01-03 Semiconductor Energy Laboratory Co., Ltd. Paper including semiconductor device and manufacturing method thereof
EP1970951A3 (en) * 2007-03-13 2009-05-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
EP1976001A3 (en) * 2007-03-26 2012-08-22 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP4833904B2 (ja) * 2007-04-12 2011-12-07 富士通株式会社 Ｒｆｉｄタグホルダ
EP2001047A1 (en) 2007-06-07 2008-12-10 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050162578A1 (en) * 1995-02-16 2005-07-28 Shunpei Yamazaki Method of manufacturing a semiconductor device
US20030038280A1 (en) * 2001-08-24 2003-02-27 Hiroki Kojo Thermosetting electroconductive paste for electroconductive bump use
US20080093464A1 (en) * 2004-08-23 2008-04-24 C/O Semiconductor Energy Laboratory Co., Ltd. Wireless Chip And Manufacturing Method Thereof
US20070004125A1 (en) * 2005-06-30 2007-01-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US20070023758A1 (en) * 2005-07-29 2007-02-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US20070181875A1 (en) * 2006-02-08 2007-08-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device

Also Published As

Publication number Publication date
JP5427308B2 (ja) 2014-02-26
JP2010015550A (ja) 2010-01-21
JP5675939B2 (ja) 2015-02-25
US7888163B2 (en) 2011-02-15
TW201013884A (en) 2010-04-01
JP5248412B2 (ja) 2013-07-31
US20090302455A1 (en) 2009-12-10
JP2014112678A (ja) 2014-06-19
EP2131394A1 (en) 2009-12-09
JP2013229023A (ja) 2013-11-07

Similar Documents

Publication Publication Date Title
TWI472009B (zh) 半導體裝置及其製造方法
JP5464914B2 (ja) 半導体装置の作製方法
US8053253B2 (en) Method for manufacturing semiconductor device
JP5380156B2 (ja) 半導体装置
JP5514925B2 (ja) 半導体装置
JP5779272B2 (ja) 半導体装置
JP5268459B2 (ja) 半導体装置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees