TWI470810B - 薄膜電晶體、陣列基板及顯示裝置 - Google Patents

薄膜電晶體、陣列基板及顯示裝置 Download PDF

Info

Publication number
TWI470810B
TWI470810B TW101134794A TW101134794A TWI470810B TW I470810 B TWI470810 B TW I470810B TW 101134794 A TW101134794 A TW 101134794A TW 101134794 A TW101134794 A TW 101134794A TW I470810 B TWI470810 B TW I470810B
Authority
TW
Taiwan
Prior art keywords
layer
active layer
disposed
thin film
source
Prior art date
Application number
TW101134794A
Other languages
English (en)
Other versions
TW201413972A (zh
Inventor
Chia Chun Yeh
Xue Hung Tsai
Po Hsin Lin
Original Assignee
E Ink Holdings Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by E Ink Holdings Inc filed Critical E Ink Holdings Inc
Priority to TW101134794A priority Critical patent/TWI470810B/zh
Priority to US13/688,222 priority patent/US9012906B2/en
Priority to CN201310008680.7A priority patent/CN103681871B/zh
Publication of TW201413972A publication Critical patent/TW201413972A/zh
Application granted granted Critical
Publication of TWI470810B publication Critical patent/TWI470810B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)

Description

薄膜電晶體、陣列基板及顯示裝置
本發明是有關於一種電晶體,且特別是有關於一種應用於顯示面板的薄膜電晶體。
薄膜電晶體的構造依其各層結構的配置方式大致可區分為交錯型(staggered)與共平面型(coplanar)。交錯型的薄膜電晶體是在閘極層(或其絕緣層)與源/汲極層之間配置半導體層。共平面型的薄膜電晶體是在閘極層(或其絕緣層)與主動層之間配置源/汲極層。另外,根據源/汲極層的配置方式,薄膜電晶體的結構大致可區分為兩側源/汲極接觸孔形式或者是島狀形式的源/汲極結構。
在薄膜電晶體的製作過程中,其主動層易受許多蝕刻液之損傷,因此在元件製作上,多以蝕刻阻擋層(etch stop layer,ESL)結構做為半導體上層蝕刻時的防護。就島狀形式的蝕刻阻擋層防護而言,其本身蝕刻時也會造成主動層受到影響。因此,為了降低主動層受影響的程度,目前發展出利用主動層上方兩側的接觸孔與源/汲極層相接觸的蝕刻阻擋層防護方式。但是由於此一結構的源/汲極層與主動層的接觸面積縮小,其結果將使得元件特性降低。因此,若能提升主動層的載子遷移率,將可有效元件特性。
本發明提供一種薄膜電晶體,其主動層具有高載子遷移率。
本發明提供一種陣列基板,配置於其上的薄膜電晶體之主動層具有高載子遷移率。
本發明提供一種顯示裝置,配置於其陣列基板上的薄膜電晶體之主動層具有高載子遷移率。
本發明之一實施例提供一種薄膜電晶體,適於設置於一基板上。所述薄膜電晶體包括一閘極層、一絕緣層、一載子傳輸層、一保護層、一第一源/汲極層以及一第二源/汲極層。閘極層配置於基板上。絕緣層配置於閘極層上。載子傳輸層配置於絕緣層上。載子傳輸層包括一主動層以及一遷移率增進層。保護層配置於主動層上。第一源/汲極層配置於主動層上。第二源/汲極層配置於主動層上。
本發明之一實施例提供一種陣列基板,包括一基板以及多個具有上述結構之薄膜電晶體。此些薄膜電晶體,設置於所述基板上。
本發明之一實施例提供一種顯示裝置,包括一陣列基板、一對向基板、一顯示層。陣列基板具有上述之基板以及多個具有上述結構之薄膜電晶體。此些薄膜電晶體設置於陣列基板上。對向基板相對陣列基板設置。顯示層設置於陣列基板與對向基板之間。
在本發明之一實施例中,上述之遷移率增進層包括一第一元素。主動層包括一第二元素。第一元素之電負度小 於第二元素之電負度,以提高主動層之載子遷移率。
在本發明之一實施例中,上述之遷移率增進層配置於主動層上。
在本發明之一實施例中,上述之第一源/汲極層及二源/汲極層配置於保護層上。第一源/汲極層及二源/汲極層各自經由一位於保護層之接觸孔與主動層連接。
在本發明之一實施例中,上述之第一源/汲極層及第二源/汲極層配置於絕緣層上。第一源/汲極層及第二源/汲極層與主動層及絕緣層連接。
在本發明之一實施例中,上述之主動層配置於遷移率增進層上。
在本發明之一實施例中,上述之遷移率增進層包括一第一元素,且第一元素之電負度小於或等於1.81。其中,第一元素係選自銦、鎵、鋅及鈣四者其中之一。
在本發明之一實施例中,上述之主動層的材料包括金屬氧化物半導體。
在本發明之一實施例中,上述之主動層包括一第二元素,且第二元素為氧元素。
在本發明之一實施例中,上述之金屬氧化物半導體包括氧化銦鋅、氧化鋅、摻鋁氧化鋅、氧化銦鎵鋅或其組合。
基於上述,在本發明之範例實施例中,薄膜電晶體的主動層上方或下方配置一遷移率增進層來提高薄膜電晶體的載子遷移率。
為讓本發明之上述特徵和優點能更明顯易懂,下文特 舉實施例,並配合所附圖式作詳細說明如下。
要如何提升薄膜電晶體中主動層的載子遷移率即為本揭露的重要概念其中之一,本揭露在薄膜電晶體的主動層之上方或下方配置遷移率增進層。遷移率增進層內的低電負度元素可在主動層中形成元素空缺,從而提高元件的載子遷移率。為更清楚地瞭解本發明,以下將配合圖式,以至少一範例實施例來詳細說明。
圖1繪示本發明一實施例之薄膜電晶體結構的剖面示意圖。請參照圖1,本實施例之薄膜電晶體100適於設置於一基板110上。薄膜電晶體100包括一閘極層120、一絕緣層130、一載子傳輸層140、一保護層150、一第一源/汲極層160a以及一第二源/汲極層160b。在本實施例中,載子傳輸層140包括一主動層140a以及一遷移率增進層140b。
詳細而言,閘極層120作為薄膜電晶體100的底閘極層,其配置於基板110上。當閘極層120被施予偏壓時,閘極層120會在主動層140a內引致一載子傳輸通道,以供例如是電子或電洞等載子進行傳輸。在本實施例中,閘極層120的材料例如是鉬(Mo)、鋁(Al)、鈦(Ti)等金屬材料或其合金或是其金屬疊層。絕緣層130配置於閘極層120上,用以阻隔主動層140a與閘極層120,以避免兩者電性連接。在本實施例中,絕緣層130的材料例如是高介電係數 之氧化矽或氮化矽等。主動層140a配置於絕緣層130上。在本實施例中,主動層140a的材料例如是金屬氧化物半導體。具體而言,主動層140a的材料例如是氧化銦鋅、氧化鋅、摻鋁氧化鋅、氧化銦鎵鋅或其組合。
接著,保護層150配置於主動層140a上,並且覆蓋絕緣層130未被主動層140a所覆蓋之部份。在本實施例中,薄膜電晶體100係屬於交錯型的薄膜電晶體,因此,為了降低薄膜電晶體100在蝕刻過程中其主動層140a受到影響,保護層150是以較大的面積來覆蓋主動層140a。也就是說,保護層150在實際應用上可避免薄膜電晶體100的層狀結構在製程中遭受破壞,並且提高其可靠度。在本實施例中,第一源/汲極層160a與第二源/汲極層160b配置於保護層150上,並且各自經由一位於保護層之接觸孔W1、W2與主動層140a連接。在此例中,接觸孔W1、W2位於主動層140a上方兩側,以作為源/汲極層與閘極層歐姆接觸(ohmic contact)之用。也就是說,本實施例之薄膜電晶體100為兩側源/汲極接觸孔形式,其源/汲極非島狀形式的結構。
在本實施例中,閘極層120在主動層140a內所引致的載子傳輸通道位於第一源/汲極層160a與第二源/汲極層160b之間,以供例如是電子或電洞等載子進行傳輸。此處第一源/汲極層160a與第二源/汲極層160b的材料例如是鉬(Mo)、鋁(Al)、鈦(Ti)等金屬材料或其合金或是其金屬疊層。在實際應用上,第一源/汲極層160a作為薄膜電晶體 100的源極或汲極是取決於電流流向。若電流由第一源/汲極層160a流至第二源/汲極層160b,則此時第一源/汲極層160a為薄膜電晶體100的汲極,第二源/汲極層160b為薄膜電晶體100的源極。反之,若電流由第二源/汲極層160b流至第一源/汲極層160a,則此時第二源/汲極層160b為薄膜電晶體100的汲極,第一源/汲極層160a為薄膜電晶體100的源極。
另外,在本實施例中,遷移率增進層140b配置於主動層140a上,此處遷移率增進層140b係經由在主動層140a上方的接觸孔W3與主動層140a連接。接觸孔W3位在接觸孔W1、W2之間,以作為遷移率增進層140b與主動層140a歐姆接觸之用。在此結構中,遷移率增進層140b與第一源/汲極層160a及第二源/汲極層160b並無相連接。
在本實施例中,遷移率增進層140b至少用以增進主動層140a的載子遷移率。本實施例之遷移率增進層140b包括一電負度較小的第一元素。主動層140a包括一電負度較大的第二元素。遷移率增進層140b的第一元素在主動層140a中形成多個第二元素空缺,以提高主動層之載子遷移率。以主動層140a的材料為氧化銦鋅、氧化鋅、摻鋁氧化鋅、氧化銦鎵鋅或其組合為例,第二元素空缺例如是指氧空缺。因此,遷移率增進層140b的第一元素之選用,例如可以是電負度小於銦(In)、鎵(Ga)或鋅(Zn)的元素,其與氧的電負度相差較大,具有相對較強的原子間鍵結,可降低 與金屬氧化物半導體間的氧空缺的動態變化。在本發明的一種實施態樣中,主動層140a的材料例如是氧化銦鎵鋅(IGZO),遷移率增進層140b的材料例如是鈣(Ca),其可有效增進氧化銦鎵鋅的主動層之載子遷移率。
一般而言,遷移率增進層140b提高主動層140a的載子遷移率的方式包括增加主動層140a的載子密度(carrier density),以及降低主動層140a在尾態(tail State)的子能隙態密度(subgap density of state)。就增加主動層140a的載子密度而言,作為主動層140a的半導體材料,其能隙結構包括價帶(valance band)及導帶(conduction band)。若載子可順利的從價帶躍遷至導帶,則此一半導體材料的載子密度可有效的被提升,從而達到增進載子遷移率的目的。另一方面,作為主動層140a的半導體材料,其能隙結構中可能會存在有許多連續性的尾態等缺陷態,子能隙態密度可用以衡量能隙結構中缺陷態的多寡。在載子從價帶躍遷至導帶的過程中,這些缺陷會強行補捉載子,使其無法順利的從價帶躍遷至導帶,以致於主動層140a的載子遷移率偏低。因此,若能在增加主動層140a的載子密度的同時,又降低主動層140a在尾態的子能隙態密度,也就代表降低了半導體材料中的缺陷,從而使得載子可順利的從價帶躍遷至導帶,以達到增進載子遷移率的目的。
因此,本實施例之遷移率增進層140b例如是浮接於主動層140a之背通道處。遷移率增進層140b可藉由增加主動層140a的載子密度或降低在尾態的子能隙態密度,來 達到增進遷移率的目的。例如以電負度為1.00、易形成氧化物的鈣作為遷移率增進層140b,其可將IGZO的主動層140a的載子遷移率從10 cm2 V-1 s-1 提升到80 cm2 V-1 s-1
在本實施例中,薄膜電晶體100是以遷移率增進層140b配置於主動層140a上的結構來例示說明,但本發明並不限於此。在其他的實施例中,薄膜電晶體的主動層也可以配置於遷移率增進層上。
圖2繪示本發明另一實施例之薄膜電晶體結構的剖面示意圖。請參照圖1及圖2,本實施例之薄膜電晶體200結構類似於圖1之薄膜電晶體100,惟兩者之間主要的差異例如在於薄膜電晶體200的主動層240a是配置於遷移率增進層240b上。對應此一結構的改變,主動層240a上方無須配置如圖1所示之接觸孔W3。並且,保護層250也是配置在遷移率增進層240b上,但從圖2的剖面示意圖來看,保護層250並未與遷移率增進層240b直接連接。
另外,本實施例之薄膜電晶體200的各層結構之配置方式如圖2所示,並且各層的功用可以由圖1實施例之敘述中獲致足夠的教示、建議與實施說明,因此不再贅述。
在圖1及圖2的實施例中,薄膜電晶體100、200是以兩側源/汲極接觸孔形式的結構來例示說明,但本發明並不限於此。在其他的實施例中,薄膜電晶體的源/汲極也可以是島狀形式的結構。
圖3繪示本發明另一實施例之薄膜電晶體結構的剖面示意圖。請參照圖1及圖3,本實施例之薄膜電晶體300 結構類似於圖1之薄膜電晶體100,惟兩者之間主要的差異例如在於薄膜電晶體300的第一源/汲極層360a及第二源/汲極層360b是以島狀形式的結構配置於主動層340a及絕緣層330上,並且直接與主動層340a及絕緣層330連接。對應此一結構的改變,主動層340a上方兩側無須配置如圖1所示之接觸孔W1、W2。
另外,本實施例之薄膜電晶體300的各層結構之配置方式如圖3所示,並且各層的功用可以由圖1實施例之敘述中獲致足夠的教示、建議與實施說明,因此不再贅述。
在本實施例中,薄膜電晶體300是以遷移率增進層340b配置於主動層340a上的結構來例示說明,但本發明並不限於此。在其他的實施例中,薄膜電晶體的主動層也可以配置於遷移率增進層上。
圖4繪示本發明另一實施例之薄膜電晶體結構的剖面示意圖。請參照圖3及圖4,本實施例之薄膜電晶體400結構類似於圖3之薄膜電晶體300,惟兩者之間主要的差異例如在於薄膜電晶體400的主動層440a是配置於遷移率增進層440b上。對應此一結構的改變,主動層440a上方無須配置如圖3所示之接觸孔W3。並且,保護層450也是配置在遷移率增進層440b上,但從圖4的剖面示意圖來看,保護層450並未與遷移率增進層440b直接連接。
另外,本實施例之薄膜電晶體400的各層結構之配置方式如圖4所示,並且各層的功用可以由圖1實施例之敘述中獲致足夠的教示、建議與實施說明,因此不再贅述。
圖5繪示本發明一實施例之陣列基板的俯視示意圖。請參照圖5,本實施例之陣列基板500包括一基板510以及多個以陣列方式排列的薄膜電晶體520。各薄膜電晶體用以顯示陣列基板500之各畫素單元所對應的畫素資料。本實施例之薄膜電晶體520的結構,其實施方式例如是圖1至圖4實施例所揭露的結構態樣。應注意的是,圖5的陣列基板500上的薄膜電晶體之數目及排列方式並不用以限制本發明。
圖6繪示本發明一實施例之顯示裝置的剖面示意圖。請參考圖6,本實施例之顯示裝置600,包括一陣列基板610、一對向基板620、一顯示層630以及多個薄膜電晶體640。對向基板620相對陣列基板610設置。顯示層630設置於陣列基板610與對向基板620之間。陣列基板610具有一基板610a及多個薄膜電晶體610b,其中薄膜電晶體610b設置於基板610a上。本實施例之薄膜電晶體610b的結構是以圖1實施例所揭露的電晶體結構作為例示說明,本發明並不限於此。在其他實施例中,薄膜電晶體610b的實施方式也可以是圖2至圖4實施例所揭露的結構態樣。應注意的是,圖6的顯示裝置600的薄膜電晶體之數目及排列方式並不用以限制本發明。
綜上所述,在本發明之範例實施例中,薄膜電晶體具有遷移率增進層,其配置在主動層的上方或下方。在實際操作時,遷移率增進層內的低電負度元素可在主動層中形成元素空缺,從而提高元件的載子遷移率。
雖然本發明已以實施例揭露如上,然其並非用以限定本發明,任何所屬技術領域中具有通常知識者,在不脫離本發明之精神和範圍內,當可作些許之更動與潤飾,故本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100、200、300、400、520、610b‧‧‧薄膜電晶體
110、210、310、410、510、610a‧‧‧基板
120、220、320、420‧‧‧閘極層
130、230、330、430‧‧‧絕緣層
140、240、340、440‧‧‧載子傳輸層
140a、240a、340a、440a‧‧‧主動層
140b、240b、340b、440b‧‧‧遷移率增進層
150、250、350、450‧‧‧保護層
160a、260a、360a、460a‧‧‧第一源/汲極層
160b、260b、360b、460b‧‧‧第二源/汲極層
500、610‧‧‧陣列基板
620‧‧‧對向基板
630‧‧‧顯示層
W1、W2、W3‧‧‧接觸孔
圖1繪示本發明一實施例之薄膜電晶體結構的剖面示意圖。
圖2至圖4繪示本發明其他實施例之薄膜電晶體結構的剖面示意圖。
圖5繪示本發明一實施例之陣列基板的俯視示意圖。
圖6繪示本發明一實施例之顯示裝置的剖面示意圖。
100‧‧‧薄膜電晶體
110‧‧‧基板
120‧‧‧閘極層
130‧‧‧絕緣層
140‧‧‧載子傳輸層
140a‧‧‧主動層
140b‧‧‧遷移率增進層
150‧‧‧保護層
160a‧‧‧第一源/汲極層
160b‧‧‧第二源/汲極層
W1、W2、W3‧‧‧接觸孔

Claims (17)

  1. 一種薄膜電晶體,適於設置於一基板上,該薄膜電晶體包括:一閘極層,配置於該基板上;一絕緣層,配置於該閘極層上;一載子傳輸層,配置於該絕緣層上,並且包括一主動層以及一遷移率增進層;一保護層,配置於該主動層上;一第一源/汲極層,配置於該主動層上,並且連接該主動層;以及一第二源/汲極層,配置於該主動層上,並且連接該主動層,其中,在垂直於該基板的一表面的一法線方向上,該遷移率增進層的一長度小於該主動層的一長度,且該遷移率增進層不物理性接觸該第一源/汲極層與該第二源/汲極層,該遷移率增進層的配置是透過形成於該主動層內的多個元素空缺來增進該主動層內的載子遷移率。
  2. 如申請專利範圍第1項所述之薄膜電晶體,其中該遷移率增進層包括一第一元素,該主動層包括一第二元素,該第一元素之電負度小於該第二元素之電負度,以提高該主動層之載子遷移率。
  3. 如申請專利範圍第1項所述之薄膜電晶體,其中該遷移率增進層配置於該主動層上。
  4. 如申請專利範圍第1項所述之薄膜電晶體,其中該第一源/汲極層及該二源/汲極層配置於該保護層上,並且 各自經由一位於該保護層之接觸孔與該主動層連接。
  5. 如申請專利範圍第1項所述之薄膜電晶體,其中該第一源/汲極層及該二源/汲極層配置於該絕緣層上,並且與該主動層及該絕緣層連接。
  6. 如申請專利範圍第1項所述之薄膜電晶體,其中該主動層配置於該遷移率增進層上。
  7. 如申請專利範圍第1項所述之薄膜電晶體,其中該遷移率增進層包括一第一元素,該第一元素之電負度小於或等於1.81。
  8. 如申請專利範圍第7項所述之薄膜電晶體,其中該遷移率增進層的該第一元素係選自銦、鎵、鋅及鈣四者其中之一。
  9. 如申請專利範圍第1項所述之薄膜電晶體,其中該主動層的材料包括金屬氧化物半導體。
  10. 如申請專利範圍第9項所述之薄膜電晶體,其中該主動層包括一第二元素,該第二元素為氧元素。
  11. 如申請專利範圍第9項所述之薄膜電晶體,其中該金屬氧化物半導體包括氧化銦鋅、氧化鋅、摻鋁氧化鋅、氧化銦鎵鋅或其組合。
  12. 一種陣列基板,包括:一基板;以及多個薄膜電晶體,設置於該基板上,各該薄膜電晶體包括:一閘極層,配置於該基板上; 一絕緣層,配置於該閘極層上;一載子傳輸層,配置於該絕緣層上,並且包括一主動層以及一遷移率增進層;一保護層,配置於該主動層上;一第一源/汲極層,配置於該主動層上,並且連接該主動層;以及一第二源/汲極層,配置於該主動層上,並且連接該主動層,其中,在垂直於該基板的一表面的一法線方向上,該遷移率增進層的一長度小於該主動層的一長度,且該遷移率增進層不物理性接觸該第一源/汲極層與該第二源/汲極層,該遷移率增進層的配置是透過形成於該主動層內的多個元素空缺來增進該主動層內的載子遷移率。
  13. 如申請專利範圍第12項所述之陣列基板,其中該遷移率增進層包括一第一元素,該主動層包括一第二元素,該第一元素之電負度小於該第二元素之電負度,以提高該主動層之載子遷移率。
  14. 如申請專利範圍第12項所述之陣列基板,其中該遷移率增進層包括一第一元素,該第一元素之電負度小於或等於1.81。
  15. 一種顯示裝置,包括:一陣列基板,具有一基板及多個薄膜電晶體,其中該些薄膜電晶體設置於該基板上,且各該薄膜電晶體包括;一閘極層,配置於該陣列基板上; 一絕緣層,配置於該閘極層上;一載子傳輸層,配置於該絕緣層上,並且包括一主動層以及一遷移率增進層;一保護層,配置於該主動層上;一第一源/汲極層,配置於該主動層上,並且連接該主動層;以及一第二源/汲極層,配置於該主動層上,並且連接該主動層,其中,在垂直於該基板的一表面的一法線方向上,該遷移率增進層的一長度小於該主動層的一長度,且該遷移率增進層不物理性接觸該第一源/汲極層與該第二源/汲極層,該遷移率增進層的配置是透過形成於該主動層內的多個元素空缺來增進該主動層內的載子遷移率;一對向基板,相對該陣列基板設置;以及一顯示層,設置於該陣列基板與該對向基板之間。
  16. 如申請專利範圍第15項所述之顯示裝置,其中該遷移率增進層包括一第一元素,該主動層包括一第二元素,該第一元素之電負度小於該第二元素之電負度,以提高該主動層之載子遷移率。
  17. 如申請專利範圍第15項所述之顯示裝置,其中該遷移率增進層包括一第一元素,該第一元素之電負度小於或等於1.81。
TW101134794A 2012-09-21 2012-09-21 薄膜電晶體、陣列基板及顯示裝置 TWI470810B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW101134794A TWI470810B (zh) 2012-09-21 2012-09-21 薄膜電晶體、陣列基板及顯示裝置
US13/688,222 US9012906B2 (en) 2012-09-21 2012-11-29 Thin film transistor, array substrate, and display apparatus
CN201310008680.7A CN103681871B (zh) 2012-09-21 2013-01-04 薄膜晶体管、数组基板及显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW101134794A TWI470810B (zh) 2012-09-21 2012-09-21 薄膜電晶體、陣列基板及顯示裝置

Publications (2)

Publication Number Publication Date
TW201413972A TW201413972A (zh) 2014-04-01
TWI470810B true TWI470810B (zh) 2015-01-21

Family

ID=50318804

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101134794A TWI470810B (zh) 2012-09-21 2012-09-21 薄膜電晶體、陣列基板及顯示裝置

Country Status (3)

Country Link
US (1) US9012906B2 (zh)
CN (1) CN103681871B (zh)
TW (1) TWI470810B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN202443973U (zh) * 2012-02-28 2012-09-19 北京京东方光电科技有限公司 氧化物半导体薄膜晶体管与显示装置
TWI553880B (zh) * 2014-05-22 2016-10-11 群創光電股份有限公司 薄膜電晶體基板及其製作方法及顯示器
CN203983289U (zh) * 2014-06-17 2014-12-03 京东方科技集团股份有限公司 薄膜晶体管、阵列基板及显示装置
TWI563669B (en) * 2014-08-04 2016-12-21 Innolux Corp Thin film transistor and display panel using the same
TWI579926B (zh) * 2016-05-25 2017-04-21 友達光電股份有限公司 主動元件陣列基板
CN107527926B (zh) * 2017-08-25 2020-02-07 惠科股份有限公司 主动阵列开关基板及其显示面板
CN111725238B (zh) * 2019-03-19 2023-08-15 群创光电股份有限公司 具有晶体管元件的工作模块
CN113540123A (zh) * 2021-06-30 2021-10-22 厦门天马微电子有限公司 阵列基板、显示面板及显示装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090321731A1 (en) * 2008-06-30 2009-12-31 Samsung Mobile Display Co., Ltd. Thin film transistor, method of manufacturing the same and flat panel display device having the same

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101064402B1 (ko) 2009-01-12 2011-09-14 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를 구비하는 평판 표시 장치
KR20110037220A (ko) 2009-10-06 2011-04-13 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를 구비하는 유기전계발광 표시 장치
KR101056229B1 (ko) 2009-10-12 2011-08-11 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를 구비하는 유기전계발광 표시 장치
KR101084192B1 (ko) 2010-02-16 2011-11-17 삼성모바일디스플레이주식회사 유기 발광 표시 장치
TW201136435A (en) 2010-04-06 2011-10-16 Au Optronics Corp Pixel structure of electroluminescent display panel and method of making the same
KR20110125105A (ko) * 2010-05-12 2011-11-18 엘지디스플레이 주식회사 산화물 박막 트랜지스터 및 그 제조방법
KR101174881B1 (ko) 2010-06-11 2012-08-17 삼성디스플레이 주식회사 유기 발광 디스플레이 장치 및 그 제조 방법
KR20110139394A (ko) * 2010-06-23 2011-12-29 주성엔지니어링(주) 박막 트랜지스터 및 그 제조 방법
JP5626978B2 (ja) * 2010-09-08 2014-11-19 富士フイルム株式会社 薄膜トランジスタおよびその製造方法、並びにその薄膜トランジスタを備えた装置
CN102646714A (zh) * 2011-05-16 2012-08-22 京东方科技集团股份有限公司 一种薄膜晶体管、阵列基板及其制备方法
TWI514572B (zh) * 2011-06-10 2015-12-21 E Ink Holdings Inc 金屬氧化物半導體電晶體
CN102956711B (zh) * 2011-08-18 2016-10-19 元太科技工业股份有限公司 金属氧化物半导体晶体管的制造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090321731A1 (en) * 2008-06-30 2009-12-31 Samsung Mobile Display Co., Ltd. Thin film transistor, method of manufacturing the same and flat panel display device having the same

Also Published As

Publication number Publication date
CN103681871B (zh) 2016-06-01
US9012906B2 (en) 2015-04-21
CN103681871A (zh) 2014-03-26
TW201413972A (zh) 2014-04-01
US20140084281A1 (en) 2014-03-27

Similar Documents

Publication Publication Date Title
TWI470810B (zh) 薄膜電晶體、陣列基板及顯示裝置
US9184300B2 (en) Transistor, method of manufacturing the same, and electronic device including transistor
CN107658345B (zh) 氧化物薄膜晶体管及其制备方法、阵列基板和显示装置
TWI567930B (zh) 半導體裝置
JP2010153828A5 (ja) 半導体装置
JP2011139054A5 (ja) 半導体装置
JP2008010861A (ja) 接合電界効果薄膜トランジスタ
WO2016188052A1 (zh) 一种薄膜晶体管及其制造方法、阵列基板、显示装置
JP2005086171A (ja) 半導体装置及びその製造方法
TW200639919A (en) Method of fabricating a transistor having a triple channel in a memory device
TW201340329A (zh) 薄膜電晶體及其製作方法
KR20220151580A (ko) 박막 트랜지스터, 이를 포함하는 박막 트랜지스터 표시판 및 그 제조 방법
US20140151684A1 (en) X-ray detector
US11637132B2 (en) Active matrix substrate and method for manufacturing same
TWI478344B (zh) 電晶體與其製造方法
JP5388514B2 (ja) 半導体装置及び半導体装置の製造方法
JP2021182646A (ja) 半導体装置
TWI527230B (zh) 薄膜電晶體結構及其製作方法
WO2013179837A1 (ja) 半導体装置およびその製造方法
TWI470808B (zh) 半導體元件及其製作方法
WO2012169388A1 (ja) Tft基板およびその製造方法
WO2016024387A1 (ja) 半導体装置
US8791568B2 (en) Semiconductor device
TWI422035B (zh) 半導體元件結構及其製造方法
US10700210B2 (en) Semiconductor device, and manufacturing method for same