TWI464858B - 具有合併觸發機制之靜電放電防護電路 - Google Patents

具有合併觸發機制之靜電放電防護電路 Download PDF

Info

Publication number
TWI464858B
TWI464858B TW098117490A TW98117490A TWI464858B TW I464858 B TWI464858 B TW I464858B TW 098117490 A TW098117490 A TW 098117490A TW 98117490 A TW98117490 A TW 98117490A TW I464858 B TWI464858 B TW I464858B
Authority
TW
Taiwan
Prior art keywords
electrostatic discharge
coupled
type
voltage level
circuit
Prior art date
Application number
TW098117490A
Other languages
English (en)
Other versions
TW201042748A (en
Inventor
Ming Dou Ker
Chun Yu Lin
Fu Yi Tsai
Original Assignee
Faraday Tech Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Faraday Tech Corp filed Critical Faraday Tech Corp
Priority to TW098117490A priority Critical patent/TWI464858B/zh
Publication of TW201042748A publication Critical patent/TW201042748A/zh
Application granted granted Critical
Publication of TWI464858B publication Critical patent/TWI464858B/zh

Links

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

具有合併觸發機制之靜電放電防護電路
本發明係有關於靜電放電防護電路，特別有關於可節省面積以及防止漏電流的靜電放電防護電路。
第1圖繪示了習知技術之靜電放電保護(ESD protection)電路100。如第1圖所示，習知技術之靜電放電防護電路100可包含靜電放電保護元件101、103，觸發電路107、109以及靜電放電偵測電路111，其主要目的在於避免靜電放電電壓產生時，直接由輸入/輸出墊113傳入內部電路105而造成內部電路105的損壞。靜電放電防護電路100之動作原理可簡述如下：當靜電放電偵測電路111偵測到靜電放電電壓產生時，會產生一控制訊號來控制觸發電路107和109，而觸發電路107和109會觸發靜電放電保護元件101或103，使得靜電放電保護元件101或103可將靜電放電電流導引出去，達到保護內部電路105的目的。
然而，觸發電路107通常會佔據相當大的面積，而在此結構下，每一靜電放電防護元件皆須搭配一觸發電路。因此觸發電路會佔據相當大的面積。除此之外，為了降低晶片的複雜度和製造成本，靜電放電偵測電路以及觸發電路通常會以具有薄氧化層的元件來實施。如此一來，可能會有漏電流ILEA 沿著第1圖所示的路徑流至電壓Vss 而造成靜電防護電路中的電容之跨壓不足，而影響到靜電防護電路中的作用。而當內部電路105在正常運作時，漏電流則會造成額外的功率消耗。
本發明之一目的在於提供一種可節省觸發電路面積的靜電放電防護電路。
本發明之另一目的在於提供一種可減少漏電流的靜電放電防護電路。
本發明之一實施例揭露了一種靜電放電防護電路，其包含一靜電放電偵測電路、一第一類型靜電放電保護元件、一第二類型靜電放電保護元件以及一觸發電路。靜電放電偵測電路用以偵測一靜電放電電壓來產生一控制訊號。第一類型靜電放電保護元件用以輸出一第一觸發電流。第二類型靜電放電保護元件用以接收一第二觸發電流。觸發電路用以根據控制訊號形成一導通路徑，以自第一類型靜電放電保護元件接收該第一觸發電流，並輸出第二觸發電流至該第二類型靜電放電保護元件。
此外，靜電放電防護電路可更包含一第一開關以及一第二開關，第一開關根據控制訊號來決定是否導通第一類型靜電放電保護元件和第二類型靜電放電保護元件，第二開關根據控制訊號來決定是否讓第一電壓位準、第二電壓位準以及靜電放電偵測電路形成一導通路徑。
根據上述之實施例，根據本發明之實施例的靜電放電防護電路可節省觸發電路之面積，更可提供降低漏電流之結構。因此可改善習知技術之靜電放電防護電路的問題。
在說明書及後續的申請專利範圍當中使用了某些詞彙來指稱特定的元件。所屬領域中具有通常知識者應可理解，硬體製造商可能會用不同的名詞來稱呼同一個元件。本說明書及後續的申請專利範圍並不以名稱的差異來作為區分元件的方式，而是以元件在功能上的差異來作為區分的準則。在通篇說明書及後續的請求項當中所提及的「包含」係為一開放式的用語，故應解釋成「包含但不限定於」。以外，「耦接」一詞在此係包含任何直接及間接的電氣連接手段。因此，若文中描述一第一裝置耦接於一第二裝置，則代表該第一裝置可直接電氣連接於該第二裝置，或透過其他裝置或連接手段間接地電氣連接至該第二裝置。
第2圖繪示了根據本發明之實施例的可節省觸發電路面積之靜電放電防護電路200。在此實施例中，係以N型矽控整流器和P型矽控整流器來實施靜電放電保護元件，但並非用以限定本發明。如第2圖所示，靜電放電防護電路200包含一N型矽控整流器201、一P型矽控整流器203、一觸發電路205以及一靜電放電偵測電路207。請注意為了方便說明，第1圖中所述的內部電路予以省略不表示。靜電放電偵測電路207用以偵測一靜電放電電壓來產生一控制訊號CS。N型矽控整流器201用以輸出一第一觸發電流Itri1 ；N型矽控整流器201經由此第一觸發電流Itri1 之觸發即可在其兩端間(也就是供應電位VDD 與輸入/輸出墊208之間)導通一導通路徑。P型矽控整流器203用以接收一第二觸發電流Itri2 ；經由此第二觸發電流之觸發，P型矽控整流器203可在其兩端間(也就是輸入/輸出墊208與地電位VSS 之間)導通一導通路徑。觸發電路205用以根據控制訊號CS形成一導通路徑，以自N型矽控整流器201接收第一觸發電流Itri1 ，並輸出第二觸發電流Itri2 至P型矽控整流器203。在一實施例中，第一觸發電流Itri1 以及第二觸發電流Itri2 具有相同的電流值；換句話說，在本發明的一實施例中，觸發電路205即可將矽控整流器201之觸發電流傳輸至另一矽控整流器203，以單一觸發電路205來觸發兩個矽控整流器。在此架構下，僅需要一個觸發電路便可觸發一個以上的靜電放電保護元件，此機制稱為合併觸發機制，可節省觸發電路所佔的面積。第一觸發電流Itri1 以及第二觸發電流Itri2 之電流值可隨矽控整流器所須的觸發電流之不同而被調整成其他值；基本上，矽控整流器201及203可以有不同的臨限導通電流，而觸發電路205只要能將足夠大的電流(譬如說，大於矽控整流器201及203之臨限電流)由矽控整流器201汲取並傳輸至另一矽控整流器203，即可一併觸發兩者。而且，在第2圖所繪示的方塊圖中，觸發電路205未耦接至供應電位VDD 和地電位VSS ，然而觸發電路205亦可耦接至供應電位VDD 和地電位VSS 。另外，觸發電路205及靜電放電偵測電路207可整合至一複合電路209中。
第3、4圖分別繪示了第2圖所示之靜電放電防護電路的詳細結構之其中一例。在第3圖所示的實施例中，靜電放電偵測電路207具有電阻301和電容303。第3圖中的觸發電路205包含一第一NMOS 305以及一反相器307。第一NMOS 305具有耦接於N型矽控整流器201的一汲極以及耦接於P型矽控整流器203的一源極。反相器307具有耦接於第一NMOS 305之一閘極的一輸出端，且具有耦接於電阻301之第二端的一輸入端。
供應電位VDD 和地電位VSS 係作為反相器307的供應電壓。正常情況下供應電位VDD 會對電容303進行充電，因此A點之電壓準位為HIGH而B點之電壓準位為LOW，第一NMOS 305會呈現不導通的狀態。相反的，當靜電放電電壓產生時，由於電容303無法快速的進行充電，因此A點之電壓準位為LOW而B點之電壓準位為HIGH，第一NMOS 305會呈現導通的狀態。N型矽控整流器201和P型矽控整流器203會分別因接收負電流和正電流而被觸發導通，觸發形成的導通路徑即可將靜電放電電流導出，因此可避免靜電放電電流傷害內部電路。
在第4圖中，靜電放電偵測電路207亦具有電阻401和電容403，但其位置和第3圖的電阻301和電容303相反。此外，第3圖的第一NMOS 305由第一PMOS 405所取代。在第4圖所示的例子中，正常情況下供應電位VDD 會對電容403進行充電，A點的電壓準位會呈現LOW，B點的電壓準位會呈現HIGH，因此第一PMOS 405會呈現不導通的狀態。相反的，當靜電放電電壓產生時，A點之電壓準位為HIGH而B點之電壓準位為LOW，因此第一PMOS 405會呈現導通的狀態。N型矽控整流器201和P型矽控整流器203會分別因接收負電流和正電流而被觸發，觸發後會將靜電放電電流導出，因此可避免靜電放電電流傷害內部電路。
第5圖至第7圖繪示了根據本發明的實施例之可防止漏電流的靜電放電防護電路之詳細結構。相較於第2圖至第4圖所示的實施例，第5圖至第7圖所示的實施例除了具有第2圖至第4圖所示的減少觸發電路面積之結構外，更包含了可防止漏電流的結構。且在第5圖至第7圖中，靜電放電偵測電路和觸發電路可更整合成一複合電路，此複合電路同時具有靜電放電偵測電路和觸發電路之功能，且具有防止漏電流之結構。第5(a)圖所示的靜電放電防護電路500相較於第3圖，複合電路501除了電阻301、電容303、第一NMOS 305以及反相器307外，更包含了一第二NMOS 503。因此當第一NMOS 305不導通時，第二NMOS 503亦不導通，故可防止漏電流的產生。譬如說，在正常情況下進行正常運作時，停止導通的第二NMOS 503會切斷電容303往地電位VSS 的漏電路徑，防止漏電流持續導通而消耗功率。同樣的，第5(b)圖所示的靜電放電防護電路500相較於第4圖，複合電路504更包含了一第二PMOS 505，因此當第一PMOS 405不導通時，第二PMOS 505亦不導通，故可防止漏電流的產生。
第5(a)和第5(b)圖所示之實施例的概念可如下所示：靜電放電防護電路包含一第一開關(第一NMOS 305或第一PMOS 405)以及一第二開關(第二NMOS 503或第二PMOS 505)，第一開關根據該控制訊號來決定是否導通第一類型靜電放電保護元件(N型矽控整流器201)和第二類型靜電放電保護元件(P型矽控整流器203)，第二開關根據控制訊號來決定是否讓第一電壓位準(如供應電位VDD )、第二電壓位準(如地電位VSS )以及靜電放電偵測電路形成一導通路徑。
第6圖至第7圖繪示了根據本發明的實施例之可防止漏電流的靜電放電防護電路之詳細結構。靜電放電防護電路600和700之共通概念在於，降低複合電路電容之跨壓，藉以改善漏電流之現象。在第6圖所示的靜電放電防護電路600中，複合電路601包含一第一PMOS 603、一第一NMOS 605、一第一電阻607、一電容609、一第二電阻611、一第二PMOS 613、一第二NMOS 615以及一第三NMOS 617。第一PMOS 603具有耦接至供應電位VDD 的一源極，以及耦接至N型矽控整流器201的一閘極。第一NMOS 605具有耦接至N型矽控整流器201的一閘極，以及耦接至第一PMOS 603之一汲極的一汲極。第一電阻607具有耦接至第一NMOS 605的一源極之一第一端以及耦接至地電位VSS 之一第二端。第二PMOS 613具有耦接至供應電位VDD 之一源極以及耦接至第一PMOS 603之一汲極的一閘極、以及耦接至N型矽控整流器201之一汲極。第二NMOS 615具有耦接至第二PMOS 613之汲極的一汲極以及耦接至第一PMOS 603之汲極的一閘極。電容609具有耦接至第二NMOS 615之閘極的一第一端。第三NMOS 617具有耦接至第二NMOS 615之一源極的一汲極、耦接至電容之一第二端的一閘極、以及耦接至P型矽控整流器203之一源極。第二電阻611具有耦接至第三NMOS 617之閘極的一第一端以及耦接至地電位VSS 之一第二端。
第6圖所示的靜電放電防護電路600之動作可簡述如下：在正常運作時，第二PMOS 613會導通而使B點的電壓位準為HIGH，而藉由回授機制，A點的電壓位準會被拉低至LOW，如此一來，電容609兩端之跨壓減少，並可有效地關閉第二NMOS 615與第三NMOS 617，因此，漏電路徑便會被截斷而降低漏電流的情形。
第7圖所示的靜電放電防護電路700之動作概念和靜電放電防護電路600類似，但靜電放電防護電路700以兩個PMOS和一個NMOS取代了靜電放電防護電路600的兩個NMOS和一個PMOS。而且複合電路中的電阻和電容之位置有所不同。靜電放電偵測電路700中的複合電路701包含：一第一PMOS 703、一第一NMOS 705、一第一電阻707、一電容709、一第二電阻711、一第二PMOS 713、一第二PMOS 715以及一第二NMOS 717。第一PMOS 703具有耦接至P型矽控整流器203的一閘極。第一NMOS 705具有耦接至P型矽控整流器203的一閘極，耦接至第一PMOS 703之一汲極的一汲極、以及耦接至地電位VSS的一源極。第一電阻707具有耦接至供應電位VDD 之一第一端以及第一PMOS 705之一源極的一第二端。
第二電阻711具有耦接至供應電位VDD 的一第一端。第二PMOS 713具有耦接至N型矽控整流器203之一源極，以及耦接至第二電阻711之一第二端的一閘極。電容709具有耦接至第二PMOS 713之閘極的一第一端，以及耦接至第一NMOS 705之汲極之一第二端。第三PMOS 715具有耦接至第二PMOS 713之一汲極的一源極，耦接至電容709之第二端的一閘極，以及耦接至P型矽控整流器203的一汲極。第二NMOS 717具有耦接至P型矽控整流器203之一汲極、耦接至電容709之第二端之一閘極，以及耦接地電位VSS 之一源極。
第7圖所示的靜電放電防護電路700之動作可簡述如下：在正常運作時，第二NMOS 717會導通而使B點的電壓位準為LOW，而藉由回授機制，電容709耦接至第一NMOS 705之汲極之第二端的電壓位準會被拉高至HIGH，如此一來，電容709兩端之跨壓減少，並可有效地關閉第三PMOS 715與第二PMOS 713，因此，漏電路徑便會被截斷而降低漏電流的情形。
根據上述之實施例，根據本發明之實施例的靜電放電防護電路可節省觸發電路之面積，更可提供降低漏電流之結構。因此可改善習知技術之靜電放電防護電路的問題。
以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
200、300、400、402、500、502、600、700．．．靜電放電防護電路
201．．．N型矽控整流器
203．．．P型矽控整流器
205．．．觸發電路
207．．．靜電放電偵測電路
208．．．輸入/輸出墊
301、401．．．電阻
303、403、609，709．．．電容
307．．．反相器
305、605、705．．．第一NMOS
405、603、703．．．第一PMOS
209、501、504．．．複合電路
503．．．第二NMOS
505、613、713．．．第二PMOS
601、701．．．複合電路
607、707．．．第一電阻
611、711．．．第二電阻
617，717．．．第三NMOS
第1圖繪示了習知技術之靜電放電防護電路。
第2圖繪示了根據本發明之實施例的可節省觸發電路面積之靜電放電防護電路。
第3圖和第4圖分別繪示了第2圖所示之靜電放電防護電路的詳細結構之其中一例。
第5圖至第7圖繪示了根據本發明的實施例之可防止漏電流的靜電放電防護電路之詳細結構。
200．．．靜電放電防護電路
201．．．N型矽控整流器
203．．．P型矽控整流器
205．．．觸發電路
207．．．靜電放電偵測電路
208．．．輸入/輸出墊
209．．．複合電路

Claims (15)

  1. 具有合併觸發機制之一種靜電放電防護電路，包含：一靜電放電偵測電路，用以偵測一靜電放電電壓來產生一控制訊號，其中該靜電放電偵測電路耦接至一第一導線以及一第二導線，該第一導線接收一第一電壓位準而該第二導線接收一第二電壓位準，該第一電壓位準高於該第二電壓位準；一第一類型靜電放電保護元件，用以輸出一第一觸發電流；一第二類型靜電放電保護元件，用以接收一第二觸發電流；一觸發電路，耦接於該第一電壓位準和該第二電壓位準之間，用以根據該控制訊號形成一導通路徑，以自該第一類型靜電放電保護元件接收該第一觸發電流，並輸出該第二觸發電流至該第二類型靜電放電保護元件；以及一輸入/輸出墊；其中該靜電放電偵測電路未直接連接於該輸入/輸出墊，該觸發電路包含一第一開關以及一第二開關，該第一開關根據該控制訊號來決定是否導通該第一類型靜電放電保護元件和該第二類型靜電放電保護元件，該第二開關根據該控制訊號來決定是否讓該第一電壓位準、該第二電壓位準以及該靜電放電偵測電路形成一導通路徑。
  2. 如申請專利範圍第1項所述之靜電放電防護電路，其中該第一類型靜電放電保護元件係為一N型矽控整流器，而第二類型靜電 放電保護元件係為一P型矽控整流器。
  3. 如申請專利範圍第1項所述之靜電放電防護電路，其中該第一觸發電流以及該第二觸發電流之值相同。
  4. 如申請專利範圍第1項所述之靜電放電防護電路，其中該靜電放電偵測電路包含：一電阻，具有耦接於該第一電壓位準的一第一端；以及一電容，具有耦接於該電阻的一第二端的一第一端以及耦接該第二電壓位準之一第二端；該觸發電路更包含：一反相器，具有耦接於該第一開關之一閘極的一輸出端，且具有耦接於該靜電放電偵測電路之該電阻之該第二端的一輸入端；其中該第一開關為一第一NMOS，具有耦接於該第一類型靜電放電保護元件的一汲極以及耦接於該第二類型靜電放電保護元件的一源極；且該第一電壓位準和該第二電壓位準係作為該反相器的供應電壓。
  5. 如申請專利範圍第4項所述之靜電放電防護電路，其中該第二開關為一第二N型金氧半導體，具有耦接於該電容之該第二端之一汲極、耦接該第二電壓位準之一源極，以及耦接該第一N型金氧半導體之該閘極以及該反相器之該輸出端的一閘極。
  6. 如申請專利範圍第1項所述之靜電放電防護電路，其中該靜電放電偵測電路包含：一電容，具有耦接於該第一電壓位準的一第一端；以及一電阻，具有耦接於該電容的一第二端之一第一端以及耦接該第二電壓位準之一第二端；該觸發電路更包含：一反相器，具有耦接於該第一開關之一閘極的一輸出端，且具有耦接於該靜電放電偵測電路之該電容之該第二端的一輸入端；其中該第一開關為一第一PMOS，具有耦接於該第一類型靜電放電保護元件的一源極以及耦接於該第二類型靜電放電保護元件的一汲極；且該第一電壓位準和該第二電壓位準係作為該反相器的供應電壓。
  7. 如申請專利範圍第6項所述之靜電放電防護電路，其中該第二開關為一第二P型金氧半導體，具有耦接於該電容之該第一端之一汲極、耦接該第一電壓位準之一源極，以及耦接該第一P型金氧半導體之該閘極以及該反相器之該輸出端的一閘極。
  8. 具有合併觸發機制之一種靜電放電防護電路，包含：一靜電放電偵測電路，用以偵測一靜電放電電壓來產生一控制訊號；一第一類型靜電放電保護元件，用以輸出一第一觸發電流；一第二類型靜電放電保護元件，用以接收一第二觸發電流；以及一觸發電路，用以根據該控制訊號形成一導通路徑，以自該第一類 型靜電放電保護元件接收該第一觸發電流，並輸出該第二觸發電流至該第二類型靜電放電保護元件；其中該靜電放電偵測電路和該觸發電路皆耦接於一第一電壓位準和一第二電壓位準之間，且該第一電壓位準高於該第二電壓位準；其中該觸發電路包含一第一開關以及一第二開關，該第一開關根據該控制訊號來決定是否導通該第一類型靜電放電保護元件和該第二類型靜電放電保護元件，該第二開關根據該控制訊號來決定是否讓該第一電壓位準、該第二電壓位準以及該靜電放電偵測電路形成一導通路徑。
  9. 如申請專利範圍第8項所述之靜電放電防護電路，其中該第一觸發電流以及該第二觸發電流之值相同。
  10. 具有合併觸發機制之一種靜電放電防護電路，包含：一靜電放電偵測電路，用以偵測一靜電放電電壓來產生一控制訊號；一第一類型靜電放電保護元件，用以輸出一第一觸發電流；一第二類型靜電放電保護元件，用以接收一第二觸發電流；以及一觸發電路，用以根據該控制訊號形成一導通路徑，以自該第一類型靜電放電保護元件接收該第一觸發電流，並輸出該第二觸發電流至該第二類型靜電放電保護元件；其中該靜電放電偵測電路和該觸發電路皆耦接於一第一電壓位準和一第二電壓位準之間，且該第一電壓位準高於該第二電壓位準；其中該靜電放電偵測電路包含： 一電阻，具有耦接於該第一電壓位準的一第一端；以及一電容，具有耦接於該電阻的一第二端的一第一端以及耦接該第二電壓位準之一第二端；該觸發電路包含：一第一NMOS，具有耦接於該第一類型靜電放電保護元件的一汲極以及耦接於該第二類型靜電放電保護元件的一源極；以及一反相器，具有耦接於該第一NMOS之一閘極的一輸出端，且具有耦接於該靜電放電偵測電路之該電阻之該第二端的一輸入端；且該第一電壓位準和該第二電壓位準係作為該反相器的供應電壓。
  11. 如申請專利範圍第10項所述之靜電放電防護電路，更包含一第二N型金氧半導體，具有耦接於該電容之該第二端之一汲極、耦接該第二電壓位準之一源極，以及耦接該第一N型金氧半導體之該閘極以及該反相器之該輸出端的一閘極。
  12. 具有合併觸發機制之一種靜電放電防護電路，包含：一靜電放電偵測電路，用以偵測一靜電放電電壓來產生一控制訊號；一第一類型靜電放電保護元件，用以輸出一第一觸發電流；一第二類型靜電放電保護元件，用以接收一第二觸發電流；以及一觸發電路，用以根據該控制訊號形成一導通路徑，以自該第一類 型靜電放電保護元件接收該第一觸發電流，並輸出該第二觸發電流至該第二類型靜電放電保護元件；其中該靜電放電偵測電路和該觸發電路皆耦接於一第一電壓位準和一第二電壓位準之間，且該第一電壓位準高於該第二電壓位準；其中該靜電放電偵測電路包含：一電容，具有耦接於該第一電壓位準的一第一端；以及一電阻，具有耦接於該電容的一第二端之一第一端以及耦接該第二電壓位準之一第二端；該觸發電路包含：一第一PMOS，具有耦接於該第一類型靜電放電保護元件的一源極以及耦接於該第二類型靜電放電保護元件的一汲極；以及一反相器，具有耦接於第一PMOS之一閘極的一輸出端，且具有耦接於該靜電放電偵測電路之該電容之該第二端的一輸入端；且該第一電壓位準和該第二電壓位準係作為該反相器的供應電壓。
  13. 如申請專利範圍第12項所述之靜電放電防護電路，更包含一第二P型金氧半導體，具有耦接於該電容之該第一端之一汲極、耦接該第一電壓位準之一源極，以及耦接該第一P型金氧半導體之該閘極以及該反相器之該輸出端的一閘極。
  14. 具有合併觸發機制之一種靜電放電防護電路，包含：一靜電放電偵測電路，用以偵測一靜電放電電壓來產生一控制訊號；一第一類型靜電放電保護元件，用以輸出一第一觸發電流；一第二類型靜電放電保護元件，用以接收一第二觸發電流；以及一觸發電路，用以根據該控制訊號形成一導通路徑，以自該第一類型靜電放電保護元件接收該第一觸發電流，並輸出該第二觸發電流至該第二類型靜電放電保護元件；其中該觸發電路係整合至該靜電放電偵測電路以形成一複合電路，該複合電路包含：一第一PMOS，具有耦接至該第一電壓位準的一源極，以及耦接至該第一類型靜電放電保護元件的一閘極；一第一NMOS，具有耦接至該第一類型靜電放電保護元件的一閘極，以及耦接至該第一PMOS之一汲極之一汲極；一第一電阻，具有耦接至該第一NMOS之一源極之一第一端以及耦接至該第二電壓位準之一第二端；一第二PMOS，具有耦接至該第一電壓位準之一源極以及耦接至該第一PMOS之一汲極的一閘極、以及耦接至該第一類型靜電放電保護元件之一汲極；一第二NMOS，具有耦接至該第二PMOS之該汲極的一汲極以及耦接至該第一PMOS之該汲極的一閘極；一電容，具有耦接至該第二NMOS之該閘極的一第一端；一第三NMOS，具有耦接至該第二NMOS之一源極的一汲極、耦接至該電容之一第二端的一閘極、以及耦接至該第二類型 靜電放電保護元件之一源極；以及一第二電阻，具有耦接至該第三NMOS之該閘極的一第一端以及耦接至該第二電壓位準之一第二端。
  15. 具有合併觸發機制之一種靜電放電防護電路，包含：一靜電放電偵測電路，用以偵測一靜電放電電壓來產生一控制訊號；一第一類型靜電放電保護元件，用以輸出一第一觸發電流；一第二類型靜電放電保護元件，用以接收一第二觸發電流；以及一觸發電路，用以根據該控制訊號形成一導通路徑，以自該第一類型靜電放電保護元件接收該第一觸發電流，並輸出該第二觸發電流至該第二類型靜電放電保護元件；其中該觸發電路係整合至該靜電放電偵測電路以形成一複合電路，該複合電路包含：一第一PMOS，具有耦接至該第二類型靜電放電保護元件的一閘極；一第一NMOS，具有耦接至該第二類型靜電放電保護元件的一閘極，以及耦接至該第一PMOS之一汲極之一汲極；一第一電阻，具有耦接至該第一電壓位準之一第一端以及該第一PMOS之一源極之一第二端；一第二電阻，具有耦接至該第一電壓位準的一第一端；一第二PMOS，具有耦接至該第一類型靜電放電保護元件之一源極，以及耦接至該第二電阻之一第二端的一閘極；一電容，具有耦接至該第二PMOS之該閘極之一第一端，以及 耦接至該第一NMOS之該汲極之一第二端；一第三PMOS，具有耦接至該第二PMOS之一汲極的一源極，耦接至該電容之該第二端的一閘極，以及耦接至該第二類型靜電放電保護元件的一汲極；一第二NMOS，具有耦接至該第二類型靜電放電保護元件之一汲極、耦接至該電容之該第二端之一閘極，以及耦接該第二電壓準位之一源極。
TW098117490A 2009-05-26 2009-05-26 具有合併觸發機制之靜電放電防護電路 TWI464858B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW098117490A TWI464858B (zh) 2009-05-26 2009-05-26 具有合併觸發機制之靜電放電防護電路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW098117490A TWI464858B (zh) 2009-05-26 2009-05-26 具有合併觸發機制之靜電放電防護電路

Publications (2)

Publication Number Publication Date
TW201042748A TW201042748A (en) 2010-12-01
TWI464858B true TWI464858B (zh) 2014-12-11

Family

ID=45000681

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098117490A TWI464858B (zh) 2009-05-26 2009-05-26 具有合併觸發機制之靜電放電防護電路

Country Status (1)

Country Link
TW (1) TWI464858B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI795068B (zh) * 2021-11-11 2023-03-01 世界先進積體電路股份有限公司 靜電放電保護電路
US11811222B2 (en) 2021-12-16 2023-11-07 Vanguard International Semiconductor Corporation Electrostatic discharge protection circuit

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030076636A1 (en) * 2001-10-23 2003-04-24 Ming-Dou Ker On-chip ESD protection circuit with a substrate-triggered SCR device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030076636A1 (en) * 2001-10-23 2003-04-24 Ming-Dou Ker On-chip ESD protection circuit with a substrate-triggered SCR device

Also Published As

Publication number Publication date
TW201042748A (en) 2010-12-01

Similar Documents

Publication Publication Date Title
JP5955924B2 (ja) 静電放電保護回路
US8867183B2 (en) ESD protection techniques
US9991698B2 (en) Electrostatic protection circuit and semiconductor integrated circuit apparatus
US10535647B2 (en) Electrostatic discharge (ESD) protection circuit
US8760828B2 (en) Electro-static discharge clamp (ESD) for NxVDD power rail
US9172244B1 (en) Self biased electro-static discharge clamp (ESD) for power rail
TWI435439B (zh) 靜電放電保護電路
TWI514410B (zh) 電流供應電路與電壓供應電路
TWI572106B (zh) 電流鏡式靜電放電箝制電路與電流鏡式靜電放電偵測器
CN104753055A (zh) 静电释放保护电路
US8564917B2 (en) Integrated circuit having electrostatic discharge protection
TW201507307A (zh) 靜電放電箝制電路
US8243404B2 (en) ESD protection circuit with merged triggering mechanism
CN113839374B (zh) Esd电源保护电路、工作电源和芯片
US8730624B2 (en) Electrostatic discharge power clamp with a JFET based RC trigger circuit
WO2016017386A1 (ja) 保護素子、保護回路及び半導体集積回路
TWI464858B (zh) 具有合併觸發機制之靜電放電防護電路
JP2003264233A (ja) 半導体集積回路装置
TWI449158B (zh) 具有多重電源區域積體電路之靜電放電防護電路
US20220320849A1 (en) Electrostatic discharge (esd) circuit and method to protect internal circuit from esd current
CN101908758A (zh) 具有合并触发机制的静电放电防护电路
TWI604677B (zh) 跨電源域的靜電放電防護電路
TWI604676B (zh) 跨電源域的靜電放電防護電路
JP2010283237A (ja) 半導体集積回路