TWI463656B - 半導體裝置及製造方法 - Google Patents

半導體裝置及製造方法 Download PDF

Info

Publication number
TWI463656B
TWI463656B TW101128759A TW101128759A TWI463656B TW I463656 B TWI463656 B TW I463656B TW 101128759 A TW101128759 A TW 101128759A TW 101128759 A TW101128759 A TW 101128759A TW I463656 B TWI463656 B TW I463656B
Authority
TW
Taiwan
Prior art keywords
layer
semiconductor
region
semiconductor layer
semiconductor device
Prior art date
Application number
TW101128759A
Other languages
English (en)
Other versions
TW201314898A (zh
Inventor
Shuichi Tomabechi
Original Assignee
Transphorm Japan Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Transphorm Japan Inc filed Critical Transphorm Japan Inc
Publication of TW201314898A publication Critical patent/TW201314898A/zh
Application granted granted Critical
Publication of TWI463656B publication Critical patent/TWI463656B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

半導體裝置及製造方法 發明領域
於此中所討論的實施例是有關於一種半導體裝置及其製造方法。
 發明背景
諸如氮化鎵(GaN)、氮化鋁(AlN)、與氮化銦(InN)般的氮化物半導體，或者一種由一由GaN、AlN、與InN形成之混合晶體形成的材料通常具有一寬能隙(wide band gap)。這些材料是被使用作為一高功率電子裝置、一短波長發光裝置或其類似。在這些當中，關於場效電晶體(FET)，特別地，關於高電子遷移率電晶體(HEMT)的技術業已被發展作為高功率裝置(例如，專利文件1)。包括氮化物半導體的一高電子遷移率電晶體(HEMT)可以被使用作為一高功率與高效率放大器、一高功率切換裝置、及其類似。
具有氮化物半導體的該HEMT通常包括一形成於一基體上的氮化鋁鎵/氮化鎵(AlGaN/GaN)異質結構(heterostructure)，在其中，一GaN層作用如一電子轉移層。注意的是，該基體可以是由藍寶石、碳化矽(SiC)、氮化鎵(GaN)、矽(Si)、及其類似形成。
該GaN，其是為一種氮化物半導體，包括一高飽和電子速率或一寬能隙。因此，該GaN能夠獲得優越的抗壓性並展現優異的電氣特性。此外，該GaN被定向在一與一c- 軸平行的[0001]方向上。據此，當該AlGaN/GaN異質結構被形成時，壓電極化(piezoelectric polarization)會由因在該AlGaN與GaN之間之晶格常數上之差異而起的晶格應力(lattice strain)而被誘發。結果，一高濃度二維電子氣(highly-concentrated two-dimensional electron gas(2DEG))會被產生在該GaN層的介面附近。
更明確地，一習知HEMT的範例是配合第1圖來作說明。具有第1圖之結構的HEMT包括形成在一基體911上的一(AlN)緩衝層912、一i-AlGaN緩衝層913、一電子轉移層914及一電子捐獻層915。該HEMT更包括在該電子捐獻層915上的一閘極電極921、一源極電極922與一汲極電極923。藉由如此之結構，2DEG 914a會產生於該電子轉移層914內在該在形成電子轉移層914之i-GaN與形成電子捐獻層915之i-AlGaN之間的介面附近。
從安全的觀點，最好的是諸如高功率與高效率放大器或高功率切換裝置般的功率裝置具有當偏壓是在一零電壓時能夠關掉電流流動的常關特性。然而，在第1圖中所示的習知例子中，產生在該介面的2DEG包括高濃度電子。因此，為了該電流流動的關閉，一負偏壓必須被施加到該閘極電極921。據此，使用GaN的裝置可以實現一超過一使用Si之裝置之極限的低開啟-電阻(on-resistance)。然而，會是難以讓使用GaN的裝置應用到一反相器作為一功率裝置。
因此，為了讓該具有AlGaN/GaN異質結構的HEMT處於一常關狀態，是必須藉由減少正好在該閘極電極921下面之 2DEG 914a的電子來把一臨界電壓轉移到正側。該臨界電壓可以藉由依據該使該AlGaN薄膜變薄或者降低Al成份來得到之極化效應來控制2DEG的產生來被轉移到正側。然而，藉著以上的方法，開啟-電阻會由於2DEG電子的減少而增加。
此外，作為一種用於使該具有AlGaN/GaN異質結構之HEMT處於一常關狀態的方法，具有該具有一p-GaN層正好層疊在該閘極電極下面之AlGaN/GaN異質結構的HEMT是被揭露(例如，專利文件2)。在這結構中，於電子轉移層中之2DEG電子的濃度會由於從正好在該閘極電極下面之p-GaN層注入的電洞而降低。據此，該臨界電壓會轉移到正側來在沒有增加該開啟-電阻之下使該具有該AlGaN/GaN異質結構的HEMT處於一常關狀態。
相關技術文件
專利文件1：日本早期公開專利公告第2002-359256號
專利文件2：日本早期公開專利公告第2008-98434號
為了讓具有該具有p-GaN層之AlGaN/GaN異質結構的HEMT在沒有增加開啟-電阻之下處於一常關狀態，會是重要的是在該p-GaN層之正好在閘極電極下面之區域內產生大量的電洞。通常，該p-GaN層是由一藉著金屬有機氣相磊晶(metal organic vapor phase epitaxy(MOVPE))來長成的鎂-摻雜(Mg-doped)GaN層來形成。然而，在該GaN層之內的Mg是與氫鍵結，而因此，緊在該生成之後在該GaN層之內的Mg未電氣地激活來產生電洞。據此，熱處理通常是在一 氮大氣之下對該Mg-摻雜GaN層進行俾可從該GaN層除去氫，其會激活在該GaN層之內的Mg來變成p-型。然而，即使曾試圖形成該Mg-摻雜GaN層以致於一方面僅該Mg-摻雜GaN層之一正好在該閘極電極下面的區域被激活而另一方面其他區域維持未激活，在該激活區域與該未激活區域之間的邊界會由於加熱狀態或其類似而變動。據此，製成之HEMT的良率會被降低，而製成之HEMT的一致性會被降低。明確地，當該Mg-摻雜GaN層的厚度為了保證該Mg-摻雜GaN的常關狀態而被增加時，以上的結果會顯著地呈現。
此外，該GaN的晶體結構是為一六角形吳氏結構(hexagonal wurtzite structure)，其缺少在c-軸方向上的反向對稱(inversion symmetry)。因此，該GaN展現自發極性(spontaneous polarization)。此外，當該晶體結構被拉緊(strained)時，該GaN展現壓電極化。據此，該GaN會產生一內部場(internal field)。該內部場已知是比藉由摻雜一雜質元素來產生的電場強。通常，該GaN層的表面是為一Ga表面。因此，以Ga穩定表面生長，該GaN層的表面包括負壓電電荷而該GaN層的後表面包括一正電氣層。據此，氫(質子)會由於該內部場的效應而難以在表面方向上通過。這會降低Mg的激活速率，其使它難以產生電洞。結果，會是難以讓該Mg-摻雜GaN層處於常關狀態。
據此，是希望提供一種製造方法和一種使用像是GaN或其類似般之氮化物半導體作為半導體材料的半導體裝置，其能夠在沒有增加開啟-電阻之下展現高一致性和常關 狀態。
 發明概要
根據該等實施例之一特徵，一種用於製造半導體裝置的方法被提供。該方法包括相繼地在一基體上形成一第一半導體層、一第二半導體層和一包含p-型雜質元素的半導體頂蓋層；在該半導體頂蓋層的形成之後形成一具有一開孔的介電層；在該從介電層之開孔露出之半導體頂蓋層上形成一包含p-型雜質元素的第三半導體層；及在該第三半導體層上形成一閘極電極。
本發明之目的和優點將會藉著在後附之申請專利範圍中所特別指出的元件與組合來被實現與達成。
要了解的是，前面的大致說明以及後面的詳細描述皆是為範例與解釋而已並非是本發明的限制。
該等實施例的其他目的和優點將會部份在後面的說明中陳述，而部份將會由於該說明而顯而易見，或者可以藉由本發明的實施而獲悉。
圖式簡單說明
第1圖是為一描繪一使用GaN之習知高電子遷移率電晶體(HEMT)的結構圖；第2圖是為一描繪一第一實施例之半導體裝置的結構圖；第3A、3B和3C圖是為描繪該第一實施例之半導體裝置之製造方法的製程圖； 第4A和4B圖是為描繪該第一實施例之半導體裝置之製造方法的製程圖；第5圖是為一描繪該第一實施例之半導體裝置之閘極電壓與汲極電流的特性圖；第6圖是為一描繪該第一實施例之另一半導體裝置的結構圖；第7圖是為一描繪一第二實施例之半導體裝置的結構圖；第8A、8B和8C圖是為描繪該第二實施例之半導體裝置之製造方法的製程圖；第9圖是為一描繪該第二實施例之半導體裝置之製造方法的製程圖；第10圖是為一描繪一第三實施例之分離半導體封裝體的說明圖；第11圖是為該第三實施例之電源供應單元的電路圖；及第12圖是為一描繪該第三實施例之高功率放大器的結構圖。
 較佳實施例之詳細說明
在後面，較佳實施例是配合該等附圖來作描述。注意的是，完全相同的組件是設有相同的標號而且同一的組件的重覆說明是被省略。
[第一實施例] [半導體裝置]
一第一實施例的半導體裝置是配合第2圖作描述。該第一實施例的半導體裝置包括相繼地形成於一基體11上的一第一緩衝層12、一第二緩衝層13、一作用如一第一半導體層的電子轉移層14、一作用如一第二半導體層的電子捐獻層15和一較低Mg-摻雜GaN層16。注意的是，作用如一半導體頂蓋層的該較低Mg-摻雜GaN層16是由一p-型雜質-摻雜氮化物半導體層形成。一較高Mg-摻雜GaN層17是由一p-型雜質-摻雜氮化物半導體層形成而且是作用如該第三半導體層。該較高Mg-摻雜GaN層17是形成在該較低Mg-摻雜GaN層16上正好在該閘極電極31下面。此外，一介電層21是形成於該較低Mg-摻雜GaN層16之一不包括該較低Mg-摻雜GaN層之一形成有該較高Mg-摻雜GaN層17之區域的區域內。該閘極電極31是經由一絕緣薄膜22來形成在該較高Mg-摻雜GaN層17上。該源極電極32和該汲極電極33被形成以致於該源極電極32與該汲極電極33變成與該較低Mg-摻雜GaN層16接觸。
在這實施例中，該基體11是由一Si基體形成，該第一緩衝層12是由氮化鋁(AlN)形成，而該第二緩衝層13是由氮化鋁鎵(AlGaN)形成。此外，作用如該第一半導體層的該電子轉移層14是由i-GaN形成而作用如該第二半導體層的該電子捐獻層15是由i-AlGaN形成。此外，該介電層21是由一包含氧化物或氮化物的介電材料形成。如此之材料的範例包括SiO2 。該絕緣薄膜22可以作用如一閘極絕緣薄膜而且 可以藉著原子層沉積(ALD)來由一像是氧化鋁般的絕緣體形成。
在這實施例中，作用如一半導體頂蓋層的該較低Mg-摻雜GaN層16包括一p-GaN區域16a和一高阻抗區域16b。該p-GaN區域16a是正好形成在該閘極電極31下面。據此，該高阻抗區域16b是形成在該較低Mg-摻雜GaN層16(即，該半導體頂蓋層)之一不包括一正好在該閘極電極31下面之區域的區域內。注意的是，該雜質元素Mg被激活而被激活的Mg是為在該p-GaN區域16a內的一p-型。因此，該Mg被鍵結到在高阻抗區域16b內的氫以致於該雜質元素Mg不被激活。結果，該高阻抗區域16b具有比該p-GaN區域16a高的電阻率。作用如第三半導體層的該較高Mg-摻雜GaN層17是形成在該較低Mg-摻雜GaN層16的p-GaN區域16a內。因此，該雜質元素Mg被激活以致於該被激活Mg是為一p-型。結果，該高阻抗區域16b具有比該較低Mg-摻雜GaN層16之p-GaN區域16a之氫密度高的氫密度。
據此，在形成於該在電子轉移層14與電子捐獻層15之間之介面附近的2DEG 14a中，在沒有降低在一正好於高阻抗區域16a下面之區域中的電子密度之下，電子會僅從一個正好在該p-GaN區域16a下面的區域消除。據此，要在沒有增加在第一實施例之半導體裝置中之開啟-電阻之下實現一常關狀態會是有可能的。注意的是，在這實施例中，形成正好在閘極電極31下面的該較高Mg-摻雜GaN層17和該p-GaN區域16a是比該高阻抗區域16b厚。因此，正好在閘極 電極31下面之2DEG的電子會被可靠地消除。因此，要更可靠地在沒有增加在第一實施例之半導體裝置中之開啟-電阻之下高一致性地實現一常關狀態會是有可能的。
注意的是，在這實施例中，正好在該p-GaN區域16a及其類似下面的區域包括一個比該電子捐獻層15低的區域。正好在閘極電極31下面的區域包括一個比該p-GaN區域16a與該電子捐獻層15低的區域。
[半導體裝置的製造方法]
接著，該第一實施例之半導體裝置的製造方法是配合第3A至3C圖與第4A和4B圖來作說明。
初始地，如在第3A圖中所示，包括該第一緩衝層12、該第二緩衝13、該電子轉移層14、該電子捐獻層15、和該較低Mg-摻雜GaN層16的氮化物半導體層是藉由MOVPE來磊晶成長在該基體11上。在這實施例中，該第一緩衝層12是由具有大約200nm之厚度的AlN形成，而該第二緩衝層13是由具有大約600nm之厚度的AlGaN形成。此外，該電子轉移層14是由具有大約1200nm之厚度的GaN形成，而該電子捐獻層15是由具有大約20nm之厚度的AlGaN形成。該較低Mg-摻雜GaN層16具有大約3nm的厚度。
當這些氮化物半導體層是藉MOVPE來沉積時，三甲基鋁(TMA)是被用作Al的來源氣體，三甲基鎵(TMG)是被用作Ga的來源氣體，而氨(NH3)是被用作N的來源氣體。此外，環戊二烯鎂(Cp2Mg)是被用作Mg的來源氣體。注意的是，這些來源氣體是與作為載氣(carrier gas)的氫(H2 )一起被供 應到一MOVPE裝置的反應器。
此外，一用於形成該等氮化物半導體層的氨氣體是在100至10000 sccm的流速範圍下被供應，而一用於形成該等氮化物半導體層的生長壓力是在1000至1200℃的生長溫度範圍下在50至300 Torr下被施加。
該基體11可以是一藍寶石基體、一Si基體、和一SiC基體。在這實施例中，該SiC基體是被用作該基體11。
當該第二緩衝層13是被表示為Alx Ga1-x N時，該第二緩衝層13被形成以致於該X值是0.4。即，該第二緩衝層13是形成如Al0.4 Ga0.6 N。
當該電子捐獻層15是被表示為Alx Ga1-x N時，該電子捐獻層15被形成以致於該X值是在0.1至0.3的範圍內。在這實施例中，該電子捐獻層15被形成以致於該X值是0.2。即，該電子捐獻層15是形成如Al0.2 Ga0.8 N。此外，該電子捐獻層15可以是i-AlGaN或n-AlGaN。當該電子捐獻層15是n-AlGaN時，Si被摻雜作為一雜質元素。在這情況中，該Si被摻雜以致於Si的濃度是在1 x 1018 cm-3 至1 x 1020 cm-3 的範圍內，像是1 x 1019 cm-3 般。在這情況中，SiH4 可以作為Si的來源氣體。
該較低Mg-摻雜GaN層16是由在5 x 1018 cm-3 至5 x 1020 cm-3 之雜質濃度範圍下被摻雜有Mg作為雜質元素的GaN形成。在這實施例中，該較低Mg-摻雜GaN層16被形成以致於Mg是在1 x 1019 cm-3 的雜質濃度下被摻雜在GaN內作為雜質元素。注意的是，緊在被沉積之後該較低Mg-摻雜 GaN層16在其之薄膜內含有氫。因此，氫是鍵結至Mg以致於Mg未被激活。結果，該較低Mg-摻雜GaN層16展現高電阻率。
接著，如在第3B圖中所示，一介電層21是形成在該較低Mg-摻雜GaN層16之一表面之一個不包括一個形成有閘極電極31之區域的區域內。明確地，像是SiO2 般的介電層21是著濺鍍或其類似來沉積在該較低Mg-摻雜GaN層16的表面上以致於該介電層21的厚度是大約200 nm。隨後，一未在圖中顯示的光阻是施加到該介電層21的表面，而該施加有光阻的介電層21然後是利用曝光裝置來曝露於光線以供顯影，藉此形成一具有一對應於該形成有閘極電極31之區域之開孔之未在圖中顯示的光阻圖案。其後，該介電層21是藉濕蝕刻或乾蝕刻來從該較低Mg-摻雜GaN層16之表面之一未形成有光阻圖案的區域移除。結果，具有一對應於該形成有閘極電極31之區域之開孔21a的介電層21是利用SiO2 來形成。該光阻圖案然後是以有機溶劑或其類似來移除。注意的是，該介電層21可以是由SiN或其類似來形成。
接著，如在第3C圖中所示，得到的成品是在氮大氣下於400至1000℃的溫度範圍下加熱。據此，含在該較低Mg-摻雜GaN層16內的氫成分是在該較低Mg-摻雜GaN層16之表面之一對應於該未形成有介電層21之開孔21a的區域內排出。因此，該較低Mg-摻雜GaN層16之對應於開孔21a的區域被激活以致於該區域變成一p-型。結果，一p-GaN區域16a被形成。注意的是，在該較低Mg-摻雜GaN層16之表面 之形成有介電層21的區域內，氫的排出是被介電層21禁止。因此，氫未從該較低Mg-摻雜GaN層16之形成有介電層21的區域消除。據此，在該較低Mg-摻雜GaN層16的介電層21形成區域內，Mg與H的鍵結是保持以致於該Mg未被激活。結果，該高阻抗區域16b是形成在該較低Mg-摻雜GaN層16的介電層21形成區域內。在這實施例中，該較低Mg-摻雜GaN層16的厚度是極薄成大約3 nm。據此，晶體拉緊會是細微的而該內部場會是細微的。因此，含在該較低Mg-摻雜GaN層16之對應於該開孔21a之區域內的氫會經由該介電層21的開孔21a來希效地消除。此外，該較低Mg-摻雜GaN層16的厚度是極薄成大約3 nm。據此，含在該較低Mg-摻雜GaN層16內的氫會僅從該較低Mg-摻雜GaN層16之對應於該開孔21a的區域消除。據此，在p-GaN區域16a與高阻抗區域16b之間的介面可以是高可再生性地形成在一預定位置。有鑑於以上所述，最好的是，該Mg-摻雜GaN層16的厚度是大於或相等於3 nm而且是小於或相等於10 nm。因此，該p-GaN區域16a是形成在該較低Mg-摻雜GaN層16之一未形成有介電層21的區域內，而該高阻抗區域16b是形成在該較低Mg-摻雜GaN層16之一不包括一形成有介電層21之區域的區域內。在這實施例中，熱處理是藉由把介電層21形成層置於該MOVPE裝置內，以及把該MOVPE之充填有氮大氣的腔室加熱來進行。
接著，如在第4A圖中所示，該較高Mg-摻雜GaN層17是形成在該露出該較低Mg-摻雜GaN層16的p-GaN區域16a 內。更明確地，由於該較高Mg-摻雜GaN層17是選擇地藉MOVPE以磊晶生長來形成，晶體是僅在該露出該較低Mg-摻雜GaN層16的p-GaN區域內生長而少許的晶體是在該介電層21上生長。因此，該較高Mg-摻雜GaN層17是僅在該露出該較低Mg-摻雜GaN層16的p-GaN區域16a內形成。注意的是，該較高Mg-摻雜GaN層17可以由在5 x 1018 cm-3 至5 x 1020 cm-3 的雜質濃度範圍下摻雜有Mg的GaN形成。在這實施例中，該較高Mg-摻雜GaN層17是由在1 x 1019 cm-3 的雜質濃度範圍下摻雜有Mg的GaN形成。
其後，該較高Mg-摻雜GaN層17是在氮大氣之下加熱來消除氫，其會把該較高Mg-摻雜GaN層17激活成p-型。在該較高Mg-摻雜GaN層17中，氫會從一個橫向於其之無產生內部場之薄膜表面的方向消除。即，氫會從該較高Mg-摻雜GaN層17的薄膜厚度方向消除。據此，較大量的氫會被有效地消除。
最好的是，該較高Mg-摻雜GaN層17的厚度範圍是50至200nm。在這實施例中，該較高Mg-摻雜GaN層17的厚度是大約50nm。最好的是，該較高Mg-摻雜GaN層17被形成以致於該較高Mg-摻雜GaN層17具有適足的厚度來供應較大量的電洞。此外，最好的是，該較高Mg-摻雜GaN層17被形成比該較低Mg-摻雜GaN層16厚。在這實施例中，該熱處理和該較高Mg-摻雜GaN層17的沉積可以在該MOVPE裝置的同一腔室之內被連續執行。因此，要防止粒子貼附到該長成有該較高Mg-摻雜GaN層17的p-GaN區域16a會是有 可能的。
接著，如在第4B圖中所示，一作用如閘極絕緣薄膜的絕緣薄膜22是形成在該較高Mg-摻雜GaN層17上而一閘極電極31是形成在該絕緣薄膜22上。此外，該介電層21是從形成有源極電極32與汲極電極33之對應的區域移除，而源極電極32與汲極電極33是形成在移除掉介電層21之對應的區域內。
該第一實施例的半導體裝置能夠以以上所述的製程製成。在該第一實施例的半導體裝置中，該較高Mg-摻雜GaN層17與該較低Mg-摻雜GaN層16的p-GaN區域16a是在一個經過該絕緣薄膜22正好在閘極電極31下面的區域內被激活，而因此，會有可能產生很多電洞。據此，2DEG 14a的電子可以在一個正好在閘極電極31下面的區域內消除，而閘極電壓可以如在第5圖中所示轉移在一正側，而結果，該第一實施例的半導體裝置可以被構築成處於一常關狀態。注意的是，在第5圖中，一虛線5A表示在第1圖中所示之結構HEMT的特性而一實線5B表示在第2圖中所示之這實施例之結構HEMT的特性。
在這實施例中，該較低Mg-摻雜GaN層16的高阻抗區域16b展現高電阻率。因此，該2DEG 14a的電子在一正好在該高阻抗區域16b下面的區域內可以被防止減少，而該開啟-電阻可以被防止增加。此外，該p-型較高Mg-摻雜GaN層17、該p-GaN區域16a和該高阻抗區域16b具有不同的厚度以致於在它們之間的邊界可以被清楚界定。據此，該第一實 施例的半導體裝置可以展現高良率與優異的一致性。
注意的是，在第3C圖中所示的熱處理中，當該較低Mg-摻雜GaN層16是薄時，供應之電洞的量會是相似的。據此，要在沒有執行熱處理之下得到展現相似之一致性的半導體裝置會是有可能的。
此外，以上所述的第一實施例描述該具有一包括絕緣薄膜22之結構的半導體裝置；然而，如在第6圖中所示，該第一實施例的半導體裝置可以具有一沒有絕緣薄膜22的結構。明確地，具有該沒有絕緣薄膜22之結構的半導體裝置可以藉由形成該具有在第4A圖中所示之較高Mg-摻雜GaN層17之結構而隨後在沒有形成該絕緣薄膜22之下於該較高Mg-摻雜GaN層17上形成閘極電極31來形成。
[第二實施例] (半導體裝置)
接著，一第二實施例被說明。如在第7圖中所示，該第二實施例的半導體裝置包括相繼地形成於一基體11上的一第一緩衝層12、一第二緩衝層13、一作用如一第一半導體層的電子轉移層14和一作用如一第二半導體層的電子捐獻層15。一較高Mg-摻雜GaN層117是由一p-型雜質-摻雜氮化物半導體層形成而且是作用如該第三半導體層。該較高Mg-摻雜GaN層117是形成在該電子捐獻層15上正好在該閘極電極31下面。此外，一介電層21是形成在該電子捐獻層15之一不包括一形成有該較高Mg-摻雜GaN層117之區域的區域內。該閘極電極31是經由一絕緣薄膜22來形成在該較高 Mg-摻雜GaN層117上。該源極電極32與該汲極電極33被形成以致於該源極電極32與該汲極電極33變成與該電子捐獻層15接觸。
在這實施例中，該基體11是由一Si基體形成，該第一緩衝層12是由氮化鋁(AlN)形成，而該第二緩衝層13是由氮化鋁鎵(AlGaN)形成。此外，該作用如第一半導體層的電子轉移層14是由i-GaN形成而該作用如第二半導體層的電子捐獻層15是由i-AlGaN形成。此外，該介電層21是由一含氧化物或氮化物的介電材料形成。如此之一種材料的範例包括SiO2 。該作用如一閘極絕緣薄膜的絕緣薄膜22可以藉著原子層沉積(ALD)由一像是氧化鋁般的絕緣體形成。
在該第二實施例中，作用為該第三半導體層的該較高Mg-摻雜GaN層117是形成在一個正好在閘極電極31下面的區域內。因此，該雜質元素Mg被激活以致於被激活的Mg是一p-型。據此，該2DEG 14a是形成於該在電子轉移層14與電子捐獻層15之間的介面附近，而該等電子可以僅從該電子轉移層14之一正好在該較高Mg-摻雜GaN層117下面的區域消除。即，在沒有降低在該正好在一未形成有該較高Mg-摻雜GaN層117之區域下面之區域中的電子密度之下，該2DEG 14a的電子可以僅從一正好在一形成有該較高Mg-摻雜GaN層117之區域下面的區域消除。據此，在沒有增加開啟-電阻之下，該第二實施例的半導體裝置可以被構築來處於一常關狀態。
在該第二實施例的半導體裝置中，該p-型Mg-摻雜GaN 層117是形成正好在該閘極電極31下面。此外，雖然該介電層21是形成在一不包括該形成有閘極電極31之區域的區域內，一p-型區域是未形成。因此，正好在閘極電極31下面之該2DEG 14a的電子可以被可靠地消除。因此，要更可靠地在沒有該第二實施例之半導體裝置中之開啟-電阻之下高一致性地實現一常關狀態會是有可能的。
(半導體裝置的製造方法)
接著，該第一實施例之半導體裝置的製造方法是配合第8A至8C圖和第9圖來作說明。
初始地，如在第8A圖中所示，該第一緩衝層12、該第二緩衝層13、該電子轉移層14和該電子捐獻層15、以及該較低Mg-摻雜GaN層16是藉著MOVPE來在該基體11上磊晶生長。在這實施例中，該第一緩衝層12是由具有大約200nm之厚度的AlN形成，而該第二緩衝層13是由具有大約600nm之厚度的AlGaN形成。此外，該電子轉移層14是由具有大約1200nm之厚度的GaN形成，而該電子捐獻層15是由具有大約20nm之厚度的AlGaN形成。
當這些氮化物半導體層是藉著MOVPE來沉積時，三甲基鋁(TMA)是被用作Al的來源氣體，三甲基鎵(TMG)(TMG)是被用作Ga的來源氣體，氨(NH3)是被用作N的來源氣體。此外，環戊二烯鎂(Cp2Mg)是被用作Mg的來源氣體。注意的是，這些來源氣體是與作為載氣(carrier gas)的氫(H2 )一起被供應到一MOVPE裝置的反應器。
此外，一用於形成該等氮化物半導體層的氨氣體是在 100至10000 sccm的流速範圍下被供應，而一用於形成該等氮化物半導體層的生長壓力是在1000至1200℃的生長溫度範圍下在50至300 Torr下被施加。
該基體11可以是一藍寶石基體、一Si基體、和一SiC基體。在這實施例中，該SiC基體是被用作該基體11。
當該第二緩衝層13是被表示為Alx Ga1-x N時，該第二緩衝層13被形成以致於該X值是0.4。即，該第二緩衝層13是形成如Al0.4 Ga0.6 N。
當該電子捐獻層15是被表示為Alx Ga1-x N時，該電子捐獻層15被形成以致於該X值是在0.1至0.3的範圍內。在這實施例中，該電子捐獻層15被形成以致於該X值是0.2。即，該電子捐獻層15是形成如Al0.2 Ga0.8 N。此外，該電子捐獻層15可以是i-AlGaN或n-AlGaN。當該電子捐獻層15是n-AlGaN時，Si被摻雜作為一雜質元素。在這情況中，該Si被摻雜以致於Si的濃度是在1 x 1018 cm-3 至1 x 1020 cm-3 的範圍內，像是1 x 1019 cm-3 般。在這情況中，SiH4 可以作為Si的來源氣體。
接著，如在第8B圖中所示，一介電層21是形成在該電子捐獻層15之一表面之一個不包括一個形成有閘極電極31之區域的區域內。明確地，像是SiO2 般的介電層21是著濺鍍或其類似來沉積在該電子捐獻層15的表面上以致於該介電層21的厚度是大約200 nm。隨後，一未在圖中顯示的光阻是施加到該介電層21的表面，而該施加有光阻的介電層21然後是利用曝光裝置來曝露於光線以供顯影，藉此形成 一具有一對應於該形成有閘極電極31之區域之開孔之未在圖中顯示的光阻圖案。其後，該介電層21是藉濕蝕刻或乾蝕刻來從該電子捐獻層15之表面之一未形成有光阻圖案的區域移除。結果，具有一對應於該形成有閘極電極31之區域之開孔21a的介電層21是利用SiO2 來形成。然後，該光阻圖案然後是以有機溶劑或其類似來移除。注意的是，該介電層21可以是由SiN或其類似來形成。
接著，如在第8C圖中所示，該Mg-摻雜GaN層117是形成在一對應於該介電層21之開孔21a之露出該電子捐獻層15的區域內。更明確地，由於該Mg-摻雜GaN層117是藉著MOVPE以磊晶成長來選擇地形成，晶體是僅在一對應於該介電層21之露出該電子捐獻層15之開孔21a的區域內生長而少許的晶體是在該介電層21上生長。因此，該Mg-摻雜GaN層117可以僅在該露出電子捐獻層15的區域內形成。注意的是，該Mg-摻雜GaN層117可以由在5 x 1018 cm-3 至5 x 1020 cm-3 的雜質濃度範圍下摻雜有Mg的GaN形成。在這實施例中，該Mg-摻雜GaN層117是由在1 x 1019 cm-3 的雜質濃度範圍下摻雜有Mg的GaN形成。
其後，該Mg-摻雜GaN層117是在氮大氣之下加熱來消除氫，其會把該Mg-摻雜GaN層117激活成p-型。在該Mg-摻雜GaN層117中，氫會從一個橫向於其之無產生內部場之薄膜表面的方向消除。即，氫會從該較高Mg-摻雜GaN層117的薄膜厚度方向消除。據此，較大量的氫會被有效地消除。注意的是，最好的是，該Mg-摻雜GaN層117的厚度範圍是 在50至200 nm的範圍內。在這實施例中，該較高Mg-摻雜GaN層117的厚度是大約50 nm。
接著，如在第9圖中所示，一作用如閘極絕緣薄膜的絕緣薄膜22是形成在該Mg-摻雜GaN層17上而一閘極電極31是形成在該絕緣薄膜22上。此外，該介電層21是從形成有源極電極32與汲極電極33之對應的區域移除，而源極電極32與汲極電極33是形成在移除掉介電層21之對應的區域內。
該第二實施例的半導體裝置能夠以以上所述的製程製成。在該第二實施例的半導體裝置中，該Mg-摻雜GaN層117是在一個經過該絕緣薄膜22正好在閘極電極31下面的區域內被激活，而因此，會有可能產生很多電洞。據此，2DEG 14a的電子可以在一個正好在閘極電極31下面的區域內消除，而閘極電壓可以轉移在一正側。結果，該第二實施例的半導體裝置可以被構築成處於一常關狀態。此外，該Mg-摻雜GaN層117未形成在一不包括該正好在閘極電極31下面之區域的區域內。因此，在該正好在閘極電極31下面之區域內之2DEG 14a的電子可以被防止減少，而該開啟-電阻可以被防止增加。在該第二實施例的半導體裝置中，該p-型Mg-摻雜GaN層117是形成在一正好在閘極電極31下面的區域內。因此，一未形成有該p-型Mg-摻雜GaN層117之區域的邊界可以被清楚界定。結果，製成之半導體裝置的一致性可以被改進而製成之半導體裝置的良率可以被提升。
此外，以上所述的第二實施例描述該具有一包括絕緣 薄膜22之結構的半導體裝置；然而，該第二實施例的半導體裝置可以具有一沒有絕緣薄膜22的結構。明確地，具有該沒有絕緣薄膜22之結構的半導體裝置可以藉由形成該包括在第8C圖中所示之Mg-摻雜GaN層117之結構而隨後在沒有形成該絕緣薄膜22之下於該Mg-摻雜GaN層117上形成閘極電極31來形成。
注意的是，該第二實施例之半導體裝置的其他結構與特徵是與該第一實施例之半導體裝置的那些相同。
[第三實施例]
接著，一第三實施例是作說明。該第三實施例描述一半導體封裝體、一電源供應單元以及一高頻放大器。
該第三實施例的半導體封裝體包括該第一實施例或該第二實施例之半導體裝置的分離封裝體，即，該分離封裝半導體封裝體。因此，該分離封裝半導體封裝體是配合第10圖來作說明。注意的是，第10圖示意地描繪該分離封裝半導體封裝體的內部結構。因此，在該分離封裝半導體封裝體之結構內之電極或其類似的佈置可以是與該第一實施例或該第二實施例之半導體裝置的不同。
初始地，一由GaN半導體材料製成的高電子遷移率電晶體(HEMT)半導體晶片410可以藉由切割在第一實施例或第二實施例中製成的半導體裝置來形成。該半導體晶片410是藉一像是錫般的固晶黏著劑430來固定至一導線架420上。注意的是，該半導體晶片410相當於第一實施例或第二實施例的半導體裝置。
隨後，一閘極電極411是藉導線431來連接到一閘極端子421。一源極電極412是藉導線432來連接到一源極端子422。一汲極電極413是藉導線433來連接到一源極端子423。注意的是，導線431,432和433是由像是鋁(Al)般的金屬材料形成。此外，在該第三實施例的半導體封裝體中，該閘極電極411是為一閘極電極墊，其是連接到該第一實施例或該第二實施例之半導體裝置的閘極電極31。此外，該源極電極412是為一源極電極墊，其是連接到該第一實施例或該第二實施例之半導體裝置的源極電極32。此外，該汲極電極413是為一汲極電極墊，其是連接到該第一實施例或該第二實施例之半導體裝置的閘極電極33。
隨後，所得到的產品是藉著像是轉移鑄模般的塑膠成型來以壓模樹脂(mold resin)440密封。據此，使用該GaN半導體材料的該分離封裝HEMT半導體封裝體是被製成。
接著，該第三實施例的電源供應單元和高頻放大器是作說明。在第三實施例中的電源供應單元與高頻放大器是為使用在該第一實施例或該第二實施例中之半導體裝置的電源供應單元與高頻放大器。
初始地，在該第三實施例中的電源供應單元是配合第11圖作說明。在第三實施例中的電源供應單元460包括一高壓主要電路461、一低壓次要電路462和一配置在該主要電路461與該次要電路462之間的變壓器463。該主要電路461包括一交流(AC)電源供應器464、一個所謂的”橋式整流器電路(bridge rectifier circuit)”465、數個切換元件(在第11圖 之範例中四個切換元件)466和一個切換元件467。該次要電路462包括數個切換元件(在第11圖之範例中三個切換元件)468。在第11圖的範例中，該第一實施例或該第二實施例的半導體裝置是被用作該主要電路461的該等切換元件466以及該切換元件467。注意的是，最好的是該主要電路461的該等切換元件466和該切換元件467是為常關半導體裝置。此外，在該次要電路462中所使用的該等切換元件使用一由矽形成的普通金屬絕緣半導體場效電晶體(MISFET)。
接著，在該第三實施例中的高頻放大器是配合第12圖作說明。在該第三實施例中的高頻放大器470可以應用作為一行動電話基地台的功率放大器。該高頻放大器470包括一數位預失真電路471、一混合器472、一功率放大器473和一定向耦合器474。該數位預失真電路471被構築來補償一輸入訊號的非線性應力。該混合器472被構築來把非線性應力被補償的該輸入訊號與一交流(AC)訊號混合。該功率放大器473被構築來把與該AC訊號混合的該輸入訊號放大。在第12圖的範例中，該功率放大器473包括該第一實施例或該第二實施例的半導體裝置。該定向耦合器474被構築來監視該輸入訊號或輸出訊號。在第12圖中所示的電路中，該混合器472可以把該輸出訊號與該AC訊號混合並且把該輸出訊號與該AC訊號的混合訊號供應到該數位預失真電路471。
根據該等揭示，使用一像是GaN或其類似般的氮化物半導體作為半導體材料來形成的半導體裝置以及用於製造 如此之半導體裝置的方法能夠在沒有增加開啟-電阻之下展現高一致性與一常關狀態。
於此中所述的所有例子和條件語言是傾向於為了幫助讀者了解本發明及由發明人所提供之促進工藝之概念的教育用途，並不是把本發明限制為該等特定例子和條件，且在說明書中之該等例子的組織也不是涉及本發明之優劣的展示。雖然本發明的實施例業已詳細地作描述，應要了解的是，在沒有離開本發明的精神與範疇之下，對於本發明之實施例之各式各樣的改變、替換、與變化是能夠完成。
5A‧‧‧虛線
5B‧‧‧實線
11‧‧‧基體
12‧‧‧第一緩衝層
13‧‧‧第二緩衝層
14‧‧‧電子轉移層
15‧‧‧電子捐獻層
16‧‧‧較低Mg-摻雜GaN層
16a‧‧‧p-GaN區域
16b‧‧‧高阻抗區域
17‧‧‧較高Mg-摻雜GaN層
21‧‧‧介電層
21a‧‧‧開孔
22‧‧‧絕緣薄膜
31‧‧‧閘極電極
32‧‧‧源極電極
33‧‧‧汲極電極
117‧‧‧較高Mg-摻雜GaN層
410‧‧‧半導體晶片
411‧‧‧閘極電極
412‧‧‧源極電極
413‧‧‧汲極電極
420‧‧‧導線架
421‧‧‧閘極端子
422‧‧‧源極端子
423‧‧‧汲極端子
430‧‧‧固晶黏著劑
431‧‧‧導線
432‧‧‧導線
433‧‧‧導線
440‧‧‧壓模樹脂
460‧‧‧電源供應單元
461‧‧‧高壓主要電路
462‧‧‧低壓次要電路
463‧‧‧變壓器
464‧‧‧AC電源供應器
465‧‧‧橋式整流器電路
466‧‧‧切換元件
467‧‧‧切換元件
468‧‧‧切換元件
470‧‧‧高頻放大器
471‧‧‧數位預失真電路
472‧‧‧混合器
473‧‧‧功率放大器
474‧‧‧定向耦合器
911‧‧‧基體
912‧‧‧緩衝層
913‧‧‧緩衝層
914‧‧‧電子轉移層
914a‧‧‧2DEG
915‧‧‧電子捐獻層
921‧‧‧閘極電極
922‧‧‧源極電極
923‧‧‧汲極電極
第1圖是為一描繪一使用GaN之習知高電子遷移率電晶體(HEMT)的結構圖；第2圖是為一描繪一第一實施例之半導體裝置的結構圖；第3A、3B和3C圖是為描繪該第一實施例之半導體裝置之製造方法的製程圖；第4A和4B圖是為描繪該第一實施例之半導體裝置之製造方法的製程圖；第5圖是為一描繪該第一實施例之半導體裝置之閘極電壓與汲極電流的特性圖；第6圖是為一描繪該第一實施例之另一半導體裝置的結構圖；第7圖是為一描繪一第二實施例之半導體裝置的結構圖； 第8A、8B和8C圖是為描繪該第二實施例之半導體裝置之製造方法的製程圖；第9圖是為一描繪該第二實施例之半導體裝置之製造方法的製程圖；第10圖是為一描繪一第三實施例之分離半導體封裝體的說明圖；第11圖是為該第三實施例之電源供應單元的電路圖；及第12圖是為一描繪該第三實施例之高功率放大器的結構圖。
911‧‧‧基體
912‧‧‧緩衝層
913‧‧‧緩衝層
914‧‧‧電子轉移層
914a‧‧‧2DEG
915‧‧‧電子捐獻層
921‧‧‧閘極電極
922‧‧‧源極電極
923‧‧‧汲極電極

Claims (18)

  1. 一種用於製造半導體裝置的方法，該方法包含：於一基體上相繼地形成一第一半導體層、一第二半導體層和一含一p-型雜質元素的半導體頂蓋層；在該半導體頂蓋層的形成之後形成一具有一開孔的介電層；在從該介電層之該開孔露出的該半導體頂蓋層上形成一含有一p-型雜質元素的第三半導體層；及在該第三半導體層上形成一閘極電極。
  2. 如申請專利範圍第1項所述之方法，更包含：在該介電層的形成之後於一氮大氣之下進行一熱處理，其中，該第三半導體層是在該熱處理已於該氮大氣之下進行之後被形成。
  3. 如申請專利範圍第1項所述之方法，其中該第三半導體層的形成包括沉積該第三半導體層，及在該第三半導體層已沉積之後在一氮大氣之下進行熱處理。
  4. 如申請專利範圍第1項所述之方法，更包含：在該第三半導體層上形成一絕緣層，其中該閘極電極是經由該絕緣薄膜來形成在該第三半導體層上。
  5. 如申請專利範圍第1項所述之方法，其中該p-型雜質元素是鎂(Mg)。
  6. 如申請專利範圍第1項所述之方法，其中該第三半導體層是由金屬有機氣相磊晶(MOVPE)形成。
  7. 如申請專利範圍第1項所述之方法，更包含：形成一源極電極和一汲極電極以致於該源極電極和該汲極電極變成與該第二半導體層或該半導體頂蓋層接觸。
  8. 一種用於製造半導體裝置的方法，該方法包含：於一基體上相繼地形成一第一半導體層和一第二半導體層；在該第二半導體層的形成之後形成一具有一開孔的介電層；在從該介電層之該開孔露出的該第二半導體層上形成一含有一p-型雜質元素的第三半導體層；及在該第三半導體層上形成一閘極電極。
  9. 一種半導體裝置，包含：一形成於一基體上的第一半導體層；一形成於該第一半導體層上的第二半導體層；一形成於該第二半導體層上的半導體頂蓋層；一形成於該半導體頂蓋層之一第一區域內的第三半導體層；一形成於該第三半導體層上的閘極電極，該第三半導 體層是形成在該半導體頂蓋層之位在該閘極電極下面的第一區域內；及一源極電極和一汲極電極被形成以致於該源極電極和該汲極電極變成與該第二半導體層或該半導體頂蓋層接觸，其中該半導體頂蓋層和該第三半導體層是藉由摻雜一p-型雜質元素至一半導體材料來形成，且該第三半導體層是為一p-型半導體層。
  10. 如申請專利範圍第9項所述之半導體裝置，其中該半導體頂蓋層包括一形成正好在該閘極電極下面的p-型區域，及一形成於一不包括該p-型區域之區域內的高阻抗區域，該高阻抗區域具有比該p-型區域高的電阻率。
  11. 如申請專利範圍第10項所述之半導體裝置，其中在該半導體頂蓋層之高阻抗區域內的氫濃度是比在該半導體頂蓋層之p-型區域內的氫濃度高。
  12. 如申請專利範圍第9項所述之半導體裝置，其中該第一半導體層、該第二半導體層、該半導體頂蓋層和該第三半導體層是由一氮化物半導體形成。
  13. 如申請專利範圍第9項所述之半導體裝置，更包含：一形成於該半導體頂蓋層之一不包括該形成有該第三半導體層之第一區域之第二區域內的介電層。
  14. 如申請專利範圍第13項所述之半導體裝置，其中該介電層是由一含有二氧化矽(SiO2 )或氮化矽(SiN) 的材料形成。
  15. 如申請專利範圍第9項所述之半導體裝置，其中該p-型雜質元素是鎂(Mg)。
  16. 如申請專利範圍第9項所述之半導體裝置，更包含：一形成在該第三半導體層與該閘極電極之間的絕緣薄膜。
  17. 一種包含如在申請專利範圍第9項中所述之半導體裝置的電源供應單元。
  18. 一種包含如在申請專利範圍第9項中所述之半導體裝置的放大器。
TW101128759A 2011-09-28 2012-08-09 半導體裝置及製造方法 TWI463656B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011213471A JP5784440B2 (ja) 2011-09-28 2011-09-28 半導体装置の製造方法及び半導体装置

Publications (2)

Publication Number Publication Date
TW201314898A TW201314898A (zh) 2013-04-01
TWI463656B true TWI463656B (zh) 2014-12-01

Family

ID=47910297

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101128759A TWI463656B (zh) 2011-09-28 2012-08-09 半導體裝置及製造方法

Country Status (5)

Country Link
US (1) US8962409B2 (zh)
JP (1) JP5784440B2 (zh)
KR (1) KR101394206B1 (zh)
CN (1) CN103077890B (zh)
TW (1) TWI463656B (zh)

Families Citing this family (196)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130023129A1 (en) 2011-07-20 2013-01-24 Asm America, Inc. Pressure transmitter for a semiconductor processing environment
CN102637723A (zh) * 2012-03-28 2012-08-15 华为技术有限公司 GaN衬底、半导体器件及其制作方法
US20160376700A1 (en) 2013-02-01 2016-12-29 Asm Ip Holding B.V. System for treatment of deposition reactor
KR102065113B1 (ko) * 2013-05-01 2020-01-10 삼성전자주식회사 고전자이동도 트랜지스터 및 그 제조 방법
TW201513341A (zh) 2013-08-01 2015-04-01 Efficient Power Conversion Corp 用於增強模式氮化鎵電晶體之具有自對準凸出部的閘極
JP5707463B2 (ja) * 2013-09-30 2015-04-30 株式会社豊田中央研究所 半導体装置とその製造方法
KR102216538B1 (ko) * 2013-10-23 2021-02-18 삼성전자주식회사 트랜지스터 및 그 동작 방법
US9590494B1 (en) 2014-07-17 2017-03-07 Transphorm Inc. Bridgeless power factor correction circuits
US10941490B2 (en) 2014-10-07 2021-03-09 Asm Ip Holding B.V. Multiple temperature range susceptor, assembly, reactor and system including the susceptor, and methods of using the same
US10276355B2 (en) 2015-03-12 2019-04-30 Asm Ip Holding B.V. Multi-zone reactor, system including the reactor, and method of using the same
US20190288089A9 (en) * 2015-12-28 2019-09-19 Texas Instruments Incorporated Methods for transistor epitaxial stack fabrication
US10529561B2 (en) * 2015-12-28 2020-01-07 Texas Instruments Incorporated Method of fabricating non-etch gas cooled epitaxial stack for group IIIA-N devices
US11139308B2 (en) 2015-12-29 2021-10-05 Asm Ip Holding B.V. Atomic layer deposition of III-V compounds to form V-NAND devices
US10529554B2 (en) 2016-02-19 2020-01-07 Asm Ip Holding B.V. Method for forming silicon nitride film selectively on sidewalls or flat surfaces of trenches
JP6696244B2 (ja) 2016-03-16 2020-05-20 住友電気工業株式会社 高電子移動度トランジスタ及び高電子移動度トランジスタの製造方法
US11453943B2 (en) 2016-05-25 2022-09-27 Asm Ip Holding B.V. Method for forming carbon-containing silicon/metal oxide or nitride film by ALD using silicon precursor and hydrocarbon precursor
US10612137B2 (en) 2016-07-08 2020-04-07 Asm Ip Holdings B.V. Organic reactants for atomic layer deposition
US9859151B1 (en) 2016-07-08 2018-01-02 Asm Ip Holding B.V. Selective film deposition method to form air gaps
US9887082B1 (en) 2016-07-28 2018-02-06 Asm Ip Holding B.V. Method and apparatus for filling a gap
US9812320B1 (en) 2016-07-28 2017-11-07 Asm Ip Holding B.V. Method and apparatus for filling a gap
US20180061975A1 (en) 2016-08-24 2018-03-01 Rohm Co., Ltd. Nitride semiconductor device and nitride semiconductor package
US11532757B2 (en) 2016-10-27 2022-12-20 Asm Ip Holding B.V. Deposition of charge trapping layers
US10714350B2 (en) 2016-11-01 2020-07-14 ASM IP Holdings, B.V. Methods for forming a transition metal niobium nitride film on a substrate by atomic layer deposition and related semiconductor device structures
KR102546317B1 (ko) 2016-11-15 2023-06-21 에이에스엠 아이피 홀딩 비.브이. 기체 공급 유닛 및 이를 포함하는 기판 처리 장치
US11581186B2 (en) 2016-12-15 2023-02-14 Asm Ip Holding B.V. Sequential infiltration synthesis apparatus
US11447861B2 (en) 2016-12-15 2022-09-20 Asm Ip Holding B.V. Sequential infiltration synthesis apparatus and a method of forming a patterned structure
JP6685890B2 (ja) * 2016-12-19 2020-04-22 株式会社東芝 半導体装置及びその製造方法
US11390950B2 (en) 2017-01-10 2022-07-19 Asm Ip Holding B.V. Reactor system and method to reduce residue buildup during a film deposition process
US10468261B2 (en) 2017-02-15 2019-11-05 Asm Ip Holding B.V. Methods for forming a metallic film on a substrate by cyclical deposition and related semiconductor device structures
JP7308593B2 (ja) * 2017-03-23 2023-07-14 ローム株式会社 窒化物半導体装置
CN106935653A (zh) * 2017-04-21 2017-07-07 中航（重庆）微电子有限公司 一种氮化镓二次外延增强型电子器件及其制备方法
US10770286B2 (en) 2017-05-08 2020-09-08 Asm Ip Holdings B.V. Methods for selectively forming a silicon nitride film on a substrate and related semiconductor device structures
US11306395B2 (en) 2017-06-28 2022-04-19 Asm Ip Holding B.V. Methods for depositing a transition metal nitride film on a substrate by atomic layer deposition and related deposition apparatus
KR20190009245A (ko) 2017-07-18 2019-01-28 에이에스엠 아이피 홀딩 비.브이. 반도체 소자 구조물 형성 방법 및 관련된 반도체 소자 구조물
US10590535B2 (en) 2017-07-26 2020-03-17 Asm Ip Holdings B.V. Chemical treatment, deposition and/or infiltration apparatus and method for using the same
US10770336B2 (en) 2017-08-08 2020-09-08 Asm Ip Holding B.V. Substrate lift mechanism and reactor including same
US10692741B2 (en) 2017-08-08 2020-06-23 Asm Ip Holdings B.V. Radiation shield
US11769682B2 (en) 2017-08-09 2023-09-26 Asm Ip Holding B.V. Storage apparatus for storing cassettes for substrates and processing apparatus equipped therewith
US11830730B2 (en) 2017-08-29 2023-11-28 Asm Ip Holding B.V. Layer forming method and apparatus
US11295980B2 (en) 2017-08-30 2022-04-05 Asm Ip Holding B.V. Methods for depositing a molybdenum metal film over a dielectric surface of a substrate by a cyclical deposition process and related semiconductor device structures
US10658205B2 (en) 2017-09-28 2020-05-19 Asm Ip Holdings B.V. Chemical dispensing apparatus and methods for dispensing a chemical to a reaction chamber
US10630285B1 (en) 2017-11-21 2020-04-21 Transphorm Technology, Inc. Switching circuits having drain connected ferrite beads
CN111344522B (zh) 2017-11-27 2022-04-12 阿斯莫Ip控股公司 包括洁净迷你环境的装置
KR102597978B1 (ko) 2017-11-27 2023-11-06 에이에스엠 아이피 홀딩 비.브이. 배치 퍼니스와 함께 사용하기 위한 웨이퍼 카세트를 보관하기 위한 보관 장치
CN107887435A (zh) * 2017-11-28 2018-04-06 中国科学院半导体研究所 增强型GaN HEMT的制备方法
US10872771B2 (en) 2018-01-16 2020-12-22 Asm Ip Holding B. V. Method for depositing a material film on a substrate within a reaction chamber by a cyclical deposition process and related device structures
KR20200108016A (ko) 2018-01-19 2020-09-16 에이에스엠 아이피 홀딩 비.브이. 플라즈마 보조 증착에 의해 갭 충진 층을 증착하는 방법
TW202325889A (zh) 2018-01-19 2023-07-01 荷蘭商Ａｓｍ 智慧財產控股公司 沈積方法
JP7097708B2 (ja) * 2018-01-30 2022-07-08 ローム株式会社 窒化物半導体装置
US11081345B2 (en) 2018-02-06 2021-08-03 Asm Ip Holding B.V. Method of post-deposition treatment for silicon oxide film
CN111699278B (zh) 2018-02-14 2023-05-16 Asm Ip私人控股有限公司 通过循环沉积工艺在衬底上沉积含钌膜的方法
US10896820B2 (en) 2018-02-14 2021-01-19 Asm Ip Holding B.V. Method for depositing a ruthenium-containing film on a substrate by a cyclical deposition process
KR102636427B1 (ko) 2018-02-20 2024-02-13 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법 및 장치
US10975470B2 (en) 2018-02-23 2021-04-13 Asm Ip Holding B.V. Apparatus for detecting or monitoring for a chemical precursor in a high temperature environment
US11473195B2 (en) 2018-03-01 2022-10-18 Asm Ip Holding B.V. Semiconductor processing apparatus and a method for processing a substrate
KR102646467B1 (ko) 2018-03-27 2024-03-11 에이에스엠 아이피 홀딩 비.브이. 기판 상에 전극을 형성하는 방법 및 전극을 포함하는 반도체 소자 구조
KR102596988B1 (ko) 2018-05-28 2023-10-31 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법 및 그에 의해 제조된 장치
US11718913B2 (en) 2018-06-04 2023-08-08 Asm Ip Holding B.V. Gas distribution system and reactor system including same
KR102568797B1 (ko) 2018-06-21 2023-08-21 에이에스엠 아이피 홀딩 비.브이. 기판 처리 시스템
US10797133B2 (en) 2018-06-21 2020-10-06 Asm Ip Holding B.V. Method for depositing a phosphorus doped silicon arsenide film and related semiconductor device structures
CN112292478A (zh) 2018-06-27 2021-01-29 Asm Ip私人控股有限公司 用于形成含金属的材料的循环沉积方法及包含含金属的材料的膜和结构
TWI815915B (zh) 2018-06-27 2023-09-21 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於形成含金屬材料及包含含金屬材料的膜及結構之循環沉積方法
US10755922B2 (en) 2018-07-03 2020-08-25 Asm Ip Holding B.V. Method for depositing silicon-free carbon-containing film as gap-fill layer by pulse plasma-assisted deposition
US10388513B1 (en) 2018-07-03 2019-08-20 Asm Ip Holding B.V. Method for depositing silicon-free carbon-containing film as gap-fill layer by pulse plasma-assisted deposition
US11430674B2 (en) 2018-08-22 2022-08-30 Asm Ip Holding B.V. Sensor array, apparatus for dispensing a vapor phase reactant to a reaction chamber and related methods
US11024523B2 (en) 2018-09-11 2021-06-01 Asm Ip Holding B.V. Substrate processing apparatus and method
KR20200030162A (ko) 2018-09-11 2020-03-20 에이에스엠 아이피 홀딩 비.브이. 박막 증착 방법
CN110970344A (zh) 2018-10-01 2020-04-07 Asm Ip控股有限公司 衬底保持设备、包含所述设备的***及其使用方法
KR102592699B1 (ko) 2018-10-08 2023-10-23 에이에스엠 아이피 홀딩 비.브이. 기판 지지 유닛 및 이를 포함하는 박막 증착 장치와 기판 처리 장치
US10756207B2 (en) 2018-10-12 2020-08-25 Transphorm Technology, Inc. Lateral III-nitride devices including a vertical gate module
KR102546322B1 (ko) 2018-10-19 2023-06-21 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치 및 기판 처리 방법
US11087997B2 (en) 2018-10-31 2021-08-10 Asm Ip Holding B.V. Substrate processing apparatus for processing substrates
KR20200051105A (ko) 2018-11-02 2020-05-13 에이에스엠 아이피 홀딩 비.브이. 기판 지지 유닛 및 이를 포함하는 기판 처리 장치
US11572620B2 (en) 2018-11-06 2023-02-07 Asm Ip Holding B.V. Methods for selectively depositing an amorphous silicon film on a substrate
US10818758B2 (en) 2018-11-16 2020-10-27 Asm Ip Holding B.V. Methods for forming a metal silicate film on a substrate in a reaction chamber and related semiconductor device structures
KR102636428B1 (ko) 2018-12-04 2024-02-13 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치를 세정하는 방법
US11158513B2 (en) 2018-12-13 2021-10-26 Asm Ip Holding B.V. Methods for forming a rhenium-containing film on a substrate by a cyclical deposition process and related semiconductor device structures
TW202037745A (zh) * 2018-12-14 2020-10-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成裝置結構之方法、其所形成之結構及施行其之系統
TW202405220A (zh) 2019-01-17 2024-02-01 荷蘭商Ａｓｍ Ｉｐ 私人控股有限公司 藉由循環沈積製程於基板上形成含過渡金屬膜之方法
CN111593319B (zh) 2019-02-20 2023-05-30 Asm Ip私人控股有限公司 用于填充在衬底表面内形成的凹部的循环沉积方法和设备
KR20200102357A (ko) 2019-02-20 2020-08-31 에이에스엠 아이피 홀딩 비.브이. 3-d nand 응용의 플러그 충진체 증착용 장치 및 방법
JP2020136678A (ja) 2019-02-20 2020-08-31 エーエスエム・アイピー・ホールディング・ベー・フェー 基材表面内に形成された凹部を充填するための方法および装置
JP2020133004A (ja) 2019-02-22 2020-08-31 エーエスエム・アイピー・ホールディング・ベー・フェー 基材を処理するための基材処理装置および方法
US11742198B2 (en) 2019-03-08 2023-08-29 Asm Ip Holding B.V. Structure including SiOCN layer and method of forming same
KR20200108242A (ko) 2019-03-08 2020-09-17 에이에스엠 아이피 홀딩 비.브이. 실리콘 질화물 층을 선택적으로 증착하는 방법, 및 선택적으로 증착된 실리콘 질화물 층을 포함하는 구조체
WO2020191357A1 (en) 2019-03-21 2020-09-24 Transphorm Technology, Inc. Integrated design for iii-nitride devices
JP2020167398A (ja) 2019-03-28 2020-10-08 エーエスエム・アイピー・ホールディング・ベー・フェー ドアオープナーおよびドアオープナーが提供される基材処理装置
KR20200116855A (ko) 2019-04-01 2020-10-13 에이에스엠 아이피 홀딩 비.브이. 반도체 소자를 제조하는 방법
US11447864B2 (en) 2019-04-19 2022-09-20 Asm Ip Holding B.V. Layer forming method and apparatus
KR20200125453A (ko) 2019-04-24 2020-11-04 에이에스엠 아이피 홀딩 비.브이. 기상 반응기 시스템 및 이를 사용하는 방법
KR20200130121A (ko) 2019-05-07 2020-11-18 에이에스엠 아이피 홀딩 비.브이. 딥 튜브가 있는 화학물질 공급원 용기
KR20200130652A (ko) 2019-05-10 2020-11-19 에이에스엠 아이피 홀딩 비.브이. 표면 상에 재료를 증착하는 방법 및 본 방법에 따라 형성된 구조
JP2020188254A (ja) 2019-05-16 2020-11-19 エーエスエム アイピー ホールディング ビー．ブイ． ウェハボートハンドリング装置、縦型バッチ炉および方法
JP2020188255A (ja) 2019-05-16 2020-11-19 エーエスエム アイピー ホールディング ビー．ブイ． ウェハボートハンドリング装置、縦型バッチ炉および方法
USD975665S1 (en) 2019-05-17 2023-01-17 Asm Ip Holding B.V. Susceptor shaft
USD947913S1 (en) 2019-05-17 2022-04-05 Asm Ip Holding B.V. Susceptor shaft
KR20200141002A (ko) 2019-06-06 2020-12-17 에이에스엠 아이피 홀딩 비.브이. 배기 가스 분석을 포함한 기상 반응기 시스템을 사용하는 방법
KR20200143254A (ko) 2019-06-11 2020-12-23 에이에스엠 아이피 홀딩 비.브이. 개질 가스를 사용하여 전자 구조를 형성하는 방법, 상기 방법을 수행하기 위한 시스템, 및 상기 방법을 사용하여 형성되는 구조
KR20210005515A (ko) 2019-07-03 2021-01-14 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치용 온도 제어 조립체 및 이를 사용하는 방법
JP7499079B2 (ja) 2019-07-09 2024-06-13 エーエスエム・アイピー・ホールディング・ベー・フェー 同軸導波管を用いたプラズマ装置、基板処理方法
CN112216646A (zh) 2019-07-10 2021-01-12 Asm Ip私人控股有限公司 基板支撑组件及包括其的基板处理装置
KR20210010307A (ko) 2019-07-16 2021-01-27 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
KR20210010816A (ko) 2019-07-17 2021-01-28 에이에스엠 아이피 홀딩 비.브이. 라디칼 보조 점화 플라즈마 시스템 및 방법
KR20210010820A (ko) 2019-07-17 2021-01-28 에이에스엠 아이피 홀딩 비.브이. 실리콘 게르마늄 구조를 형성하는 방법
US11643724B2 (en) 2019-07-18 2023-05-09 Asm Ip Holding B.V. Method of forming structures using a neutral beam
TW202113936A (zh) 2019-07-29 2021-04-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於利用n型摻雜物及/或替代摻雜物選擇性沉積以達成高摻雜物併入之方法
CN112309899A (zh) 2019-07-30 2021-02-02 Asm Ip私人控股有限公司 基板处理设备
CN112309900A (zh) 2019-07-30 2021-02-02 Asm Ip私人控股有限公司 基板处理设备
US11227782B2 (en) 2019-07-31 2022-01-18 Asm Ip Holding B.V. Vertical batch furnace assembly
US11587815B2 (en) 2019-07-31 2023-02-21 Asm Ip Holding B.V. Vertical batch furnace assembly
US11587814B2 (en) 2019-07-31 2023-02-21 Asm Ip Holding B.V. Vertical batch furnace assembly
CN112323048B (zh) 2019-08-05 2024-02-09 Asm Ip私人控股有限公司 用于化学源容器的液位传感器
CN110459472B (zh) * 2019-08-05 2022-12-09 中国电子科技集团公司第十三研究所 增强型GaN场效应晶体管及其制造方法
USD965524S1 (en) 2019-08-19 2022-10-04 Asm Ip Holding B.V. Susceptor support
USD965044S1 (en) 2019-08-19 2022-09-27 Asm Ip Holding B.V. Susceptor shaft
JP2021031769A (ja) 2019-08-21 2021-03-01 エーエスエム アイピー ホールディング ビー．ブイ． 成膜原料混合ガス生成装置及び成膜装置
KR20210024423A (ko) 2019-08-22 2021-03-05 에이에스엠 아이피 홀딩 비.브이. 홀을 구비한 구조체를 형성하기 위한 방법
USD979506S1 (en) 2019-08-22 2023-02-28 Asm Ip Holding B.V. Insulator
US11286558B2 (en) 2019-08-23 2022-03-29 Asm Ip Holding B.V. Methods for depositing a molybdenum nitride film on a surface of a substrate by a cyclical deposition process and related semiconductor device structures including a molybdenum nitride film
KR20210029090A (ko) 2019-09-04 2021-03-15 에이에스엠 아이피 홀딩 비.브이. 희생 캡핑 층을 이용한 선택적 증착 방법
KR20210029663A (ko) 2019-09-05 2021-03-16 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US11562901B2 (en) 2019-09-25 2023-01-24 Asm Ip Holding B.V. Substrate processing method
CN112593212B (zh) 2019-10-02 2023-12-22 Asm Ip私人控股有限公司 通过循环等离子体增强沉积工艺形成拓扑选择性氧化硅膜的方法
CN112635282A (zh) 2019-10-08 2021-04-09 Asm Ip私人控股有限公司 具有连接板的基板处理装置、基板处理方法
KR20210042810A (ko) 2019-10-08 2021-04-20 에이에스엠 아이피 홀딩 비.브이. 활성 종을 이용하기 위한 가스 분배 어셈블리를 포함한 반응기 시스템 및 이를 사용하는 방법
KR20210043460A (ko) 2019-10-10 2021-04-21 에이에스엠 아이피 홀딩 비.브이. 포토레지스트 하부층을 형성하기 위한 방법 및 이를 포함한 구조체
US12009241B2 (en) 2019-10-14 2024-06-11 Asm Ip Holding B.V. Vertical batch furnace assembly with detector to detect cassette
TWI834919B (zh) 2019-10-16 2024-03-11 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 氧化矽之拓撲選擇性膜形成之方法
US11637014B2 (en) 2019-10-17 2023-04-25 Asm Ip Holding B.V. Methods for selective deposition of doped semiconductor material
KR20210047808A (ko) 2019-10-21 2021-04-30 에이에스엠 아이피 홀딩 비.브이. 막을 선택적으로 에칭하기 위한 장치 및 방법
KR20210050453A (ko) 2019-10-25 2021-05-07 에이에스엠 아이피 홀딩 비.브이. 기판 표면 상의 갭 피처를 충진하는 방법 및 이와 관련된 반도체 소자 구조
US11646205B2 (en) 2019-10-29 2023-05-09 Asm Ip Holding B.V. Methods of selectively forming n-type doped material on a surface, systems for selectively forming n-type doped material, and structures formed using same
KR20210054983A (ko) 2019-11-05 2021-05-14 에이에스엠 아이피 홀딩 비.브이. 도핑된 반도체 층을 갖는 구조체 및 이를 형성하기 위한 방법 및 시스템
US11501968B2 (en) 2019-11-15 2022-11-15 Asm Ip Holding B.V. Method for providing a semiconductor device with silicon filled gaps
CN110690284A (zh) * 2019-11-19 2020-01-14 南方科技大学 一种氮化镓基场效应晶体管及其制备方法
KR20210062561A (ko) 2019-11-20 2021-05-31 에이에스엠 아이피 홀딩 비.브이. 기판의 표면 상에 탄소 함유 물질을 증착하는 방법, 상기 방법을 사용하여 형성된 구조물, 및 상기 구조물을 형성하기 위한 시스템
US11450529B2 (en) 2019-11-26 2022-09-20 Asm Ip Holding B.V. Methods for selectively forming a target film on a substrate comprising a first dielectric surface and a second metallic surface
CN112951697A (zh) 2019-11-26 2021-06-11 Asm Ip私人控股有限公司 基板处理设备
CN112885693A (zh) 2019-11-29 2021-06-01 Asm Ip私人控股有限公司 基板处理设备
CN112885692A (zh) 2019-11-29 2021-06-01 Asm Ip私人控股有限公司 基板处理设备
JP2021090042A (ja) 2019-12-02 2021-06-10 エーエスエム アイピー ホールディング ビー．ブイ． 基板処理装置、基板処理方法
KR20210070898A (ko) 2019-12-04 2021-06-15 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US11885013B2 (en) 2019-12-17 2024-01-30 Asm Ip Holding B.V. Method of forming vanadium nitride layer and structure including the vanadium nitride layer
KR20210080214A (ko) 2019-12-19 2021-06-30 에이에스엠 아이피 홀딩 비.브이. 기판 상의 갭 피처를 충진하는 방법 및 이와 관련된 반도체 소자 구조
TW202140135A (zh) 2020-01-06 2021-11-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 氣體供應總成以及閥板總成
US11993847B2 (en) 2020-01-08 2024-05-28 Asm Ip Holding B.V. Injector
TW202129068A (zh) 2020-01-20 2021-08-01 荷蘭商Ａｓｍ Ｉｐ控股公司 形成薄膜之方法及修飾薄膜表面之方法
TW202130846A (zh) 2020-02-03 2021-08-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成包括釩或銦層的結構之方法
TW202146882A (zh) 2020-02-04 2021-12-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 驗證一物品之方法、用於驗證一物品之設備、及用於驗證一反應室之系統
US11776846B2 (en) 2020-02-07 2023-10-03 Asm Ip Holding B.V. Methods for depositing gap filling fluids and related systems and devices
TW202146715A (zh) 2020-02-17 2021-12-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於生長磷摻雜矽層之方法及其系統
TW202203344A (zh) 2020-02-28 2022-01-16 荷蘭商Ａｓｍ Ｉｐ控股公司 專用於零件清潔的系統
KR20210116249A (ko) 2020-03-11 2021-09-27 에이에스엠 아이피 홀딩 비.브이. 록아웃 태그아웃 어셈블리 및 시스템 그리고 이의 사용 방법
KR20210116240A (ko) 2020-03-11 2021-09-27 에이에스엠 아이피 홀딩 비.브이. 조절성 접합부를 갖는 기판 핸들링 장치
CN113394086A (zh) 2020-03-12 2021-09-14 Asm Ip私人控股有限公司 用于制造具有目标拓扑轮廓的层结构的方法
KR20210124042A (ko) 2020-04-02 2021-10-14 에이에스엠 아이피 홀딩 비.브이. 박막 형성 방법
TW202146689A (zh) 2020-04-03 2021-12-16 荷蘭商Ａｓｍ Ｉｐ控股公司 阻障層形成方法及半導體裝置的製造方法
TW202145344A (zh) 2020-04-08 2021-12-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於選擇性蝕刻氧化矽膜之設備及方法
US11821078B2 (en) 2020-04-15 2023-11-21 Asm Ip Holding B.V. Method for forming precoat film and method for forming silicon-containing film
US11996289B2 (en) 2020-04-16 2024-05-28 Asm Ip Holding B.V. Methods of forming structures including silicon germanium and silicon layers, devices formed using the methods, and systems for performing the methods
TW202146831A (zh) 2020-04-24 2021-12-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 垂直批式熔爐總成、及用於冷卻垂直批式熔爐之方法
TW202140831A (zh) 2020-04-24 2021-11-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成含氮化釩層及包含該層的結構之方法
KR20210132600A (ko) 2020-04-24 2021-11-04 에이에스엠 아이피 홀딩 비.브이. 바나듐, 질소 및 추가 원소를 포함한 층을 증착하기 위한 방법 및 시스템
CN111477547A (zh) * 2020-04-26 2020-07-31 广东省半导体产业技术研究院 一种增强型功率器件及其制作方法
KR20210134226A (ko) 2020-04-29 2021-11-09 에이에스엠 아이피 홀딩 비.브이. 고체 소스 전구체 용기
KR20210134869A (ko) 2020-05-01 2021-11-11 에이에스엠 아이피 홀딩 비.브이. Foup 핸들러를 이용한 foup의 빠른 교환
KR20210141379A (ko) 2020-05-13 2021-11-23 에이에스엠 아이피 홀딩 비.브이. 반응기 시스템용 레이저 정렬 고정구
KR20210143653A (ko) 2020-05-19 2021-11-29 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
KR20210145078A (ko) 2020-05-21 2021-12-01 에이에스엠 아이피 홀딩 비.브이. 다수의 탄소 층을 포함한 구조체 및 이를 형성하고 사용하는 방법
KR20210145080A (ko) 2020-05-22 2021-12-01 에이에스엠 아이피 홀딩 비.브이. 과산화수소를 사용하여 박막을 증착하기 위한 장치
TW202201602A (zh) 2020-05-29 2022-01-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基板處理方法
CN115606006A (zh) * 2020-06-03 2023-01-13 苏州晶湛半导体有限公司（Cn） 半导体结构及其制作方法
US11749656B2 (en) 2020-06-16 2023-09-05 Transphorm Technology, Inc. Module configurations for integrated III-Nitride devices
TW202218133A (zh) 2020-06-24 2022-05-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成含矽層之方法
TW202217953A (zh) 2020-06-30 2022-05-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基板處理方法
CN111989780B (zh) * 2020-07-02 2022-08-23 英诺赛科（珠海）科技有限公司 半导体装置结构和其制造的方法
KR20220006455A (ko) 2020-07-08 2022-01-17 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법
KR20220010438A (ko) 2020-07-17 2022-01-25 에이에스엠 아이피 홀딩 비.브이. 포토리소그래피에 사용하기 위한 구조체 및 방법
TW202204662A (zh) 2020-07-20 2022-02-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於沉積鉬層之方法及系統
CN116325158A (zh) 2020-08-05 2023-06-23 创世舫科技有限公司 包含耗尽层的iii族氮化物器件
US11725280B2 (en) 2020-08-26 2023-08-15 Asm Ip Holding B.V. Method for forming metal silicon oxide and metal silicon oxynitride layers
USD990534S1 (en) 2020-09-11 2023-06-27 Asm Ip Holding B.V. Weighted lift pin
USD1012873S1 (en) 2020-09-24 2024-01-30 Asm Ip Holding B.V. Electrode for semiconductor processing apparatus
US12009224B2 (en) 2020-09-29 2024-06-11 Asm Ip Holding B.V. Apparatus and method for etching metal nitrides
TW202229613A (zh) 2020-10-14 2022-08-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 於階梯式結構上沉積材料的方法
TW202217037A (zh) 2020-10-22 2022-05-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 沉積釩金屬的方法、結構、裝置及沉積總成
TW202223136A (zh) 2020-10-28 2022-06-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於在基板上形成層之方法、及半導體處理系統
KR20220076343A (ko) 2020-11-30 2022-06-08 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치의 반응 챔버 내에 배열되도록 구성된 인젝터
US11946137B2 (en) 2020-12-16 2024-04-02 Asm Ip Holding B.V. Runout and wobble measurement fixtures
TW202231903A (zh) 2020-12-22 2022-08-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 過渡金屬沉積方法、過渡金屬層、用於沉積過渡金屬於基板上的沉積總成
USD980814S1 (en) 2021-05-11 2023-03-14 Asm Ip Holding B.V. Gas distributor for substrate processing apparatus
USD981973S1 (en) 2021-05-11 2023-03-28 Asm Ip Holding B.V. Reactor wall for substrate processing apparatus
USD1023959S1 (en) 2021-05-11 2024-04-23 Asm Ip Holding B.V. Electrode for substrate processing apparatus
USD980813S1 (en) 2021-05-11 2023-03-14 Asm Ip Holding B.V. Gas flow control plate for substrate processing apparatus
CN113838931A (zh) * 2021-08-23 2021-12-24 华灿光电（浙江）有限公司 高电子迁移率晶体管芯片及其制备方法
USD990441S1 (en) 2021-09-07 2023-06-27 Asm Ip Holding B.V. Gas flow control plate

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070164322A1 (en) * 2006-01-17 2007-07-19 Cree, Inc. Methods of fabricating transistors including dielectrically-supported gate electrodes and related devices
US20070164315A1 (en) * 2004-11-23 2007-07-19 Cree, Inc. Cap Layers Including Aluminum Nitride for Nitride-Based Transistors and Methods of Fabricating Same
US20080296618A1 (en) * 2007-06-01 2008-12-04 The Regents Of The University Of California P-GaN/AlGaN/AlN/GaN ENHANCEMENT-MODE FIELD EFFECT TRANSISTOR
US20100270591A1 (en) * 2009-04-27 2010-10-28 University Of Seoul Industry Cooperation Foundation High-electron mobility transistor

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4186032B2 (ja) * 2000-06-29 2008-11-26 日本電気株式会社 半導体装置
JP4663156B2 (ja) 2001-05-31 2011-03-30 富士通株式会社 化合物半導体装置
JP2004260114A (ja) * 2003-02-27 2004-09-16 Shin Etsu Handotai Co Ltd 化合物半導体素子
US7456443B2 (en) * 2004-11-23 2008-11-25 Cree, Inc. Transistors having buried n-type and p-type regions beneath the source region
JP2007220895A (ja) * 2006-02-16 2007-08-30 Matsushita Electric Ind Co Ltd 窒化物半導体装置およびその製造方法
JP5186096B2 (ja) * 2006-10-12 2013-04-17 パナソニック株式会社 窒化物半導体トランジスタ及びその製造方法
JP2009094337A (ja) * 2007-10-10 2009-04-30 Toyota Central R&D Labs Inc 半導体素子の製造方法
JP5032965B2 (ja) * 2007-12-10 2012-09-26 パナソニック株式会社 窒化物半導体トランジスタ及びその製造方法
CN102365745B (zh) * 2009-04-08 2015-04-08 宜普电源转换公司 反向扩散抑制结构
JP5595685B2 (ja) * 2009-07-28 2014-09-24 パナソニック株式会社 半導体装置
US8895993B2 (en) * 2011-01-31 2014-11-25 Taiwan Semiconductor Manufacturing Company, Ltd. Low gate-leakage structure and method for gallium nitride enhancement mode transistor

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070164315A1 (en) * 2004-11-23 2007-07-19 Cree, Inc. Cap Layers Including Aluminum Nitride for Nitride-Based Transistors and Methods of Fabricating Same
US20070164322A1 (en) * 2006-01-17 2007-07-19 Cree, Inc. Methods of fabricating transistors including dielectrically-supported gate electrodes and related devices
US20080296618A1 (en) * 2007-06-01 2008-12-04 The Regents Of The University Of California P-GaN/AlGaN/AlN/GaN ENHANCEMENT-MODE FIELD EFFECT TRANSISTOR
US20100270591A1 (en) * 2009-04-27 2010-10-28 University Of Seoul Industry Cooperation Foundation High-electron mobility transistor

Also Published As

Publication number Publication date
CN103077890A (zh) 2013-05-01
KR101394206B1 (ko) 2014-05-19
JP2013074209A (ja) 2013-04-22
JP5784440B2 (ja) 2015-09-24
CN103077890B (zh) 2016-02-17
KR20130034587A (ko) 2013-04-05
US20130075788A1 (en) 2013-03-28
US8962409B2 (en) 2015-02-24
TW201314898A (zh) 2013-04-01

Similar Documents

Publication Publication Date Title
TWI463656B (zh) 半導體裝置及製造方法
US9818840B2 (en) Semiconductor device and manufacturing method of semiconductor device
TWI466292B (zh) 半導體裝置
US9184241B2 (en) Semiconductor apparatus
TWI476914B (zh) 半導體裝置及半導體裝置之製造方法
TWI475696B (zh) 化合物半導體裝置及其製造方法
US8878248B2 (en) Semiconductor device and fabrication method
TWI518900B (zh) 半導體裝置及半導體裝置的製造方法
TW201330258A (zh) 半導體裝置及製造其之方法
US9853138B2 (en) III-N based high power transistor with InAlGaN barrier
TW201314899A (zh) 半導體裝置
US10964805B2 (en) Compound semiconductor device
US20180145148A1 (en) Compound semiconductor device
KR20140042662A (ko) 반도체 장치 및 반도체 장치의 제조 방법
JP6707837B2 (ja) 半導体結晶基板、半導体装置、半導体結晶基板の製造方法及び半導体装置の製造方法
US11201235B2 (en) Semiconductor device, method for producing semiconductor device, power supply device, and amplifier
JP7102796B2 (ja) 半導体装置及び半導体装置の製造方法
US20210234029A1 (en) Semiconductor device
JP2021027151A (ja) 半導体装置、半導体装置の製造方法及び増幅器

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees