CN110459472B - 增强型GaN场效应晶体管及其制造方法 - Google Patents

增强型GaN场效应晶体管及其制造方法 Download PDF

Info

Publication number
CN110459472B
CN110459472B CN201910718621.6A CN201910718621A CN110459472B CN 110459472 B CN110459472 B CN 110459472B CN 201910718621 A CN201910718621 A CN 201910718621A CN 110459472 B CN110459472 B CN 110459472B
Authority
CN
China
Prior art keywords
layer
cap layer
equal
type
cap
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910718621.6A
Other languages
English (en)
Other versions
CN110459472A (zh
Inventor
郭艳敏
房玉龙
尹甲运
李佳
王波
张志荣
芦伟立
高楠
王元刚
冯志红
卜爱民
许春良
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETC 13 Research Institute
Original Assignee
CETC 13 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 13 Research Institute filed Critical CETC 13 Research Institute
Priority to CN201910718621.6A priority Critical patent/CN110459472B/zh
Publication of CN110459472A publication Critical patent/CN110459472A/zh
Application granted granted Critical
Publication of CN110459472B publication Critical patent/CN110459472B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003Nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66446Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明适用于半导体器件技术领域,公开了一种增强型GaN场效应晶体管及其制造方法,增强型GaN场效应晶体管自下而上依次包括衬底、成核层、缓冲层、沟道层、势垒层、复合盖帽层以及源电极、漏电极和栅电极,源电极与栅电极之间以及漏电极与栅电极之间设有钝化层;其中,复合盖帽层包括多层盖帽层,且多层盖帽层中至少一层盖帽层是p型盖帽层;源电极和漏电极分列于沟道层上,栅电极位于p型盖帽层上。本发明无需对源栅间以及栅漏间的区域盖帽层刻蚀,一方面能够避免刻蚀损伤对势垒层的影响,提高器件性能;另一方面能够大大缩小刻蚀面积,降低工艺成本。

Description

增强型GaN场效应晶体管及其制造方法
技术领域
本发明属于半导体器件技术领域,尤其涉及一种增强型GaN场效应晶体管及其制造方法。
背景技术
GaN HEMT器件(包括增强型GaN HEMT器件)具备高频、大功率、耐高温和抗辐射等优良特性,非常适合于移动通讯、军用雷达、航空和航天等领域。
目前,通常采用p型盖帽层技术实现增强型GaN场效应晶体管,但是p型盖帽层技术的实现方法是将栅源间以及栅漏间的势垒层上的p型盖帽层刻蚀掉,这种方法容易造成势垒层的刻蚀损伤,且刻蚀面积较大,工艺成本较高。
发明内容
有鉴于此,本发明实施例提供了一种增强型GaN场效应晶体管及其制造方法,以解决现有技术容易造成势垒层的刻蚀损伤,且刻蚀面积较大,工艺成本较高的问题。
本发明实施例的第一方面提供了一种增强型GaN场效应晶体管,自下而上依次包括衬底、成核层、缓冲层、沟道层、势垒层、复合盖帽层以及源电极、漏电极和栅电极,源电极与栅电极之间以及漏电极与栅电极之间设有钝化层;
其中,复合盖帽层包括多层盖帽层,且多层盖帽层中至少一层盖帽层是p型盖帽层;
源电极和漏电极分列于沟道层上,栅电极位于p型盖帽层上。
本发明实施例的第二方面提供了一种增强型GaN场效应晶体管的制造方法,包括:
在衬底上生长成核层;
在成核层上生长缓冲层;
在缓冲层上生长沟道层;
在沟道层上生长势垒层;
在势垒层上生长复合盖帽层,复合盖帽层包括多层盖帽层,且多层盖帽层中至少一层盖帽层是p型盖帽层;
在制备源电极和漏电极处,进行刻蚀,并刻蚀至沟道层,形成源电极和漏电极;
在制备栅电极处,对复合盖帽层进行刻蚀,刻蚀至p型盖帽层处,形成栅电极;
在源电极与栅电极之间以及栅电极与漏电极之间沉积钝化层。
本发明实施例与现有技术相比存在的有益效果是:本发明实施例提供的增强型GaN场效应晶体管,自下而上依次包括衬底、成核层、缓冲层、沟道层、势垒层、复合盖帽层以及源电极、漏电极和栅电极,源电极与栅电极之间以及漏电极与栅电极之间设有钝化层;其中,复合盖帽层包括多层盖帽层,且多层盖帽层中至少一层盖帽层是p型盖帽层。本发明实施例提供的增强型GaN场效应晶体管,无需对源栅间以及栅漏间的区域盖帽层刻蚀,一方面能够避免刻蚀损伤对势垒层的影响,提高器件性能;另一方面能够大大缩小刻蚀面积,降低工艺成本。
附图说明
为了更清楚地说明本发明实施例中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动性的前提下,还可以根据这些附图获得其他的附图。
图1是本发明一实施例提供的增强型GaN场效应晶体管的结构示意图;
图2是本发明另一实施例提供的增强型GaN场效应晶体管的结构示意图;
图3是本发明一实施例提供的增强型GaN场效应晶体管的制造方法的实现流程示意图。
具体实施方式
以下描述中,为了说明而不是为了限定,提出了诸如特定***结构、技术之类的具体细节,以便透彻理解本申请实施例。然而,本领域的技术人员应当清楚,在没有这些具体细节的其它实施例中也可以实现本申请。在其它情况中,省略对众所周知的***、装置、电路以及方法的详细说明,以免不必要的细节妨碍本申请的描述。
为了说明本发明所述的技术方案,下面通过具体实施例来进行说明。
图1是本发明一实施例提供的增强型GaN场效应晶体管的结构示意图,为了便于说明,仅示出了与本发明实施例相关的部分。
如图1所示,增强型GaN场效应晶体管可以自下而上依次包括衬底10、成核层20、缓冲层30、沟道层40、势垒层50、复合盖帽层60以及源电极70、漏电极80和栅电极90,源电极70与栅电极90之间以及漏电极80与栅电极90之间设有钝化层100;
其中,复合盖帽层60包括多层盖帽层,且多层盖帽层中至少一层盖帽层是p型盖帽层;
源电极70和漏电极80分列于沟道层40上,栅电极90位于p型盖帽层上。
在本发明实施例中,衬底10的形成材料可以包括蓝宝石、Si、SiC、AlN、GaN、玻璃、PV、PC和金刚石等材料中的任意一种。
本发明实施例的增强型GaN场效应晶体管,利用复合盖帽层,栅下刻蚀后留下的p型盖帽层可以起到耗尽栅下沟道中电子的作用,实现增强型器件。相比于传统的单层p型盖帽层的增强型GaN场效应晶体管,由于复合盖帽层经过合理设计,对沟道中电子不产生耗尽作用,可以使栅源与栅漏间的复合盖帽层不需要刻蚀,一方面避免了刻蚀损伤对势垒层的影响,提高器件性能;另一方面大大缩小刻蚀面积,降低了工艺成本。
图2是本发明另一实施例提供的增强型GaN场效应晶体管的结构示意图。如图2所示,复合盖帽层60自下而上依次包括第一盖帽层61、p型盖帽层62和第二盖帽层63;
复合盖帽层60的厚度大于1nm,且小于或等于1500nm。
在本发明实施例中,复合盖帽层60可以包括接近势垒层50的第一盖帽层61、位于第一盖帽层61上的p型盖帽层62和位于p型盖帽层62上的第二盖帽层63。其中,复合盖帽层60的厚度范围为1nm~1500nm。
在本发明的一个实施例中,第一盖帽层61的形成材料包括受主掺杂的p型Ⅲ族氮化物材料,其中,受主掺杂的p型Ⅲ族氮化物材料中的杂质包括Li、Be、Cd、Hg、Zn、Mg、C和Si中一种或多种,受主掺杂的p型Ⅲ族氮化物材料中的Ⅲ族氮化物材料包括GaN、AlGaN、InN、InAlN、InGaN、BN、BAlN、BInN、BGaN、InAlGaN、BAlGaN、BInGaN和BInAlN中的一种或多种;
第一盖帽层61的厚度大于或等于1nm,且小于或等于500nm。
在本发明实施例中,第一盖帽层61可以为受主掺杂的p型Ⅲ族氮化物材料,其中,杂质包括Li、Be、Cd、Hg、Zn、Mg、C和Si中的一种或多种;Ⅲ族氮化物材料包括GaN、AlGaN、InN、InAlN、InGaN、BN、BAlN、BInN、BGaN、InAlGaN、BAlGaN、BInGaN和BInAlN等氮化物材料中一种或多种。第一盖帽层61的厚度范围为1nm~500nm。
在本发明的一个实施例中,第二盖帽层63的形成材料包括一层或多层施主掺杂的n型Ⅲ族氮化物材料,其中,施主掺杂的n型Ⅲ族氮化物材料中的施主杂质包括Si,施主掺杂的n型Ⅲ族氮化物材料中的Ⅲ族氮化物材料包括GaN、AlGaN、InN、InAlN、InGaN、BN、BAlN、BInN、BGaN、InAlGaN、BAlGaN、BInGaN和BInAlN中的一种或多种;
第二盖帽层63的极化强度大于第一盖帽层,第二盖帽层的厚度大于或等于1nm,且小于或等于1000nm。
在本发明实施例中,第二盖帽层63可以为一层或多层施主掺杂的n型Ⅲ族氮化物材料,其中施主杂质包括Si等常用Ⅲ族氮化物材料施主元素;Ⅲ族氮化物材料包括GaN、AlGaN、InN、InAlN、InGaN、BN、BAlN、BInN、BGaN、InAlGaN、BAlGaN、BInGaN和BInAlN等氮化物材料中的一种或多种。
第二层盖帽层63的厚度范围为1nm~1000nm;第二层盖帽层63的极化强度大于第一层盖帽层61。
在本发明的一个实施例中,势垒层50的形成材料包括AlxGa1-xN,其中,0<x≤1;
势垒层50的厚度大于或等于1nm,且小于或等于100nm。
在本发明实施例中,势垒层50可以是AlxGa1-xN材料。其中,x为Al的组分,1-x为Ga的组分,x满足关系:0<x≤1。势垒层50的厚度范围可以为1nm~100nm。
在本发明的一个实施例中,势垒层50的形成材料包括InyAlzGa1-y-zN,其中,0≤y≤1,0≤z≤1;
势垒层50的厚度大于或等于1nm,且小于或等于100nm。
在本发明实施例中,势垒层50可以是InyAlzGa1-y-zN材料。其中,y为In的组分,z为Al的组分,1-y-z为Ga的组分,y和z满足关系:0≤y≤1,0≤z≤1。可选地,0≤y+z≤1。
势垒层50的厚度范围可以为1nm~100nm。
在本发明的一个实施例中,沟道层40的形成材料包括GaN和AlGaN中的任意一种;
沟道层的厚度大于或等于1nm,且小于或等于1000nm。
在本发明实施例中,沟道层40可以为GaN或低Al组分AlGaN。沟道层40的厚度范围为1nm~1000nm。
在本发明的一个实施例中,缓冲层30的形成材料包括BN、AlN、GaN、InN、AlGaN、BGaN、InGaN、BAlN、InAlN、InAlGaN和BInN中的任意一种;
缓冲层的厚度大于或等于1nm,且小于或等于10000nm。
在本发明实施例中,缓冲层30可以为BN、AlN、GaN、InN、AlGaN、BGaN、InGaN、BAlN、InAlN、InAlGaN和BInN等材料中的任意一种。缓冲层30的厚度范围为1nm~10000nm。
在本发明的一个实施例中,成核层20的形成材料包括AlN、GaN、AlGaN、BGaN、BAlN、InGaN和InAlGaN中的任意一种;
成核层的厚度大于或等于1nm,且小于或等于500nm。
在本发明实施例中,成核层20可以为AlN、GaN、AlGaN、BGaN、BAlN、InGaN和InAlGaN等材料中的任意一种。成核层20的厚度范围为1nm~500nm。
图3是本发明一实施例提供的增强型GaN场效应晶体管的制造方法的实现流程示意图,为了便于说明,仅示出了与本发明实施例相关的部分。其中,该增强型GaN场效应晶体管可以是如上的增强型GaN场效应晶体管。
如图3所示,增强型GaN场效应晶体管的制造方法可以包括以下步骤:
S301:在衬底上生长成核层。
其中,成核层的厚度范围为1nm~500nm。
S302:在成核层上生长缓冲层。
其中,缓冲层的厚度范围为1nm~10000nm。
S303:在缓冲层上生长沟道层。
其中,沟道层的厚度范围为1nm~1000nm。
S304:在沟道层上生长势垒层。
其中,势垒层的厚度范围可以为1nm~100nm。
S305:在势垒层上生长复合盖帽层,复合盖帽层包括多层盖帽层,且多层盖帽层中至少一层盖帽层是p型盖帽层。
其中,复合盖帽层的厚度范围为1nm~1500nm。
S306:在制备源电极和漏电极处,进行刻蚀,并刻蚀至沟道层,形成源电极和漏电极。
具体地,在制备源电极和漏电极处,进行刻蚀,刻蚀至沟道层,然后沉积欧姆接触金属并进行高温合金形成源电极和漏电极。
S307:在制备栅电极处,对复合盖帽层进行刻蚀,刻蚀至p型盖帽层处,形成栅电极。
具体地,在制备栅电极位置处,将复合盖帽层进行凹槽刻蚀,刻蚀至p型盖帽层处,在凹槽处沉积肖特基接触金属并进行高温合金形成栅电极。
S308:在源电极与栅电极之间以及栅电极与漏电极之间沉积钝化层。
可选地,各层生长采用氮化物外延生长法;氮化物外延生长法选用金属有机物化学气相沉积外延沉积、分子束外延沉积、脉冲激光沉积、磁控溅射沉积、电子束蒸发沉积和化学气相沉积中的氮化物外延生长方法中的任意一种。
在一个具体的应用场景中,采用MOCVD(Metal-Organic Chemical VaporDeposition,金属有机物化学气象淀积)工艺在蓝宝石衬底上,在800℃下生长20nm厚的GaN成核层;然后在1200℃下,生长2μm厚的GaN缓冲层,再生长200nm厚的GaN沟道层;接着生长25nm厚的Al组分为22%的AlGaN势垒层;再生长100nm厚的复合盖帽层,其中包括首先生长50nm厚的p型GaN盖帽层,空穴浓度为1E18cm-3,然后再生长50nm厚的n型GaN盖帽层,电子浓度为1E18cm-3。接着器件隔离使用台面隔离技术;在源电极和漏电极下方用电子束刻蚀至沟道层,源漏欧姆接触使用电子束蒸发的Ti/Al/Ni/Au,然后在850℃退火30s。将栅下复合盖帽层刻蚀至p型盖帽层与n型盖帽层界面,采用电子束蒸发的Ni/Au作为栅金属。最后沉积SiNx作为钝化层。器件源漏间距4μm,栅长1μm,栅宽40μm。
应理解,上述实施例中各步骤的序号的大小并不意味着执行顺序的先后,各过程的执行顺序应以其功能和内在逻辑确定,而不应对本发明实施例的实施过程构成任何限定。
以上所述实施例仅用以说明本申请的技术方案,而非对其限制;尽管参照前述实施例对本申请进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本申请各实施例技术方案的精神和范围,均应包含在本申请的保护范围之内。

Claims (10)

1.一种增强型GaN场效应晶体管,其特征在于,自下而上依次包括衬底、成核层、缓冲层、沟道层、势垒层、复合盖帽层以及源电极、漏电极和栅电极,所述源电极与所述栅电极之间以及所述漏电极与所述栅电极之间设有钝化层;
其中,所述复合盖帽层包括多层盖帽层,且所述多层盖帽层中至少一层盖帽层是p型盖帽层;所述复合盖帽层自下而上依次包括第一盖帽层、p型盖帽层和第二盖帽层;所述第一盖帽层的形成材料包括受主掺杂的p型Ⅲ族氮化物材料,所述第二盖帽层的形成材料包括一层或多层施主掺杂的n型Ⅲ族氮化物材料;所述第二盖帽层的极化强度大于所述第一盖帽层;
所述源电极和所述漏电极分列于所述沟道层上,所述栅电极位于所述p型盖帽层上且所述栅电极与所述p型盖帽层接触。
2.根据权利要求1所述的增强型GaN场效应晶体管,其特征在于,所述复合盖帽层的厚度大于1nm,且小于或等于1500nm。
3.根据权利要求2所述的增强型GaN场效应晶体管,其特征在于,所述受主掺杂的p型Ⅲ族氮化物材料中的杂质包括Li、Be、Cd、Hg、Zn、Mg和C中一种或多种,所述受主掺杂的p型Ⅲ族氮化物材料中的Ⅲ族氮化物材料包括GaN、AlGaN、InN、InAlN、InGaN、BN、BAlN、BInN、BGaN、InAlGaN、BAlGaN、BInGaN和BInAlN中的一种或多种;
所述第一盖帽层的厚度大于或等于1nm,且小于或等于500nm。
4.根据权利要求2所述的增强型GaN场效应晶体管,其特征在于,所述施主掺杂的n型Ⅲ族氮化物材料中的施主杂质包括Si,所述施主掺杂的n型Ⅲ族氮化物材料中的Ⅲ族氮化物材料包括GaN、AlGaN、InN、InAlN、InGaN、BN、BAlN、BInN、BGaN、InAlGaN、BAlGaN、BInGaN和BInAlN中的一种或多种;
所述第二盖帽层的厚度大于或等于1nm,且小于或等于1000nm。
5.根据权利要求1所述的增强型GaN场效应晶体管,其特征在于,所述势垒层的形成材料包括AlxGa1-xN,其中,0<x≤1;
所述势垒层的厚度大于或等于1nm,且小于或等于100nm。
6.根据权利要求1所述的增强型GaN场效应晶体管,其特征在于,所述势垒层的形成材料包括InyAlzGa1-y-zN,其中,0≤y≤1,0<z≤1;
所述势垒层的厚度大于或等于1nm,且小于或等于100nm。
7.根据权利要求1所述的增强型GaN场效应晶体管,其特征在于,所述沟道层的形成材料包括GaN和AlGaN中的任意一种;
所述沟道层的厚度大于或等于1nm,且小于或等于1000nm。
8.根据权利要求1所述的增强型GaN场效应晶体管,其特征在于,所述缓冲层的形成材料包括BN、AlN、GaN、InN、AlGaN、BGaN、InGaN、BAlN、InAlN、InAlGaN和BInN中的任意一种;
所述缓冲层的厚度大于或等于1nm,且小于或等于10000nm。
9.根据权利要求1至8任一项所述的增强型GaN场效应晶体管,其特征在于,所述成核层的形成材料包括AlN、GaN、AlGaN、BGaN、BAlN、InGaN和InAlGaN中的任意一种;
所述成核层的厚度大于或等于1nm,且小于或等于500nm。
10.一种增强型GaN场效应晶体管的制造方法,其特征在于,包括:
在衬底上生长成核层;
在所述成核层上生长缓冲层;
在所述缓冲层上生长沟道层;
在所述沟道层上生长势垒层;
在所述势垒层上生长复合盖帽层,所述复合盖帽层包括多层盖帽层,且所述多层盖帽层中至少一层盖帽层是p型盖帽层;所述复合盖帽层自下而上依次包括第一盖帽层、p型盖帽层和第二盖帽层;所述第一盖帽层的形成材料包括受主掺杂的p型Ⅲ族氮化物材料,所述第二盖帽层的形成材料包括一层或多层施主掺杂的n型Ⅲ族氮化物材料;所述第二盖帽层的极化强度大于所述第一盖帽层;
在制备源电极和漏电极处,进行刻蚀,并刻蚀至所述沟道层,形成源电极和漏电极;
在制备栅电极处,对所述复合盖帽层进行刻蚀,刻蚀至所述p型盖帽层处,形成栅电极;所述栅电极与所述p型盖帽层接触;
在所述源电极与所述栅电极之间以及所述栅电极与所述漏电极之间沉积钝化层。
CN201910718621.6A 2019-08-05 2019-08-05 增强型GaN场效应晶体管及其制造方法 Active CN110459472B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910718621.6A CN110459472B (zh) 2019-08-05 2019-08-05 增强型GaN场效应晶体管及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910718621.6A CN110459472B (zh) 2019-08-05 2019-08-05 增强型GaN场效应晶体管及其制造方法

Publications (2)

Publication Number Publication Date
CN110459472A CN110459472A (zh) 2019-11-15
CN110459472B true CN110459472B (zh) 2022-12-09

Family

ID=68484884

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910718621.6A Active CN110459472B (zh) 2019-08-05 2019-08-05 增强型GaN场效应晶体管及其制造方法

Country Status (1)

Country Link
CN (1) CN110459472B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112216742B (zh) * 2020-08-28 2023-03-14 华灿光电(浙江)有限公司 氮化镓基高电子迁移率晶体管外延片及其制备方法
CN113725297A (zh) * 2021-08-24 2021-11-30 厦门大学 一种具有盖帽层的常开型氧化镓基hfet器件及其制备方法

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011198974A (ja) * 2010-03-19 2011-10-06 Nec Corp 半導体構造及びその製造方法
CN102376760A (zh) * 2010-08-25 2012-03-14 财团法人交大思源基金会 增强式高电子移动率晶体管及其制造方法
CN102388441A (zh) * 2009-04-08 2012-03-21 宜普电源转换公司 增强型GaN高电子迁移率晶体管器件及其制备方法
CN102623490A (zh) * 2011-01-31 2012-08-01 台湾积体电路制造股份有限公司 用于氮化镓增强型晶体管的低栅极-泄漏结构和方法
CN103077890A (zh) * 2011-09-28 2013-05-01 富士通株式会社 半导体器件和制造方法
CN105895526A (zh) * 2016-04-26 2016-08-24 中国科学院微电子研究所 一种GaN基功率电子器件及其制备方法
WO2017036025A1 (zh) * 2015-09-01 2017-03-09 中国科学院苏州纳米技术与纳米仿生研究所 Iii族氮化物增强型hemt及其制备方法
CN107887435A (zh) * 2017-11-28 2018-04-06 中国科学院半导体研究所 增强型GaN HEMT的制备方法
CN108376707A (zh) * 2018-01-11 2018-08-07 北京华碳科技有限责任公司 一种GaN基增强型HEMT器件及其制备方法
CN108962752A (zh) * 2018-09-04 2018-12-07 苏州能屋电子科技有限公司 p型栅增强型HEMT器件及其制作方法
CN109786441A (zh) * 2019-01-29 2019-05-21 南方科技大学 一种高电子迁移率晶体管及其制作方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5487615B2 (ja) * 2008-12-24 2014-05-07 サンケン電気株式会社 電界効果半導体装置及びその製造方法
JP5985337B2 (ja) * 2012-09-28 2016-09-06 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US9318593B2 (en) * 2014-07-21 2016-04-19 Transphorm Inc. Forming enhancement mode III-nitride devices

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102388441A (zh) * 2009-04-08 2012-03-21 宜普电源转换公司 增强型GaN高电子迁移率晶体管器件及其制备方法
JP2011198974A (ja) * 2010-03-19 2011-10-06 Nec Corp 半導体構造及びその製造方法
CN102376760A (zh) * 2010-08-25 2012-03-14 财团法人交大思源基金会 增强式高电子移动率晶体管及其制造方法
CN102623490A (zh) * 2011-01-31 2012-08-01 台湾积体电路制造股份有限公司 用于氮化镓增强型晶体管的低栅极-泄漏结构和方法
CN103077890A (zh) * 2011-09-28 2013-05-01 富士通株式会社 半导体器件和制造方法
WO2017036025A1 (zh) * 2015-09-01 2017-03-09 中国科学院苏州纳米技术与纳米仿生研究所 Iii族氮化物增强型hemt及其制备方法
CN105895526A (zh) * 2016-04-26 2016-08-24 中国科学院微电子研究所 一种GaN基功率电子器件及其制备方法
CN107887435A (zh) * 2017-11-28 2018-04-06 中国科学院半导体研究所 增强型GaN HEMT的制备方法
CN108376707A (zh) * 2018-01-11 2018-08-07 北京华碳科技有限责任公司 一种GaN基增强型HEMT器件及其制备方法
CN108962752A (zh) * 2018-09-04 2018-12-07 苏州能屋电子科技有限公司 p型栅增强型HEMT器件及其制作方法
CN109786441A (zh) * 2019-01-29 2019-05-21 南方科技大学 一种高电子迁移率晶体管及其制作方法

Also Published As

Publication number Publication date
CN110459472A (zh) 2019-11-15

Similar Documents

Publication Publication Date Title
US7544963B2 (en) Binary group III-nitride based high electron mobility transistors
US7550784B2 (en) Nitride-based transistors and methods of fabrication thereof using non-etched contact recesses
US7709859B2 (en) Cap layers including aluminum nitride for nitride-based transistors
TWI464876B (zh) 用於以氮為主之電晶體的帽蓋層和或鈍化層,電晶體結構與其製造方法
US7906799B2 (en) Nitride-based transistors with a protective layer and a low-damage recess
US20100068855A1 (en) Group III nitride semiconductor devices with silicon nitride layers and methods of manufacturing such devices
US8653563B2 (en) Semiconductor device
CN108417627B (zh) 一种用于制备GaN基高频微波器件的方法
JP4945979B2 (ja) 窒化物半導体電界効果トランジスタ
CN110459472B (zh) 增强型GaN场效应晶体管及其制造方法
CN108447788B (zh) 增强型高电子迁移率晶体管的制备方法
KR102111459B1 (ko) 질화물 반도체 소자 및 그 제조 방법
CN115910782B (zh) 常关型高电子迁移率晶体管的制造方法
CN213212169U (zh) 一种半导体器件的外延结构及半导体器件
CN113745333A (zh) 一种含δ掺杂势垒层的常关型氧化镓基MIS-HEMT器件及其制备方法
KR20140139890A (ko) 질화물 반도체 소자 및 그 제조 방법
KR102111458B1 (ko) 질화물 반도체 소자 및 그 제조 방법
TWI798728B (zh) 半導體結構及其製造方法
US11251264B2 (en) Semiconductor device and manufacturing method of the same
US20230133164A1 (en) Enhancement-type semiconductor structure and manufacturing method thereof
KR20180106026A (ko) 게이트 누설 전류가 감소된 고 전자 이동도 트랜지스터
CN117038723A (zh) 一种半导体器件及其制备方法
CN116314282A (zh) 一种增强型氮化镓基电子器件及其制备方法
CN112242391A (zh) 改良的hemt器件及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB03 Change of inventor or designer information

Inventor after: Guo Yanmin

Inventor after: Feng Zhihong

Inventor after: Bu Aimin

Inventor after: Xu Chunliang

Inventor after: Fang Yulong

Inventor after: Yin Jiayun

Inventor after: Li Jia

Inventor after: Wang Bo

Inventor after: Zhang Zhirong

Inventor after: Lu Weili

Inventor after: Gao Nan

Inventor after: Wang Yuangang

Inventor before: Guo Yanmin

Inventor before: Feng Zhihong

Inventor before: Fang Yulong

Inventor before: Yin Jiayun

Inventor before: Li Jia

Inventor before: Wang Bo

Inventor before: Zhang Zhirong

Inventor before: Lu Weili

Inventor before: Gao Nan

Inventor before: Wang Yuangang

CB03 Change of inventor or designer information
GR01 Patent grant
GR01 Patent grant