TWI455142B - 快閃記憶體之資料讀取的方法以及資料儲存裝置 - Google Patents

Description

快閃記憶體之資料讀取的方法以及資料儲存裝置

本發明係有關於資料儲存裝置，特別是有關於快閃記憶體。

快閃記憶體(flash memory)係一種非揮發記憶體，亦即，當快閃記憶體不接受供電時，快閃記憶體中儲存的資料亦不會因失去電力而消失，因此快閃記憶體廣泛地被運用在電力有限的可攜式裝置供儲存資料。快閃記憶體包含多個記憶單元(memory cell)，每一記憶單元可儲存2^N 種電位。例如，每一記憶單元可儲存2種電位的快閃記憶體稱之為單層單元(single level cell,SLC)快閃記憶體，每一記憶單元可儲存4種電位的快閃記憶體稱之為多層單元(multi level cell,MLC)快閃記憶體，而每一記憶單元可儲存8種電位的快閃記憶體稱之為三層單元(triple level cell,TLC)快閃記憶體。

當主機欲由快閃記憶體讀取資料時，快閃記憶體會依據一組讀取電壓以判定所欲讀取的記憶單元的電壓落在讀取電壓的哪一範圍，從而認定所欲讀取的記憶單元所儲存之資料值為何。舉例來說，當快閃記憶體為單層單元快閃記憶體時，對應的讀取電壓僅有一個分界值，當記憶單元的電壓高於該分界值時記憶單元之資料儲存值會被判定為位元0，而當記憶單元的電壓低於該分界值時記憶單元之資料儲存值會被判定為位元1。另外，當快閃記憶體為多層單元快閃記憶體時，對應的讀取電壓有三個分界值，以依據記憶單元的電壓與三個分界值的相對大小辨別記憶單元之資料儲存值為位元11、01、00、或10。同樣的，當快閃記憶體為三層單元快閃記憶體時，對應的讀取電壓有七個分界值，以依據記憶單元的電壓與七個分界值的相對大小辨別記憶單元之資料儲存值為位元111、011、001、101、100、000、010、或110。第1圖為三層單元快閃記憶體的一組讀取電壓的示意圖。讀取電壓可因三層單元快閃記憶體之記憶單元所儲存的位元數目而不同。

因此，讀取電壓決定了快閃記憶體之記憶單元的讀出資料值。亦即，一記憶單元所儲存的電壓經過不同的讀取電壓的判定可產生不同的資料讀出值。因此，當快閃記憶體收到主機讀取資料的命令而對儲存資料進行讀取，但讀出資料卻發生錯誤時，可嘗試運用不同的讀取電壓重新對儲存資料進行讀取。然而，如何自依據多個不同的讀取電壓所產生的多個不同的讀出資料值中選擇正確的讀出資料值是一個問題。因此，本發明提出一種快閃記憶體之資料讀取的方法，以便於讀出資料卻發生錯誤時，仍可藉修改讀取電壓而產生正確的讀出資料值。

有鑑於此，本發明之目的在於提供一種快閃記憶體之資料讀取的方法，以解決習知技術存在之問題。於一實施例中，該快閃記憶體包含多個頁(page)，每一該等頁皆被寫入一筆該預定資訊。首先，以一原始讀取電壓自該快閃記憶體讀取一位址，以得到一原始資料以及一原始錯誤修正碼。接著，以一第一錯誤修正程序(error correction process)依據該原始錯誤修正碼修正該原始資料之錯誤位元。當該第一錯誤修正程序無法修正該原始資料之錯誤位元時，以該原始讀取電壓自該快閃記憶體讀取對應於該原始資料之該預定資訊，以得到一校正資訊(calibration information)。接著，依據該校正資訊與該預定資訊之差別修改該原始資料以產生一修改資料。接著，依據該校正資訊與該預定資訊之差別修改該原始錯誤修正碼以產生一修改錯誤修正碼。接著，以一第二錯誤修正程序依據該修改錯誤修正碼修正該修改資料之錯誤位元。最後，當該第二錯誤修正程序成功地修正該原始資料之錯誤位元而得到一第二輸出資料時，將該第二輸出資料作為讀出資料而傳送至一主機。

本發明更提供一種資料儲存裝置。於一實施例中，該資料儲存裝置耦接至一主機，包括一快閃記憶體以及一控制器。該快閃記憶體包括多個頁以供儲存資料，其中每一該等頁皆被寫入一預定資訊。該控制器命令該快閃記憶體以一原始讀取電壓讀取一位址以得到一原始資料以及一原始錯誤修正碼，以一第一錯誤修正程序(error correction process)依據該原始錯誤修正碼修正該原始資料之錯誤位元，以及當該第一錯誤修正程序無法修正該原始資料之錯誤位元時，命令該快閃記憶體以該原始讀取電壓讀取對應於該原始資料之該預定資訊以得到一校正資訊(calibration information)，依據該校正資訊與該預定資訊之差別修改該原始資料以產生一修改資料，依據該校正資訊與該預定資訊之差別修改該原始錯誤修正碼以產生一修改錯誤修正碼，以一第二錯誤修正程序依據該修改錯誤修正碼修正該修改資料之錯誤位元，以及當該第二錯誤修正程序成功地修正該原始資料之錯誤位元而得到一第二輸出資料時將該第二輸出資料作為讀出資料而傳送至該主機。

為了讓本發明之上述和其他目的、特徵、和優點能更明顯易懂，下文特舉數較佳實施例，並配合所附圖示，作詳細說明如下：

第2圖為依據本發明之快閃記憶體用以儲存資料之一區塊(block)200的示意圖。資料區塊200包括多個頁(page)201~20K以供儲存資料，每一頁可儲存多個資料區段(sector)。於一實施例中，每一資料區段之大小為512位元組，而資料區塊200的一頁可儲存4個資料區段。一般而言，為了減少資料儲存時產生的錯誤，於一資料區段儲存至快閃記憶體之前，快閃記憶體的控制器會事先依據資料區段編碼一錯誤修正碼(Error correction code,ECC)，並在儲存資料區段時一併將對應的錯誤修正碼儲存至快閃記憶體。舉例來說，頁201儲存了4個資料區段201a、201b、201c、以及201d，每一資料區段201a、201b、201c、以及201d皆包含一對應的錯誤修正碼。另外，為了自依據多組讀取電壓自快閃記憶體所讀取多個的讀出資料中找出正確的讀出資料，控制器會於儲存資料時一併將一預定資訊寫入快閃記憶體中。於一實施例中，資料區塊200的每一頁儲存一預定資訊。例如，頁201儲存一預定資訊201e。於一實施例中，該預定資訊僅有一位元組。例如，該預定資訊之值可為0x55(位元01010101)。

第3圖為依據本發明之資料儲存裝置302的區塊圖。資料儲存裝置302耦接至一主機304。於一實施例中，資料儲存裝置302包括一控制器312以及一快閃記憶體314。控制器312依據主機304之指示存取快閃記憶體314之資料。當主機304向資料儲存裝置302發送寫入命令時，控制器312依據寫入命令將資料寫入快閃記憶體314。特別是，控制器312會於寫入資料時將一預定資訊一併寫入快閃記憶體314，如第2圖所示。當主機304向資料儲存裝置302發送讀取命令時，控制器312依據讀取命令將資料由快閃記憶體314讀出。然而，即使讀出的資料發生讀取錯誤，控制器312依然可命令快閃記憶體314以不同的讀取電壓產生多個讀取資料值，並依據事先儲存於快閃記憶體314中的預定資訊決定正確的讀取資料值，以避免讀取錯誤的發生。

第4圖為依據本發明之快閃記憶體之資料讀取的方法400的流程圖。控制器312依據方法400以對快閃記憶體314進行資料讀取。於一實施例中，控制器312包括錯誤修正模組322、資料修改模組324、以及緩衝器326。首先，控制器312命令快閃記憶體314以一原始電壓讀取一位址(步驟402)。當快閃記憶體314依據控制器312的命令進行資料讀取而讀出一原始資料及對應的錯誤修正碼後，錯誤修正模組322會以一錯誤修正程序(error correction process)依據該錯誤修正碼修正該原始資料的錯誤位元(步驟404)。此時，若該原始資料的錯誤位元被成功地修正而產生一輸出資料(步驟406)，則控制器312將錯誤修正模組322產生的輸出資料儲存至緩衝器326，再由緩衝器326將輸出資料輸送至主機304(步驟420)。

若該原始資料的錯誤位元無法被成功地修正(步驟406)，則錯誤修正模組322無法產生一正確的輸出資料，以供傳送至主機304。此時，控制器312要求快閃記憶體314以該原始讀取電壓讀取對應於該原始資料之一預定資訊，以得到一校正資訊(步驟408)。於一實施例中，該預定資訊與該原始資料儲存於快閃記憶體314的同一區塊的同一頁，如第2圖所示。控制器312便可依據所讀出的校正資訊與原本的預定資訊之差別以找出錯誤位元發生的型態。舉例來說，假設原本的預定資訊為位元組0x55(位元串01010101)，而快閃記憶體314依據該原始讀取電壓所讀出的校正資訊為位元組0x54(位元串01010100)。由此，控制器312可得知預定資訊0x55中的部份位元1經由原始讀取電壓被判斷為校正資訊0x54中的位元0，因此控制器312可自校正資訊中決定一錯誤位元值0。亦即，校正資訊中部份的位元0為錯誤位元。

接著，控制器312要求快閃記憶體314以一修改讀取電壓讀取該位址(步驟410)，其中該修改讀取電壓與該原始讀取電壓不相同。於一實施例中，控制器312依據預定資訊與校正資訊調整原始讀取電壓以得到該修改讀取電壓。於一實施例中，快閃記憶體314包括一讀取電壓設定電路330，可依據控制器312的指示更改讀取電壓的設定值。接著，快閃記憶體314依據該修改讀取電壓進行資料讀取，以得到一重讀資料以及一重讀錯誤修正碼(步驟410)。當然，由於讀取電壓不相同，重讀資料與原始資料的部份位元會不同，而重讀錯誤修正碼與原始錯誤修正碼的部份位元亦會不同。此時，資料修改模組324便可根據由校正資訊與預定資訊之差異所決定的錯誤位元值，修改重讀資料與原始資料的部份差異位元，以得到具有較高正確率的一修改資料(步驟412)。同樣的，資料修改模組324亦可根據由校正資訊與預定資訊之差異所決定的錯誤位元值，修改重讀錯誤修正碼與原始錯誤修正碼的部份差異位元，以得到具有較高正確率的一修改錯誤修正碼(步驟414)。步驟412及414的詳細流程將以第5圖進行說明。

第5圖為依據本發明修改原始資料及原始錯誤修正碼之方法500的流程圖。資料修改模組324依據方法500產生修改資料以及修改錯誤修正碼。首先，資料修改模組324辨別原始資料與重讀資料不相同的多個第一差異位元(步驟502)。假設原始資料為位元串0000011111，而重讀資料為0000111110。因此，原始資料與重讀資料有兩個差異位元，分別為原始資料中次序5的位元0及次序10的位元1。接著，資料修改模組324辨別原始錯誤修正碼與重讀錯誤修正碼不相同的多個第二差異位元(步驟504)。假設原始錯誤修正碼為位元串01010，而重讀錯誤修正碼為01011。因此，原始錯誤修正碼與重讀錯誤修正碼之差異位元為原始錯誤修正碼中次序5的位元1。

接著，資料修改模組324比較校正資訊與預定資訊之差異以自位元0與位元1中選取一錯誤位元值(步驟506)。一如之前所舉之例，假設預定資訊為位元組0x55(位元串01010101)，而校正資訊為位元組0x54(位元串01010100)，因此資料修改模組324可自校正資訊中決定一錯誤位元值0。接著，資料修改模組324自原始資料之多個第一差異位元中辨別出具有該錯誤位元值之多個第三差異位元(步驟508)，並反轉原始資料之該等第三差異位元之值以得到該修改資料(步驟510)。例如，由於原始資料的位元串0000011111的兩個差異位元中僅有次序5的位元0與錯誤位元值0相等，因此資料修改模組324反轉原始資料中次序5的位元0為位元1，而得到修改資料之位元串0000111111。

接著，資料修改模組324自原始錯誤修正碼之多個第二差異位元中辨別出具有該錯誤位元值之多個第四差異位元(步驟512)，並反轉原始錯誤修正碼之該等第四差異位元之值以得到該修改錯誤修正碼(步驟514)。例如，由於原始錯誤修正碼的位元串01010中僅有次序5的差異位元0與錯誤位元值0相等，因此資料修改模組324反轉原始錯誤修正碼中次序5的位元0為位元1，而得到修改錯誤修正碼之位元串01011。

最後，當資料修改模組324產生修改資料及修改錯誤修正碼後，資料修改模組324將修改資料及修改錯誤修正碼送至錯誤修正模組322。接著，錯誤修正模組322以錯誤修正程序依據該修改錯誤修正碼修正該修改資料之錯誤位元(步驟416)。此時，若錯誤修正模組322可成功地修正該修改資料之錯誤位元而產生一輸出資料(步驟418)，則錯誤修正模組322將輸出資料傳送至緩衝器326。接著，緩衝器326將正確的輸出資料傳送至主機304，以完成讀取動作之執行。反之，若錯誤修正模組322無法成功地修正該修改資料之錯誤位元，則控制器312可再度藉讀取電壓設定電路330重新設定一新修改讀取電壓，然後重新執行步驟410~418。萬一錯誤修正模組322仍然無法成功地修正該修改資料之錯誤位元，則控制器312回報主機304讀取資料失敗(步驟422)。

雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何熟習此項技術者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

(第2圖)

200．．．資料區塊

201a~201d、202a~202d、20ka~20kd．．．資料區段

201e、202e、20ke．．．預定資訊

(第3圖)

302．．．資料儲存裝置

304．．．主機

312．．．控制器

314．．．快閃記憶體

322．．．錯誤修正模組

324．．．資料修改模組

326．．．緩衝器

以及

330．．．讀取電壓設定電路

第1圖為三層單元快閃記憶體的一組讀取電壓的示意圖；

第2圖為依據本發明之快閃記憶體用以儲存資料之一區塊的示意圖；

第3圖為依據本發明之資料儲存裝置的區塊圖；

第4圖為依據本發明之快閃記憶體之資料讀取的方法的流程圖；以及

第5圖為依據本發明修改原始資料及原始錯誤修正碼之方法的流程圖。

302．．．資料儲存裝置

304．．．主機

312．．．控制器

314．．．快閃記憶體

322．．．錯誤修正模組

324．．．資料修改模組

326．．．緩衝器

以及

330．．．讀取電壓設定電路

Claims (16)

1. 一種快閃記憶體之資料讀取的方法，其中該快閃記憶體包含多個頁(page)，每一該等頁皆被寫入一筆預定資訊，而該方法包括下列步驟：以一原始讀取電壓自該快閃記憶體讀取一位址，以得到一原始資料以及一原始錯誤修正碼；以一第一錯誤修正程序(error correction process)依據該原始錯誤修正碼修正該原始資料之錯誤位元；當該第一錯誤修正程序無法修正該原始資料之錯誤位元時，以該原始讀取電壓自該快閃記憶體讀取對應於該原始資料之該預定資訊，以得到一校正資訊(calibration information)；依據該校正資訊與該預定資訊之差別修改該原始資料以產生一修改資料；依據該校正資訊與該預定資訊之差別修改該原始錯誤修正碼以產生一修改錯誤修正碼；以一第二錯誤修正程序依據該修改錯誤修正碼修正該修改資料之錯誤位元；以及當該第二錯誤修正程序成功地修正該修改資料之錯誤位元而得到一第二輸出資料時，將該第二輸出資料作為讀出資料而傳送至一主機。
2. 如申請專利範圍第1項所述之快閃記憶體之資料讀取的方法，其中對應於該原始資料之該預定資訊與該原始資料儲存於該快閃記憶體的同一頁。
3. 如申請專利範圍第1項所述之快閃記憶體之資料讀 取的方法，其中該方法更包括：當該第一錯誤修正程序無法修正該原始資料之錯誤位元時，以一修改讀取電壓自該快閃記憶體讀取該位址，以得到一重讀資料以及一重讀錯誤修正碼；其中該修改讀取電壓不同於該原始讀取電壓，且該修改資料係依據該原始資料與該重讀資料之差異產生，而該修改錯誤修正碼係依據該原始錯誤修正碼與該重讀錯誤修正碼之差異產生。
4. 如申請專利範圍第3項所述之快閃記憶體之資料讀取的方法，其中該修改資料之產生步驟包括：辨別該原始資料與該重讀資料不相同的多個第一差異位元；比較該校正資訊與該預定資訊之差異以自位元0與位元1中選取一錯誤位元值；自該原始資料之該等第一差異位元中選取出具有該錯誤位元值之多個第三差異位元；以及反轉(flip)該原始資料之該等第三差異位元之值，以得到該修改資料。
5. 如申請專利範圍第4項所述之快閃記憶體之資料讀取的方法，其中該錯誤位元值之選取步驟包括：當該校正資訊的多個位元0對應於該預定資訊中的多個位元1，決定該錯誤位元值為位元0；以及當該校正資訊的多個位元1對應於該預定資訊中的多個位元0，決定該錯誤位元值為位元1。
6. 如申請專利範圍第3項所述之快閃記憶體之資料讀 取的方法，其中該修改錯誤修正碼之產生步驟包括：辨別該原始錯誤修正碼與該重讀錯誤修正碼不相同的多個第二差異位元；比較該校正資訊與該預定資訊之差異以自位元0與位元1中選取一錯誤位元值；自該原始錯誤修正碼之該等第二差異位元中選取出具有該錯誤位元值之多個第四差異位元；以及反轉(flip)該原始錯誤修正碼之該等第四差異位元之值，以得到該修改錯誤修正碼。
7. 如申請專利範圍第3項所述之快閃記憶體之資料讀取的方法，其中該修改讀取電壓係依據該校正資訊與該預定資訊之差別而對該原始讀取電壓進行調整而得到。
8. 如申請專利範圍第1項所述之快閃記憶體之資料讀取的方法，其中該方法更包括：當該第一錯誤修正程序成功修正該原始資料之錯誤位元時而得到一第一輸出資料時，將該第一輸出資料作為讀出資料而傳送至該主機。
9. 一種資料儲存裝置，耦接至一主機，包括：一快閃記憶體，包括多個頁以供儲存資料，其中每一該等頁皆被寫入一預定資訊；以及一控制器，命令該快閃記憶體以一原始讀取電壓讀取一位址以得到一原始資料以及一原始錯誤修正碼，以一第一錯誤修正程序(error correction process)依據該原始錯誤修正碼修正該原始資料之錯誤位元，以及當該第一錯誤修正程序無法修正該原始資料之錯誤位元時，命令該快閃記 憶體以該原始讀取電壓讀取對應於該原始資料之該預定資訊以得到一校正資訊(calibration information)，依據該校正資訊與該預定資訊之差別修改該原始資料以產生一修改資料，依據該校正資訊與該預定資訊之差別修改該原始錯誤修正碼以產生一修改錯誤修正碼，以一第二錯誤修正程序依據該修改錯誤修正碼修正該修改資料之錯誤位元，以及當該第二錯誤修正程序成功地修正該修改資料之錯誤位元而得到一第二輸出資料時將該第二輸出資料作為讀出資料而傳送至該主機。
10. 如申請專利範圍第9項所述之資料儲存裝置，其中對應於該原始資料之該預定資訊與該原始資料儲存於該快閃記憶體的同一頁。
11. 如申請專利範圍第9項所述之資料儲存裝置，其中當該第一錯誤修正程序無法修正該原始資料之錯誤位元時，該控制器命令該快閃記憶體以一修改讀取電壓讀取該位址以得到一重讀資料以及一重讀錯誤修正碼，依據該原始資料與該重讀資料之差異修改該原始資料以產生該修改資料，並依據該原始錯誤修正碼與該重讀錯誤修正碼之差異修改該原始錯誤修正碼以產生該修改錯誤修正碼，其中該修改讀取電壓不同於該原始讀取電壓。
12. 如申請專利範圍第11項所述之資料儲存裝置，其中當該控制器修改該原始資料時，該控制器辨別該原始資料與該重讀資料不相同的多個第一差異位元，比較該校正資訊與該預定資訊之差異以自位元0與位元1中選取一錯誤位元值，自該原始資料之該等第一差異位元中選取出具 有該錯誤位元值之多個第三差異位元，以及反轉(flip)該原始資料之該等第三差異位元之值以得到該修改資料。
13. 如申請專利範圍第12項所述之資料儲存裝置，其中當該控制器選取該錯誤位元值時，若該校正資訊的多個位元0對應於該預定資訊中的多個位元1，則該控制器決定該錯誤位元值為位元0；而若該校正資訊的多個位元1對應於該預定資訊中的多個位元0，則該控制器決定該錯誤位元值為位元1。
14. 如申請專利範圍第11項所述之資料儲存裝置，其中當該控制器修改該原始錯誤修正碼時，該控制器辨別該原始錯誤修正碼與該重讀錯誤修正碼不相同的多個第二差異位元，比較該校正資訊與該預定資訊之差異以自位元0與位元1中選取一錯誤位元值，自該原始錯誤修正碼之該等第二差異位元中選取出具有該錯誤位元值之多個第四差異位元，以及反轉(flip)該原始錯誤修正碼之該等第四差異位元之值以得到該修改錯誤修正碼。
15. 如申請專利範圍第11項所述之資料儲存裝置，其中該控制器依據該校正資訊與該預定資訊之差別而對該原始讀取電壓進行調整以得到該修改讀取電壓。
16. 如申請專利範圍第9項所述之資料儲存裝置，其中當該第一錯誤修正程序成功修正該原始資料之錯誤位元時而得到一第一輸出資料時，該控制器將該第一輸出資料作為讀出資料而傳送至該主機。