TWI452560B - 移位暫存裝置及顯示系統 - Google Patents

移位暫存裝置及顯示系統 Download PDF

Info

Publication number
TWI452560B
TWI452560B TW101110319A TW101110319A TWI452560B TW I452560 B TWI452560 B TW I452560B TW 101110319 A TW101110319 A TW 101110319A TW 101110319 A TW101110319 A TW 101110319A TW I452560 B TWI452560 B TW I452560B
Authority
TW
Taiwan
Prior art keywords
signal
unit
level
gate
shift register
Prior art date
Application number
TW101110319A
Other languages
English (en)
Other versions
TW201340060A (zh
Inventor
Sheng Feng Huang
Cheng Hsiao Lin
Original Assignee
Innocom Tech Shenzhen Co Ltd
Innolux Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Innocom Tech Shenzhen Co Ltd, Innolux Corp filed Critical Innocom Tech Shenzhen Co Ltd
Priority to TW101110319A priority Critical patent/TWI452560B/zh
Priority to US13/794,342 priority patent/US9082501B2/en
Publication of TW201340060A publication Critical patent/TW201340060A/zh
Application granted granted Critical
Publication of TWI452560B publication Critical patent/TWI452560B/zh

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G11C19/287—Organisation of a multiplicity of shift registers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Description

移位暫存裝置及顯示系統
本發明係有關於一種移位暫存裝置(shift register apparatus)，特別是有關於一種可降低寄生電容的移位暫存裝置。
移位暫存器係為常見的電路架構，其可將一串列資料以並列方式輸出，故大多應用於顯示技術中。以液晶顯示器為例，藉由移位暫存裝置所產生的並列資料，便可依序致能複數水平掃描線。
本發明提供一種移位暫存裝置包括複數移位暫存器。每一移位暫存器包括一第一移位暫存胞。第一移位暫存胞包括，一第一邏輯單元、一第一控制單元以及一第一輸出單元。第一邏輯單元根據一起始信號以及一第一設定信號，產生一第一控制信號以及一第二控制信號。在一第一期間，第一控制單元根據第一及第二控制信號，令一第一時脈信號更新第一設定信號。在第一期間，第一輸出單元根據第一及第二控制信號，令一第二時脈信號更新第一輸出單元輸出之一第一移位輸出信號。在一第二期間，根據第一及第二控制信號，令第一輸出單元所輸出之第一移位輸出信號不等於第二時脈信號。
為讓本發明之特徵和優點能更明顯易懂，下文特舉出較佳實施例，並配合所附圖式，作詳細說明如下：
第1圖為本發明之移位暫存裝置之示意圖。如圖所示，移位暫存裝置係包括複數移位暫器100。每一移位暫存器100包括複數移位暫存胞SR1 ~SRn 。移位暫存胞SR1 ~SRn 均具有四輸入端(如信號輸入端IN、時脈輸入端CKA 、CKB 、重置端RESET)以及一輸出端(如信號輸出端NEXT)。在本實施例中，移位暫存胞SR1 ~SRn 根據信號輸入端IN、時脈輸入端CKA 及CKB 所接收到的信號，產生一相對應的移位輸出信號，如OUT(1)~OUT(N)。
信號輸入端IN耦接上一移位暫存胞的信號輸出端NEXT。舉例而言，移位暫存胞SR2 的信號輸入端IN耦接移位暫存胞SR1 的信號輸出端NEXT。在本實施例中，移位暫存胞SR1 的信號輸入端IN接收一起始信號SP。
信號輸出端NEXT提供一移位輸出信號予下一級移位暫存胞的信號輸入端IN。舉例而言，移位暫存胞SR1 的信號輸出端NEXT提供移位輸出信號OUT(1)予移位暫存胞SR2 ，移位暫存胞SR2 的信號輸出端NEXT提供移位輸出信號OUT(2)予移位暫存胞SR3 。
在一可能實施例中，移位暫存器100可應用於一顯示系統的閘極驅動器(gate driver)之中，其可產生複數掃描信號，用以依序開啟掃描線(scan line)，但並非用以限制本發明。在其它實施例中，移位暫存器100亦可應用於其它的電子產品中。
時脈輸入端CKA 接收時脈信號CLK1或CLK2。時脈輸入端CKB 接收時脈信號CLK2或CLK1。在本實施例中，奇數移位暫存胞(如SR1 、SR3 )的時脈輸入端CKA 及CKB 分別接收時脈信號CLK1及CLK2，而偶數移位暫存胞(如SR2 )的時脈輸入端CKA 及CKB 分別接收時脈信號CLK2及CLK1。
重置端RESET接收一重置信號SRES ，用以重置信號輸出端NEXT的位準。在一可能實施例中，信號輸出端NEXT的位準會被重置至一低位準，但並非用以本發明。在其它實施例中，信號輸出端NEXT的位準可能會被重置至一高位準。
第2及3圖為本發明之移位暫存胞的一可能實施例。由於每一移位暫存胞的內部電路架構均相似，故第2及3圖分別顯示移位暫存胞SR1 及SR2 。請先參考第2圖，移位暫存胞SR1 包括一邏輯單元210、一控制單元220以及一輸出單元230。
邏輯單元210根據一起始信號SP以及一設定信號Sx1，產生控制信號IN1及IN2。控制單元220根據控制信號IN1及IN2，產生設定信號Sx1。輸出單元230根據控制信號IN1及IN2，產生移位輸出信號OUT(1)。
在本實施例中，在一第一期間，控制單元220將時脈信號CLK1作為設定信號Sx1，且在第一期間，邏輯單元210將控制信號IN1與IN2分別設定成低位準及高位準，藉此，輸出單元230根據控制信號IN1及IN2，而令移位輸出信號OUT(1)等於時脈信號CLK2。
在一第二期間，邏輯單元210將控制信號IN1及IN2分別設定為高位準以及低位準，藉此，輸出單元230根據控制信號IN1及IN2，而令移位輸出信號OUT(1)不等於時脈信號CLK2。
如圖所示，邏輯單元210包括邏輯閘211~213。在本實施例中，邏輯閘211~213分別為反閘(NOT gate)、反或閘(NOR gate)以及反閘，但並非用以限制本發明。只要能夠達到邏輯單元210的功能的邏輯電路，均可作為邏輯單元210。
如圖所示，邏輯閘211具有電晶體TP1以及TN1。電晶體TP1的閘極接收起始信號SP，其汲極或源極接收設定信號Sx1。在本實施例中，電晶體TP1為P型，故其源極接收設定信號Sx1。電晶體TN1串聯電晶體TP1，並且閘極接收起始信號SP，其汲極耦接電晶體TP1的汲極，其源極接收低參考位準VL。
在本實施例中，邏輯閘211係由兩電晶體所構成，用以根據起始信號SP，選擇性地輸出設定信號Sx1及低參考位準VL，但並非用以限制本發明。在其它實施例中，只要能夠根據一輸入信號(如SP)，選擇性地輸出設定信號Sx1及低參考位準VL的邏輯閘，均可作為邏輯閘211。
請參考第2圖，邏輯閘212係為一反或閘，耦接電晶體TP1，用以接收邏輯閘211的輸出。另外，邏輯閘212更接收一重置信號SRES 。邏輯閘212根據邏輯閘211的輸出以及重置信號SRES ，產生控制信號IN2。邏輯閘213耦接邏輯閘212，用以產生控制信號IN1。在本實施例中，邏輯閘213係為一反閘。
控制單元220包括開關221以及位準單元222。開關221根據控制信號IN1及IN2，將時脈信號CLK1作為設定信號Sx1。舉例而言，當控制信號IN1與IN2分別為低位準及高位準時，開關221便將時脈信號CLK1作為設定信號Sx1。在本實施例中，開關221係為一傳輸閘(transmission gate)TG1，但並非用以限制本發明。在其它實施例中，開關221可為一N型電晶體或是一P型電晶體。
位準單元222根據控制信號IN2，設定設定信號Sx1的位準。舉例而言，當控制信號IN2為低位準時，位準單元222令設定信號Sx1的位準等於一高參考位準VH。在本實施例中，位準單元222係為一P型電晶體TP2，其閘極接收控制信號IN2，其源極接收高參考位準VH，其汲極耦接電晶體TP1。
輸出單元230包括開關231以及位準單元232。開關231根據控制信號IN1與IN2，用以將時脈信號CLK2作為移位輸出信號OUT(1)。舉例而言，當控制信號IN1與IN2分別為低位準與高位準時，開關230令時脈信號CLK2更新移位輸出信號OUT(1)的位準。在本實施例中，移位輸出信號OUT(1)的位準等於時脈信號CLK2，也就是移位輸出信號OUT(1)跟隨時脈信號CLK2。在本實施例中，開關231一傳輸閘TG2，但並非用以限制本發明。在其它實施例中，開關231可為一N型電晶體或是一P型電晶體。
位準單元232根據控制信號IN1，設定移位輸出信號OUT(1)的位準。舉例而言，當控制信號IN1為高位準時，位準單元232令移位輸出信號OUT(1)的位準等於一低參考位準VL。在本實施例中，位準單元232係為一N型電晶體TN2，其閘極接收控制信號IN1，其汲極耦接開關231，其源極接收低參考位準VL。
在第3圖中，移位暫存胞SR2 包括一邏輯單元310、一控制單元320以及一輸出單元330。邏輯單元310根據移位輸出信號OUT(1)以及一設定信號Sx2，產生控制信號IN3及IN4。在本實施例中，邏輯單元310所接收的移位輸出信號OUT(1)相同於第2圖所示的移位輸出信號OUT(1)。控制單元320根據控制信號IN3及IN4，產生設定信號Sx2。輸出單元330根據控制信號IN3及IN4，產生一移位輸出信號OUT(2)。
在本實施例中，在一第三期間，控制單元320將時脈信號CLK2作為設定信號Sx2。此時，邏輯單元310將控制信號IN3與IN4分別設定為低位準以及高位準，藉此，輸出單元330根據控制信號IN3及IN4，令移位輸出信號OUT(2)等於時脈信號CLK1。在一第四期間，輸出單元330根據控制信號IN3及IN4，令移位輸出信號OUT(2)不等於時脈信號CLK1，此時控制信號IN3與IN4分別為高位準以及低位準。
第3圖不同於第2圖之處在於，第2圖的時脈輸入端CKA 與CKB 分別接收時脈信號CLK1及CLK2，而第3圖的時脈輸入端CKA 與CKB 分別接收時脈信號CLK2及CLK1。另外，在第2圖中，信號輸入端IN係接收起始信號SP，而第3圖中的信號輸入端IN係接收移位輸出信號OUT(2)。由於第3圖的邏輯單元310、控制單元320以及輸出單元330的內部架構與第2圖的邏輯單元210、控制單元220以及輸出單元230相似，故不再贅述。
第4圖為本發明之移位暫存胞之時序控制圖。由於每一移位暫存胞的控制方式均相同，故以下僅以移位暫存胞SR1 為例，說明移位暫存胞的動作方式(請配合第2圖)。在重置期間TRES ，重置信號SRES 為一高位準，用以重置移位暫存胞SR1 ~SRn 。因此，控制信號IN1~IN4、INm、INn、移位輸出信號OUT(1)~OUT(N)各自被重置成一相對應重置位準。舉例而言，控制信號IN1被重置成一高位準，而控制信號IN2被重置成一低位準。
由於控制信號IN1及IN2的重置位準分別為高位準及低位準，因此，位準單元222令設定信號Sx1為高位準。在期間T410 ，起始信號SP為低位準，故可導通電晶體TP1。因此，邏輯閘212接收到一高位準，故控制信號IN1及IN2分別為高位準以及低位準。此時，控制信號IN1可導通位準單元232，因此，移位輸出信號OUT(1)為低位準。
在期間T420 ，由於起始信號SP為高位準，故可導通電晶體TN1。因此，邏輯閘211輸出低位準。由於重置信號SRES 亦為低位準，因此，控制信號IN1及IN2分別為低位準以及高位準，因而，導通開關221及231。此時，時脈信號CLK1更新設定信號Sx1，並且時脈信號CLK2更新移位輸出信號OUT(1)。在一可能實施例中，設定信號Sx1跟隨時脈信號CLK1，並且移位輸出信號OUT(1)跟隨時脈信號CLK2。
接著，請參考第3圖，當移位輸出信號OUT(1)為高位準時，便可導通電晶體TN3，因此，在期間T430 ，控制信號IN3及IN4分別為低位準及高位準。此時，時脈信號CLK1更新設定信號Sx2及移位輸出信號OUT(2)。在一可能實施例中，設定信號Sx2及移位輸出信號OUT(2)跟隨時脈信號CLK1。
然而，在期間T430 ，控制信號IN1及IN2分別為高位準以及低位準，因而，不導通開關221及231，故時脈信號CLK1不再更新設定信號Sx1，並且時脈信號CLK2不再更新移位輸出信號OUT(1)。在一可能實施例中，設定信號Sx1不再跟隨時脈信號CLK1，並且移位輸出信號OUT(1)不再跟隨時脈信號CLK2。因此，設定信號Sx1不等於時脈信號CLK1，並且移位輸出信號OUT(1)不等於時脈信號CLK2。此時，設定信號Sx1等於高參考位準VH。在本實施例中，在期間T430 ，位準單元232導通。因此，移位輸出信號OUT(1)等於低參考位準VL。
在本實施例中，時脈信號CLK1的上升邊緣440可開啟移位暫存胞SR1 ，使得時脈信號CLK2更新移位輸出信號OUT(1)。在一可能實施例中，移位輸出信號OUT(1)跟隨時脈信號CLK2。另外，時脈信號CLK1的上升邊緣450可關閉移位暫存胞SR1 ，使得時脈信號CLK2不再更新移位輸出信號OUT(1)。在一可能實施例中，移位輸出信號OUT(1)不再跟隨時脈信號CLK2。換句話說，移位輸出信號OUT(1)不等於時脈信號CLK2。
同樣地，時脈信號CLK2的上升邊緣460可開啟移位暫存胞SR2 ，使得時脈信號CLK1更新移位輸出信號OUT(2)。在一可能實施例中，移位輸出信號OUT(2)跟隨時脈信號CLK1。另外，時脈信號CLK2的上升邊緣470可關閉移位暫存胞SR2 ，使得時脈信號CLK1不再更新移位輸出信號OUT(2)。在一可能實施例中，移位輸出信號OUT(2)不再跟隨時脈信號CLK1。換句話說，移位輸出信號OUT(2)不等於時脈信號CLK1。
由於時脈信號CLK1或CLK2適當地更新移位輸出信號OUT(1)~OUT(N)，故可產生移位的效果。另外，在一可能實施例中，時脈信號CLK1與CLK2為互補信號，也就是說，時脈信號CLK1與CLK2的頻率相同，但位準相反。在本實施例中，時脈信號CLK1與CLK2的頻率相同，但位準不一定相反。如第4圖所示，當時脈信號CLK1為低位準時，時脈信號CLK2也可能為低位準。
另外，在本實施例中，控制信號IN1~IN4可設定設定信號Sx1及Sx2的位準。舉例而言，根據控制信號IN1及IN2，設定信號Sx1的位準可能等於時脈信號CLK1或高參考位準VH。因此，設定信號Sx1無關於移位輸出信號OUT(1)，並且設定信號Sx2無關於移位輸出信號OUT(2)。換句話說，設定信號Sx1及Sx2並不會受到移位輸出信號OUT(1)或OUT(2)的影響。
第5圖為本發明之移位暫存胞之另一可能實施例。為方便說明，第5圖僅顯示移位暫存胞SR1 的另一可能實施例。第5圖相似第2圖，不同之處在於電晶體的型態以及邏輯閘510的種類。
在本實施例中，邏輯閘510具有電晶體511與512。電晶體511及512分別為N型及P型。由於電晶體511為N型，故其源極接收設定信號Sx1。另外，邏輯閘520為反及閘。邏輯閘530係為一反閘。開關540及560係為一傳輸閘，但並非用以限制本發明。在其它實施例中，開關540及560之至少一者係為N型電晶體或是P型電晶體。
位準單元550用以將設定信號Sx1的位準設定在一低位準(如低參考位準VL)。位準單元570用以將移位輸出信號OUT(1)的位準設定在一高位準(如高參考位準VH)。在本實施例中，位準單元550係為一N型電晶體，其閘極接收控制信號IN2，其源極接收一低參考位準VL，其汲極耦接開關540。位準單元570係為一P型電晶體，其閘極接收控制信號IN1，其汲極耦接開關560，其源極接收一高參考位準VH。
第6圖為本發明之另一可能時序控制圖。當移位暫存胞的內部架構相似於第5圖時，就需要利用另一時序控制方式(與第4圖相反)，方能控制第5圖的移位暫存胞。第6圖係顯示第N-1、N、N+1個移位暫存胞所輸出的移位輸出信號OUT(N-1)、OUT(N)、OUT(N+1)。然而，由於第6圖的動作原理與第4圖相似，故不再贅述。
第7圖為本發明之移位暫存裝置運用於一顯示系統。本發明並不限定顯示系統700的種類。舉例而言，顯示系統700為一平板電腦、一投影機、一電子書、一筆記型電腦、一手機、一數位相機、一個人數位助理、一桌上型電腦、一電視機、一車用顯示器、一攜帶型DVD播放器、或是其他影像顯示裝置。
在本實施例中，顯示系統700包括一輸入單元710以及一顯示面板730。輸入單元710耦接顯示面板730，用以提供輸入信號至顯示面板730，使顯示面板730產生影像。
顯示面板730包括一閘極驅動器731、一資料驅動器733以及畫素P11 ~Pmn 。閘極驅動器731產生閘極信號G1 ~Gn ，用以驅動畫素P11 ~Pmn 。在一可能實施例中，閘極驅動器731具有一移位暫存裝置(如第1圖所示)，用以產生閘極信號G1 ~Gn ，但並非用以限制本發明。在其它實施例中，閘極驅動器731更具有一位準轉換器(Level shifter)，用以轉換移位暫存裝置的輸出信號，並將轉換後的結果作為閘極信號G1 ~Gn 。資料驅動器733產生資料信號D1 ~Dm ，用以驅動畫素P11 ~Pmn 。畫素P11 ~Pmn 根據閘極信號G1 ~Gn 接收資料信號D1 ~Dm ，再根據資料信號D1 ~Dm ，呈現影像。
除非另作定義，在此所有詞彙(包含技術與科學詞彙)均屬本發明所屬技術領域中具有通常知識者之一般理解。此外，除非明白表示，詞彙於一般字典中之定義應解釋為與其相關技術領域之文章中意義一致，而不應解釋為理想狀態或過分正式之語態。
雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100．．．移位暫存器
SR1 ~SRn ．．．移位暫存胞
IN．．．信號輸入端
CKA 、CKB ．．．時脈輸入端
RESET．．．重置端
NEXT．．．信號輸出端
CLK1、CLK2．．．時脈信號
SRES ．．．重置信號
SP．．．起始信號
210、310．．．邏輯單元
220、320．．．控制單元
230、330．．．輸出單元
Sx1、Sx2．．．設定信號
IN1~IN4．．．控制信號
VL．．．低參考位準
VH．．．高參考位準
221、231、540、560．．．開關
222、232、550、570．．．位準單元
TG1、TG2．．．傳輸閘
211~213、510~530．．．邏輯閘
TP1~TP3、TN1~TN3、511、512．．．電晶體
700．．．顯示系統
710．．．輸入單元
730．．．顯示面板
731．．．閘極驅動器
733．．．資料驅動器
P11 ~Pmn ．．．畫素
G1 ~Gn ．．．閘極信號
D1 ~Dm ．．．資料信號
OUT(1)~OUT(N)．．．移位輸出信號
第1圖為本發明之移位暫存器之示意圖。
第2及3圖為本發明之移位暫存胞的一可能實施例。
第4圖為本發明之移位暫存胞之時序控制圖。
第5圖為本發明之移位暫存胞之另一可能實施例。
第6圖為本發明之另一可能時序控制圖。
第7圖為一顯示系統之可能實施例。
CLK1、CLK2．．．時脈信號
SRES ．．．重置信號
SP．．．起始信號
210．．．邏輯單元
220．．．控制單元
230．．．輸出單元
Sx1．．．設定信號
IN1、IN2．．．控制信號
211~213．．．邏輯閘
TP1、TN1、TP2、TN2．．．電晶體
VL．．．低參考位準
VH．．．高參考位準
221、231．．．開關
222、232．．．位準單元
TG1、TG2．．．傳輸閘
SR1 ．．．移位暫存胞
CKA 、CKB ．．．時脈輸入端
NEXT．．．信號輸出端
IN．．．信號輸入端
RESET．．．重置端
OUT(1)．．．移位輸出信號

Claims (14)

  1. 一種移位暫存裝置，包括：複數移位暫存器，每一移位暫存器，包括：一第一移位暫存胞，包括：一第一邏輯單元，根據一起始信號以及一第一設定信號，產生一第一控制信號以及一第二控制信號；一第一控制單元，在一第一期間，根據該第一及第二控制信號，令一第一時脈信號更新該第一設定信號；以及一第一輸出單元，輸出一第一移位輸出信號，在該第一期間，該第一輸出單元根據該第一及第二控制信號，令一第二時脈信號更新該第一移位輸出信號，在一第二期間，該第一輸出單元根據該第一及第二控制信號，令該第一移位輸出信號不等於該第二時脈信號。
  2. 如申請專利範圍第1項所述之移位暫存裝置，其中當該第一時脈信號為一高位準時，該第二時脈信號為一低位準，當該第一時脈信號為該低位準時，該第二時脈信號為該高位準。
  3. 如申請專利範圍第1項所述之移位暫存裝置，其中該第一設定信號無關於該第一移位輸出信號。
  4. 如申請專利範圍第1項所述之移位暫存裝置，其中該第一邏輯單元包含一第一邏輯閘，該第一邏輯閘具有一第一電晶體，該第一電晶體的閘極接收該起始信號，該第一電晶體的汲極或源極接收該第一設定信號。
  5. 如申請專利範圍第4項所述之移位暫存裝置，其中 該第一邏輯閘更包括：一第二電晶體，串聯該第一電晶體，並具有一閘極，用以接收該起始信號。
  6. 如申請專利範圍第5項所述之移位暫存裝置，其中該第一邏輯單元更包括：一第二邏輯閘，耦接該第一電晶體，用以產生該第二控制信號；以及一第三邏輯閘，耦接該第二邏輯閘，用以產生該第一控制信號。
  7. 如申請專利範圍第6項所述之移位暫存裝置，其中該第一控制單元包括：一第一開關，用以將該第一時脈信號作為該第一設定信號；以及一第一位準單元，用以設定該第一設定信號的位準；其中該第一輸出單元包括：一第二開關，用以將該第二時脈信號作為該第一移位輸出信號；以及一第二位準單元，用以設定該第一移位輸出信號的位準。
  8. 如申請專利範圍第7項所述之移位暫存裝置，其中該第一電晶體係為一P型電晶體，該第二電晶體係為一N型電晶體，該第二邏輯閘係為一反或閘(NOR gate)，該第三邏輯閘係為一反閘(NOT gate)，該第一及第二開關之至少一者係為一傳輸閘(transmission gate)、一N型電晶體或是一P型電晶體，該第一位準單元用以將該第一設定信號的 位準設定在一高位準，該第二位準單元用以將該第一移位輸出信號的位準設定在一低位準。
  9. 如申請專利範圍第8項所述之移位暫存裝置，其中該第一位準單元係為一P型電晶體，其閘極接收該第二控制信號，其源極接收一高參考位準，其汲極耦接該第一開關；該第二位準單元係為一N型電晶體，其閘極接收該第一控制信號，其源極接收一低參考位準，其汲極耦接該第二開關。
  10. 如申請專利範圍第7項所述之移位暫存裝置，其中該第一電晶體係為一N型電晶體，該第二電晶體係為一P型電晶體，該第二邏輯閘係為一反及閘(NAND gate)，該第三邏輯閘係為一反閘(NOT gate)，該第一及第二開關之至少一者係為一傳輸閘(transmission gate)、一N型電晶體或是一P型電晶體，該第一位準單元用以將該第一設定信號的位準設定在一低位準，該第二位準單元用以將該第一移位輸出信號的位準設定在一高位準。
  11. 如申請專利範圍第10項所述之移位暫存裝置，其中該第一位準單元係為一N型電晶體，其閘極接收該第二控制信號，其源極接收一低參考位準，其汲極耦接該第一開關；該第二位準單元係為一P型電晶體，其閘極接收該第一控制信號，其汲極耦接該第二開關，其源極接收一高參考位準。
  12. 申請專利範圍第1項所述之移位暫存裝置，其中該移位暫存器更包括：一第二移位暫存胞，包括： 一第二邏輯單元，根據該第一移位輸出信號以及一第二設定信號，產生一第三控制信號以及一第四控制信號；一第二控制單元，在一第三期間，根據該第三及第四控制信號，令該第二時脈信號更新該第二設定信號；以及一第二輸出單元，輸出一第二移位輸出信號，在該第三期間，該第二輸出單元根據該第三及第四控制信號，令一第一時脈信號更新該第二移位輸出信號，在一第四期間，該第二輸出單元根據該第三及第四控制信號，令該第二移位輸出信號不等於該第一時脈信號。
  13. 一種顯示系統，包括：一顯示面板，包括：複數畫素；一閘極驅動器，包括如申請專利範圍第1項所述之移位暫存裝置，用以產生複數閘極信號予該等畫素；一資料驅動器，產生複數資料信號予該等畫素；以及一輸入單元，耦接至該顯示面板，用以提供一輸入信號至該顯示面板，使該顯示面板產生影像。
  14. 如申請專利範圍第13項所述之顯示系統，其中該顯示系統係為一平板電腦、一投影機、一電子書、一筆記型電腦、一手機、一數位相機、一個人數位助理、一桌上型電腦、一電視機、一車用顯示器、或一攜帶型DVD播放器。
TW101110319A 2012-03-26 2012-03-26 移位暫存裝置及顯示系統 TWI452560B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW101110319A TWI452560B (zh) 2012-03-26 2012-03-26 移位暫存裝置及顯示系統
US13/794,342 US9082501B2 (en) 2012-03-26 2013-03-11 Shift register apparatus and display system utilizing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW101110319A TWI452560B (zh) 2012-03-26 2012-03-26 移位暫存裝置及顯示系統

Publications (2)

Publication Number Publication Date
TW201340060A TW201340060A (zh) 2013-10-01
TWI452560B true TWI452560B (zh) 2014-09-11

Family

ID=49211333

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101110319A TWI452560B (zh) 2012-03-26 2012-03-26 移位暫存裝置及顯示系統

Country Status (2)

Country Link
US (1) US9082501B2 (zh)
TW (1) TWI452560B (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI473069B (zh) * 2012-12-27 2015-02-11 Innocom Tech Shenzhen Co Ltd 閘極驅動裝置
KR102156769B1 (ko) * 2013-12-26 2020-09-16 엘지디스플레이 주식회사 표시장치와 그의 게이트 쉬프트 레지스터 초기화방법
TWI514362B (zh) * 2014-03-10 2015-12-21 Au Optronics Corp 移位暫存器模組及驅動其之方法
CN105047119B (zh) * 2014-05-02 2018-01-30 乐金显示有限公司 移位寄存器及使用该移位寄存器的显示装置
CN104992661B (zh) * 2015-07-29 2017-09-19 京东方科技集团股份有限公司 移位寄存电路及其驱动方法、栅极驱动电路及显示装置
CN105070263B (zh) * 2015-09-02 2017-06-27 深圳市华星光电技术有限公司 Cmos goa电路
CN105096891B (zh) * 2015-09-02 2017-03-29 深圳市华星光电技术有限公司 Cmos goa电路
KR102485454B1 (ko) * 2015-11-25 2023-01-05 엘지디스플레이 주식회사 게이트 구동회로와 이를 이용한 표시장치
KR102487109B1 (ko) * 2015-12-15 2023-01-09 엘지디스플레이 주식회사 게이트 구동회로 및 이를 포함하는 표시 장치
KR20170072514A (ko) * 2015-12-17 2017-06-27 엘지디스플레이 주식회사 게이트 구동회로와 이를 이용한 표시장치
CN105529010B (zh) * 2016-02-18 2018-03-13 深圳市华星光电技术有限公司 一种goa电路及液晶显示装置
CN105551447A (zh) * 2016-02-18 2016-05-04 深圳市华星光电技术有限公司 一种goa电路及液晶显示装置
CN105575315B (zh) * 2016-02-26 2018-01-23 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极扫描电路和显示装置
CN107516485B (zh) * 2016-06-17 2021-02-12 群创光电股份有限公司 栅极驱动电路
CN109147710A (zh) * 2018-11-12 2019-01-04 惠科股份有限公司 显示面板的驱动电路及显示装置
CN111243649B (zh) * 2020-01-22 2022-04-26 京东方科技集团股份有限公司 移位寄存器单元、显示面板

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200826054A (en) * 2006-10-17 2008-06-16 Semiconductor Energy Lab Pulse output circuit, shift register, and display device
US20090109161A1 (en) * 2005-07-15 2009-04-30 Sharp Kabushiki Kaisha Signal Output Circuit, Shift Register, Output Signal Generating Method, Display Device Driving Circuit, and Display Device
TW201003182A (en) * 2008-07-01 2010-01-16 Chunghwa Picture Tubes Ltd Shift register apparatus and method thereof
TW201128651A (en) * 2009-10-09 2011-08-16 Semiconductor Energy Lab Shift register and display device
TW201131536A (en) * 2009-09-24 2011-09-16 Semiconductor Energy Lab Driver circuit, display device including the driver circuit, and electronic appliance including the display device
TW201203217A (en) * 2010-03-12 2012-01-16 Semiconductor Energy Lab Method for driving circuit and method for driving display device

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3516323B2 (ja) * 1996-05-23 2004-04-05 シャープ株式会社 シフトレジスタ回路および画像表示装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090109161A1 (en) * 2005-07-15 2009-04-30 Sharp Kabushiki Kaisha Signal Output Circuit, Shift Register, Output Signal Generating Method, Display Device Driving Circuit, and Display Device
TW200826054A (en) * 2006-10-17 2008-06-16 Semiconductor Energy Lab Pulse output circuit, shift register, and display device
TW201003182A (en) * 2008-07-01 2010-01-16 Chunghwa Picture Tubes Ltd Shift register apparatus and method thereof
TW201131536A (en) * 2009-09-24 2011-09-16 Semiconductor Energy Lab Driver circuit, display device including the driver circuit, and electronic appliance including the display device
TW201128651A (en) * 2009-10-09 2011-08-16 Semiconductor Energy Lab Shift register and display device
TW201203217A (en) * 2010-03-12 2012-01-16 Semiconductor Energy Lab Method for driving circuit and method for driving display device

Also Published As

Publication number Publication date
TW201340060A (zh) 2013-10-01
US9082501B2 (en) 2015-07-14
US20130249876A1 (en) 2013-09-26

Similar Documents

Publication Publication Date Title
TWI452560B (zh) 移位暫存裝置及顯示系統
US9747854B2 (en) Shift register, gate driving circuit, method for driving display panel and display device
US9847067B2 (en) Shift register, gate driving circuit, display panel, driving method thereof and display device
CN108319385B (zh) 移位寄存器及具有移位寄存器的触控显示装置
US10074330B2 (en) Scan driver and display panel using the same
JP7267935B2 (ja) シフトレジスターおよび駆動方法、ゲート駆動回路および表示装置
US10204694B2 (en) Shift register, gate driving circuit and display apparatus
US9881542B2 (en) Gate driver on array (GOA) circuit cell, driver circuit and display panel
US10540938B2 (en) Shift-buffer circuit, gate driving circuit, display panel and driving method
US20130257703A1 (en) Image display systems and bi-directional shift register circuits
US8884681B2 (en) Gate driving devices capable of providing bi-directional scan functionality
US9916905B2 (en) Display panel and bi-directional shift register circuit
EP3312828B1 (en) Source driver, drive circuit and drive method for tft-lcd
US20180040273A1 (en) Shift register unit, driving method, gate driving circuit and display apparatus
WO2018161806A1 (zh) 移位寄存器、其驱动方法、栅线集成驱动电路及显示装置
US8994637B2 (en) Image display systems, shift registers and methods for controlling shift register
CN106782396B (zh) 阵列基板栅极驱动电路
JP3764733B2 (ja) 低電圧クロック信号を用いる連続パルス列発生器
CN103366658A (zh) 移位暂存装置及显示***
TWI415060B (zh) 影像顯示系統
WO2023019561A1 (zh) 移位寄存器及其驱动方法、栅极驱动电路、显示装置
JP4591664B2 (ja) 液晶表示装置
US20100321350A1 (en) Driving devices, display panels, display devices, and electronic systems