TWI452557B - 顯示裝置及其驅動方法 - Google Patents

Description

顯示裝置及其驅動方法

本揭示案係關於一種顯示裝置，且更特定言之，係關於一種能夠減少後像(afterimage)並改良可見度之液晶顯示裝置。

本申請案主張2007年7月25日所申請之韓國專利申請案第10－2007－0074466號之優先權，且根據35 U.S.C.§119規定主張自其產生的所有權利，該案之內容以引用的方式全文併入。

大體而言，與典型陰極射線管(CRT)相比，液晶顯示(LCD)裝置歸因於其若干優點(諸如小尺寸、輕重量及大螢幕)而正被積極地開發。LCD使用複數個單位像素顯示影像，每一單位像素包括一薄膜電晶體(TFT)及一液晶電容器。

液晶電容器包括像素電極、共同電極及安置於其間之液晶。在LCD中，藉由經由TFT供應外部電荷(亦即，資料信號)至像素電極來改變在像素電極與共同電極之間的電場。電場之該變化改變液晶分子之定向，且由此改變透射液晶分子之光量，使得LCD顯示一所要影像。然而，LCD傾向於具有遭受歸因於液晶之固有特性的影像殘留(image－sticking)的不良可見度之限制。

LCD之解析度與單位面積中所提供的單位像素之數目成比例。隨著每單位面積單位像素之數目增加，解析度增 加。然而，隨著解析度增加，掃描線(亦即，閘極線)之數目增加，且因此減少將外部電荷(亦即，資料信號)裝填(charge)至一像素電極中的時間。歸根結底，此使得LCD難以顯示所要影像。

根據一例示性實施例，一種顯示裝置包括：複數個單位像素，其以矩陣形式配置；複數個閘極線，其在一列方向上延伸並分別連接至該等單位像素；複數個第一資料線及第二資料線，其在一行方向上延伸並分別連接至該等單位像素；複數個電荷控制線，其在該列方向上延伸並分別連接至該等單位像素；複數個閘極連接線，其分別連接至至少兩個鄰近閘極線；及複數個電荷連接線，其分別連接至至少兩個鄰近電荷控制線。

可在複數個閘極線、複數個電荷控制線及複數個閘極連接線上提供一絕緣層。本文中，複數個電荷連接線可安置於絕緣層上。

複數個電荷連接線可由與單位像素中之像素電極相同的材料形成，且可通過接觸孔而連接至電荷控制線。

可在複數個閘極線、複數個電荷控制線及複數個閘極連接線上提供一絕緣層。本文中，複數個閘極連接線可安置於該絕緣層上。

複數個閘極線可通過單位像素區域。

第一資料線及第二資料線可部分地重疊一單位像素區域，且第一資料線及第二資料線中的連接至一單位像素之 一者的線寬可小於第一資料線及第二資料線中的未連接至一單位像素區域中之一單位像素的另一者之線寬。

單位像素可包括：一薄膜電晶體(TFT)，其連接至第一資料線及第二資料線中之一者及閘極線；及一在TFT上之區域中所提供的像素電極，該TFT上之像素電極被移除。

單位像素包括：一薄膜電晶體，其包括一閘電極；一閘極絕緣層，其安置於閘電極上；及一作用層，其安置於閘電極上並在資料線下，且資料線及作用層具有相同平面形狀。

單位像素可包括第一子像素及第二子像素，其中閘極線可電連接至第一子像素及第二子像素且電荷控制線可電連接至第一子像素及第二子像素中之至少一者。

第一子像素及第二子像素可以不同電壓來充電。

在像素行方向上配置的複數個單位像素當中，奇數單位像素可連接至第一資料線及第二資料線中之一者，且偶數單位像素可連接至奇數單位像素未連接至的另一資料線。

第一子像素可包括：一第一像素電極；及一第一TFT，其經組態以根據閘極線之閘極接通電壓將第一資料線或第二資料線之信號施加至第一像素電極。

第二子像素可包括：一第二像素電極；一第二TFT，其經組態以根據閘極線之閘極接通電壓將第一資料線或第二資料線之信號施加至第二像素電極；一電荷控制電極；及一電荷控制電晶體，其經組態以根據電荷控制線之閘極接通電壓將第二像素電極與電荷控制電極彼此電連接。

電荷連接線可部分地重疊至少一閘極線或至少一閘極連接線，在將閘極接通電壓施加至至少一閘極線或與電荷連接線重疊的至少一閘極連接線後將閘極接通電壓施加至電荷連接線。

複數個電荷控制線及複數個閘極線可交替地配置，且電荷連接線可連接至一緊接於至少兩個連接之電荷控制線而安置的閘極線。

顯示裝置可進一步包括在複數個第一資料線與第二資料線之間的區域中在行方向上延伸之複數個儲存線。

單位像素可包括第一像素電極、第二像素電極及電荷控制電極。本文中，單位像素可進一步包括：一第一儲存線，其通過第一像素電極並在像素列方向上延伸；一第二儲存線，其通過第二像素電極並在像素列方向上延伸；及一第三儲存線，其通過電荷控制電極並在像素列方向上延伸。

第一像素電極及第二像素電極包括具有彎曲之複數個晶疇。

單位像素可包括：複數個像素電極，其連接至閘極線；及一電荷控制電極，其連接至電荷控制線，該電荷控制電極部分地重疊儲存線。

電荷控制線之一部分在像素單元外延伸且連接至電荷連接線。

根據另一例示性實施例，一種顯示裝置包括：複數個單位像素，其以矩陣形式配置；複數個閘極線，其在列方向 上延伸並分別連接至單位像素；複數個第一資料線及第二資料線，其在行方向上延伸且分別連接至單位像素；複數個閘極連接線，其分別連接至至少兩個鄰近閘極線；一儲存線，其重疊單位像素；及複數個電荷控制線，其在兩個像素列之間在列方向上延伸。

複數個閘極線可通過單位像素區域。

單位像素可包括像素電極，第一資料線及第二資料線可部分地重疊該像素電極，且第一資料線及第二資料線中的連接至一單位像素之一者的線寬可小於第一資料線及第二資料線中的未連接至一單位像素區域中之一單位像素的另一者之線寬。

單位像素可包括：TFT，其連接至第一資料線及第二資料線中之一者及閘極線；及一像素電極，其提供於TFT上之一區域中，TFT上之像素電極被移除。

電荷控制線可由與閘極線相同之材料形成且連接至儲存線。

單位像素包括連接至閘極線與第一資料線及第二資料線中之一者的至少一TFT。

單位像素包括：一薄膜電晶體，其包括一閘電極；一閘極絕緣層，其安置於閘電極上；及一作用層，其安置於閘電極上並在資料線下，且資料線及作用層具有相同平面形狀。

奇數像素可連接至第一資料線，且偶數像素可連接至第二資料線。

單位像素可包括：複數個子像素；第一TFT，其經組態以連接至複數個子像素；及第二TFT，其經組態以連接至該複數個子像素中之至少一者，且改變連接至其之子像素中的充電電壓。

根據又一例示性實施例，一種驅動顯示裝置之方法，該顯示裝置包括：複數個單位像素，該等單位像素中之每一者包括複數個子像素；及連接至複數個單位像素之複數個閘極線，其中至少兩個或兩個以上閘極線彼此連接，使得藉由施加一閘極接通信號而將資料信號施加至閘極線，該方法包括：施加一閘極接通電壓以將資料信號施加至複數個子像素；及施加下一閘極接通電壓以改變複數個子像素中之至少一者的子像素之資料信號。

複數個子像素中之至少一者的資料信號可在施加下一閘極接通電壓時增加或減小。

可結合隨附圖式自以下描述更詳細地理解例示性實施例。

圖1為根據一例示性實施例之顯示裝置的示意圖，且圖2為根據例示性實施例之顯示裝置的電路圖。

參看圖1及圖2，根據此例示性實施例之顯示裝置包括：一像素矩陣；複數個閘極連接線110－1、110－2及110－3；複數個閘極線100－1a、100－2a、100－3a、100－1b、100－2b及100－3b；複數個第一資料線200－1a、200－2a、200－3a、200－4a、200－5a及200－6a；複數個第二資料線200－1b、200－ 2b、200－3b、200－4b、200－5b及200－6b；複數個電荷控制線300－1a、300－2a、300－1b及300－2b；及複數個電荷連接線310－1及310－2。

像素矩陣包括以矩陣形式配置之複數個單位像素500。像素矩陣包括複數個像素行及複數個像素列。在此例示性實施例中，發射紅光、綠光及藍光之單位像素500係在像素列方向上順序配置，但配置方向不限於此。亦即，發射紅光、綠光及藍光之單位像素500可在像素行方向上順序配置。

如圖1中所說明，將第一資料線200－1a、200－2a、200－3a、200－4a、200－5a及200－6a中之一者安置於對應像素行之左側，且將第二資料線200－1b、200－2b、200－3b、200－4b、200－5b及200－6b中之一者安置於對應像素行之右側。像素行之奇數單位像素連接至第一資料線200－1a、200－2a、200－3a、200－4a、200－5a及200－6a或第二資料線200－1b、200－2b、200－3b、200－4b、200－5b及200－6b。像素行之偶數單位像素連接至奇數單位像素未連接至的剩餘資料線。

複數個閘極連接線110－1、110－2及110－3連接至少兩個鄰近閘極線100－1a、100－2a及100－3a、100－1b、100－2b及100－3b。在此例示性實施例中，一對第一及第二閘極線100－1a及100－1b或100－2a及100－2b連接至閘極連接線110－1及110－2中之一者，如圖1中所說明。或者，超過二之更大數目之閘極線可連接至閘極連接線中之一者。在此例示性實施例 中，兩個閘極線100－1a及100－1b、100－2a及100－2b或100－3a及100－3b連接至一閘極連接線110－1、110－2或110－3。以此方式，可同時將閘極接通電壓施加至第一及第二閘極線100－1a及100－1b或100－2a及100－2b。

參看圖2，說明僅連接至左側資料線200－Da之奇數像素500(odd)及僅連接至右側資料線200－Db之偶數像素500(even)。在圖2中，單位像素500各自包括一第一子像素501及一第二子像素502，但單位像素500之組態不限於此。或者，可在單位像素500中提供超過二之多個子像素。

奇數像素500(odd)之第一子像素501包括一第一薄膜電晶體(TFT)601－a、一第一液晶電容器Clc1及一第一儲存電容器Cst1。第一TFT 601－a經組態，使得其閘極端子連接至閘極線100－Ga(圖1中展示為100－1a、100－2a及100－3a)。

在奇數像素500(odd)中，第一子像素501具有第一薄膜電晶體601－a，其源極端子連接至第一資料線200－Da(圖1中展示為200－1a、200－2a、200－3a、200－4a、200－5a及200－6a)。第一薄膜電晶體601－a之汲極端子連接至第一液晶電容器Clc1及第一儲存電容器Cst1。

偶數像素500(even)之第一子像素501包括第一薄膜電晶體(TFT)601－b、第一液晶電容器Clc1及第一儲存電容器Cst1。第一TFT 601－b經組態，使得其閘極端子連接至閘極線100－Gb(圖1中展示為100－1b及100－2b)。

奇數像素500(odd)之第二子像素502包括一第二TFT 602－ a、一電荷控制電晶體701－a、一第二液晶電容器Clc2、一第二儲存電容器Cst2及一放電電容器(charge down capacitor)Cdown。第二TFT 602－a經組態，使得其閘極端子連接至閘極線100－Ga(圖1中展示為100－1a、100－2a及100－3a)。電晶體602－a之源極端子連接至第一資料線200－Da(圖1中展示為200－1a、200－2a、200－3a、200－4a、200－5a或200－6a)。電晶體602－a之汲極端子連接至第二液晶電容器Clc2及第二儲存電容器Cst2。電荷控制電晶體701－a經組態，使得閘極端子連接至電荷控制線300－Ca(圖1中展示為300－1a及300－2a)。電荷控制電晶體701－a之源極端子連接至第二液晶電容器Clc2；且其汲極端子連接至放電電容器Cdown。

在偶數像素500(even)中，第一子像素具有第一薄膜電晶體601－b，其源極端子連接至第二資料線200－Db(圖1中展示為200－1b、200－2b、200－3b、200－4b、200－5b及200－6b)。第一薄膜電晶體601－b之汲極端子連接至其第一液晶電容器Clc1及第一儲存電容器Cst1。閘電極連接至閘極線100－Gb(圖1中展示為100－1b、100－2b及100－3b)。

偶數像素500(even)之第二子像素502包括一第二TFT 602－b、一電荷控制電晶體701－b、一第二液晶電容器Clc2、一第二儲存電容器Cst2及一放電電容器Cdown。第二TFT 602－b經組態，使得其閘極端子連接至閘極線100－Gb(圖1中展示為100－1b及100－2b)。電晶體602－b之源極端子連接至第二資料線200－Db(圖1中展示為200－1b、200－ 2b、200－3b、200－4b、200－5b或200－6b)。電晶體602－b之汲極端子連接至第二液晶電容器Clc2及第二儲存電容器Cst2。電荷控制電晶體701－b經組態，使得閘極端子連接至電荷控制線300－Cb(圖1中展示為300－1b及300－2b)。電荷控制電晶體701－b之源極端子連接至第二液晶電容器Clc2；且其汲極端子連接至放電電容器Cdown。

儘管未圖示，但單位像素500可進一步包括一充電電容器Cup。在此狀況下，電荷控制電晶體701之汲極端子可連接至充電電容器Cup之一電極。充電電容器Cup之另一電極可連接至第一TFT 601之汲極端子。

複數個閘極線100－1a、100－2a及100－3a、100－1b、100－2b及100－3b在像素矩陣之列方向上延伸。複數個閘極線100－1a、100－2a、100－3a、100－1b、100－2b及100－3b分別連接至像素矩陣之複數個像素列。亦即，閘極線100－1a、100－2a及100－3a、100－1b、100－2b及100－3b中之一者連接至像素列中與其對應之一者。複數個閘極線100－1a、100－2a及100－3a、100－1b、100－2b及100－3b中之每一者經安置以通過單位像素區域，如圖1中所說明。亦即，複數個閘極線100－1a、100－2a、100－3a、100－1b、100－2b及100－3b部分地重疊單位像素區域，但閘極線之配置不限於此。或者，複數個閘極線100－1a、100－2a及100－3a、100－1b、100－2b及100－3b可沿單位像素區域之外部周邊而延伸。

複數個第一資料線及第二資料線200－1a、200－2a、200－3a、200－4a、200－5a、200－6a、200－1b、200－2b、200－3b、 200－4b、200－5b及200－6b在像素矩陣之行方向上延伸。複數個第一資料線及第二資料線200－1a、200－2a、200－3a、200－4a、200－5a、200－6a、200－1b、200－2b、200－3b、200－4b、200－5b及200－6b分別連接至像素矩陣之像素行。兩個資料線連接至一像素行。亦即，第一資料線200－1a、200－2a、200－3a、200－4a、200－5a及200－6a中之一者連接至一像素行，且第二資料線200－1b、200－2b、200－3b、200－4b、200－5b及200－6b中之一者亦連接至一像素行。

因而，即使增加閘極線之數目以改良解析度，亦可增加分配給每一閘極線用於施加閘極接通電壓的時間。舉例而言，可將解析度自1,920×1,080增加至4,096×2,160的狀況描述如下。需要1,080個閘極線以實現1,920×1,080解析度，且需要2,160個閘極線以實現4,096×2,160解析度。用於顯示一影像圖框之所分配時間在兩種狀況下係等同的。將基於一經分配用於顯示一影像圖框之時間為(例如)一秒的假定來描述兩種狀況。在顯示裝置具有1,080個閘極線之狀況下，持續一秒將閘極接通電壓施加至所有閘極線(亦即，1,080個閘極線)，且因此分配給一閘極線用於施加閘極接通電壓的時間為1/1,080秒。然而，在顯示裝置具有2,160個閘極線之狀況下，持續一秒將閘極接通電壓施加至所有2,160個閘極線，且因此分配給一閘極線用於施加閘極接通電壓的時間減少至1/2,160秒。亦即，若解析度同樣增加兩倍，則分配給一閘極線用於施加閘極接通電壓之時間減少一半。

然而，在此例示性實施例中，兩個閘極線100－1a及100－1b或100－2a及100－2b連接至一閘極連接線110－1或110－2，且因此閘極連接線110－1及110－2之數目為1,080。因此，可將閘極接通電壓僅施加至1,080個閘極連接線，以便顯示一影像圖框。亦即，在此例示性實施例中，同時將閘極接通電壓施加至兩個閘極線100－1a及100－1b或100－2a及100－2b，且分配給一閘極線100－1a、100－2a、100－1b或100－2b用於施加閘極接通電壓之時間並未減少。

因為同時將閘極接通電壓施加至彼此鄰近的兩個閘極線100－1a及100－1b或100－2a及100－2b，所以分別連接至兩個閘極線100－1a及100－1b或100－2a及100－2b的兩個像素列同時操作。亦即，同時接通在彼此垂直鄰近的兩個單位像素中之第一TFT 601及第二TFT 602。若在彼此垂直鄰近的兩個單位像素中之第一TFT 601及第二TFT 602連接至同一資料線，則因為垂直鄰近之兩個單位像素顯示同一影像，所以解析度不能增加。因此，在此例示性實施例中，安置於上部單位像素中之第一TFT 601及第二TFT 602連接至第一資料線200－1a、200－2a、200－3a、200－4a、200－5a及200－6a，且安置於下部單位像素中之第一TFT 601及第二TFT 602連接至第二資料線200－1b、200－2b、200－3b、200－4b、200－5b及200－6b。分別將不同資料信號(亦即，電荷)施加至第一資料線及第二資料線200－1a、200－2a、200－3a、200－4a、200－5a、200－6a、200－1b、200－2b、200－3b、200－4b、200－5b及200－6b。因此，垂直鄰近之兩個單位像素500 可分別顯示不同影像。

此例示性實施例之顯示裝置包括用於控制單位像素500之第一子像素501及第二子像素502中之電荷量的電荷控制線300－1a、300－2a、300－1b及300－2b。複數個電荷控制線300－1a、300－2a、300－1b及300－2b在像素矩陣之列方向上延伸，且連接至複數個像素列。複數個電荷控制線300－1a、300－2a、300－1b及300－2b與複數個閘極線100－1a、100－2a、100－3a、100－1b、100－2b及100－3b電絕緣。

亦即，每一電荷控制線300－1a、300－2a、300－1b及300－2b與連接至電荷控制線自身300－1a、300－2a、300－1b及300－2b所連接至的像素列的閘極線100－1a、100－2a、100－3a、100－1b、100－2b及100－3b電絕緣，但其電連接至經連接至下一像素列之閘極線100－1a、100－2a、100－3a、100－1b、100－2b及100－3b。以此方式，可改良顯示裝置之可見度。將閘極接通電壓施加至閘極線100－1a、100－2a、100－3a、100－1b、100－2b或100－3b以將電荷累積於第一子像素501及第二子像素502中。隨後，當將閘極接通電壓施加至下一像素列中之閘極線100－1a、100－2a、100－3a、100－1b、100－2b或100－3b時，亦將閘極接通電壓施加至複數個電荷控制線300－1a、300－2a、300－1b及300－2b，且藉此改變在第一子像素501及第二子像素502中之至少一者中的電荷量。在此例示性實施例中，減少第二子像素中之電荷量以改良可見度。

在前述描述中，電荷控制線300－1a、300－2a、300－1b或 300－2b連接至下一像素列中之閘極線，使得電荷控制線300－1a、300－2a、300－1b或300－2b同時接收閘極接通電壓。亦即，在此例示性實施例中，將閘極接通電壓施加至兩個閘極線100－1a及100－1b、100－2a及100－2b或100－3a及100－3b且亦通過分別連接至複數個閘極連接線110－1、110－2及110－3之複數個階段單元而將其施加至電荷控制線300－1a、300－2a、300－1b及300－2b。然而，本發明不限於此。亦即，電荷控制線300－1a、300－2a、300－1b及300－2b可與下一像素列之閘極線100－1a、100－2a、100－3a、100－1b、100－2b及100－3b分開且可通過獨立閘極接通電壓供應單元而接收閘極接通電壓以改變子像素之電荷量。亦即，有可能使用獨立階段單元將閘極接通電壓施加至電荷控制線300－1a、300－2a、300－1b及300－2b。

在此例示性實施例中，兩個閘極線100－1a及100－1b或100－2a及100－2b通過一閘極連接線110－1或110－2而彼此連接。同樣地，在複數個電荷控制線300－1a、300－2a、300－1b及300－2b中，兩個電荷控制線300－1a及300－1b或300－2a及300－2b通過一電荷連接線310－1或310－2而彼此連接。電荷連接線310－1及310－2連接至下一像素列之閘極連接線110－2及110－3。在此狀況下，閘極連接線110－1在預定區域中部分地重疊電荷連接線310－1，該預定區域在圖1中表示為"K"。因此，可以橋形狀形成閘極連接線110－1、110－2及110－3中之一者及電荷連接線310－1及310－2。亦即，電荷控制線310－1及310－2各自分別連接至下一閘極線110－2及110－ 3，若其全部與閘極線一起製造則此可引起短路。為此原因，在此例示性實施例中，電荷連接線310－1及310－2未與閘極線一起製造而是以橋線之形狀製造。

下文中，將參看隨附圖式詳細地描述根據此例示性實施例之顯示裝置。

圖3為根據例示性實施例的顯示裝置之平面圖。圖4為沿圖3之線A－A所截取之橫截面圖，且圖5為沿圖3之線B－B所截取之橫截面圖。

參看圖3至圖5，顯示裝置包括作為下部基板之TFT基板1000、面對TFT基板1000之作為上部基板的共同電極基板2000及安置於TFT基板1000與共同電極基板2000之間的液晶30。

對準層(未圖示)可安置於上部基板及下部基板之表面上以對準液晶分子。液晶30之對準模式可為液晶30相對於上部基板及下部基板而垂直對準的垂直對準模式，但對準模式不限於此。

TFT基板1000包括一透明絕緣基板10。透明絕緣基板10可包括(例如)玻璃或透明塑膠。

TFT基板1000包括在絕緣基板10上在列方向上延伸的複數個閘極線100－Ga及100－Gb。複數個閘極線100－Ga及100－Gb之部分向上及/或向下突出以形成第一TFT 601及第二TFT 602之第一閘極端子及第二閘極端子。閘極線100－Ga及100－Gb可具有單層結構或具有兩個或兩個以上層之多層結構。在閘極線100－Ga及100－Gb具有一具有兩個或兩個以 上層之多層結構的狀況下，一層可由低電阻材料形成且其他層可由一與其他材料有良好接觸特性之材料形成。舉例而言，閘極線100－Ga及100－Gb可由雙層Cr/Al(或Al合金)或雙層Al(或Al合金)/Mo形成。或者，閘極線100－Ga及100－Gb可由各種種類之金屬或導電材料形成。

如圖3中所說明，複數個閘極線100－Ga及100－Gb中之兩個鄰近閘極線100－Ga及100－Gb藉由複數個閘極連接線之閘極連接線110－G而彼此連接。閘極連接線110－G可由與在同一平面上的閘極線100－Ga及100－Gb相同之材料形成。待連接至電荷連接線310－C之電荷襯墊(charge pad)120安置於閘極連接線110－G與第一閘極線100－Ga彼此連接的區域中。可在閘極連接線110－G之末端處提供用於與外部電路連接之閘極接觸襯墊(未圖示)。

TFT基板1000包括在與複數個閘極線100－Ga及100－Gb相同之方向上延伸的複數個電荷控制線300－Ca及300－Cb。電荷控制線300－Ca及300－Cb部分地向上及/或向下突出以形成電荷控制電晶體701之閘極端子711。電荷控制線300－Ca及300－Cb由與在同一平面上的閘極線100－Ga及100－Gb相同之材料形成。如圖3中所說明，兩個鄰近電荷控制線300－Ca及300－Cb連接至電荷連接線310－C。絕緣鈍化層安置於電荷連接線310－C與兩個電荷控制線300－Ca及300－Cb之間。因此，電荷連接線310－C與兩個電荷控制線300－Ca及300－Cb通過第一電荷接觸孔321及第二電荷接觸孔322而連接。電荷連接線310－C連接至電荷襯墊120。

此處，將TFT基板1000分成提供複數個單位像素的影像顯示區域及周邊區域。電荷連接線310－C可安置於周邊區域中。結果，可確保形成電荷連接線310－C之充足的製程裕度，且可防止影像顯示區域與像素電極之間的短路。當然，上述閘極線100－Ga及100－Gb係提供於影像顯示區域中。或者，閘極線100－Ga及100－Gb之部分可延伸至周邊區域。閘極連接線110－G可提供於周邊區域中。或者，閘極連接線110－G之一部分可延伸至影像顯示區域。

TFT基板1000包括與複數個閘極線100－Ga及100－Gb相交的複數個第一資料線200－Da及第二資料線200－Db。第一資料線200－Da及第二資料線200－Db鄰近於像素行之左側及右側而安置。第一資料線200－Da及第二資料線200－Db部分地突出以形成第一TFT 601及第二TFT 602之第一源極端子631及第二源極端子641。第一資料線200－Da及第二資料線200－Db可具有一單層結構或一具有兩個或兩個以上具有不同物理性質之層的多層結構。在第一資料線200－Da及第二資料線200－Db形成以具有一具有兩個或兩個以上層之多層結構的狀況下，一層可由低電阻材料形成，以便減小資料信號之延遲或電壓降落，且其他層可由與其他材料有良好接觸特性之材料形成。儘管第一資料線200－Da及第二資料線200－Db經說明具有一線性形狀，但形狀不限於此。亦即，第一資料線200－Da及第二資料線200－Db可具有彎曲直線或曲線之形狀。

TFT基板1000包括延伸至一在第一資料線200－Da與第二 資料線200－Db之間的區域的複數個儲存線400。亦即，複數個儲存線400平行延伸至第一資料線200－Da及第二資料線200－Db。儲存線400可由與在同一平面上的第一資料線200－Da及第二資料線200－Db相同之材料形成。將儲存線400用作第一儲存電容器Cst1及第二儲存電容器Cst2的電極端子。如圖3中所說明，儲存線400部分地突出以形成突起410。此處，將突起410用作放電電容器Cdown之一電極端子。儲存線400可經安置以在行方向上通過單位像素之中央區域。在行方向上配置的複數個單位像素中之第一TFT 601及第二TFT 602交替地配置於儲存線400之左側及右側。考慮如圖3中所說明之在同一像素行中的兩個單位像素，在上部單位像素中之第一TFT 601及第二TFT 602安置於儲存線400之右側但在下部單位像素中之第一TFT 601及第二TFT 602安置於儲存線400之左側。此係因為第一資料線200－Da及第二資料線200－Db位於像素行之左側及右側；兩個單位像素中之一者連接至在其左側之第一資料線200－Da；且兩個單位像素中之另一者連接至在其右側之第二資料線200－Db。

TFT基板1000包括第一像素電極510及第二像素電極520。將第一電極510用作第一液晶電容器Clc1及第一儲存電容器Cst1之一電極端子，且將第二像素電極520用作第二液晶電容器Clc2及第二儲存電容器Cst2之一電極端子。第一像素電極510及第二像素電極520係由諸如氧化銦錫(ITO)、氧化銦鋅(IZO)及其類似物之透明導電材料形成。 第一像素電極510及第二像素電極520係提供於單位像素區域中。第一像素電極510及第二像素電極520藉由一切斷部分而彼此間隔開。切斷部分可具有如圖3中所說明的倒V之形狀。第一像素電極510安置於單位像素區域之上部(upper side)，且第二像素電極520安置於單位像素區域之下部(lower side)。第一像素電極510及第二像素電極520包括複數個晶疇。切斷圖案或突起用於分開晶疇。第一像素電極510及第二像素電極520可相對於儲存線400而鏡面對稱地配置。將絕緣層提供於第一像素電極510及第二像素電極520與下層結構(例如，第一TFT 601及第二TFT 602、閘極線100－Ga及100－Gb、第一資料線200－Da及第二資料線200－Db以及儲存線400)之間。可將有機層及/或無機層用作絕緣層。在此例示性實施例中，將有機鈍化層530用作絕緣層。或者，可將氮化矽層進一步提供於有機鈍化層530下方。

在此例示性實施例中，閘極線100－Ga及100－Gb經安置以在如圖3中所說明的列方向上穿過一在第一像素電極510與第二像素電極520之間的區域(亦即，切斷區域)。當閘極線100－Ga及100－Gb經安置於單位像素區域內部時，閘極線100－Ga及100－Gb與第一像素電極510及第二像素電極520之間的重疊區域變得均勻。通過此組態，有可能解決由出現在重疊區域中之寄生電容所引起的問題。

TFT基板1000包括連接至第一資料線200－Da及第二資料線200－Db中之一者及閘極線100－Ga及100－Gb中之一者的第 一TFT 601及第二TFT 602。

第一TFT 601包括第一閘極端子611、第一源極端子631及第一汲極端子651。同樣地，第二TFT 602包括第二閘極端子621、第二源極端子641及第二汲極端子661。第一TFT601進一步包括在第一閘極端子611上之閘極絕緣層612、在閘極絕緣層612上之作用層613及歐姆接觸層614。第二TFT 602亦進一步包括在第二閘極端子621上之閘極絕緣層622、在閘極絕緣層622上之作用層623及歐姆接觸層624。如圖3及圖4中所說明，第一閘極端子611及第二閘極端子621形成為一單一體。閘極絕緣層612及622可包括氮化矽層或氧化矽層。作用層613及623安置於第一閘極端子611及第二閘極端子621上。第一源極端子631及第二源極端子641以彎曲直線形狀形成於作用層613及623上。亦即，如圖3中所說明，第一源極端子631及第二源極端子641包括第一至第三延伸直線、第一連接線及第二連接線。第一連接線安置於閘極線100－Ga及100－Gb之下部且連接第一及第二延伸直線。第二連接線安置於閘極線100－Ga及100－Gb之上部且連接第二及第三延伸直線。第一連接線連接至第一資料線200－Da或第二資料線200－Db。第一汲極端子651及第二汲極端子661分別自第一像素電極510及第二像素電極520之下部區域延伸至作用層613及623之上部區域。第一汲極端子651延伸至第一延伸直線與第二延伸直線之間的空間，且第二汲極端子661延伸至第二延伸直線與第三延伸直線之間的空間。第一汲極端子651通過第一像素接觸 孔652而連接至第一像素電極510。第二汲極端子661通過第二像素接觸孔662而連接至第二像素電極520。

儘管未圖示，但作用層613及623不僅位於第一閘極端子611及第二閘極端子621之上，而且亦可位於第一汲極端子651及第二汲極端子661之下部區域中。作用層613及623亦可位於第一資料線200－Da及第二資料線200－Db之下部區域中。亦即，作用層613及623安置於第一資料線200－Da及第二資料線200－Db下，且第一資料線200－Da及第二資料線200－Db與作用層613及623具有相同平面形狀。

TFT基板1000包括連接至電荷連接線310－C之電荷控制電晶體701。電荷控制電晶體701包括：閘極端子711，其連接至電荷連接線310－C及電荷控制線300－Ca及300－Cb；閘極絕緣層712，其安置於閘極端子711上；作用層713，其安置於在閘極端子711上之閘極絕緣層712上；及源極端子721及汲極端子731，其安置於作用層713上。源極端子721通過源極接觸孔722而連接至第二像素電極520。汲極端子731通過汲極接觸孔732而連接至電荷控制電極800。將電荷控制電極800用作放電電容器Cdown之一電極端子。亦即，電荷控制電極800之一部分重疊儲存線400之突起410。當電荷控制電晶體701接通時，累積於第二像素電極520中之一些電荷藉由電荷控制電晶體701而移動至電荷控制電極800中。電荷控制電極800與第一像素電極510及第二像素電極520同時形成。電荷控制電極800位於第二像素電極520之下部的切斷區域中，且電荷控制電晶體701位 於鄰近於第二像素電極520之切斷區域的區域中，藉此可最小化接觸連接所需之互連長度且由此可抑制孔徑比之減小。

其後，共同電極基板2000包括：一光透射絕緣基板20；一光屏蔽圖案910；紅色、綠色及藍色濾光片920；一塗飾層930，其安置於光屏蔽圖案910及彩色濾光片920上；及一共同電極940，其安置於塗飾層930上。此處，光屏蔽圖案910防止鄰近單位像素區域之間的光洩漏及光干涉。將黑色矩陣用作光屏蔽圖案910。塗飾層930係由有機材料形成。共同電極940係由諸如ITO、IZO或其類似物之透明導電材料形成。將複數個切斷圖案941提供於共同電極940中以用於控制晶疇，但晶疇之控制不限於此。亦即，其他部件或方式(例如，突起)可用於控制晶疇。

將共同電極940用作第一液晶電容器Clc1及第二液晶電容器Clc2中之每一者之一電極端子。亦即，在第一液晶電容器Clc1中，將第一像素電極510用作上部電極，將共同電極940用作下部電極，且將液晶30用作介電質。同樣地，在第二液晶電容器Clc2中，將第二像素電極520用作上部電極，將共同電極940用作下部電極，且將液晶30用作介電質。

TFT基板1000及共同電極基板2000以介入於其間之液晶30而彼此附接，以製造根據例示性實施例之顯示裝置的基礎面板。儘管未圖示，但顯示裝置可進一步包括在基礎面板兩側的偏振膜、背光及光學板/薄片等。

在此例示性實施例中，兩個閘極線100－Ga及100－Gb通過一閘極連接線110－G而彼此連接，且將閘極接通電壓施加至閘極連接線100－Ga。以此方式，即使當解析度增加時，亦可防止充電時間(亦即，TFT之閘極接通時間)之減少。另外，單位像素可經製造以包括第一子像素及第二子像素，及一根據下一閘極接通電壓而驅動且由此控制第二子像素之電荷量的電荷控制器。本文中，第一子像素為一表示高等級之主像素，且第二子像素為一表示低等級之子像素。因此，有可能改良顯示裝置之可見度。

下文中，將詳細描述製造具有上述組態之顯示裝置的方法，尤其著重於TFT基板。

圖6至圖8為說明根據例示性實施例之製造TFT基板之方法的示意圖。圖9為沿圖6之線A－A所截取之橫截面圖，且圖10為沿圖6之線B－B所截取之橫截面圖。圖11為沿圖7之線A－A所截取之橫截面圖，且圖12為沿圖7之線B－B所截取之橫截面圖。圖13為沿圖8之線A－A所截取之橫截面圖，且圖14為沿圖8之線B－B所截取之橫截面圖。

參看圖6、圖9及圖10，第一導電層形成於基板10上。第一導電層經圖案化以形成複數個閘極線100－Ga及100－Gb、複數個閘極連接線110－G及電荷控制線300－Ca及300－Cb。此時，第一TFT之閘極端子611及第二TFT之閘極端子621以及電荷控制電晶體之閘極端子711同時形成。

第一導電層可包括Cr、MoW、Cr/Al、Cu、Al(Nd)、Mo/Al、Mo/Al(Nd)、Cr/Al(Nd)、Mo/Al/Mo及其組合中 之一者。但第一導電層不限於此。亦即，如前述，第一導電層可包括Al、Nd、Ag、Cr、Ti、Ta、Mo及其組合中之一者，或一包括前述元素中之至少一者的合金。此外，第一導電層可由單層結構或多層結構形成。特定言之，第一導電層可為雙層或三層，包括一具有良好物理性質及化學性質之金屬層(例如，Cr、Ti、Ta及Mo)，及一具有低特定電阻率的金屬層(例如，基於Al之金屬或基於Ag之金屬)。在於基板之整個表面上形成第一導電層後，形成光阻層且其後使用一遮罩執行微影製程以形成光阻遮罩圖案。使用光阻遮罩圖案作為蝕刻遮罩來執行蝕刻製程。因而，形成第一閘極線100－Ga及第二閘極線100－Gb，且形成將第一閘極線100－Ga及第二閘極線100－Gb彼此連接的閘極連接線110－G，如圖6、圖9及圖10中所說明。複數個閘極端子611及621形成於第一閘極線100－Ga及第二閘極線100－Gb上。形成第一電荷控制線300－Ca及第二電荷控制線300－Cb，且閘極端子711形成於第一電荷控制線300－Ca及第二電荷控制線300－Cb上。

參看圖7、圖11及圖12，閘極絕緣層612及622、用於作用層之薄膜及用於歐姆接觸層之薄膜順序地形成於形成閘極線100－Ga及100－Gb的基板10上。然後，用於作用層之薄膜及用於歐姆接觸層之薄膜經圖案化以形成作用層613、623及713，以及歐姆接觸層614及624。

閘極絕緣層612及622可由包括氧化矽或氮化矽之無機絕緣材料形成。將非晶矽層用作用於作用層之薄膜。將矽化 物或以n型雜質重摻雜之非晶矽層用作用於歐姆接觸層之薄膜。

隨後，第二導電層形成於所得結構上且接著經圖案化以形成第一資料線200－Da及第二資料線200－Db、源極端子631、641及721、汲極端子651、661及731以及儲存線400。第二導電層可為單層或多層，其可由Mo、Al、Cr、Ti及其組合中之一者形成。當然，第二導電層可由與用於第一導電層之材料相同的材料形成。以此方式，製造第一TFT 601及第二TFT 602，其中每一者包括閘極端子611及621、源極端子631及641以及汲極端子651及661。此外，製造包括閘極端子711、源極端子721及汲極端子731之電荷控制電晶體701。

參看圖8、圖13及圖14，鈍化層530形成於形成第一TFT 601及第二TFT 602以及電荷控制電晶體701的基板10上。使用一光阻遮罩圖案通過蝕刻製程而部分地移除鈍化層530以藉此形成曝露第一TFT 601之汲極端子651及第二TFT 602之汲極端子661的部分的第一像素接觸孔652及第二像素接觸孔662。源極接觸孔722形成以曝露電荷控制電晶體701之源極端子721的一部分，且汲極接觸孔732形成以曝露電荷控制電晶體701之汲極端子731的一部分。電荷接觸孔321及322形成以曝露電荷控制線300－Ca及300－Cb之一末端部分。形成曝露電荷襯墊120之一部分的接觸孔。

第三導電層形成於形成接觸孔之鈍化層530上。使用光阻遮罩圖案(未圖示)來圖案化第三導電層以形成具有切斷 圖案之第一像素電極510及第二像素電極520，形成電荷控制電極800，且形成電荷連接線310－C。

第三導電層可使用一包括ITO或IZO之透明導電層。第一像素電極510通過第一像素接觸孔652而連接至第一TFT 601之汲極端子651。第二像素電極520通過第二像素接觸孔662而連接至第二TFT 602之汲極端子661，且通過源極接觸孔722而連接至電荷控制電晶體700之源極端子721。電荷控制電極800通過汲極接觸孔732而連接至電荷控制電晶體700之汲極端子731。

形成於藉由閘極連接線110－G而彼此連接的兩個閘極線100－Ga與100－Gb之間的電荷控制線300－Ca之第一電荷接觸孔321通過電荷連接線310－C而連接至安置於電荷控制線300－Ca之下部的電荷控制線300－Cb之第二電荷接觸孔322。電荷連接線310－C連接至閘極連接線及/或下一像素列中的閘極線之電荷襯墊。

自第三導電層形成之電荷連接線310－C通過第一電荷接觸孔321及第二電荷接觸孔322而連接至在電荷連接線310－C之下部的電荷控制線300－Ca及300－Cb的該結構被稱為橋線。

通過上文描述之程序，可製造具有第一子像素及第二子像素且能夠調整第一子像素及第二子像素中之電荷量的單位像素。此外，可同時驅動彼此垂直鄰近的上部單位像素及下部單位像素。

在形成第一像素電極510及第二像素電極520後，第一對 準層(未圖示)形成於所得結構上，藉此完成一下部基板，亦即TFT基板。

儘管未圖示，但藉由在透明絕緣基板上順序地形成黑色矩陣、彩色濾光片、塗飾層、突起圖案、透明共同電極及第二對準層(未圖示)而製備共同電極基板。其後，TFT基板及共同電極基板以介入於其間之分隔物(未圖示)而彼此附接。隨後，藉由將液晶材料注入至由在TFT基板與共同電極基板之間的分隔物所形成的空間中而形成液晶層，由此完成根據例示性實施例之LCD。

儘管通過五個薄片遮罩而形成例示性實施例之TFT基板，但遮罩製程不限於此。亦即，TFT基板可通過五個或五個以上薄片遮罩或者五個或五個以下薄片遮罩而形成。

本發明不限於上述描述，但儲存線可與閘極線一起平行延伸，且安置於單位像素兩側的第一資料線及第二資料線可具有不同線寬。將參看隨附圖式描述根據另一例示性實施例之顯示裝置。在下文描述之例示性實施例中，將省略在前述例示性實施例中解釋的重疊描述。注意，對下文描述之例示性實施例的描述亦可應用於前述例示性實施例的顯示裝置。

圖15為根據另一例示性實施例的顯示裝置之平面圖，且圖16為沿圖15之線C－C所截取之橫截面圖。

參看圖15及圖16，根據此例示性實施例之顯示裝置包括與閘極線100－Ga及100－Gb一起平行延伸之第一至第三儲存線401、402及403。第一儲存線401通過第一子像素區域， 且第二儲存線402及第三儲存線403通過第二子像素區域。第一儲存線401包括一重疊第一像素電極510之第一突起。第二儲存線402包括一重疊第二像素電極520之第二突起。第三儲存線403包括一重疊電荷控制電極800之第三突起。第一TFT 601之汲極端子651(其通過第一像素接觸孔而連接至第一像素電極510)安置於第一突起上。因此，第一儲存電容器Cst1之電容根據第一突起與第一TFT 601之汲極端子651之間的重疊區域而改變。第二TFT 602之汲極端子661(其通過第二像素接觸孔而連接至第二像素電極520)安置於第二突起上。因此，第二儲存電容器Cst2之電容根據第二突起與第二TFT 602之汲極端子661之間的重疊區域而改變。電荷控制電晶體700之汲極端子731(其通過接觸孔而連接至電荷控制電極800)安置於第三突起上。因此，放電電容器Cdown之電容根據第三突起與放電電容器Cdown之汲極端子731之間的重疊區域而改變。此例示性實施例之第一至第三儲存線401、402及403與閘極線100－Ga及100－Gb一起形成。第一至第三儲存線401、402及403全部連接至基板10之一側區域。

在此例示性實施例中，第一資料線200－Da及第二資料線200－Db重疊第一像素電極510及第二像素電極520。第一資料線200－Da及第二資料線200－Db中之一者連接至一單位像素中的第一TFT 601之源極端子631及第二TFT 602之源極端子641。使連接至第一TFT 601之源極端子631及第二TFT 602之源極端子641的資料線之線寬比源極端子631及641未 連接至的資料線之線寬小，由此恆定地保持用於傳輸資料信號之線與像素電極之間的寄生電容。亦即，在此例示性實施例中，可藉由使像素電極與用於傳輸資料信號之線之間的重疊區域在單位像素區域中彼此相等而恆定地保持寄生電容。如圖15中所說明，因為位於上部單位像素之左邊緣的第一資料線200－Da不具有一延伸之源極端子，所以其具有對應於第一資料線200－Da與第一像素電極510及第二像素電極520之間的重疊區域的寄生電容。然而，位於上部單位像素區域之右邊緣的第二資料線200－Db之一部分延伸以形成源極端子631及634。因此，第二資料線200－Db具有對應於一在源極端子631及634與第一像素電極510及第二像素電極520之間的重疊區域以及在第二資料線200－Db與第一像素電極510及第二像素電極520之間的重疊區域的寄生電容。由此，使第二資料線200－Db之線寬T2比第一資料線200－Da之線寬T1小。此處，可使第二資料線200－Db之線寬T2比第一資料線200－Da之線寬T1小，使得寄生電容藉由源極端子631及634與像素電極510及520之間的重疊區域而減小。或者，可使第一資料線200－Da之線寬T1比第二資料線200－Db之線寬T2大。

同樣地，因為位於下部單位像素之右邊緣的第二資料線200－Db不具有一延伸之源極端子，所以其具有對應於第二資料線200－Db與第一像素電極510及第二像素電極520之間的重疊區域的寄生電容，如圖15中所說明。然而，位於下部單位像素區域之左邊緣的第一資料線200－Da之一部分延 伸以形成源極端子631及634。因此，第一資料線200－Da具有對應於一在源極端子631及634與第一像素電極510及第二像素電極520之間的重疊區域以及第一資料線200－Da與第一像素電極510及第二像素電極520之間的重疊區域的寄生電容。由此，可使第一資料線200－Da之線寬T1比第二資料線200－Db之線寬T2小。

亦即，第一資料線200－Da及第二資料線200－Db之線寬交替變窄，因為單位像素行之第一TFT 601及第二TFT 602交替地連接至安置於單位像素之左側及右側的第一資料線200－Da及第二資料線200－Db。

本發明不限於上述描述。因此，可不常見地將像素電極提供於單位像素區域中，可切斷TFT之上部區域之像素電極，且電荷控制線可形成於一像素列與鄰近於該一像素列之另一像素列之間。將參看隨附圖式描述根據又一例示性實施例的顯示裝置。在下文描述之例示性實施例中，本文將省略重複描述(其已在前述例示性實施例中經解釋)。注意，對下文描述之例示性實施例的描述亦可應用於根據前述例示性實施例的顯示裝置。

圖17為根據又一例示性實施例之顯示裝置的平面圖，且圖18為沿圖17之線C－C所截取之橫截面圖。

參看圖17及圖18，根據此例示性實施例之顯示裝置包括一連接至第一資料線200－Da及第二資料線200－Db中之一者及閘極線100－Ga及100－Gb的TFT 603，及一連接至TFT 603之汲極端子的像素電極550。像素電極550包括一曝露TFT 603上之區域的切斷槽551。切斷槽551可以矩形形狀形成，該矩形形狀與TFT 603之形狀等同，如圖17中所說明。當然，切斷槽551之形狀不限於矩形形狀，且由此切斷槽551可藉由移除安置於TFT 603之源極端子671上的像素電極550而形成。如已描述，存在視像素電極與傳輸資料信號之線之間的重疊區域而定的寄生電容差。為解決寄生電容差之該問題現象，在此例示性實施例中，將藉由部分地移除像素電極550而獲得的切斷槽551提供於TFT 603上，使得TFT 603之源極端子671不重疊像素電極550。因此，有可能使像素電極550與第一資料線200－Da及第二資料線200－Db之間的重疊區域彼此相等，且由此使像素電極550與第一資料線200－Da及第二資料線200－Db之間的寄生電容亦彼此相等。

在此例示性實施例中，電荷控制線450形成於彼此垂直鄰近的像素電極550(亦即，在像素行方向上配置的鄰近像素電極)之間的區域中。因此，有可能防止在像素行方向上彼此垂直鄰近的像素電極550彼此耦接，且亦減小出現在像素行方向上彼此垂直鄰近的像素電極550之間的寄生電容。電荷控制線450與閘極線100－Ga及100－Gb以及儲存線400一起形成。電荷控制線450連接至在基板10之一邊緣區域中的儲存線400。因此，電荷控制線450使其電壓位準保持於接地電壓位準，其為儲存線400之電壓位準。在具有接地電壓位準之電荷控制線450獨立地安置於兩個像素電極550之間的狀況下，電荷控制線450屏蔽電場，藉此減 小鄰近像素電極550之間的寄生電容。

如上文所描述，根據例示性實施例，即使閘極線之數目增加，仍可藉由通過閘極連接線連接至少兩個閘極線來確保將閘極接通電壓施加至閘極線的充足時間以用於改良解析度。

另外，在例示性實施例中，兩個電荷控制線通過電荷連接線而連接，電荷連接線連接至在像素矩陣之下一列中的閘極連接線，且第一子像素及第二子像素中的電荷量經調整，藉此可改良可見度。

此外，根據例示性實施例，電荷連接線以橋形狀形成，使得可防止閘極線與電荷連接線之短路。

此外，根據例示性實施例，複數個閘極線通過單位像素之中央區域以使在複數個閘極線與像素電極之間的寄生電容均勻。

另外，根據例示性實施例，有可能藉由改變安置於每一單位像素兩側的資料線之線寬或藉由將TFT及像素電極組態成彼此不重疊而使資料線與像素電極之間的寄生電容均勻。

此外，根據例示性實施例，可藉由在一在鄰近像素電極之間的區域中形成電荷控制線而減小鄰近像素電極之間的寄生電容。

本揭示案提供一種能夠確保充足充電時間以及改良解析度(全HD；1,920×1,080像素或更多)的顯示裝置，因為可藉由通過一外部閘極連接線連接一對閘極線而同時以電荷來 填充兩個像素列。

本揭示案亦提供一種能夠藉由將單位像素分成以彼此不同之電荷量來充電的複數個子像素而改良可見度之顯示裝置。

儘管顯示裝置已關於特定實施例被描述，但其並不限於此。因此，熟習此項技術者將易於瞭解，可在不脫離由附加申請專利範圍所界定的本發明之精神及範疇的情況下，對其進行各種修改及改變。

10‧‧‧透明絕緣基板

20‧‧‧光透射絕緣基板

30‧‧‧液晶

100－1a‧‧‧閘極線

100－1b‧‧‧閘極線

100－2a‧‧‧閘極線

100－2b‧‧‧閘極線

100－3a‧‧‧閘極線

100－3b‧‧‧閘極線

100－Ga‧‧‧閘極線

100－Gb‧‧‧閘極線

110－1‧‧‧閘極連接線

110－2‧‧‧閘極連接線

110－3‧‧‧閘極連接線

110－G‧‧‧閘極連接線

120‧‧‧電荷襯墊

200－1a‧‧‧第一資料線

200－1b‧‧‧第二資料線

200－2a‧‧‧第一資料線

200－2b‧‧‧第二資料線

200－3a‧‧‧第一資料線

200－3b‧‧‧第二資料線

200－4a‧‧‧第一資料線

200－4b‧‧‧第二資料線

200－5a‧‧‧第一資料線

200－5b‧‧‧第二資料線

200－6a‧‧‧第一資料線

200－6b‧‧‧第二資料線

200－Da‧‧‧第一資料線

200－Db‧‧‧第二資料線

300－1a‧‧‧電荷控制線

300－1b‧‧‧電荷控制線

300－2a‧‧‧電荷控制線

300－2b‧‧‧電荷控制線

300－Ca‧‧‧電荷控制線

300－Cb‧‧‧電荷控制線

310－1‧‧‧電荷連接線

310－2‧‧‧電荷連接線

310－C‧‧‧電荷連接線

321‧‧‧第一電荷接觸孔

322‧‧‧第二電荷接觸孔

400‧‧‧儲存線

401‧‧‧第一儲存線

402‧‧‧第二儲存線

403‧‧‧第三儲存線

410‧‧‧突起

450‧‧‧電荷控制線

500‧‧‧單位像素

500(even)‧‧‧偶數像素

500(odd)‧‧‧奇數像素

501‧‧‧第一子像素

502‧‧‧第二子像素

510‧‧‧第一像素電極

520‧‧‧第二像素電極

530‧‧‧有機鈍化層

550‧‧‧像素電極

551‧‧‧切斷槽

601‧‧‧第一薄膜電晶體(TFT)

601－a‧‧‧第一薄膜電晶體(TFT)

601－b‧‧‧第一薄膜電晶體(TFT)

602‧‧‧第二薄膜電晶體(TFT)

602－a‧‧‧第二薄膜電晶體(TFT)

602－b‧‧‧第二薄膜電晶體(TFT)

603‧‧‧TFT

611‧‧‧第一閘極端子

612‧‧‧閘極絕緣層

613‧‧‧作用層

614‧‧‧歐姆接觸層

621‧‧‧第二閘極端子

622‧‧‧閘極絕緣層

623‧‧‧作用層

624‧‧‧歐姆接觸層

631‧‧‧第一源極端子

641‧‧‧第二源極端子

651‧‧‧第一汲極端子

652‧‧‧第一像素接觸孔

661‧‧‧第二汲極端子

662‧‧‧第二像素接觸孔

671‧‧‧源極端子

701‧‧‧電荷控制電晶體

701－a‧‧‧電荷控制電晶體

701－b‧‧‧電荷控制電晶體

711‧‧‧閘極端子

713‧‧‧作用層

721‧‧‧源極端子

722‧‧‧源極接觸孔

731‧‧‧汲極端子

732‧‧‧汲極接觸孔

800‧‧‧電荷控制電極

910‧‧‧光屏蔽圖案

920‧‧‧紅色、綠色及藍色濾光片/彩色濾光片

930‧‧‧塗飾層

940‧‧‧共同電極

1000‧‧‧TFT基板

2000‧‧‧共同電極基板

Cdown‧‧‧放電電容器

Clc1‧‧‧第一液晶電容器

Clc2‧‧‧第二液晶電容器

Cst1‧‧‧第一儲存電容器

Cst2‧‧‧第二儲存電容器

圖1為根據一例示性實施例之顯示裝置的示意圖；圖2為根據例示性實施例之顯示裝置的電路圖；圖3為根據例示性實施例之顯示裝置的平面圖；圖4為沿圖3之線A－A所截取之橫截面圖；圖5為沿圖3之線B－B所截取之橫截面圖；圖6至圖8為說明根據例示性實施例的製造一薄膜電晶體(TFT)基板之方法的示意圖；圖9為沿圖6之線A－A所截取之橫截面圖；圖10為沿圖6之線B－B所截取之橫截面圖；圖11為沿圖7之線A－A所截取之橫截面圖；圖12為沿圖7之線B－B所截取之橫截面圖；圖13為沿圖8之線A－A所截取之橫截面圖；圖14為沿圖8之線B－B所截取之橫截面圖；圖15為根據另一例示性實施例之顯示裝置的平面圖；圖16為沿圖15之線C－C所截取之橫截面圖； 圖17為根據又一例示性實施例之顯示裝置的平面圖；及圖18為沿圖17之線C－C所截取之橫截面圖。

100－1a‧‧‧閘極線

100－1b‧‧‧閘極線

100－2a‧‧‧閘極線

100－2b‧‧‧閘極線

100－3a‧‧‧閘極線

110－1‧‧‧閘極連接線

110－2‧‧‧閘極連接線

110－3‧‧‧閘極連接線

200－1a‧‧‧第一資料線

200－1b‧‧‧第二資料線

200－2a‧‧‧第一資料線

200－2b‧‧‧第二資料線

200－3a‧‧‧第一資料線

200－3b‧‧‧第二資料線

200－4a‧‧‧第一資料線

200－4b‧‧‧第二資料線

200－5a‧‧‧第一資料線

200－5b‧‧‧第二資料線

200－6a‧‧‧第一資料線

200－6b‧‧‧第二資料線

300－1a‧‧‧電荷控制線

300－1b‧‧‧電荷控制線

300－2a‧‧‧電荷控制線

300－2b‧‧‧電荷控制線

310－1‧‧‧電荷連接線

310－2‧‧‧電荷連接線

500‧‧‧單位像素

500(even)‧‧‧偶數像素

500(odd)‧‧‧奇數像素

501‧‧‧第一子像素

502‧‧‧第二子像素

Claims (32)

1. 一種顯示裝置，其包含：複數個單位像素，其以一矩陣形式配置；複數個閘極線，其在一列方向上延伸且分別連接至該等單位像素；複數個第一資料線及第二資料線，其在一行方向上延伸且分別連接至該等單位像素；複數個電荷控制線，其在該列方向上延伸且分別連接至該等單位像素；複數個閘極連接線，其分別連接至至少兩個鄰近閘極線；及複數個電荷連接線，其分別連接至至少兩個鄰近電荷控制線。
2. 如請求項1之顯示裝置，其中一絕緣層提供於該複數個閘極線、該複數個電荷控制線及該複數個閘極連接線上，該複數個電荷連接線安置於該絕緣層上。
3. 如請求項2之顯示裝置，其中該複數個電荷連接線係由與該單位像素中之一像素電極相同的材料形成，且通過接觸孔而連接至該等電荷控制線。
4. 如請求項1之顯示裝置，其中一絕緣層提供於該複數個閘極線、該複數個電荷控制線及該複數個閘極連接線上，該複數個閘極連接線係安置於該絕緣層上。
5. 如請求項1之顯示裝置，其中該複數個閘極線通過單位像素區域。
6. 如請求項1之顯示裝置，其中該等第一資料線及該等第二資料線部分地重疊一單位像素區域，且其中該等第一資料線及該等第二資料線中之連接至一單位像素之一者之一線寬小於該等第一資料線及該等第二資料線中之未連接至一單位像素區域中之該一單位像素之另一者之一線寬。
7. 如請求項1之顯示裝置，其中該單位像素包含：一薄膜電晶體(TFT)，其連接至該等第一資料線及該等第二資料線中之一者及該閘極線；及一像素電極，其提供於該TFT上之一區域中，該在該TFT上之像素電極被移除。
8. 如請求項1之顯示裝置，其中該單位像素包含一包括一閘電極的薄膜電晶體、一安置於該閘電極上的閘極絕緣層，及一安置於該閘電極上並在該等資料線下的作用層，且該資料線及該等作用層具有相同平面形狀。
9. 如請求項1之顯示裝置，其中該單位像素包含第一子像素及第二子像素；該閘極線電連接至該第一子像素及該第二子像素；且該電荷控制線電連接至該第一子像素及該第二子像素中之至少一者。
10. 如請求項9之顯示裝置，其中該第一子像素及該第二子像素係以不同電壓來充電。
11. 如請求項9之顯示裝置，其中在以該像素行方向上配置之該複數個單位像素中，奇數單位像素連接至該等第一資料線及該等第二資料線中之一者，且偶數單位像素連 接至該等奇數單位像素未連接至之另一資料線。
12. 如請求項9之顯示裝置，其中該第一子像素包含：一第一像素電極；及一第一TFT，其經組態以根據該閘極線之一閘極接通電壓，將該第一資料線或該第二資料線之一信號施加至該第一像素電極。
13. 如請求項9之顯示裝置，其中該第二子像素包含：一第二像素電極；一第二TFT，其經組態以根據該閘極線之一閘極接通電壓，將該第一資料線或該第二資料線之一信號施加至該第二像素電極；一電荷控制電極；及一電荷控制電晶體，其經組態以根據該電荷控制線之一閘極接通電壓，將該第二像素電極與該電荷控制電極彼此電連接。
14. 如請求項1之顯示裝置，其中該電荷連接線部分地重疊至少一閘極線或至少一閘極連接線，在一閘極接通電壓施加至該至少一閘極線或與該電荷連接線重疊之該至少一閘極連接線後，該閘極接通電壓施加至該電荷連接線。
15. 如請求項1之顯示裝置，其中該複數個電荷控制線及該複數個閘極線係交替地配置，且該電荷連接線連接至一緊接於該至少兩個經連接之電荷控制線而安置的閘極線。
16. 如請求項1之顯示裝置，進一步包含在該複數個第一資料線與第二資料線之間的區域中於該列方向上延伸的複數個儲存線。
17. 如請求項1之顯示裝置，其中該單位像素包含一第一像素電極、一第二像素電極及一電荷控制電極，且該單位像素進一步包含：一第一儲存線，其通過該第一像素電極且在該像素列方向上延伸；一第二儲存線，其通過該第二像素電極且在該像素列方向上延伸；及一第三儲存線，其通過該電荷控制電極且在該像素列方向上延伸。
18. 如請求項1之顯示裝置，其中該第一像素電極及該第二像素電極包括具有彎曲之複數個晶疇。
19. 如請求項17之顯示裝置，其中該單位像素包含：複數個像素電極，其連接至該閘極線；及一電荷控制電極，其連接至該電荷控制線，該電荷控制電極部分地重疊該儲存線。
20. 如請求項1之顯示裝置，其中電荷控制線之一部分在該像素單元外部延伸且連接至該電荷連接線。
21. 如請求項17之顯示裝置，其中該單位像素包含：複數個子像素；第一TFT，其經組態以連接至該複數個子像素；及第二TFT，其經組態以連接至該複數個子像素中之至 少一者，且改變與其連接之該等子像素中之一充電電壓。
22. 一種顯示裝置，其包含：複數個單位像素，其以一矩陣形式配置；複數個閘極線，其在一列方向上延伸且分別連接至該等單位像素；複數個第一資料線及第二資料線，其在一行方向上延伸且分別連接至該等單位像素；複數個閘極連接線，其分別連接至至少兩個鄰近閘極線；一儲存線，其重疊該單位像素；及複數個電荷控制線，其在兩個像素列之間於該列方向上延伸。
23. 如請求項22之顯示裝置，其中該複數個閘極線通過單位像素區域。
24. 如請求項22之顯示裝置，其中該單位像素包含一像素電極；其中該等第一資料線及該等第二資料線部分地重疊該像素電極；且其中該等第一資料線及該等第二資料線中之連接至一單位像素之一者之一線寬小於該等第一資料線及該等第二資料線中之未連接至一單位像素區域中之該一單位像素之另一者之一線寬。
25. 如請求項22之顯示裝置，其中該單位像素包含： 一TFT，其連接至該等第一資料線及該等第二資料線中之一者及該閘極線；及一像素電極，其提供於該TFT上之一區域中，在該TFT上之該像素電極被移除。
26. 如請求項22之顯示裝置，其中該電荷控制線係由與該閘極線相同之材料形成且連接至該儲存線。
27. 如請求項22之顯示裝置，其中該等單位像素包括連接至該閘極線與該等第一資料線及該等第二資料線中之一者之至少一TFT。
28. 如請求項27之顯示裝置，其中該單位像素包含一包括一閘電極的薄膜電晶體、一安置於該閘電極上的閘極絕緣層，及一安置於該閘電極上並在該等資料線之下的作用層，且該資料線及該等作用層具有相同平面形狀。
29. 如請求項22之顯示裝置，其中奇數像素連接至該第一資料線，且偶數像素連接至該第二資料線。
30. 如請求項22之顯示裝置，其中該複數個子像素分別包括像素電極，且像素電極包括具有彎曲之複數個晶疇。
31. 一種驅動一顯示裝置的方法，該顯示裝置包含：複數個單位像素，該等單位像素中之每一者包括複數個子像素；及複數個閘極線，其連接至該複數個單位像素，其中至少兩個或兩個以上閘極線彼此連接，使得藉由施加一閘極接通信號將一資料信號施加至該像素，該方法包含：施加一閘極接通電壓，以將該資料信號施加至該複數 個子像素；及施加一下一閘極接通電壓，以改變該複數個子像素中之至少一者的該資料信號。
32. 如請求項31之方法，其中該複數個子像素中之至少一者的該資料信號在施加該下一閘極接通電壓時增加或減小。