KR20040055337A - 액정표시장치 및 그의 구동장치 - Google Patents

액정표시장치 및 그의 구동장치 Download PDF

Info

Publication number
KR20040055337A
KR20040055337A KR1020020081981A KR20020081981A KR20040055337A KR 20040055337 A KR20040055337 A KR 20040055337A KR 1020020081981 A KR1020020081981 A KR 1020020081981A KR 20020081981 A KR20020081981 A KR 20020081981A KR 20040055337 A KR20040055337 A KR 20040055337A
Authority
KR
South Korea
Prior art keywords
data
thin film
lines
gate
liquid crystal
Prior art date
Application number
KR1020020081981A
Other languages
English (en)
Inventor
이승엽
박재현
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020020081981A priority Critical patent/KR20040055337A/ko
Priority to US10/394,177 priority patent/US7265744B2/en
Publication of KR20040055337A publication Critical patent/KR20040055337A/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

본 발명은 데이터 드라이브 내에 포함되는 집적회로의 수를 줄일 수 있도록 한 액정표시장치에 관한 것이다.
본 발명의 액정표시장치는 다수의 제 1데이터라인에 각각 형성되어 제 1데이터라인으로부터 공급되는 비디오신호를 제 1데이터라인의 수보다 적어도 하나 이상 많게 설정된 제 2데이터라인으로 공급하기 위한 스위칭부를 구비한다.

Description

액정표시장치 및 그의 구동장치{Liquid Crystal Display and Driving Apparatus Thereof}
본 발명은 액정표시장치 및 그의 구동장치에 관한 것으로 특히, 데이터 드라이브 내에 포함되는 집적회로의 수를 줄일 수 있도록 한 액정표시장치 및 그의 구동장치에 관한 것이다.
액정표시장치는 전계를 이용하여 액정의 광 투과율을 조절함으로써 화상을 표시하게 된다. 이를 위하여, 액정표시장치는 화소 매트릭스를 가지는 액정패널과 액정패널을 구동하기 위한 구동회로를 구비한다. 구동회로는 화상정보가 표시패널에 표시되도록 화소 매트릭스를 구동하게 된다.
도 1은 종래의 액정표시장치를 나타내는 도면이다.
도 1을 참조하면, 종래의 액정표시장치는 액정패널(2)과, 액정패널(2)의 데이터라인들(DL1 내지 DLm)을 구동하기 위한 데이터 드라이버(4)와, 액정패널(2)의 게이트라인들(GL1 내지 GLn)을 구동하기 위한 게이트 드라이버(6)를 구비한다.
액정패널(2)은 게이트라인들(GL1 내지 GLn)과 데이터라인들(DL1 내지 DLm)의 교차부에 각각 형성된 박막 트랜지스터(TFT)와, 박막 트랜지스터(TFT)에 접속되고 매트릭스 형태로 배열되어진 액정셀들을 구비한다.
게이트 드라이버(6)는 도시되지 않은 타이밍 제어부로부터의 제어신호에 따라 게이트 라인들(GL1 내지 GLn)에 순차적으로 게이트신호를 공급한다. 데이터 드라이버(4)는 타이밍 제어부로부터 공급되는 데이터(R,G,B)를 아날로그 신호인 비디오신호로 변환하여 게이트라인들(GL1 내지 GLn)에 게이트신호가 공급되는 1수평주기마다 1수평라인분의 비디오신호를 데이터라인들(DL1 내지 DLm)로 공급한다.
박막 트랜지스터(TFT)는 게이트라인(GL1 내지 GLn)으로부터의 게이트신호에 응답하여 데이터라인(DL1 내지 DLm)으로부터의 데이터를 액정셀로 공급한다. 액정셀은 액정을 사이에 두고 대면하는 공통전극과, 박막 트랜지스터(TFT)에 접속된 화소전극으로 구성되므로 등가적으로 액정 캐패시터(Clc)로 표시될 수 있다. 이러한 액정셀은 액정 캐패시터(Clc)에 충전된 데이터전압을 다음 데이터전압이 충전될 때 까지 유지시키기 위하여 이전단 게이트라인에 접속된 스토리지 캐패시터(도시되지 않음)를 포함한다.
이와 같은 종래의 액정표시장치의 액정셀들은 게이트라인들(GL1 내지 GLn)과 데이터라인들(DL1 내지 DLm)의 교차부에 각각 위치되기 때문에 데이터라인들(DL1 내지 DLm)의 수만큼(즉 m개) 수직라인을 형성한다. 다시 말하여, 액정셀들은 m개의 수직라인 및 n개의 수평라인을 이루도록 매트릭스 형태로 배치된다.
여기서 알수 있듯이, 종래에는 m개의 수직라인의 액정셀들을 구동하기 위하여 m개의 데이터라인들(DL1 내지 DLm)을 필요로한다. 따라서, 종래에는 액정패널(2)을 구동하기 위하여 다수의 데이터라인들(DL1 내지 DLm)이 형성되고, 다수의 데이터라인들(DL1 내지 DLm)을 구동하기 위하여 데이터 드라이버(4) 내에 많은 수의 데이터 드라이버 집적회로(Integrated Circuit : 이하 "IC"라 함)가 포함되어야 하므로 많은 제조비용이 소모되어야 하는 문제점이 있다.
따라서, 본 발명의 목적은 데이터 드라이브 집적회로의 수를 줄일 수 있도록 한 액정표시장치 및 그의 구동장치를 제공하는 것이다.
도 1은 종래의 액정표시장치를 나타내는 도면.
도 2는 본 발명의 제 1실시예에 의한 액정표시장치를 나타내는 도면.
도 3 및 도 4는 도 2에 도시된 액정표시장치에 공급되는 구동파형을 나타내는 파형도.
도 5는 본 발명의 제 2실시예에 의한 액정표시장치를 나타내는 도면.
도 6은 본 발명의 실시예에 의한 박막 트랜지스터의 구조를 나타내는 단면도.
도 7은 본 발명의 다른 실시예에 의한 박막 트랜지스터의 구조를 나타내는 단면도.
< 도면의 주요 부분에 대한 부호의 설명 >
2,12 : 액정패널 4,14 : 데이터 드라이버
6,16 : 게이트 드라이버 8 : 비표시영역
10 : 표시영역 18,30 : 타이밍 컨트롤러
32 : 제어신호 생성부 101,130 : 기판
102,132 : 게이트절연막 106,134 : 게이트전극
108,136 : 소스전극 110,138 : 드레인전극
112,148 : 보호막 114,116,140,146 : 반도체층
118,142 : 드레인 접촉홀 120,144 : 화소전극
상기 목적을 달성하기 위하여 본 발명의 액정표시장치는 다수의 제 1데이터라인에 각각 형성되어 제 1데이터라인으로부터 공급되는 비디오신호를 제 1데이터라인의 수보다 적어도 하나 이상 많게 설정된 제 2데이터라인으로 공급하기 위한 스위칭부를 구비한다.
상기 스위칭부는 i(i는 1)개의 제 1데이터라인으로부터 공급되는 비디오신호를 i+1개의 제 2데이터라인으로 공급한다.
상기 제 1데이터라인의 수는 m(m은 자연수)/2개로 설정되고, 제 2데이터라인의 수는 m개로 설정된다.
상기 스위칭부는 제 1 및 제 2 박막 트랜지스터를 구비한다.
상기 제 1 및 제 2박막 트랜지스터의 소오스단자는 j(j는 자연수)번째 제 1데이터라인에 공통적으로 접속된다.
상기 제 1박막 트랜지스터의 드레인단자는 기수번째 제 2데이터라인에 접속되고, 제 2박막 트랜지스터의 드레인단자는 우수번째 제 2데이터라인에 접속된다.
상기 제 1박막 트랜지스터에 제 1구동신호를 공급하기 위한 제 1제어라인과, 제 1구동신호와 교번적으로 공급되는 제 2구동신호를 제 2박막 트랜지스터에 공급하기 위한 제 2제어라인을 구비한다.
상기 제 1 및 제 2구동신호는 1수평주기 동안 서로 교번적으로 하이 및 로우 상태를 반복한다.
상기 1수평주기의 전반부 1/2기간동안 제 1구동신호만 하이상태를 유지하고, 1수평주기의 후반부 1/2기간동안 제 2구동신호만 하이상태를 유지한다.
상기 1수평주기의 전반부 1/2기간동안 제 2구동신호만 하이상태를 유지하고, 1수평주기의 후반부 1/2기간동안 제 1구동신호만 하이상태를 유지한다.
상기 제 1박막 트랜지스터는 제 1구동신호가 하이상태로 입력될 때 제 1데이터라인으로 공급되는 비디오신호를 기수번째 제 2데이터라인에 공급한다.
상기 제 2박막 트랜지스터는 제 2구동신호가 하이상태로 입력될 때 제 1데이터라인으로 공급되는 비디오신호를 우수번째 제 2데이터라인으로 공급한다.
상기 스위칭부는 블랙 매트릭스와 중첩되게 형성된다.
본 발명의 액정표시장치는 n/2(n은 자연수)개의 제 1데이터라인들과, 화상이 표시되는 표시영역에 형성되는 n개의 제 2데이터라인들과, 화상이 표시되지 않는비표시영역에 제 1데이터라인들 각각에 대응되도록 형성되는 스위칭부들과, 제 2데이터라인들과 교차되는 방향으로 형성되는 게이트라인들을 구비한다.
상기 스위칭부는 i(i는 1)개의 제 1데이터라인으로부터 공급되는 비디오신호를 i+1개의 제 2데이터라인으로 공급한다.
상기 제 2데이터라인들 및 게이트라인들의 교차부 마다 형성되는 박막 트랜지스터와, 박막 트랜지스터와 접속되게 형성되는 액정셀을 구비한다.
상기 스위칭부들 각각에 접속되도록 비표시영역에 형성되는 제 1 및 제 2제어라인을 구비한다.
상기 스위칭부는 제 1 및 제 2 박막 트랜지스터를 구비한다.
상기 제 1 및 제 2박막 트랜지스터의 소오스단자는 j(j는 자연수)번째 제 1데이터라인에 공통적으로 접속된다.
상기 제 1박막 트랜지스터의 드레인단자는 기수번째 제 2데이터라인에 접속되고, 게이트단자는 제 1제어라인에 접속된다.
상기 제 2박막 트랜지스터의 드레인단자는 우수번째 제 2데이터라인에 접속되고, 게이트단자는 제 2제어라인에 접속된다.
1수평주기동안 제 1 및 제 2박막 트랜지스터는 교번적으로 턴-온 및 턴-오프되면서 제 1데이터라인으로부터 공급되는 비디오신호를 기수번째 제 2데이터라인 및 우수번째 제 2데이터라인으로 공급한다.
상기 비표시영역과 중첩되게 형성되는 블랙 매트릭스를 구비한다.
상기 제 1 및 제 2박막 트랜지스터 각각은 기판상에 형성된 게이트전극과,게이트전극상에 형성되는 게이트 절연막과, 게이트 절연막 상에 형성되는 반도체층과, 반도체층상에 형성되는 소스전극 및 드레인전극과, 소스전극 및 드레인전극 상에 형성되는 보호막을 구비한다.
상기 반도체층은 게이트 절연막 상에 불순물이 도핑되지 않은 비정질실리콘으로 형성되는 활성층과, 활성층상에 N형 또는 P형 불순물이 도핑된 비정질실리콘으로 형성되는 오믹 접촉층을 구비한다.
상기 반도체층과 소스전극 및 드레인전극은 동일 마스크에 의해 형성된다.
상기 반도체층과 소스전극 및 드레인전극은 상이한 마스크에 의해 형성된다.
본 발명의 액정표시장치의 구동장치는 n/2(n은 자연수)개의 제 1데이터라인들과, 화상이 표시되는 표시영역에 형성되는 n개의 제 2데이터라인들과, 화상이 표시되지 않는 비표시영역에 제 1데이터라인들 각각에 대응되도록 형성되는 스위칭부들과, 스위칭부들 각각에 접속되도록 비표시영역에 형성되는 제 1 및 제 2제어라인과, 제 2데이터라인들과 교차되는 방향으로 형성되는 게이트라인들과, 제 1데이터라인들에 비디오신호를 공급하기 위한 데이터 드라이버와, 게이트라인들에 게이트신호를 순차적으로 공급하기 위한 게이트 드라이버와, 데이터 드라이버 및 게이트 드라이버를 제어하기 위한 타이밍 컨트롤러를 구비한다.
상기 데이터 드라이버는 1수평주기 동안 두 수직라인분의 비디오신호를 순차적으로 제 1데이터라인으로 공급한다.
상기 데이터 드라이버는 1수평주기 동안 기수번째 비디오신호 및 우수번째 비디오신호를 순차적으로 공급한다.
상기 데이터 드라이버는 1수평주기 동안 우수번째 비디오신호 및 기수번째 비디오신호를 순차적으로 공급한다.
상기 타이밍 컨트롤러는 제 1 및 제 2제어라인으로 서로 교번적으로 하이 및 로우신호를 반복하는 제 1 및 제 2구동신호를 공급한다.
상기 제 1 및 제 2구동신호는 1수평주기 동안 하이 및 로우 상태를 반복한다.
상기 스위칭부는 제 1구동신호가 하이 상태일 때 제 1데이터라인으로 공급되는 기수번째 비디오신호를 기수번째 제 2데이터라인으로 공급하고, 제 2구동신호가 하이 상태일 때 제 1데이터라인으로 공급되는 우수번째 비디오신호를 우수번째 제 2데이터라인으로 공급한다.
상기 타이밍 컨트롤러는 데이터 드라이버에서 데이터를 래치시키기 위한 샘플링 클럭으로 이용되는 소스 샘플링 클럭(SSC)를 제 1구동신호로 이용하고, 소스 샘플링 클럭(SSC)을 인버팅한 신호를 제 2구동신호로 이용한다.
상기 타이밍 컨트롤러는 데이터 드라이버에서 데이터를 래치시키기 위한 샘플링 클럭으로 이용되는 소스 샘플링 클럭(SSC)를 제 2구동신호로 이용하고, 소스 샘플링 클럭(SSC)을 인버팅한 신호를 제 1구동신호로 이용한다.
상기 타이밍 컨트롤러에 접속되어 타이밍 콘트롤러로부터 공급되는 제어신호를 이용하여 서로 교번적으로 하이 및 로우신호를 반복하는 제 1 및 제 2구동신호를 제 1 및 제 2제어라인으로 공급하기 위한 제어신호 생성부를 구비한다.
상기 제 1 및 제 2구동신호는 1수평주기 동안 하이 및 로우 상태를 반복한다.
상기 스위칭부는 제 1구동신호가 하이 상태일 때 제 1데이터라인으로 공급되는 기수번째 비디오신호를 기수번째 제 2데이터라인으로 공급하고, 제 2구동신호가 하이 상태일 때 제 1데이터라인으로 공급되는 우수번째 비디오신호를 우수번째 제 2데이터라인으로 공급한다.
상기 제어신호 생성부는 데이터 드라이버에서 데이터를 래치시키기 위한 샘플링 클럭으로 이용되는 소스 샘플링 클럭(SSC)를 제 1구동신호로 이용하고, 소스 샘플링 클럭(SSC)을 인버팅한 신호를 제 2구동신호로 이용한다.
상기 제어신호 생성부는 데이터 드라이버에서 데이터를 래치시키기 위한 샘플링 클럭으로 이용되는 소스 샘플링 클럭(SSC)를 제 2구동신호로 이용하고, 소스 샘플링 클럭(SSC)을 인버팅한 신호를 제 1구동신호로 이용한다.
상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부도면을 참조한 실시예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
이하 도 2 내지 도 7를 참조하여 본 발명의 바람직한 실시예에 대하여 설명하기로 한다.
도 2는 본 발명의 제 1실시예에 의한 액정표시장치를 나타내는 도면이다.
도 2를 참조하면, 본 발명의 제 1실시예에 의한 액정표시장치는 액정패널(12)과, 액정패널(12)의 제 1데이터라인들(DL1 내지 DLm/2)을 구동하기 위한 데이터 드라이버(14)와, 액정패널(12)의 게이트라인들(GL1 내지 GLn)을 구동하기 위한 게이트 드라이버(16)와, 데이터 드라이버(14) 및 게이트 드라이버(16)를제어하기 위한 타이밍 컨트롤러(18)를 구비한다.
게이트 드라이버(16)는 타이밍 컨트롤러(18)로부터의 게이트 제어신호에 따라서 게이트라인들(GL1 내지 GLn)에 순차적으로 게이트신호를 공급한다.
데이터 드라이버(14)는 타이밍 컨트롤러(18)로부터 공급되는 데이터 제어신호에 따라 데이터(R,G,B)를 아날로그 신호인 비디오신호로 변환하여 게이트라인들(GL1 내지 GLn)에 게이트신호가 공급되는 1수평주기마다 비디오신호를 제 1데이터라인들(DL1 내지 DLm/2)로 공급한다. 이와 같은 데이터 드라이버(14)는 1수평주기동안 하나의 제 1데이터라인들(DL)에 2개의 수직라인에 해당하는 비디오신호를 순차적으로 공급하게 된다.
이를 도 3을 참조하여 상세히 설명하면, 먼저 1수평주기(1H)의 전반부(또는 후반부) 1/2기간(1/2H)동안 데이터 드라이버(14)는 기수번째 수직라인(기수번째 제 2데이터라인(D1,D3,D5...))에 해당하는 제 1비디오신호(DA)를 제 1데이터라인들(DL)로 공급한다. 그리고, 데이터 드라이버(14)는 1수평주기(1H)의 후반부(또는 전반부) 1/2기간(1/2H)동안 우수번째 수직라인(우수번째 제 2데이터라인(D2,D4,D6,...))에 해당하는 제 2비디오신호(DB)를 제 1데이터라인들(DL)로 공급하게 된다.
즉, 본 발명의 데이터 드라이버(14)는 1수평주기동안 제 1데이터라인들(DL) 각각에 기수번째(또는 우수번째) 및 우수번째(또는 기수번째) 비디오신호를 순차적으로 공급하게 된다. 이와 같이 데이터 드라이버(14)에서 하나의 제 1데이터라인들(DL)에 기수번째 및 우수번째 비디오신호를 공급하게 되면 비디오신호를 인가받는 제 1데이터라인들(DL1 내지 DLm/2)의 수가 도 1에 도시된 종래의 액정표시장치의 데이터라인들(DL1 내지 DLm)의 수의 절반으로 설정될 수 있다. 따라서, 본 발명의 제 1실시예에 의한 데이터 드라이버(14)에는 종래의 데이터 드라이버 IC의 수의 절반에 해당하는 드라이버 IC가 포함되고, 이에 따라 제조비용을 절감할 수 있다.
타이밍 컨트롤러(18)는 외부로부터 동기신호들, 제어신호들 및 데이터를 공급받는다. 동기신호들 및 제어신호들을 공급받은 타이밍 컨트롤러(18)는 게이트 드라이버를 제어하기 위한 게이트 제어신호를 생성하여 게이트 드라이버(16)로 공급한다. 동기신호들 및 제어신호들을 공급받은 타이밍 컨트롤러(18)는 데이터 드라이버를 제어하기 위한 데이터 제어신호 및 외부로부터 공급된 데이터를 데이터 드라이버(14)로 공급한다.
또한, 타이밍 컨트롤러(18)는 외부로부터 공급되는 제어신호를 이용하여 액정패널(12)의 제어라인들(C1,C2)로 제 1 및 제 2구동신호를 공급한다. 다시 말하여, 타이밍 컨트롤러(18)는 소스 샘플링 클럭(SSC)을 이용하여 제어라인들(C1,C2)로 공급될 제 1 및 제 2구동신호를 생성한다. 이를 상세히 설명하면, 소스 샘플링 클럭(SSC)은 데이터 드라이버(14)에서 데이터를 래치시키기 위한 샘플링 클럭으로써 도 3에 도시된 바와 같이 1수평기간의 주기를 갖게된다. 타이밍 컨트롤러(18)는 소스 샘플링 클럭(SSC)을 제 1제어라인(C1)으로 공급하여 제 1구동신호로 이용한다. 그리고, 타이밍 컨트롤러(18)는 소스 샘플링 클럭(SSC)을 인버팅한 신호를 제 2제어라인(C2)으로 공급하여 제 2구동신호로 이용한다.
액정패널(12)은 표시영역(10) 및 비표시영역(8)으로 나뉜다. 표시영역(10)은 비디오신호에 대응되는 소정의 화상이 표시되는 영역이다. 비표시영역(8)은 화상이 표시되지 않는 영역으로, 도시되지 않은 블랙 매트릭스와 중첩되게 위치된다.
표시영역(10)은 제 2데이터라인들(D) 및 게이트라인들(GL)의 교차부에 각각 형성된 제 1박막 트랜지스터(TFT1)와, 제 1박막 트랜지스터(TFT1)에 접속되고 매트릭스 형태로 배열되어진 액정셀들을 구비한다.
제 1박막 트랜지스터(TFT1)는 게이트라인(GL1 내지 GLn)으로부터의 게이트신호에 응답하여 제 2데이터라인(D1 내지 Dm)으로부터 공급되는 데이터를 액정셀로 공급한다. 액정셀은 액정을 사이에 두고 대면하는 공통전극과, 제 1박막 트랜지스터(TFT1)에 접속된 화소전극으로 구성되므로 등가적으로 액정 캐패시터(Clc)로 표시될 수 있다. 이러한 액정셀은 액정 캐패시터(Clc)에 충전된 데이터전압을 다음 데이터 전압이 충전될 때 까지 유지시키기 위하여 이전단 게이트라인에 접속된 스토리지 캐패시터(도시되지 않음)을 포함한다.
비표시영역(8)은 스위칭부(20) 및 스위칭부(20)를 구동시키기 위한 제어라인들(C1,C2)을 구비한다. 스위칭부(20) 각각은 제 1데이터라인들(DL1 내지 DLm/2)중 어느 하나에 접속되도록 형성된다. 이와 같은 스위칭부(20)는 하나의 제 1데이터라인(DL)으로부터 공급되는 비디오신호를 두개의 제 2데이터라인(D)으로 분리하여 공급한다. 다시 말하여, 스위칭부(20)는 m/2개의 제 1데이터라인(DL)에 각각 형성되어 m/2개의 제 1데이터라인(DL)으로부터 공급되는 비디오신호를 m개의 제 2데이터라인(D)으로 분리하여 공급하게 된다.
이를 위해 스위칭부(20) 각각은 제 2박막 트랜지스터(TFT2) 및 제 3박막 트랜지스터(TFT3)를 구비한다. 제 2박막 트랜지스터(TFT2)의 게이트단자는 제 1제어라인(C1)에 접속되고, 소오스단자는 제 1데이터라인(DL)에 접속된다. 그리고, 제 2박막 트랜지스터(TFT2)의 드레인단자는 기수번째 제 2데이터라인(D)에 접속된다. 또한, 제 3박막 트랜지스터(TFT3)의 게이트단자는 제 2제어라인(C2)에 접속되고, 소오스단자는 제 1데이터라인(DL)에 접속된다. 그리고, 제 3박막 트랜지스터(TFT3)의 드레인단자는 우수번째 제 2데이터라인(D)에 접속된다.
이와 같은 본 발명의 제 1실시예에 의한 액정표시장치의 동작과정을 도 3을 참조하여 상세히 설명하면, 먼저 타이밍 콘트롤러(18)는 1수평기간의 주기를 가짐과 아울러 서로 반대의 극성을 가지는 제 1 및 제 2구동신호를 제 1 및 제 2제어라인(C1,C2)으로 공급한다. 그리고, 데이터 드라이버(14)는 1수평주기의 전반부 1/2기간동안 기수번째 비디오신호를 제 1데이터라인(DL1 내지 DLm/2)들로 공급하고, 1수평주기의 후반부 1/2기간동안 우수번째 비디오신호를 제 1데이터라인(DL1 내지 DLm/2)들로 공급한다. 또한, 게이트 드라이버(16)는 1수평기간에 해당하는 게이트신호를 순차적으로 공급하게 된다.
1수평주기의 전반부 1/2 기간동안 제 1제어라인(C1)으로 하이(High)의 제 1구동신호가 공급되어 제 2박막 트랜지스터(TFT2)가 턴-온된다. 이때, 제 2제어라인(C2)으로는 로우(Low)의 제 2구동신호가 공급되어 제 3박막 트랜지스터(TFT3)를 턴-오프시킨다. 그리고, 제 1수평주기동안 게이트 라인들(GL1 내지 GLn) 중 어느 하나의 게이트라인(여기서는 "i(i는 자연수)번째 게이트라인(GLi)"이라고 함)으로게이트신호가 공급된다. i번째 게이트라인(GLi)으로 게이트신호가 공급되면 i번째 게이트라인(GLi)과 접속된 제 1박막 트랜지스터(TFT1)들이 턴-온된다.
이후, 1수평주기의 전반부 1/2기간동안 제 1데이터라인들(DL)로 기수번째 비디오신호(DA)가 공급되고, 이 기수번째 비디오신호(DA)는 제 2박막 트랜지스터(TFT2)를 경유하여 기수번째 제 2데이터라인(D1,D3,D5,...)으로 공급된다. 기수번째 제 2데이터라인(D1,D3,D5,...)으로 공급된 기수번째 비디오신호(DA)는 기수번째 제 2데이터라인(D1,D3,D5,...)과 접속된 제 1박막 트랜지스터(TFT1)들을 경유하여 액정셀들로 공급되게 된다. 즉, 1수평주기의 전반부 1/2기간동안 기수번째 제 2데이터라인(D1,D3,D5,...)으로 공급된 비디오신호(DA)는 기수번째 수직라인에 위치된 액정셀들로 공급되게 된다.
또한, 1수평주기의 후반부 1/2기간동안 제 2제어라인(C2)으로 하이(High)의 제 2구동신호가 공급되어 제 3박막 트랜지스터(TFT3)가 턴-온된다. 이때, 제 1제어라인(C1)으로는 로우(Low)의 제 1구동신호가 공급되어 제 2박막 트랜지스터(TFT2)를 턴-오프시킨다.
이후, 1수평주기의 후반부 1/2기간동안 제 1데이터라인들(DL)로 우수번째 비디오신호(DB)가 공급되고, 이 우수번째 비디오신호(DB)는 제 3박막 트랜지스터(TFT3)를 경유하여 우수번째 제 2데이터라인(D2,D4,D6,...)으로 공급된다. 우수번째 제 2데이터라인(D2,D4,D6,...)으로 공급된 우수번째 비디오신호(DB)는 우수번째 제 2데이터라인(D2,D4,D6,...)과 접속된 제 1박막 트랜지스터(TFT1)들을 경유하여 액정셀들로 공급되게 된다. 즉, 1수평주기의 후반부 1/2기간동안 우수번째 제 2데이터라인(D2,D4,D6,...)으로 공급된 비디오신호(DB)는 우수번째 수직라인에 위치된 액정셀들로 공급되게 된다.
한편, 본 발명의 제 1실시예에 의한 액정표시장치는 도 4와 같이 구동될 수 있다. 도 4를 참조하여 동작과정을 설명하면, 먼저, 타이밍 콘트롤러(18)는 1수평기간의 주기를 가짐과 아울러 서로 반대의 극성을 가지는 제 1 및 제 2구동신호를 제 1 및 제 2제어라인(C1,C2)으로 공급한다. 그리고, 데이터 드라이버(14)는 1수평주기의 전반부 1/2기간동안 우수번째 비디오신호(DB)를 제 1데이터라인들(DL1 내지 DLm/2)로 공급하고, 1수평주기의 후반부 1/2기간동안 기수번째 비디오신호(DA)를 제 1데이터라인들(DL1 내지 DLm/2)로 공급한다. 또한, 게이트 드라이버(16)는 1수평기간에 해당하는 게이트신호를 순차적으로 공급한다.
1수평주기의 전반부 1/2기간동안 제 2제어라인(C2)으로 하이(High)의 제 2구동신호가 공급되어 제 3박막 트랜지스터(TFT3)가 턴-온된다. 이때, 제 1제어라인(C1)으로는 로우(Low)의 제 1구동신호가 공급되어 제 2박막 트랜지스터(TFT2)를 턴-오프시킨다. 그리고, 제 1수평주기동안 i번째 게이트라인(GLi)으로 게이트신호가 공급되어 i번째 게이트라인(GLi)과 접속된 제 1박막 트랜지스터(TFT1)가 턴-온된다.
이후, 1수평주기의 전반부 1/2기간동안 제 1데이터라인들(DL)로 우수번째 비디오신호(DB)가 공급되고, 이 우수번째 비디오신호(DB)는 제 3박막 트랜지스터(TFT3)를 경유하여 우수번째 제 2데이터라인(D2,D4,D6,...)으로 공급된다. 우수번째 제 2데이터라인(D2,D4,D6,...)으로 공급된 우수번째 비디오신호(DB)는 우수번째 제 2데이터라인(D2,D4,D6,...)과 접속된 제 1박막 트랜지스터(TFT1)들을 경유하여 액정셀들로 공급되게 된다. 즉, 1수평주기의 전반부 1/2기간동안 우수번째 제 2데이터라인(D2,D4,D6,...)으로 공급된 비디오신호(DB)는 우수번째 수직라인에 위치된 액정셀들로 공급되게 된다.
또한, 1수평주기의 후반부 1/2 기간동안 제 1제어라인(C1)으로 하이(High)의 제 1구동신호가 공급되어 제 2박막 트랜지스터(TFT2)가 턴-온된다. 이때, 제 2제어라인(C2)으로는 로우(Low)의 제 2구동신호가 공급되어 제 3박막 트랜지스터(TFT3)를 턴-오프시킨다.
이후, 1수평주기의 후반부 1/2기간동안 제 1데이터라인들(DL)로 기수번째 비디오신호(DA)가 공급되고, 이 기수번째 비디오신호(DA)는 제 2박막 트랜지스터(TFT2)를 경유하여 기수번째 제 2데이터라인(D1,D3,D5,...)으로 공급된다. 기수번째 제 2데이터라인(D1,D3,D5,...)으로 공급된 기수번째 비디오신호(DA)는 기수번째 제 2데이터라인(D1,D3,D5,...)과 접속된 제 1박막 트랜지스터(TFT1)들을 경유하여 액정셀들로 공급되게 된다. 즉, 1수평주기의 후반부 1/2기간동안 기수번째 제 2데이터라인(D1,D3,D5,...)으로 공급된 비디오신호(DA)는 기수번째 수직라인에 위치된 액정셀들로 공급되게 된다.
도 5는 본 발명의 제 2실시예에 의한 액정표시장치를 나타내는 도면이다. 도 5의 구성중 도 2의 구성과 동일한 기능을하는 구성은 동일한 도면부호를 할당함과 아울러 상세한 설명은 생략하기로 한다.
도 5를 참조하면, 본 발명의 제 2실시예에 의한 액정표시장치는액정패널(12)과, 액정패널(12)의 제 1데이터라인들(DL1 내지 DLm/2)을 구동하기 위한 데이터 드라이버(14)와, 액정패널(12)의 게이트라인들(GL1 내지 GLn)을 구동하기 위한 게이트 드라이버(16)와, 데이터 드라이버(14) 및 게이트 드라이버(16)를 제어하기 위한 타이밍 컨트롤러(30)와, 타이밍 컨트롤러(30)의 제어에 의하여 제 1 및 제 2구동신호를 생성하기 위한 제어신호 생성부(32)를 구비한다.
게이트 드라이버(16)는 타이밍 컨트롤러(30)로부터의 게이트 제어신호에 따라서 게이트라인들(GL1 내지 GLn)에 순차적으로 게이트신호를 공급한다.
데이터 드라이버(14)는 타이밍 컨트롤러(18)로부터 공급되는 데이터 제어신호에 따라 데이터(R,G,B)를 아날로그 신호인 비디오신호로 변환하여 게이트라인들(GL1 내지 GLn)에 게이트신호가 공급되는 1수평주기마다 비디오신호를 제 1데이터라인들(DL1 내지 DLm/2)로 공급한다. 이와 같은 데이터 드라이버(14)는 1수평주기동안 하나의 제 1데이터라인들(DL)에 2개의 수직라인에 해당하는 비디오신호를 순차적으로 공급하게 된다.
타이밍 컨트롤러(30)는 외부로부터 동기신호들, 제어신호들 및 데이터를 공급받는다. 동기신호들 및 제어신호들을 공급받은 타이밍 컨트롤러(30)는 게이트 드라이버를 제어하기 위한 게이트 제어신호를 생성하여 게이트 드라이버(16)로 공급한다. 동기신호들 및 제어신호들을 공급받은 타이밍 컨트롤러(30)는 데이터 드라이버를 제어하기 위한 데이터 제어신호 및 외부로부터 공급된 데이터를 데이터 드라이버(14)로 공급한다. 그리고, 타이밍 컨트롤러(30)는 제어신호 생성부(32)에서 생성된 제 1구동신호 및 제 2구동신호가 원하는 시간에 공급될 수 있도록 제어신호 생성부(32)를 제어한다.
제어신호 생성부(32)는 타이밍 컨트롤러(30)로부터 공급되는 소스 샘플링 클럭(SSC)을 이용하여 제어라인들(C1,C2)로 공급될 제 1 및 제 2구동신호를 생성한다. 이를 상세히 설명하면, 소스 샘플링 클럭(SSC)은 데이터 드라이버(14)에서 데이터를 래치시키기 위한 샘플링 클럭으로써 도 3에 도시된 바와 같이 1수평기간의 주기를 갖게 된다. 제어신호 생성부(32)는 소스 샘플링 클럭(SSC)을 제 1제어라인(C1)으로 공급하여 제 1구동신호로 이용한다. 그리고, 제어신호 생성부(32)는 소스 샘플링 클럭(SSC)을 인버팅한 신호를 제 2제어라인(C2)으로 공급하여 제 2구동신호로 이용한다.
한편, 제어신호 생성부(32)는 도 4에 도시된 바와 같이 소스 샘플링 클럭(SSC)을 인버팅한 신호를 제 1제어라인(C1)으로 공급하여 제 1구동신호로 이용할 수 있다. 이때, 소스 샘플링 클럭(SSC)은 제 2제어라인(C2)으로 공급되어 제 2구동신호로 이용된다.
이와 같은 본 발명의 제 2실시예에서는 제 1 및 제 2구동신호를 생성하기 위한 제어신호 생성부(32)를 추가로 구비한다. 다시 말하여, 본 발명의 제 1실시예에서는 제 1 및 제 2구동신호를 타이밍 컨트롤러(18)를 이용하여 생성하였지만, 본 발명의 제 2실시예에서는 제어신호 생성부(32)를 이용하여 제 1 및 제 2구동신호를 생성한다. 한편, 본 발명의 제 2실시예의 동작특성은 상술한 본 발명의 제 1실시예와 동일하므로 상세한 설명은 생략하기로 한다.
한편, 본 발명의 실시예들에 포함된 각각의 박막 트랜지스터(TFT)는 도 6과같은 형태로 형성된다.
도 6을 참조하면, 본 발명의 실시예들에 포함된 박막 트랜지스터(TFT)는 하부기판(101) 상에 형성되는 게이트전극(106)과, 게이트전극(106)과 상이한 층에 형성되는 소스전극(108) 및 드레인전극(110)을 구비한다. 여기서, 드레인전극(110)은 드레인 접촉홀(118)을 통해 화소전극(120)과 접속되도록 형성된다.(실질적으로 드레인전극(110)은 화소전극(120) 또는 인접된 박막 트랜지스터(TFT)에 접속된다.)
게이트전극(106)과 소스전극(108) 및 드레인전극(110) 사이에는 도통채널을 형성하기 위한 반도체층(114,116)이 형성된다. 여기서, 반도체층(114,116)은 활성층(114)과, 활성층(114)과 소스전극(108) 및 활성층(114)과 드레인전극(110) 사이에 형성되는 오믹접촉층(116)을 구비한다. 활성층(114)은 불순물이 도핑되지 않은 비정질실리콘으로 형성되고, 오믹접촉층(116)은 N형 또는 P형 불순물이 도핑된 비정질실리콘으로 형성된다. 이와 같은 반도체층(114,116)은 게이트전극(106)에 전압이 공급될 때 소스전극(108)에 공급된 전압을 드레인전극(110)으로 공급한다. 게이트전극(106)과 반도체층(114,116) 사이에는 게이트절연막(102)이 형성된다. 그리고, 소스전극(108) 및 드레인전극(110) 상에는 보호막(112)이 형성된다.
이와 같은 본 발명의 실시예들에 포함된 박막 트랜지스터(TFT)의 소스전극(108)과 드레인전극(110)은 반도체층(114,116)과 서로 상이한 마스크로 형성된다. 따라서, 소스전극(108) 및 드레인전극(110)은 반도체층(114,116)과 서로 상이한 패턴을 갖는다.
도 7은 본 발명의 다른 실시예에 의한 박막 트랜지스터(TFT)의 구조를 나타내는 단면도이다.
도 7을 참조하면, 본 발명의 다른 실시예에 의한 박막 트랜지스터(TFT)는 하부기판(130) 상에 형성되는 게이트전극(134)과, 게이트전극(134)과 상이한 층에 형성되는 소스전극(136) 및 드레인전극(138)을 구비한다. 여기서, 드레인전극(138)은 드레인 접촉홀(142)을 통해 화소전극(144)과 접속되도록 형성된다.(실질적으로 드레인전극(138)은 화소전극(144) 또는 인접된 박막 트랜지스터(TFT)에 접속된다.)
게이트전극(134)과 소스전극(136) 및 드레인전극(138) 사이에는 도통채널을 형성하기 위한 반도체층(140,146)이 형성된다. 여기서, 반도체층(140,146)은 활성층(140)과, 활성층(140)과 소스전극(136) 및 활성층(140)과 드레인전극(138) 사이에 형성되는 오믹접촉층(146)을 구비한다. 활성층(140)은 불순물이 도핑되지 않은 비정질실리콘으로 형성되고, 오믹접촉층(146)은 N형 또는 P형 불순물이 도핑된 비정질실리콘으로 형성된다. 이와 같은 반도체층(140,146)은 게이트전극(134)에 전압이 공급될 때 소스전극(136)에 공급된 전압을 드레인전극(138)으로 공급한다. 게이트전극(134)과 반도체층(140,146) 사이에는 게이트절연막(132)이 형성된다. 그리고, 소스전극(136) 및 드레인전극(138) 상에는 보호막(148)이 형성된다. 이와 같은 본 발명의 실시예들에 포함된 박막 트랜지스터(TFT)의 소스전극(136)과 드레인전극(138)은 반도체층(140,146)과 동일 마스크로 형성된다.
상술한 바와 같이, 본 발명에 따른 액정표시장치 및 그의 구동장치에 의하면한 수평주기동안 기수번째 및 우수번째 비디오신호를 하나의 데이터라인으로 순차적으로 공급하기 때문에 데이터 드라이버 집적회로의 수를 감소시킬 수 있고, 이에 따라 제조비용을 절감할 수 있다. 아울러, 본 발명에서는 액정셀을 구동시키기 위하여 하나의 박막 트랜지스터만을 포함하므로 개구율의 변화없이 데이터 드라이버 집적회로의 수를 감소시킬 수 있다는 장점이 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

Claims (41)

  1. 다수의 제 1데이터라인에 각각 형성되어 상기 제 1데이터라인으로부터 공급되는 비디오신호를 상기 제 1데이터라인의 수보다 적어도 하나 이상 많게 설정된 제 2데이터라인으로 공급하기 위한 스위칭부를 구비하는 것을 특징으로 하는 액정표시장치.
  2. 제 1항에 있어서,
    상기 스위칭부는 i(i는 1)개의 제 1데이터라인으로부터 공급되는 비디오신호를 i+1개의 제 2데이터라인으로 공급하는 것을 특징으로 하는 액정표시장치.
  3. 제 1항에 있어서,
    상기 제 1데이터라인의 수는 m(m은 자연수)/2개로 설정되고, 상기 제 2데이터라인의 수는 m개로 설정되는 것을 특징으로 하는 액정표시장치.
  4. 제 1항에 있어서,
    상기 스위칭부는 제 1 및 제 2 박막 트랜지스터를 구비하는 것을 특징으로 하는 액정표시장치.
  5. 제 4항에 있어서,
    상기 제 1 및 제 2박막 트랜지스터의 소오스단자는 j(j는 자연수)번째 제 1데이터라인에 공통적으로 접속되는 것을 특징으로 하는 액정표시장치.
  6. 제 5항에 있어서,
    상기 제 1박막 트랜지스터의 드레인단자는 기수번째 제 2데이터라인에 접속되고, 상기 제 2박막 트랜지스터의 드레인단자는 우수번째 제 2데이터라인에 접속되는 것을 특징으로 하는 액정표시장치.
  7. 제 6항에 있어서,
    상기 제 1박막 트랜지스터에 제 1구동신호를 공급하기 위한 제 1제어라인과,
    상기 제 1구동신호와 교번적으로 공급되는 제 2구동신호를 상기 제 2박막 트랜지스터에 공급하기 위한 제 2제어라인을 구비하는 것을 특징으로 하는 액정표시장치.
  8. 제 7항에 있어서,
    상기 제 1 및 제 2구동신호는 1수평주기 동안 서로 교번적으로 하이 및 로우 상태를 반복하는 것을 특징으로 하는 액정표시장치.
  9. 제 8항에 있어서,
    상기 1수평주기의 전반부 1/2기간동안 상기 제 1구동신호만 하이상태를 유지하고, 상기 1수평주기의 후반부 1/2기간동안 상기 제 2구동신호만 하이상태를 유지하는 것을 특징으로 하는 액정표시장치.
  10. 제 8항에 있어서,
    상기 1수평주기의 전반부 1/2기간동안 상기 제 2구동신호만 하이상태를 유지하고, 상기 1수평주기의 후반부 1/2기간동안 상기 제 1구동신호만 하이상태를 유지하는 것을 특징으로 하는 액정표시장치.
  11. 제 8항에 있어서,
    상기 제 1박막 트랜지스터는 제 1구동신호가 하이상태로 입력될 때 상기 제 1데이터라인으로 공급되는 비디오신호를 상기 기수번째 제 2데이터라인에 공급하는 것을 특징으로 하는 액정표시장치.
  12. 제 8항에 있어서,
    상기 제 2박막 트랜지스터는 상기 제 2구동신호가 하이상태로 입력될 때 상기 제 1데이터라인으로 공급되는 비디오신호를 상기 우수번째 제 2데이터라인으로 공급하는 것을 특징으로 하는 액정표시장치.
  13. 제 1항에 있어서,
    상기 스위칭부는 블랙 매트릭스와 중첩되게 형성되는 것을 특징으로 하는 액정표시장치.
  14. 제 4항에 있어서,
    상기 제 1 및 제 2박막 트랜지스터 각각은
    기판상에 형성된 게이트전극과,
    상기 게이트전극상에 형성되는 게이트 절연막과,
    상기 게이트 절연막 상에 형성되는 반도체층과,
    상기 반도체층상에 형성되는 소스전극 및 드레인전극과,
    상기 소스전극 및 드레인전극 상에 형성되는 보호막을 구비하는 것을 특징으로 하는 액정표시장치.
  15. 제 14항에 있어서,
    상기 반도체층은
    상기 게이트 절연막 상에 불순물이 도핑되지 않은 비정질실리콘으로 형성되는 활성층과,
    상기 활성층상에 N형 또는 P형 불순물이 도핑된 비정질실리콘으로 형성되는 오믹 접촉층을 구비하는 것을 특징으로 하는 액정표시장치.
  16. 제 14항에 있어서,
    상기 반도체층과 상기 소스전극 및 드레인전극은 동일 마스크에 의해 형성되는 것을 특징으로 하는 액정표시장치.
  17. 제 14항에 있어서,
    상기 반도체층과 상기 소스전극 및 드레인전극은 상이한 마스크에 의해 형성되는 것을 특징으로 하는 액정표시장치.
  18. n/2(n은 자연수)개의 제 1데이터라인들과,
    화상이 표시되는 표시영역에 형성되는 n개의 제 2데이터라인들과,
    화상이 표시되지 않는 비표시영역에 상기 제 1데이터라인들 각각에 대응되도록 형성되는 스위칭부들과,
    상기 제 2데이터라인들과 교차되는 방향으로 형성되는 게이트라인들을 구비하는 것을 특징으로 하는 액정표시장치.
  19. 제 18항에 있어서,
    상기 스위칭부는 i(i는 1)개의 제 1데이터라인으로부터 공급되는 비디오신호를 i+1개의 제 2데이터라인으로 공급하는 것을 특징으로 하는 액정표시장치.
  20. 제 18항에 있어서,
    상기 제 2데이터라인들 및 상기 게이트라인들의 교차부 마다 형성되는 박막 트랜지스터와,
    상기 박막 트랜지스터와 접속되게 형성되는 액정셀을 구비하는 것을 특징으로 하는 액정표시장치.
  21. 제 18항에 있어서,
    상기 스위칭부들 각각에 접속되도록 상기 비표시영역에 형성되는 제 1 및 제 2제어라인을 구비하는 것을 특징으로 하는 액정표시장치.
  22. 제 21항에 있어서,
    상기 스위칭부는 제 1 및 제 2 박막 트랜지스터를 구비하는 것을 특징으로 하는 액정표시장치.
  23. 제 22항에 있어서,
    상기 제 1 및 제 2박막 트랜지스터의 소오스단자는 j(j는 자연수)번째 제 1데이터라인에 공통적으로 접속되는 것을 특징으로 하는 액정표시장치.
  24. 제 23항에 있어서,
    상기 제 1박막 트랜지스터의 드레인단자는 기수번째 제 2데이터라인에 접속되고, 게이트단자는 상기 제 1제어라인에 접속되는 것을 특징으로 하는 액정표시장치.
  25. 제 23항에 있어서,
    상기 제 2박막 트랜지스터의 드레인단자는 우수번째 제 2데이터라인에 접속되고, 게이트단자는 상기 제 2제어라인에 접속되는 것을 특징으로 하는 액정표시장치.
  26. 제 23항에 있어서,
    1수평주기동안 상기 제 1 및 제 2박막 트랜지스터는 교번적으로 턴-온 및 턴-오프되면서 상기 제 1데이터라인으로부터 공급되는 비디오신호를 기수번째 제 2데이터라인 및 우수번째 제 2데이터라인으로 공급하는 것을 특징으로 하는 액정표시장치.
  27. 제 18항에 있어서,
    상기 비표시영역과 중첩되게 형성되는 블랙 매트릭스를 구비하는 것을 특징으로 하는 액정표시장치.
  28. n/2(n은 자연수)개의 제 1데이터라인들과,
    화상이 표시되는 표시영역에 형성되는 n개의 제 2데이터라인들과,
    화상이 표시되지 않는 비표시영역에 상기 제 1데이터라인들 각각에 대응되도록 형성되는 스위칭부들과,
    상기 스위칭부들 각각에 접속되도록 상기 비표시영역에 형성되는 제 1 및 제2제어라인과,
    상기 제 2데이터라인들과 교차되는 방향으로 형성되는 게이트라인들과,
    상기 제 1데이터라인들에 비디오신호를 공급하기 위한 데이터 드라이버와,
    상기 게이트라인들에 게이트신호를 순차적으로 공급하기 위한 게이트 드라이버와,
    상기 데이터 드라이버 및 게이트 드라이버를 제어하기 위한 타이밍 컨트롤러를 구비하는 것을 특징으로 하는 액정표시장치의 구동장치.
  29. 제 28항에 있어서,
    상기 데이터 드라이버는 1수평주기 동안 두 수직라인분의 비디오신호를 순차적으로 상기 제 1데이터라인으로 공급하는 것을 특징으로 하는 액정표시장치의 구동장치.
  30. 제 29항에 있어서,
    상기 데이터 드라이버는 상기 1수평주기 동안 기수번째 비디오신호 및 우수번째 비디오신호를 순차적으로 공급하는 것을 특징으로 하는 액정표시장치의 구동장치.
  31. 제 29항에 있어서,
    상기 데이터 드라이버는 상기 1수평주기 동안 우수번째 비디오신호 및 기수번째 비디오신호를 순차적으로 공급하는 것을 특징으로 하는 액정표시장치의 구동장치.
  32. 제 28항에 있어서,
    상기 타이밍 컨트롤러는 상기 제 1 및 제 2제어라인으로 서로 교번적으로 하이 및 로우신호를 반복하는 제 1 및 제 2구동신호를 공급하는 것을 특징으로 하는 액정표시장치의 구동장치.
  33. 제 32항에 있어서,
    상기 제 1 및 제 2구동신호는 1수평주기 동안 하이 및 로우 상태를 반복하는 것을 특징으로 하는 액정표시장치의 구동장치.
  34. 제 33항에 있어서,
    상기 스위칭부는 상기 제 1구동신호가 하이 상태일 때 상기 제 1데이터라인으로 공급되는 기수번째 비디오신호를 기수번째 제 2데이터라인으로 공급하고, 상기 제 2구동신호가 하이 상태일 때 상기 제 1데이터라인으로 공급되는 우수번째 비디오신호를 우수번째 제 2데이터라인으로 공급하는 것을 특징으로 하는 액정표시장치의 구동장치.
  35. 제 32항에 있어서,
    상기 타이밍 컨트롤러는 상기 데이터 드라이버에서 데이터를 래치시키기 위한 샘플링 클럭으로 이용되는 소스 샘플링 클럭(SSC)를 상기 제 1구동신호로 이용하고, 상기 소스 샘플링 클럭(SSC)을 인버팅한 신호를 상기 제 2구동신호로 이용하는 것을 특징으로 하는 액정표시장치의 구동장치.
  36. 제 32항에 있어서,
    상기 타이밍 컨트롤러는 상기 데이터 드라이버에서 데이터를 래치시키기 위한 샘플링 클럭으로 이용되는 소스 샘플링 클럭(SSC)를 상기 제 2구동신호로 이용하고, 상기 소스 샘플링 클럭(SSC)을 인버팅한 신호를 상기 제 1구동신호로 이용하는 것을 특징으로 하는 액정표시장치의 구동장치.
  37. 제 28항에 있어서,
    상기 타이밍 컨트롤러에 접속되어 상기 타이밍 콘트롤러로부터 공급되는 제어신호를 이용하여 서로 교번적으로 하이 및 로우신호를 반복하는 제 1 및 제 2구동신호를 상기 제 1 및 제 2제어라인으로 공급하기 위한 제어신호 생성부를 구비하는 것을 특징으로 하는 액정표시장치의 구동장치.
  38. 제 37항에 있어서,
    상기 제 1 및 제 2구동신호는 1수평주기 동안 하이 및 로우 상태를 반복하는 것을 특징으로 하는 액정표시장치의 구동장치.
  39. 제 38항에 있어서,
    상기 스위칭부는 상기 제 1구동신호가 하이 상태일 때 상기 제 1데이터라인으로 공급되는 기수번째 비디오신호를 기수번째 제 2데이터라인으로 공급하고, 상기 제 2구동신호가 하이 상태일 때 상기 제 1데이터라인으로 공급되는 우수번째 비디오신호를 우수번째 제 2데이터라인으로 공급하는 것을 특징으로 하는 액정표시장치의 구동장치.
  40. 제 37항에 있어서,
    상기 제어신호 생성부는 상기 데이터 드라이버에서 데이터를 래치시키기 위한 샘플링 클럭으로 이용되는 소스 샘플링 클럭(SSC)를 상기 제 1구동신호로 이용하고, 상기 소스 샘플링 클럭(SSC)을 인버팅한 신호를 상기 제 2구동신호로 이용하는 것을 특징으로 하는 액정표시장치의 구동장치.
  41. 제 37항에 있어서,
    상기 제어신호 생성부는 상기 데이터 드라이버에서 데이터를 래치시키기 위한 샘플링 클럭으로 이용되는 소스 샘플링 클럭(SSC)를 상기 제 2구동신호로 이용하고, 상기 소스 샘플링 클럭(SSC)을 인버팅한 신호를 상기 제 1구동신호로 이용하는 것을 특징으로 하는 액정표시장치의 구동장치.
KR1020020081981A 2002-12-20 2002-12-20 액정표시장치 및 그의 구동장치 KR20040055337A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020020081981A KR20040055337A (ko) 2002-12-20 2002-12-20 액정표시장치 및 그의 구동장치
US10/394,177 US7265744B2 (en) 2002-12-20 2003-03-24 Liquid crystal display device and driving method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020081981A KR20040055337A (ko) 2002-12-20 2002-12-20 액정표시장치 및 그의 구동장치

Publications (1)

Publication Number Publication Date
KR20040055337A true KR20040055337A (ko) 2004-06-26

Family

ID=32588861

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020081981A KR20040055337A (ko) 2002-12-20 2002-12-20 액정표시장치 및 그의 구동장치

Country Status (2)

Country Link
US (1) US7265744B2 (ko)
KR (1) KR20040055337A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100767906B1 (ko) * 2005-02-22 2007-10-17 세이코 엡슨 가부시키가이샤 전기 광학 장치의 구동 회로 및 이것을 구비한 전기 광학장치 및 전자 기기

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4133891B2 (ja) 2004-03-25 2008-08-13 三菱電機株式会社 液晶表示装置とその製造方法
US8619007B2 (en) * 2005-03-31 2013-12-31 Lg Display Co., Ltd. Electro-luminescence display device for implementing compact panel and driving method thereof
JP4735328B2 (ja) * 2006-02-28 2011-07-27 セイコーエプソン株式会社 電気光学装置および電子機器
KR20080057501A (ko) * 2006-12-20 2008-06-25 삼성전자주식회사 액정표시장치 및 이의 구동방법
KR101435527B1 (ko) 2007-07-25 2014-08-29 삼성디스플레이 주식회사 표시 장치
US20090219233A1 (en) * 2008-03-03 2009-09-03 Park Yong-Sung Organic light emitting display and method of driving the same
CN102446498B (zh) * 2010-10-12 2013-08-07 北京京东方光电科技有限公司 液晶显示器的驱动装置和驱动方法
US8836677B2 (en) * 2011-11-22 2014-09-16 Shenzhen China Star Optoelectronics Technology Co., Ltd. Array substrate and driving method thereof
CN102495503A (zh) * 2011-11-22 2012-06-13 深圳市华星光电技术有限公司 阵列基板及其驱动方法
KR101982716B1 (ko) * 2012-02-28 2019-05-29 삼성디스플레이 주식회사 표시장치
US20130257837A1 (en) * 2012-03-28 2013-10-03 Shenzhen China Star Optoelectronics Technology Co. Ltd. Liquid crystal display device, driving circuit, and driving method thereof
CN102621758B (zh) * 2012-04-16 2015-07-01 深圳市华星光电技术有限公司 液晶显示装置及其驱动电路
KR102283925B1 (ko) * 2014-10-29 2021-08-02 삼성디스플레이 주식회사 유기 발광 표시 장치 및 이의 구동 방법
CN104793382A (zh) * 2015-05-12 2015-07-22 合肥鑫晟光电科技有限公司 一种阵列基板、其驱动方法、显示面板及显示装置
KR102656686B1 (ko) * 2016-11-21 2024-04-11 엘지디스플레이 주식회사 평판 패널 표시 장치의 데이터 구동 회로
CN110832574B (zh) * 2017-06-22 2021-12-21 堺显示器制品株式会社 显示装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5821793A (ja) * 1981-07-31 1983-02-08 セイコーエプソン株式会社 液晶表示装置
JP3163637B2 (ja) * 1991-03-19 2001-05-08 株式会社日立製作所 液晶表示装置の駆動方法
TW277129B (ko) * 1993-12-24 1996-06-01 Sharp Kk
JP3830238B2 (ja) * 1997-08-29 2006-10-04 セイコーエプソン株式会社 アクティブマトリクス型装置
KR100269521B1 (ko) * 1997-11-01 2000-10-16 구본준 박막트랜지스터 및 그의 제조방법
JP3925016B2 (ja) * 1999-11-19 2007-06-06 セイコーエプソン株式会社 表示装置の駆動方法、その駆動回路、表示装置、および、電子機器
US6750835B2 (en) * 1999-12-27 2004-06-15 Semiconductor Energy Laboratory Co., Ltd. Image display device and driving method thereof
KR100685942B1 (ko) * 2000-08-30 2007-02-23 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 구동방법
KR100394026B1 (ko) * 2000-12-27 2003-08-06 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 구동방법
KR100752602B1 (ko) * 2001-02-13 2007-08-29 삼성전자주식회사 쉬프트 레지스터와, 이를 이용한 액정 표시 장치
KR100803163B1 (ko) * 2001-09-03 2008-02-14 삼성전자주식회사 액정표시장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100767906B1 (ko) * 2005-02-22 2007-10-17 세이코 엡슨 가부시키가이샤 전기 광학 장치의 구동 회로 및 이것을 구비한 전기 광학장치 및 전자 기기

Also Published As

Publication number Publication date
US20040119672A1 (en) 2004-06-24
US7265744B2 (en) 2007-09-04

Similar Documents

Publication Publication Date Title
KR101196860B1 (ko) 액정 표시 장치
US7215311B2 (en) LCD and driving method thereof
US20060267909A1 (en) Gate switch apparatus for amorphous silicon lcd
US9230496B2 (en) Display device and method of driving the same
KR20040055337A (ko) 액정표시장치 및 그의 구동장치
US20070188432A1 (en) Method and apparatus of driving liquid crystal display device
US7561138B2 (en) Liquid crystal display device and method of driving the same
KR20050070364A (ko) 액정표시장치
US7999782B2 (en) Panel display apparatus and method for driving display panel
KR100942833B1 (ko) 액정표시장치 및 그의 구동장치
JP4204204B2 (ja) アクティブマトリクス型表示装置
KR100942836B1 (ko) 액정표시장치의 구동장치 및 방법
KR100963403B1 (ko) 액정표시장치 및 그의 구동방법
KR101329705B1 (ko) 액정패널과 액정표시장치 및 그 구동방법
KR101009674B1 (ko) 액정표시장치 및 그의 구동방법
KR100922794B1 (ko) 액정표시장치
KR20090072297A (ko) 표시장치용 어레이기판 및 그 제조방법
KR100923350B1 (ko) 액정표시장치 및 그의 구동방법
KR101361057B1 (ko) 표시장치
KR100933446B1 (ko) 액정표시장치의 구동장치 및 구동방법
JP4278314B2 (ja) アクティブマトリクス型表示装置
CN115188341B (zh) 阵列基板及其控制方法、显示面板
KR20100042359A (ko) 표시 장치
KR20040074484A (ko) 액정표시장치 및 그의 구동방법
JP4297628B2 (ja) アクティブマトリクス型表示装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B601 Maintenance of original decision after re-examination before a trial
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20090717

Effective date: 20100730