TWI447703B - 液晶顯示器 - Google Patents

Description

液晶顯示器

本發明的實施例涉及一種液晶顯示器，該液晶顯示器能夠降低資料驅動電路的輸出通道的數量。

主動式矩陣型液晶顯示器使用薄膜電晶體(thin film transistor，TFT)作為開關元件顯示一動態的畫面。由於主動式矩陣型液晶顯示器的超薄特性，主動式矩陣型液晶顯示器已被實現為電視以及如辦公設備和電腦的可擕式顯示裝置。因此，陰極射線管(cathode ray tube，CRT)正在迅速地被主動式矩陣型液晶顯示器所取代。液晶顯示器的液晶單元藉由改變透射係數來顯示影像，該透射係數取決於施加給像素電極的資料電壓與施加給公共電極的公共電壓之間的電壓差。

用於改變液晶顯示器之液晶顯示面板的液晶單元的連接配置的方法正在不斷地實現，以降低資料驅動電路的輸出通道的數量。第1圖為說明通用正常面板與用於降低輸出通道的數量的雙率驅動(double rate driving，DRD)面板之間的比較。

第1圖(A)所示的正常面板採用2400(=800 x 3(RGB))個資料線DL可實現800的水平解析度。由於資料驅動電路的輸出通道分別連接至資料線DL，用於驅動正常面板的資料驅動電路需要2400個輸出通道。

因為將一對相鄰的左液晶單元與右液晶單元共用位於一對左液晶單元與右液晶單元之間的同一資料線DL，第1圖(B)所示的DRD面板僅採用1200個資料線DL就可實現800的水平解析度。因此，用於驅動DRD面板的資料驅動電路的輸出通道的數量降低至第1圖(A)所示的正常面板的輸出通道的數量的一半(即，1200)。

然而，DRD面板具有面板呈現結構，其中共用資料線DL的液晶單元以時間劃分方式接收資料。因此，時序控制器根據面板呈現結構改變視訊資料的對齊序列。將參考第2圖對其進行詳細描述。

在一般情況下，從系統板輸入至時序控制器的視訊資料的輸入序列與第1圖(A)所示的正常面板呈現結構相一致。在這種情況下，時序控制器同步視訊資料的輸出序列為第2圖(A)所示的自系統板的輸入序列。即，時序控制器以R0、G0、B0、R1、G1、B1，…，R799、G799及B799的順序輸出一水平線的視訊資料至資料驅動電路。

在另一方面，在第1圖(B)所示的DRD面板呈現結構中，視訊資料以第1圖(B)所示的箭頭指示的方向寫入。因此，時序控制器按照箭頭方向指示的資料寫入序列校準自系統板以R0、G0、B0、R1、G1、B1、...、R799、G799及B799的順序輸入的視訊資料。時序控制器時間劃分一水平週期，以將視訊資料施加於一水平線，且分別校準首先以順序寫入的1/2水平線的預充電資料，以及其次以順序寫入的1/2水平線的充電後的資料。時序控制器在第一半水平週期期間校準以R0、R1、B1、R2、R3、B3、...、R796、R797、B797、R798、R799及B799的順序排列的預充電資料，然後以對齊序列的方式輸出預充電資料至資料驅動電路。預充電資料包括所有的紅色(R)資料R0、R1、R2、R3、...、R796、R797、R798及R799，以及奇數的一半藍色(B)資料B1、B3、...、B797及B799，上述序列均在一水平週期內寫入。時序控制器在第二半水平週期期間校準以G0、B0、G1、G2、B2、G3、...、G796、B796、G797、G798、B798及G799的順序排列的充電後的資料，然後以這種對齊序列的方式輸出充電後的資料至資料驅動電路。充電後的資料包括所有的綠色(G)資料G0、G1、G2、G3、...、G796，G797、G798及G799以及偶數的另一半藍色(B)資料B0、B2、...、B796及B798，上述序列均在水平週期內寫入。

因此，由於視訊資料的對齊序列根據面板呈現結構改變，具有DRD面板的液晶顯示器必然需要線記憶體，以儲存如第3圖所示的每一水平線的輸入視訊資料。這導致製造成本的增加。

本發明的實施例旨在提供一種液晶顯示器，該液晶顯示器能夠根據雙率驅動(DRD)面板的呈現結構呈現視訊資料，無需增加製造成本之單獨的線記憶體。

在一方面，一種液晶顯示器包括：一液晶顯示面板，具有一像素陣列，該像素陣列包括連接至複數個奇數閘極線之複數個液晶單元的一第一組、以及連接至複數個偶數閘極線之複數個液晶單元的一第二組，其中該第二組中的每一個液晶單元配置以與在該等閘極線的一延伸方向中相鄰於該第二組中該液晶單元之該第一組中的一個液晶單元共用一資料線；一資料驅動電路，配置為以一時間劃分方式驅動該像素陣列的該等資料線，該資料驅動電路包括一鎖存器陣列；以及一時序控制器，配置以將數位視訊資料提供至該資料驅動電路，且控制該資料驅動電路的操作時序，其中該鎖存器陣列僅對用於一水平線之該數位視訊資料中施加於該第二組中之該等液晶單元的第二組資料延遲1/2個水平週期，以響應一資料呈現控制信號，並且暫時地分離施加於該第一組中的該等液晶單元的第一組資料與施加於該第二組中的該等液晶單元的該第二組資料。

從時序控制器接收的資料呈現控制信號包括：一第一源極輸出致能信號，用於控制第一組資料的輸出時序；一第二源極輸出致能信號，用於控制第二組資料的輸出時序；以及第一和第二多工器控制信號，用於控制包含在鎖存器陣列的一多工器的輸出操作。

分別對應於水平週期的一第一週期及一第二週期由該第一源極輸出致能信號之相鄰的下降邊緣定義。該第二源極輸出致能信號是在晚於該第一源極輸出致能信號約1/2個水平週期後產生，其中該第一多工器控制信號在水平週期的一第一半水平週期期間產生在一高邏輯位準，而在水平週期的一第二半水平週期期間產生在一低邏輯位準，其中該第二多工器控制信號產生在與該第一多工器控制信號之邏輯位準相反的一邏輯位準。

鎖存器陣列包括：一1-1鎖存器，配置以在該第一週期期間順序鎖存該第一組資料；一1-2鎖存器，配置以在該第一週期期間順序鎖存該第二組資料；一第二鎖存器，配置以在包含在該第一週期的該第一源極輸出致能信號的上升邊緣從該1-2鎖存器接收該第二組資料；以及一第三鎖存器，配置以在從該第一源極輸出致能信號的下降邊緣開始之該第二週期的該第一半水平週期期間通過該多工器輸出從該1-1鎖存器接收的該第一組資料，以及在從該第二源極輸出致能信號的下降邊緣開始之該第二週期的第二半水平週期期間通過該多工器輸出從該第二鎖存器接收的該第二組資料，其中從該1-1鎖存器接收的該第一組資料在包含在該第一週期的該第一源極輸出致能信號的上升邊緣時被輸出至該多工器。

在該第二週期的該第一半水平週期期間，該多工器電氣連接該1-1鎖存器與該第三鎖存器，以響應該第一多工器控制信號。又，在該第二週期的該第二半水平週期期間，該多工器電氣連接該第二鎖存器與該第三鎖存器，以響應該第二多工器控制信號。

該第二鎖存器在該第二週期的第一半水平週期期間保持該第二組資料，以便於該第二組資料在晚於該第一組資料約1/2個水平週期後輸出。

該等液晶單元的該第一組包括配置在該像素陣列的一水平線上之全部的複數個紅色液晶單元以及全部之複數個藍色液晶單元的一半。該等液晶單元的該第二組包括配置在該像素陣列的該水平線上之全部的複數個綠色液晶單元以及全部之該等藍色液晶單元的另一半。

該鎖存器陣列實現為一正反器。

當連接至該第一組的該等液晶單元的該等奇數閘極線被啟動時，該第一組的該等液晶單元在該水平週期的該第一半水平週期期間被充電有該第一組資料；當連接至該第二組的該等液晶單元的該等偶數閘極線被啟動時，該第二組的該等液晶單元在該水平週期的該第二半水平週期期間被充電有該第二組資料。

現在參考本發明的實施例，並參考所附圖式作出詳細說明。無論如何，相似的附圖標記在這裏用於代表相同或相似的組成部分。值得注意的是，如果確定現有技術可誤解本發明的實施例，將省略現有技術的詳細描述。

下面將參考第4圖至第11圖對本發明的實施例進行描述。

第4圖為說明本發明一實施例中的液晶顯示器。

如第4圖所示，根據本發明實施例中的液晶顯示器包括：液晶顯示面板10、時序控制器11、資料驅動電路12、以及閘極驅動電路13。

液晶顯示面板10包括：上層玻璃基板、下層玻璃基板、以及在上層玻璃基板與下層玻璃基板之間的液晶層。液晶顯示面板10包括以資料線15與閘極線16相互交錯的矩陣形式排列的液晶單元Clc。

一像素陣列形成在液晶顯示面板10的下層玻璃基板上。像素陣列包括：液晶單元Clc，形成在資料線15與閘極線16的交錯部分；薄膜電晶體(TFTs)，連接至液晶單元的像素電極1；以及儲存電容Cst。像素陣列可實現為如第5圖所示。液晶單元Clc連接至TFTs，且由像素電極1與公共電極2之間的電場驅動。黑色矩陣、彩色濾光片等形成在液晶顯示面板10的上層玻璃基板上。偏極化板分別貼在液晶顯示面板10的上層玻璃基板與下層玻璃基板上。用於設置液晶的預傾角的配向層分別形成在液晶顯示面板10的上層玻璃基板與下層玻璃基板上。

公共電極2以垂直電場驅動方式，例如扭轉向列(twisted nematic，TN)模式和垂直取向(vertical alignment，VA)模式，形成在上層玻璃基板上。在另一方面，公共電極2與像素電極1一起以水平電場驅動方式，例如，平面切換(in-plane switching，IPS)模式和邊緣場切換(fringe field switching，FFS)模式形成在下層玻璃基板上。

適用於本發明實施例的液晶顯示面板10可以除TN、VA、IPS、以及FFS模式之外的任何液晶模式實現。此外，根據本發明實施例中的液晶顯示器可實現為包括背光式液晶顯示器、穿透反射式液晶顯示器，以及反射式液晶顯示器的任何類型的液晶顯示器。在背光式液晶顯示器與穿透反射式液晶顯示器中需要背光單元。背光單元可為一直接型背光單元或一邊緣型背光單元。

時序控制器11以低壓差分信號(low voltage differential signaling，LVDS)介面方式從系統板14接收輸入影像的數位視訊資料RGB，並將輸入影像的數位視訊資料RGB以最小LVDS介面方式提供給資料驅動電路12。時序控制器11將從系統板14接收的數位視訊資料RGB以與其接收之沒有按照第5圖所示的像素陣列的呈現結構校準的順序提供給資料驅動電路12。即，如第2圖(A)所示，時序控制器11以R0，G0、B0、R1、G1、B1、...、R799、G799及B799的順序輸出一水平線的數位視訊資料RGB至資料驅動電路12。

時序控制器11從系統板14接收時序信號，如垂直同步信號Vsync、水平同步信號Hsync、資料致能信號DE、以及點時鐘CLK，且產生控制信號，以控制資料驅動電路12與閘極驅動電路13的操作時序。控制信號包括：閘極時序控制信號，用於控制閘極驅動電路13的操作時序；以及資料時序控制信號，用於控制資料驅動電路12及資料電壓的垂直極性的操作時序。時序控制器11可將閘極時序控制信號的頻率乘以基於(60xi)Hz的畫面頻率(其中“i”為正整數)之資料時序控制信號的頻率，以使在60Hz的畫面頻率輸入的數位視訊資料RGB可顯示在(60xi)Hz的畫面頻率的液晶顯示面板10的像素陣列上。

閘極時序控制信號包括閘極啟動脈衝GSP、閘極位移時鐘GSC、閘極輸出致能信號GOE等。閘極啟動脈衝GSP施加於閘極驅動積體電路(integrated circuit，IC)，以產生第一閘極脈衝，且控制閘極驅動IC，以使其產生第一閘極脈衝。閘極位移時鐘GSC通常輸入至閘極驅動電路13的閘極驅動IC，且轉換閘極啟動脈衝GSP。閘極輸出致能信號GOE控制閘極驅動IC的輸出。

資料時序控制信號包括：源極啟動脈衝SSP、源極取樣時鐘SSC、垂直極性控制信號POL、水平極性控制信號HINV、源極輸出致能信號SOE等。源極啟動脈衝SSP控制資料驅動電路12的資料取樣開啟時序。源極取樣時鐘SSC基於其上升邊緣或下降邊緣控制資料驅動電路12中的資料的取樣時序。垂直極性控制信號POL控制從資料驅動電路12的複數個源極驅動IC的每一個順序輸出的資料電壓的垂直極性。源極輸出致能信號SOE控制資料驅動電路12的輸出時序。源極輸出致能信號SOE包括：第一源極輸出致能信號SOE1以及第二源極輸出致能信號SOE2。第一源極輸出致能信號SOE1控制施加於連接至第5圖之像素陣列中奇數閘極線GL1、GL3、GL5及GL7的液晶單元的資料的輸出時序。第二源極輸出致能信號SOE2控制施加於連接至第5圖之像素陣列中偶數閘極線GL2、GL4、GL6及GL8的液晶單元的資料的輸出時序。如第7圖所示，第一多工器控制信號MC1及第二多工器控制信號MC2控制包含在資料驅動電路12中多工器122D的輸出操作。第一源極輸出致能信號SOE1和第二源極輸出致能信號SOE2以及多工器控制信號MC1及MC2作用為資料呈現控制信號。

資料驅動電路12可包括複數個源極驅動IC。每一個源極驅動IC包括：一位移暫存器、一鎖存器陣列、一類比數位轉換器、一輸出電路等。資料驅動電路12鎖存數位視訊資料RGB，以響應資料時序控制信號，且將鎖存的數位視訊資料RGB轉換為正負類比伽瑪補償電壓。之後資料驅動電路12輸出資料電壓至資料線15，該資料電壓的極性每隔預定的週期反轉一次。

尤其是，資料驅動電路12藉由改變鎖存器陣列按照第5圖所示之像素陣列的呈現結構進行資料呈現。因此，可省略自時序控制器11的線記憶體。

閘極驅動電路13可包括複數個閘極驅動IC。閘極驅動電路13使用位移暫存器和位準偏移器依序地將閘極脈衝施加給閘極線16，以響應閘極時序控制信號。閘極驅動電路13的位移暫存器可通過面板中閘極(gate-in-panel，GIP)的製程直接形成在下層玻璃基板上。

第5圖為說明具有DRD結構之液晶顯示面板10的像素陣列。

在第5圖所示的像素陣列中，被施加紅色資料的紅色液晶單元R、被施加綠色資料的綠色液晶單元G、以及被施加藍色資料的藍色液晶單元B沿縱向排列。在像素陣列中，一個像素包括在橫向與縱向的交錯部分相鄰的一紅色液晶單元R、一綠色液晶單元G、以及一藍色液晶單元B。在像素陣列中橫向上相鄰的液晶單元共用同一資料線，且不斷地充電有通過資料線以時間劃分的方式施加的資料電壓。

為此，共用同一資料線的一對液晶單元分別連接至相鄰的閘極線。配置在水平線LINE#1至LINE#4的液晶單元中的所有紅色液晶單元R連接至奇數閘極線GL1、GL3、GL5及GL7。配置在水平線LINE#1至LINE#4的液晶單元中的所有綠色液晶單元G連接至偶數閘極線GL2、GL4、GL6及GL8。配置在水平線LINE#1至LINE#4的液晶單元中的一半的藍色液晶單元B連接至奇數閘極線GL1、GL3、GL5及GL7，而其另一半的藍色液晶單元B連接至偶數閘極線GL2、GL4、GL6及GL8。在下文中，為了便於解釋，連接至奇數閘極線GL1、GL3、GL5及GL7的液晶單元簡稱為液晶單元的第一組，連接至偶數閘極線GL2、GL4、GL6及GL8的液晶單元簡稱為液晶單元的第二組。第二組中的每一個液晶單元與閘極線的延伸方向中相鄰於第二組中的液晶單元之第一組中的一個液晶單元共用資料線。

當連接至第一組的液晶單元的奇數閘極線GL1、GL3、GL5及GL7被啟動時，在第k個(其中k為正整數)水平線上之第一組的液晶單元在水平週期的第一半週期(即1/2水平週期)期間被充電有以第1圖(B)所示的順序寫入的1/2水平線的預充電資料。當連接至第二組的液晶單元的偶數閘極線GL2、GL4、GL6及GL8被啟動時，第k個水平線上之第二組的液晶單元在水平週期的第二半週期(即1/2水平週期)期間被充電有以第1圖(B)所示的順序寫入的1/2水平線的充電後的資料。在下文中，為了便於解釋，預充電資料簡稱為第一組資料，充電後的資料簡稱為第二組資料。

第6圖為示意性地說明資料驅動電路12的配置。

如第6圖所示，資料驅動電路12包括：位移暫存器121、鎖存器陣列122、伽瑪補償電壓產生器123、類比數位轉換器(digital to analog converter，DAC)124、以及輸出電路125。

位移暫存器121轉換取樣信號，以響應源極取樣時鐘SSC。

鎖存器陣列122取樣從時序控制器11接收的數位視訊資料RGB，以響應從位移暫存器121順序輸入的取樣信號，鎖存每一水平線的數位視訊資料RGB，且按照第5圖所示之像素陣列的呈現結構進行資料呈現。對資料呈現而言，鎖存器陣列122暫時分離施加於第一組液晶單元的第一組資料與施加於第二組液晶單元的第二組資料，以響應從時序控制器11接收的資料呈現控制信號SOE1(第一源極輸出致能信號)、SOE2(第二源極輸出致能信號)、MC1(第一多工器控制信號)以及MC2(第二多工器控制信號)。因此，鎖存器陣列122輸出第一組資料超前於第二組資料約1/2個水平週期。

伽瑪補償電壓產生器123將複數個伽瑪參考電壓劃分為複數個電壓，其數量多達由數位視訊資料RGB的位元數表示的灰階位準的數量。伽瑪補償電壓產生器123產生對應於每一個灰階位準的正伽瑪補償電壓VGH與負伽瑪補償電壓VGL。

類比數位轉換器124包括：被施加正伽瑪補償電壓VGH的P-解碼器；被施加負伽瑪補償電壓VGL的N-解碼器；以及選擇器，用於選擇P-解碼器的輸出與N-解碼器的輸出，以響應垂直極性控制信號POL。P-解碼器解碼從鎖存器陣列122輸入的第一組資料和第二組資料，且輸出對應資料的灰階位準的正伽瑪補償電壓VGH。N-解碼器解碼從鎖存器陣列122輸入的第一組資料和第二組資料，且輸出對應資料的灰階位準的負伽瑪補償電壓VGL。選擇器選擇正伽瑪補償電壓VGH與負伽瑪補償電壓VGL，以響應垂直極性控制信號POL。

輸出電路125包括複數個分別連接至輸出通道的緩衝器。輸出電路125最小化從類比數位轉換器124施加的類比資料電壓的信號衰減，然後將類比資料電壓施加給液晶顯示面板10的資料線DL1至DLk。

第7圖為說明能夠呈現資料的鎖存器陣列122的詳細配置。第8圖為說明資料呈現控制信號SOE1(第一源極輸出致能信號)、SOE2(第二源極輸出致能信號)、MC1(第一多工器控制信號)以及MC2(第二多工器控制信號)的控制時序。

如第7圖所示，鎖存器陣列122包括：第一鎖存器，具有1-1鎖存器122A及1-2鎖存器122B；第二鎖存器122C；多工器122D；以及第三鎖存器122E。

如第8圖所示，分別對應於水平週期H的第一週期T1及第二週期T2由第一源極輸出致能信號SOE1之相鄰的下降邊緣FEO及FEE定義。第二源極輸出致能信號SOE2在晚於第一源極輸出致能信號SOE1 1/2個水平週期1/2H後產生。第一多工器控制信號MC1在一水平週期H的第一半週期H/2期間產生在高邏輯位準H，在一水平週期H的第二半週期1/2H期間產生在低邏輯位準L。第二多工器控制信號MC2在與第一多工器控制信號MC1的邏輯位準相反的一邏輯位準產生。也就是，第二多工器控制信號MC2在一水平週期H的第一半週期1/2H期間產生在低邏輯位準L，在一水平週期H的第二半週期1/2H期間產生在高邏輯位準H。

在第一週期T1期間，1-1鎖存器122A順序鎖存每一水平線的數位視訊資料RGB中的第一組資料，1-2鎖存器122B順序鎖存每一水平線的數位視訊資料RGB中的第二組資料。在包含在第一週期T1的第一源極輸出致能信號SOE1的上升邊緣REE，1-1鎖存器122A輸出鎖存的第一組資料至多工器122D，同時1-2鎖存器122B輸出鎖存的第二組資料至第二鎖存器122C。

多工器122D在第二週期T2的第一半水平週期1/2H期間電氣連接1-1鎖存器122A至第三鎖存器122E，以響應第一多工器控制信號MC1。同時，多工器122D在第二週期T2的第二半水平週期1/2H期間電氣連接第二鎖存器122C至第三鎖存器122E，以響應第二多工器控制信號MC2。

第三鎖存器122E在從第一源極輸出致能信號SOE1的下降邊緣FEE開始的第二週期T2的第一半水平週期H/2期間，通過多工器122D輸出從1-1鎖存器122A接收的第一組資料至類比數位轉換器124。此外，第三鎖存器122E在從第二源極輸出致能信號SOE2的下降邊緣FEE開始的第二週期T2的第二半水平週期1/2H期間，通過多工器122D輸出從第二鎖存器122C接收的第二組資料至DAC 124。第二鎖存器122C在第二週期T2的第一半水平週期1/2H期間保持第二組資料，以使第二組資料在晚於第一組資料1/2個水平週期1/2H後輸出。

這樣，藉由採用第二鎖存器122C，本發明的實施例可實現為現有技術中線記憶體的功能。由於包含正反器的第二鎖存器122C比線記憶體便宜，與現有技術中的液晶顯示器相比較，本發明實施例中的液晶顯示器可大大地降低製造成本。

第9圖和第10圖為說明執行鎖存器陣列的資料呈現的示例。

參考第9圖和第10圖，結合第7圖和第8圖，現在將描述施加於第一個水平線LINE#1的資料與施加於第二個水平線LINE#2的資料如何實際地儲存在鎖存器陣列122且從鎖存器陣列122輸出。

施加於第一個水平線LINE#1的資料與施加於第二個水平線LINE#2的資料通過時序控制器11輸入至沒有執行單獨的校準過程的鎖存器陣列122。也就是，施加於第一水平線LINE#1的資料以R0、G0、B0、…、R799、G799及B799的順序輸入至鎖存器陣列122，施加於第二水平線LINE#2的資料以R’0、G’0、B’0、…、R’799、G’799及B’799的順序輸入至鎖存器陣列122。

在第一週期T1期間，1-1鎖存器122A順序鎖存對應施加於第一個水平線LINE#1的一水平線的資料R0、G0、B0、...、R799、G799及B799中的第一組資料R0、R1、B1、R2、R3、B3、...。此外，在第一週期T1期間，1-2鎖存器122B順序鎖存對應施加於第一水平線LINE#1的一水平線的資料R0、G0、B0、...、799、G799及B799中的第二組資料G0、B0、G1、G2、B2、G3...。在包含在第一週期T1的第一源極輸出致能信號SOE1的上升邊緣REE期間，1-1鎖存器122A輸出鎖存的第一組資料R0、R1、B1、R2、R3、B3...至多工器122D，同時1-2鎖存器122B輸出鎖存的第二組資料G0、B0、G1、G2、B2、G3...至第二鎖存器122C。

之後，在第二週期T2期間，1-1鎖存器122A順序鎖存對應施加於第二水平線LINE#2的一水平線的資料R’0、G’0、B’0、...、R’799、G’799、及B’799中的第一組資料R’0、R’1、B’1、R’2、R’3、B’3...。在第二週期T2期間，1-2鎖存器122B順序鎖存對應施加於第二水平線LINE#2的一水平線的資料R’0、G’0、B’0、...R’799、G’799及B’799中的第二組資料G’0、B’0、G’1、G’2、B’2、G’3...。

多工器122D在第二週期T2的第一半水平週期1/2H期間電氣連接1-1鎖存器122A與第三鎖存器122E，以響應第一多工器控制信號MC1。此外，多工器122D在第二週期T2的第二半水平週期1/2H期間電氣連接第二鎖存器122C與第三鎖存器122E，以響應第二多工器控制信號MC2。

第三鎖存器122E在從第一源極輸出致能信號SOE1的下降邊緣FEE開始的第二週期T2的第一半水平週期H/2期間輸出通過多工器122D從1-1鎖存器122A輸入的第一組資料R0、R1、B1、R2、R3、B3...至類比數位轉換器124。此外，第三鎖存器122E在從第二源極輸出致能信號SOE2的下降邊緣FEE開始的第二週期T2的第二半水平週期H/2期間輸出通過多工器122D從第二鎖存器122C輸入的第二組資料G0、B0、G1、G2、B2、G3...至類比數位轉換器124。

第11圖為說明第二鎖存器包括一個鎖存器而第一鎖存器包括1-1鎖存器122A與1-2鎖存器122B的原因。

可考慮在第7圖所示的1-1鎖存器122A與多工器122D之間形成用於儲存第一組資料(即，R及B資料)的一單獨的第二鎖存器122C的方法。然而，由於下述原因，不需要單獨的第二鎖存器122C。因此，通過省略自鎖存器陣列122之單獨的第二鎖存器122C可獲得最佳的鎖存器陣列，同時可降低資料驅動電路的功耗以及液晶顯示器的製造成本。

如第11圖所示，第一個水平線LINE#1的第二組資料(即，G及B資料)按照資料序列由第一個水平線LINE#1的第一組資料(即，R及B資料)的輸出時間延遲。因此，第二鎖存器122C在對應第一組資料(即，R及B資料)的輸出時間的1/2水平週期1/2H期間保持第二組資料(即，G及B資料)。然而，由於第一個水平線LINE#1的第一組資料(即，R及B資料)無延遲的輸出，在1-1鎖存器122A與多工器122D之間不需要用於儲存第一組資料(即，R及B資料)之單獨的第二鎖存器122C。

如上所述，本發明的實施例中的液晶顯示器增加了相對便宜的鎖存器，以滿足DRD面板的呈現結構，以及在資料驅動電路的鎖存器陣列中執行資料呈現，上述操作按照慣例應在時序控制器中進行，從而自時序控制器省略了線記憶體，該線記憶體增加了製造成本且顯著地增加成本的競爭力。

再者，本發明實施例中的液晶顯示器僅儲存在第二鎖存器中需要時間延遲的第二組資料，且直接輸出沒有儲存在第二鎖存器中不需要時間延遲的第一組資料，從而使鎖存器陣列中的鎖存器的數量減少了一個。此外，可獲得最佳的鎖存器陣列，同時也可降低資料驅動電路的功耗及液晶顯示器的製造成本。

儘管參考大量的說明性實施例對本發明的實施例進行描述，可以理解地是本領域的技術人員在不脫離本發明的精神或範圍下，可以對本發明作出各種修改及變換。尤其是，在說明書，所附圖式及所附申請專利範圍內，在組成部分及/或安排的本發明的組合排列方式中的各種修改及變換是可能的。對本領域的技術人員而言，除了在組成部分及/或排列方式的修改及變換之外，其他的用途也應是顯而易見的。

本申請案主張2010年12月10日提交之韓國專利申請第10-2010-0126547號的權利，透過引用將其全部結合到本申請案中。

1．．．像素電極

2．．．公共電極

10．．．液晶顯示面板

11．．．時序控制器

12．．．資料驅動電路

13．．．閘極驅動電路

14．．．系統板

15．．．資料線

16．．．閘極線

121．．．位移暫存器

122．．．鎖存器陣列

122A．．．1-1鎖存器

122B．．．1-2鎖存器

122C．．．第二鎖存器

122E．．．第三鎖存器

122D．．．多工器

123．．．伽瑪補償電壓產生器

124．．．類比數位轉換器

125．．．輸出電路

B．．．藍色液晶單元

Clc．．．液晶單元

CLK．．．點時鐘

Cst．．．儲存電容

DL1、DL2、DL3、DL4...、DLk．．．資料線

DE．．．資料致能信號

G．．．綠色液晶單元

GL1、GL2、GL3...、GL8．．．閘極線

GOE．．．閘極輸出致能信號

GSC．．．閘極位移時鐘

GSP．．．閘極啟動脈衝

Hsync．．．水平同步信號

LINE#1～LINE#4．．．水平線

MC1．．．第一多工器控制信號

MC2．．．第二多工器控制信號

POL．．．垂直極性控制信號

R．．．紅色液晶單元

RGB．．．數位視訊資料

SOE．．．源極輸出致能信號

SOE1．．．第一源極輸出致能信號

SOE2．．．第二源極輸出致能信號

SSC．．．源極取樣時鐘

SSP．．．源極啟動脈衝

VGH．．．正伽瑪補償電壓

VGL．．．負伽瑪補償電壓

Vsync．．．垂直同步信號

所附圖式其中提供關於本發明實施例的進一步理解並且結合與構成本說明書的一部份，說明本發明的實施例並且描述一同提供對於本發明實施例之原則的解釋。

圖式中：

第1圖為說明通用正常面板與用於降低輸出通道的數量的雙率驅動(DRD)面板之間的比較；

第2圖為說明正常面板與DRD面板中視訊資料的對齊序列；

第3圖為說明現有技術中具有DRD面板之液晶顯示器的時序控制器；

第4圖為說明本發明一實施例中的液晶顯示器；

第5圖為說明具有DRD結構的液晶顯示面板的像素陣列；

第6圖為示意性地說明資料驅動電路的配置；

第7圖為說明能夠呈現資料的鎖存器陣列的詳細配置；

第8圖為說明資料呈現控制信號的控制時序；

第9圖與第10圖為說明執行鎖存器陣列的資料呈現的一示例；以及

第11圖為說明可使用第二鎖存器的原因。

1．．．像素電極

2．．．公共電極

10．．．液晶顯示面板

11．．．時序控制器

12．．．資料驅動電路

13．．．閘極驅動電路

14．．．系統板

15．．．資料線

16．．．閘極線

Claims (8)

1. 一種液晶顯示器，包括：一液晶顯示面板，具有一像素陣列，該像素陣列包括連接至複數個奇數閘極線的複數個液晶單元的一第一組、以及連接至複數個偶數閘極線的複數個液晶單元的一第二組，其中該第二組中的每一個液晶單元配置以與該第一組中的一個液晶單元共用一資料線；一資料驅動電路，配置為以一時間劃分方式驅動該像素陣列的該等資料線，該資料驅動電路包括一鎖存器陣列；以及一時序控制器，配置以將數位視訊資料提供至該資料驅動電路，且控制該資料驅動電路的操作時序，其中該鎖存器陣列僅對用於一水平線的該數位視訊資料中施加於該第二組中的該等液晶單元的第二組資料延遲1/2個水平週期，以響應一資料呈現控制信號，並且暫時地分離施加於該第一組中的該等液晶單元的第一組資料與施加於該第二組中的該等液晶單元的該第二組資料，以及其中從該時序控制器接收的該資料呈現控制信號包括：一第一源極輸出致能信號，用於控制該第一組資料的輸出時序；一第二源極輸出致能信號，用於控制該第二組資料的輸出時序；以及一多工器控制信號，用於控制包含在該鎖存器陣列中的一多工器的輸出操作。
2. 依據申請專利範圍第1項所述的液晶顯示器，其中各對應於一水平週期的一第一週期及一第二週期藉由該第一源極輸出致能信號之相鄰的下降邊緣定義，其中該第二源極輸出致能信號是在晚於該第一源極輸出致能信號約1/2個水平週期後產生。
3. 依據申請專利範圍第2項所述的液晶顯示器，其中該鎖存器陣列包括：一1-1鎖存器，配置以在該第一週期期間順序鎖存該第一組資料；一1-2鎖存器，配置以在該第一週期期間順序鎖存該第二組資料； 一第二鎖存器，配置以在包含在該第一週期的該第一源極輸出致能信號的上升邊緣從該1-2鎖存器接收該第二組資料；以及一第三鎖存器，配置以在從該第一源極輸出致能信號的下降邊緣開始之該第二週期的該第一半水平週期期間通過該多工器輸出從該1-1鎖存器接收的該第一組資料，以及在從該第二源極輸出致能信號的下降邊緣開始之該第二週期的第二半水平週期期間通過該多工器輸出從該第二鎖存器接收的該第二組資料，其中該1-1鎖存器配置以在包含在該第一週期的該第一源極輸出致能信號的上升邊緣處，將該第一組資料輸出至該多工器。
4. 依據申請專利範圍第3項所述的液晶顯示器，其中，該多工器控制信號包括一第一多工器控制信號及一第二多工器控制信號，其中該多工器電氣連接該1-1鎖存器與該第三鎖存器，以響應該第一多工器控制信號，其中該多工器電氣連接該第二鎖存器與該第三鎖存器，以響應該第二多工器控制信號，其中該第二多工器控制信號產生在與該第一多工器控制信號之邏輯位準相反的一邏輯位準。
5. 依據申請專利範圍第3項所述的液晶顯示器，其中該第二鎖存器在該第二週期的該第一半水平週期期間保持該第二組資料，以使該第二組資料在晚於該第一組資料約1/2個水平週期後輸出。
6. 依據申請專利範圍第1項所述的液晶顯示器，其中該像素陣列包括：紅色液晶單元、綠色液晶單元以及藍色液晶單元，其中該等液晶單元的該第一組包括該像素陣列之全部的該等紅色液晶單元以及該等藍色液晶單元的一半，其中該等液晶單元的該第二組包括該像素陣列之全部的該等綠色液晶單元以及該等藍色液晶單元的另一半。
7. 依據申請專利範圍第1項所述的液晶顯示器，其中該鎖存器陣列實現為 一正反器。
8. 依據申請專利範圍第1項所述的液晶顯示器，其中當連接至該第一組的該等液晶單元的該等奇數閘極線被啟動時，該第一組的該等液晶單元在該水平週期的該第一半水平週期期間被充電有該第一組資料，其中當連接至該第二組的該等液晶單元的該等偶數閘極線被啟動時，該第二組的該等液晶單元在該水平週期的該第二半水平週期期間被充電有該第二組資料。