TWI430378B - 用於固持待測裝置之設備 - Google Patents

用於固持待測裝置之設備 Download PDF

Info

Publication number
TWI430378B
TWI430378B TW097101378A TW97101378A TWI430378B TW I430378 B TWI430378 B TW I430378B TW 097101378 A TW097101378 A TW 097101378A TW 97101378 A TW97101378 A TW 97101378A TW I430378 B TWI430378 B TW I430378B
Authority
TW
Taiwan
Prior art keywords
carrier
dies
die
grains
test
Prior art date
Application number
TW097101378A
Other languages
English (en)
Other versions
TW200822263A (en
Inventor
Charles A Miller
Timothy E Cooper
Yoshikazu Hatsukano
Original Assignee
Formfactor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Formfactor Inc filed Critical Formfactor Inc
Publication of TW200822263A publication Critical patent/TW200822263A/zh
Application granted granted Critical
Publication of TWI430378B publication Critical patent/TWI430378B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31718—Logistic aspects, e.g. binning, selection, sorting of devices under test, tester/handler interaction networks, Test management software, e.g. software for test statistics or test evaluation, yield analysis
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/006—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation at wafer scale level, i.e. wafer scale integration [WSI]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G11C29/56016—Apparatus features
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/282—Testing of electronic circuits specially adapted for particular applications not provided for elsewhere
    • G01R31/2831—Testing of materials or semi-finished products, e.g. semiconductor wafers or substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Measuring Leads Or Probes (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Description

用於固持待測裝置之設備
本發明係相關於積體電路(IC)製造及測試程序，尤其是相關於在測試及其他處理步驟期間用以保持一列IC晶粒之載體的使用。
圖1圖解製造、封裝、及測試已埋置可檢修隨機存取記憶體(RAM)之IC的習知技術處理流程。RAM包括儲存資料專用的儲存格之列及行，及可雷射檢修RAM包括能夠用於取代含有不良儲存格的列或行之備用列或行。當含有可雷射檢修記憶體之IC有晶片不良的列或行時，雷射藉由切斷IC表面上的選定熔線改變IC晶片，使得IC使用備用列或行取代不良的列或行。
在圖1所描畫的處理流程中，起初IC被製造成半導體晶圓上的一列IC晶粒(步驟10)。然後在IC晶粒與晶圓分開之前，測試埋置在每一IC中的可雷射檢修記憶體(步驟12)。一些IC包括內建自我測試(BIST)電路，會自動測試他們的埋置記憶體並且在顯示儲存格不良的晶粒表面上之墊片中產生資料。在步驟12中所使用的晶圓階段IC測試器，在測試期間探測晶粒上的墊片以取得晶粒產品內的BIST電路之資料，並且在記憶體測試期間提供電力及接地給晶粒。IC測試器在步驟12亦執行其他測試，例如被量測的IC電力接頭所引入的電流之參數測試。然後雷射檢修系統為每一IC處理記憶體測試資料以決 定其埋置的記憶體列或行哪一個含有不良儲存格，決定如何分配備用列及行檢修記憶體，及然後使用雷射檢修任一不良記憶體(步驟14)。在檢修不良記憶體之後，在晶粒仍在晶圓階段的同時，再次檢測記憶體以確保檢修有效(步驟16)。在此時，晶粒亦需經由另外的邏輯或參數的檢測。
然後晶圓被切成分開的(單一的)許多晶粒，及通過步驟16中的後雷射檢修測試之晶粒被安裝在IC封裝中(步驟20)。封裝IC然後需經由另外的屏蔽測試(步驟22)，及通過那些測試的封裝IC然後需經由老化測試處理(步驟24)。老化測試處理施加熱及電應力到IC一段指定時間，以邊際感應具有內在會失靈缺陷的可用IC。典型上，藉由將IC放在電路板插座及之後將電路板裝入對流烘箱以提高他們的溫度熱加壓他們來老化測試IC。在IC被加熱的同時，電力供應及連結到他們電力及訊號I/O(輸入/輸出)接頭之測試訊號產生器電加壓他們。在老化測試之後，IC接受詳細的最後測試(步驟26)，包括高頻邏輯測試及其他測試。在最後測試期間，根據速度等級或其他性能位準，某些部分會被”放入箱中”。
圖1所圖解的程序包括四個分開測試步驟12,16,22,及26。晶圓階段測試器在晶粒彼此分開並且封裝之前在步驟12及16完成測試，使得只有通過那些測試的晶定被封裝。一些製造商將後雷射記憶體測試步驟16併入預先老化測試步驟22或去掉預先老化測試步驟。但如此做會遇 到封裝更多不良晶粒的額外成本，或在晶粒接受老化測試之前已分類成不良的晶粒上花費老化測試資源。因為晶圓階段IC測試器必須包括分開的輸入/輸出通道以與在測試期間測試器存取之每一IC墊片相通，所以在晶圓階段所完成的測試通常限制於那些需要測試器只在每一IC上存取幾個墊片者。為了完成步驟22及24的測試，封裝IC典型上被安裝在使IC測試器可存取所有IC訊號，每一封裝IC的電力及接地銷之載入板。
被使用在例如在倒裝片模組(FCM)或拼合模組的晶粒不分開封裝。在FCM中，使用焊球、聚合物球、彈簧接點、或其他機構以導電連結IC晶粒上的墊片到基體上的墊片，將裸的晶粒直接裝設在基體上。一些FCM製造商企圖在晶粒已單一化之後不測試晶粒，反而選擇只測試組裝好的FCM。但是，因為單一不良晶粒就使整個FCM不良，所以許多製造商發現在晶粒併入FCM之前就測試單一晶粒較佳。
圖2圖解製造將安裝在FCM之已知良好晶粒的習知技術之處理流程圖。在晶圓製造、晶圓階段的測試、及雷射檢修之後(步驟28)，及在晶粒被單一化之後(步驟30)，晶粒撿拾機器將通過晶圓階段測試之每一IC檢起並放置在測試基體上(步驟32)，使得每一IC皆可經過預先老化測試(步驟33)。在晶粒經過老化測試之後(步驟34)，晶粒撿拾機器將晶粒放在測試基體上(步驟35)，使得晶粒經過最後測試(步驟36)。已知良好晶粒然 後被安裝在FCM中(步驟37)，然後測試FCM(步驟38)。
此系統確保只有已知良好晶粒(KGD)被併入FCM中，及避免使用可能破壞某些晶粒的個別載體之需要，並且設置阻抗特性最接近稍後將連結晶粒到FCM基體之互連系統的阻抗特性之互連系統。然而，在單一化之後發生的許多處理步驟期間，分開處理每一IC晶片的需要，增加成本並且降低處理速度。
圖3圖解”晶圓階段”測試方法以設置併入FCM用的KGD。在晶圓製造、記憶體測試、及雷射檢修(步驟40)之後，晶粒在仍是晶圓形式時，經過老化測試(步驟41)及詳細的最後測試(步驟42)。然後晶粒被單一化(步驟43)及KGD被併入隨後將被測試的FCM中(步驟44)。需注意在此處理流程中，所有處理及測試步驟需要在晶粒被單一化之前確認KGD已在晶圓階段中被完成。
此方法大大減少處理步驟的數目，因為IC晶片不個別處理，直到KGD準備被安裝在FCM中。然而，系統一般需要在步驟42中使用晶圓階段IC測試器，以能夠存取所有晶粒的所有訊號墊片及實施每種所需的測試類型。因為單一晶圓上的晶粒可能共同具有極大量的訊號墊片，所以設置具有足夠數目的通道以同時存取所有訊號墊片通常是不實用的。因此，在晶粒上完成最後高頻功能及其他測試之晶圓階段IC測試器一般只同時在晶圓上測試有限數目的晶粒。在一群晶粒被測試之後，保持晶圓的夾盤放回 晶圓，使得測試器的探針能夠存取將測試的另一群晶粒的墊片。
圖3之晶圓階段處理流程的優點之一係無需操控個別晶粒，直到他們準備被安裝在FCM中。但是，圖3的處理流程有著無法由圖2的處理流程分擔之固有無效率。在圖2的處理流程中，在步驟28所完成的記憶體及其他預先雷射檢修測試通常將確認不能被雷射檢修的不良晶粒。 那些晶粒在步驟30的單一化之後被丟棄及不在步驟33中被更進一步測試。在步驟33預先老化測試中未通過的類似晶粒亦被丟棄，使得他們不必在步驟34中消耗老化測試資源或步驟36中的最後測試資源。圖3的處理流程會在晶圓階段晶粒上實施類似測試及老化測試步驟，但因為晶粒未被單一化直到所有測試及老化測試步驟完成之後，所以不可能丟棄每一測試之後發現不良的晶粒。如此，即使已發現一些晶粒不良之後，仍然需要所有晶粒經過所有測試及老化測試步驟。此種已知不良晶粒的多餘測試是種無效率使用測試及老化測試資源，及尤其可能讓晶粒產量變低。
需要的是在減少個別晶粒操作的同時，能夠使測試及老化測試資源有效使用的處理流程之晶粒載體，且該載體不破壞晶粒，及儘管晶粒尺寸未統一，仍然能夠準確定位具有緊密距離接觸的晶粒。
在測試及處理期間，根據本發明的實施例之載體保持 一列單一晶粒。載體包括基座，在基座上習知晶粒撿拾機器定位及定向每一晶粒在有關基座上的光學確認界標，使得形成在晶粒上表面上之訊號墊片或彈簧接點被適當校直，讓測試設備探測。載體包括真空埠或晶粒下面的膠黏劑，用以在晶粒撿拾機器將晶粒定位在基座上之後，暫時保持晶粒在適當地方。
在晶粒撿拾機器將自晶圓切割的單一晶粒定位在載體上之後，在晶粒上完成一連串包括測試及老化測試的處理步驟。在每一測試之後，晶粒撿拾機器自載體移開任何未通過測試的晶粒，而以通過測試的晶粒取代之，使得只有那些通過測試的晶粒接受隨後的測試或處理步驟。
在本發明的一實施例中，載體包括可移動的蓋子，具有當蓋子放在載體上時，保持連結到IC測試器的通道及排列於形成在晶粒上表面上的接觸墊片或彈簧接點之探針或墊片的下表面。另外，載體在測試期間可以是未覆蓋狀態，使得其他種類的探針總成可存取晶粒表面上的墊片或彈簧接點。
附錄於本說明書的申請專利範圍特別指出並且清楚地聲明本發明的主題。然而，藉由以相同參照符號表示相同元件之附圖角度閱讀本說明書的其他部分，精於本技藝之人士將能夠更加明白本申請人所認為實施本發明的最佳模式之操作方法及系統，與另外本發明的優點及目的。
本發明係相關於測試及處理保持在載體上之一列單一 積體電路(IC)晶粒之系統，及本說明書說明本發明人認為是實施本發明最佳模式之一或多個本發明的示範性實施例及應用。然而，本發明並無意侷限在下述的示範性實施例或該實施例操作的方式。
圖4為根據本發明的示範性實施例之矽板載體50的俯視平面圖，而圖5及6各自為圖4的載體之剖面平面及正視圖。載體50包括基座54，具有3x3凹處56陣列，每一凹處皆具有用以保持分開的一IC晶粒52的上開口及平底。雖然為了簡明易懂，圖4-6的載體50被圖解成具有具有3x3凹處56陣列，但在本發明的其他實施例中，載體可按尺寸製作成可容納較大或較小的凹處陣列。
在半導體晶圓上已製造晶粒52之後，及在晶圓已被切割以單一晶粒(即將他們分成個別IC晶片)之後，習知晶粒撿拾機器將每一晶粒52放在分開的一凹處56之內，以晶粒的下表面放在凹處的平底表面上。每一晶粒52皆包括一組訊號、電力、及接地墊片59(圖6)在其上表面，經由此形成在晶粒之內的電路與外部裝置相通。凹處的平底表面位在共同平面(即他們是”共面的”)，及當晶粒52放在凹處中時，在他們上表面上的墊片位在共同平面及使其接觸靠近凹處56的頂部。基座包括一組界標58，能夠由適當裝配的習知晶粒撿拾機器加以光學確認。
因為自晶圓單一晶粒之晶圓鋸典型上無法非常準確地控制切割寬度或切割位置，所以即使當切自同一晶圓，晶粒表面的輪廓邊緣尺寸亦可能隨各個晶粒而不同。因為與 晶粒表面上之墊片59的原有間距比較，晶粒輪廓邊緣尺寸的可能變化大，所以載體50不依賴規定尺寸的凹處56，使得他們機械地將晶粒校直成他們的墊片位在他們共同平面內的預定位置。反而，在他們共同平面之中的凹處56之底表面尺寸實質上大於他們所保持的晶粒52之底表面尺寸。超過規定尺寸的凹處56使晶粒撿拾機器可自由定位及定向晶粒52在凹處內，使得他們的墊片59位在有關界標58的光學確認位置之他們共同平面內的預定位置。
分開通道60自每一凹處56的底表面延伸通過基座54到連接到真空泵(未圖示)之閥頂蓋64。閥頂蓋64包括每一通道專用的分開閥65以能夠獨立控制每一通道60中的真空。在晶粒撿拾機器已將晶粒52適當定位在有關確認界標58的其中一凹處56內之後，其中一閥65被設定成真空泵能夠在引導到那凹處以保持晶粒52在適當地方之通道60中產生真空。然後即使當真空泵與閥頂蓋64分開，那閥65仍被設定成保持通道60的真空。每一通道的閥65亦可被設定成在其對應通道60中解除真空，使得可移動由那通道60所存取的凹處之晶粒52。
當通道60排氣時，在凹處56的底部之彈性墊片66緩和晶粒52的衝擊，並且提供晶粒52及凹處56的底表面之間的牢固密封。墊片66包括在通道60的上端之上的孔68，使通道的真空在晶粒52上拉下。
如圖6所描畫，載體基座54包括含有凹處56及含有通道60的垂直部位之上板70。載體基座54又包括含有通 道60的水平部位及閥頂蓋64之下板72。一組螺栓74(或其他適當類型的連接器)將上及下板保持在一起，及圍繞在通道60的O形環76提供兩板之間的密閉密封。
經由電纜75接收電力的非必要恆溫控制電加熱元件73裝附於上板70。可使用加熱元件73供應熱到基座54以使位在基座中的晶粒52在測試期間保持理想的操作溫度。元件73又可以是在測試期間用以冷卻晶粒52的冷卻元件。
圖7圖解放在載體基座54上的可移動蓋子80。當由半導體基體材料適當形成的蓋子80放在載體50上時，蓋子80保持一組排列成接觸晶粒52上表面上的墊片59之探針84。另一環繞凹處56的O形環墊圈86提供蓋子80及上板70之間的密閉密封。通過蓋子80的通道88將形成在蓋子80及上板70之間的空間90連結到連接到真空泵(未圖示)之另一真空入口閥92。一對導銷85(圖4)自頂板70向上延伸到蓋子80的下表面之孔(未圖示)，以確保當蓋子80放在頂板70時，，探針84接觸他們在晶粒52上表面上的對應墊片59。在將蓋子80放在上板70之後，閥92被打開以使真空泵可在空間90產生真空，用以保持蓋子在適當地方。當閥92隨後關閉時，即使當真空泵與閥92分開時，空間90亦仍然維持排氣狀態，及在其中的真空繼續保持蓋子80在適當位置，直到閥52隨後再打開。通道60中的真空應大於空間90的真空以保持晶粒52在適當位置。
在蓋子80內的通道94為延伸在蓋子80及導向積體電路測試器之電纜91專用的連接器93之間的導體89提供路徑。位於及延伸通過形成蓋子80的基體材料層之軌跡及通路(未圖示)連結通過通道94到形成在基體下表面上之探針84的導體。探針84、經過蓋子80的軌跡及通路、通道94內的導體89、及電纜91提供IC晶粒52上表面上的墊片59及積體電路測試器之間的訊號路徑。雖然在圖7圖示於蓋子80側面，但是連接器93可因時至宜地位在蓋子80側面或頂部、或上或下板70,72上的任何地方。
因為載體50需接受測試期間及老化測試處理期間的廣泛溫度範圍，所以蓋子80與板70及72由實際上具有相同的熱膨脹係數之材料構成較佳，使得即使IC 52由於載體的熱膨脹移動分開，探針84仍可與IC 52表面上的墊片59保持接觸。當墊片59是小型且被密集封裝時，最好使用半導體、陶瓷、或熱膨脹係數與形成IC 52的半導體材料相同之其他材料形成蓋子80較佳，使得當IC 52隨增加的溫度膨脹使墊片59移動分開時，蓋子80的相同膨脹使探針84可利用與墊片59相同的比例移動分開。然而，在許多應用中，即使當IC 52及蓋子80由些微不同的熱膨脹係數材料形成時，此種IC 52的膨脹或收縮亦不會明顯影響探針84及墊片59的校直。
蓋子80可構製成如圖8所圖示者，以提供探針84及蓋子80表面上的一組由IC測試器95所存取的墊片85之 間的訊號路徑，取代在探針84及導向IC測試器的電纜91之間的訊號路徑。一組彈簧銷連接器96接觸印刷電路載入板98上表面上的墊片97，該印刷電路載入板98包括連結墊片97到載入板98下表面上的另一組墊片98之軌跡及通路。***板100包括一組在其上表面用以接觸載入板98的下表面上的墊片99之彈簧接點101，另一組彈簧接點102用以接觸蓋子80上表面上的墊片85，及提供彈簧接點101及102之間的訊號路徑之通路。夾盤103抬起載體50進入***板100下面之處以使彈簧接點102與墊片85產生接觸。當墊片85接近彈簧接點102時，形成在蓋子80表面上的壓縮止點104將***板100推進與蓋子80適當校直。
如圖9所示，藉由不安裝蓋子，類似於一般使用於提供IC測試器及形成在尚未彼此分開的晶圓上之IC晶粒表面上的墊片之間的訊號路徑之探針卡總成的探針卡總成105所探測的同時，載體50可用於保持晶粒52。1995,11,2頒予Eldridge et al，並且併入此文做為參考的U.S.專利5,874,662揭示精於本技藝之人士將明白的晶圓階段探針卡總成能夠用於測試保持在載體50中的一列單一晶粒。探針卡總成105包括一組在其上表面上藉由自測試器111朝下延伸的彈簧銷連接器107加以接觸的接觸墊片106。形成在探針卡總成105下表面上的探針108接觸IC 52上表面上的墊片。探針卡總成105包括提供連結墊片106到探針108的垂直及水平訊號路徑之一或多個基體層 。夾盤109適當將載體50定位在探針108下面，使得探針接觸IC墊片59。當夾盤109舉起載體50進入探針108下面之處時，裝設在載體50上(或探針板總成105上)的周邊突出部分109充當壓縮止點。
因為晶圓典型上包括的晶粒比能夠被同時測試的更多，所以在測試期間於探針卡總成下面保持晶圓之夾盤典型上在每一群晶粒已被測試之後會重新定位，使得在同一晶圓上的下一群晶粒能夠被測試。同樣地，當載體50保持的晶粒52比IC測試器能夠同時測試的晶粒52還多時，夾盤109必須能夠準確地將載體50放在與一探針108有關位置還多的位置，但能夠如此做的夾盤較複雜且昂貴。當除了晶粒52仍在晶圓形式時被測試之外仍測試晶粒52時，使用載體50保持晶粒52的優點之一即為能夠按只保持測試器能夠同時測試的許多晶粒之尺寸製作載體。此減少夾盤109成本，因為其無需將載體50放在有關探針108的幾個不同位置之能力。
雖然圖解於圖7及8的本發明之示範性實施例圖解使用電線接合彈簧接點當作，探針84但是能夠使用各種其他類型的互連結構執行探針84功能，例如包括平版彈簧接點、針狀探針、眼鏡蛇狀探針、及由彈性聚矽及/或其他材料組成的導電凸塊。例如，圖10圖解根據本發明的載體示範性實施例，即除了藉由形成在裝附於蓋子80下側的半導體基體82下表面上之彈性導電凸塊執行探針84的功能之外，一般類似於圖7的載體50。
彈簧接點特別適合當作探針84使用，因為他們的彈性使他們可適應IC墊片59的一般高度變化。彈性接點能夠提供比其他類型的探針更可靠的電連接到墊片59，因為他們的尖端易於抓刮通過形成在墊片59上的任何氧化物層。而且，彈性接點的阻抗特性能夠被緊密控制以符合互連系統之阻抗特性，該互連系統稍後將用於連結墊片到他們想要操作的環境之外部電路。
併入本文做為參考的下面文件揭示各種彈性接點的製造方法：2000,5,16頒予Khandros,et,al的U.S.專利6,064,213；2002,1,8頒予Eldridge et al的U.S.專利6,336,269；1998,2,13申請的U.S.專利申請案號碼09/023,858，及2000,11,9申請的U.S.專利申請案號碼09/710,539，及2000,12,22申請的U.S.專利申請案號碼09/746,716。
一些IC包括互連結構，例如形成在他們IC上的訊號墊片上之彈性接點、導電凸塊、或焊球等。當IC安裝在他們想要操作的環境中時，這些互連結構用於提供訊號路徑到外部裝置。當IC 52包括此種互連結構時，以形成在經由通路、軌跡、導體、及電纜連結到IC測試器之蓋子80的下表面上之導電墊片取代圖7的探針84。此種基體82的下表面上之墊片被定位成當蓋子80被置放在基座70上的適當位置時，他們將藉由形成在晶粒52上的互連結構接觸。
相對於在仍是晶圓形式時測試及處理晶粒，在晶粒52 保持在載體50時測試及處理單一晶粒52能夠更有效率地使用測試資源進行製造。圖11為圖解製造及測試晶粒的處理流程圖，其中根據本發明的載體在測試處理期間被用於保持單一晶粒。參照圖11，在晶圓製造(步驟111)、晶圓階段測試(步驟112)、及雷射檢修(步驟114)之後，晶粒被單一化(步驟116)及只有通過步驟112中的晶圓階段測試或可在步驟114中被檢修之晶粒被放在載體中(步驟118)。保持在載體的晶粒然後接受預先老化測試(步驟120)。載體然後重新被定位(步驟122)，使得載體僅裝載那些通過預先老化測試的晶粒。在老化處理(步驟124)之後，晶粒接受最後的晶粒測試(步驟126)。在當時，在步驟128中，只有通過步驟126的最後測試之已知良好晶粒(KGD)被裝設在倒裝片模組(FCM)。然後在步驟130測試FCM。
因為在步驟118中只有通過步驟112中的晶圓階段測試之晶粒被放在載體中，所以在步驟120中沒有測試資源被用來測試已知不良的晶粒。藉由在步驟122中重新定位只裝有那些通過步驟120中的預先老化測試之晶粒的載體，所以在步驟124及126中沒有使用老化或測試資源處理已知不良的晶粒。
圖12圖解另一使用載體保持單一晶粒的IC處理流程。在晶圓製造(步驟132)之後，在晶圓階段完成一系列”快速分類”測試(步驟134)。快速分類測試包括能夠在晶圓階段被快速完成的測試，例如參數測試等、及確認IC 具有缺乏經過低阻抗路徑的電力、接地、或其他電位源頭之輸入接頭的測試。晶粒然後被單一化(步驟136)，及通過快速晶圓分類測試的晶粒被放在載體中(步驟138)。晶粒然後接受老化測試處理(步驟140)，及在老化測試期間當作電監督晶粒的一部分，晶粒的埋置記憶體被測試以決定哪一儲存格是不良的。
在老化及記憶體測試之後，晶粒被分類及載體被重新定位(步驟142)。具有無法檢修的不良記憶體之晶粒被丟棄。具有能夠檢修的記憶體之晶粒，及具有無需檢修的記憶體之晶粒被放在分開的載體中。然後在步驟144檢修具有需檢修的記憶體之晶粒。然後，在步驟146中所有已檢修的晶粒及無需檢修的晶粒接受最後測試。在當時，在步驟148中，只有在步驟146中通過最後測試的KGD可被裝設在倒裝片模組(FCM)。然後在步驟150測試FCM。藉由在步驟138及142中被定位及重新定位的載體以淘汰已知不良及不能檢修的晶粒，及在步驟142中藉由將需要檢修的晶粒與無需檢修的晶粒分開，使得在步驟140、144、及146中的處理可高效率使用老化測試、測試、及雷射檢修資源。
當在圖11的測試步驟120或圖12的步驟140中，發現載體中沒有很多晶粒是不良的時，在步驟122或步驟142分類晶粒及重新定位載體所需的時間及資源無法被當作是增加高效率使用測試及其他資源的有力證明。如此除非當載體中的不良晶粒超過一臨界水準時，否則處理程序 被設計成跳過載體重新定位步驟122及142。
如圖13所圖示，典型的習知技術IC測試器151典型上包括一組測試器通道152，每一通道皆經由互連系統154連接到一組測試中的晶粒(DUT)156之分開接頭。每一通道152包括控制及資料取得系統158，用以另外經由三狀態緩衝器160發送測試訊號輸入到測試中的晶粒(DUT)之接頭或抽樣檢查比較器162的輸出。比較器162比較DUT輸出訊號到參考電壓以產生指示DUT輸出訊號是否為高或低邏輯位準之輸出訊號。
當幾個類似DUT 156被同時測試時，測試器通道152發送類似訊號到所有DUT 156的對應輸入接頭。例如，當九個DUT 156被測試，及每一個皆具有八個輸入接頭時，在測試期間一組72(9x8)通道152需要供應輸入訊號到DUT 156，及每一組通道產生一組類似八個輸入訊號。
圖14圖解使一測試器通道可發送相同測試訊號當作到幾個DUT 156的對應輸入之輸入的習知互連系統160。互連系統160設置連結每一DUT輸入接頭164到共同節點166之分開的隔離電阻器162。電阻器162需要將節點166與可能連結任何接頭164到(諸如經由低阻抗路徑的電力或接地等)電位源頭之故障隔離。DUT輸入接頭164一般是高阻抗的。可藉由包括形成在圖7的蓋子80內、圖8的載入板100內、或圖9的探針卡總成105內的訊號路徑中之電阻器設置此種互連配置。然而，當在圖10的步驟134中所完成的快速晶圓分類測試包括決定晶粒的任 何輸入接頭是否經由低阻抗路徑連接到電壓源頭之測試時，及當在步驟138中定位在體之前丟棄所有此種晶粒時，可藉由蓋子80(圖7)、載入板100(圖8)、或探針板總成105(圖9)執行圖15的互連配置157的功能，用以連結一測試器通道到幾個DUT 156的對應輸入接頭164。如圖15所圖示，對應晶粒輸入接頭164經由低電阻路徑168被直接連結到共同節點166。因為定位在載體的DUT156在快速晶圓分類階段(134)被事先測試並決定在輸入接頭164無低阻抗故障，所以當連結比一DUT接頭還多的接頭到相同測試器通到時，無需在訊號路徑168中設置隔離電阻器。
圖16為根據另一本發明的示範性實施例之載體170的剖面正視圖，具有包括用以保持晶粒176的一列凹處174之基座172。在撿拾晶粒機器利用已適當與基座172表面上的校直記號(未圖示)排一直線之晶粒176的墊片182將晶粒176放在墊片180上的位置之後，膠黏劑178(例如黏膠)暫時將晶粒176黏合到位在晶粒176下面的彈性墊片180。載體170安裝有與圖7的蓋子80類似之蓋子，用以提供到晶粒176表面上的墊片182之訊號存取。
圖17圖解被上下顛倒及放置在由基體形成的載入板184上之圖16的載體170，在基體上彈性導電凸塊186被排列成接觸保持在載體170中的晶粒176表面上之墊片182。形成在載入板184上的軌跡(未圖示)將凸塊186連結到由積體電路測試器存取的載入板表面上之墊片188 。
如圖18所圖示，在測試保持在載體170中的晶粒176之後，藉由將蓋子190放在圖16的正上方，可使用圖16的載體170當作裝運容器。在裝運期間可設置夾子192或其他卡釘機構保持蓋子在適當位置。當圖6的載體54安裝有類似蓋子時亦可當作裝運容器使用。
圖19及20圖解另一根據本發明的載體200之示範性實施例，包括具有裝設一列彈性墊片206在其上的平面上表面204之基座202。晶粒撿拾機器將晶粒208定位在墊片206，使得形成在晶粒208上表面上的訊號輸入/輸出墊片210位在蝕刻在基座202表面204上的界標211之共同平面內的預定位置。膠黏劑暫時保持晶粒208在墊片206上的適當位置，但在測試晶粒208之後晶粒撿拾機器可舉起晶粒208離開墊片206。雖然簡易的載體200被圖解成保持3x3晶粒208陣列的尺寸，但是其可設計成保持較大或較小的晶粒陣列尺寸。使用大體上類似於仍是晶圓形式的實驗對象晶粒所使用的設備及類似處理步驟，裝設在載體200上的晶粒208接受一連串測試及老化測試處理步驟。然而，雖然晶圓上的所有晶粒都必須接受每一處理步驟，但是在晶粒接受下一處理步驟之前，晶粒撿拾機器能夠以另一晶粒取代裝設在載體200上的任一未通過任何處理步驟之晶粒208，藉以增加處理設備使用的效率。
另外，如圖21所圖解，載體200包括具有探針214的可移動蓋子212，用以存取晶粒208表面上的墊片。當 設置適當墊圈216在蓋子212及基座202之間時，藉由在蓋子及基座之間局部排氣，可保持蓋子212在載體基座202上。延伸通過蓋子212的軌跡及通路例如可延伸到蓋子212表面上的接觸墊片(未圖示)，或延伸到裝附於蓋子212表面的電纜連接器(未圖示)，用以提供具有訊號存取到探針214的外部測試設備。探針214可裝附在基座212或裝附在晶粒208表面上的訊號墊片。基座202內可設置類似於圖6的載體50之基座54的真空通道之真空通道(未圖示)保持晶粒208在適當位置，取代使用膠黏劑黏合晶粒208到墊片206。
上述說明書及附圖描畫實施本發明的最佳模式之示範性實施例，元件或所描畫的最佳模式的步驟作為附錄於後的申請專利範圍所詳述之本發明的元件或步驟的例子。然而，附錄於後的申請專利範圍用於應用在實施本發明的任何模式，該模式包含在任一申請專利範圍所說明的元件或步驟的組合，及包括元件或步驟是說明書及附圖中所描畫的本發明之示範性實施例的舉例元件或步驟之功能上同等物。
50,170,200‧‧‧載體
52‧‧‧積體電路晶粒
54,172,202‧‧‧基座
56,174‧‧‧凹處
58,211‧‧‧界標
59,97,99,180,182,188‧‧‧墊片
60,88,94‧‧‧通道
64‧‧‧閥頂蓋
65,92‧‧‧閥
66,206‧‧‧彈性墊片
68‧‧‧孔
70‧‧‧上板
72‧‧‧下板
73‧‧‧加熱元件
74‧‧‧螺栓
75,91‧‧‧電纜
76‧‧‧O形環
80,190,212‧‧‧蓋子
82‧‧‧基體
84,108,214‧‧‧探針
85‧‧‧導銷
86‧‧‧O形環墊圈
89‧‧‧導體
90‧‧‧空間
93‧‧‧連接器
95,151‧‧‧IC測試器
96‧‧‧彈簧銷連接器
98‧‧‧載入板
100‧‧‧***板
101‧‧‧彈簧接點
103‧‧‧夾盤
104‧‧‧壓縮止點
105‧‧‧探針卡總成
106‧‧‧接觸墊片
107‧‧‧彈簧銷連接器
109‧‧‧夾盤
111‧‧‧測試器
152‧‧‧測試器通道
154‧‧‧互連系統
156‧‧‧測試中的晶粒
157‧‧‧互連配置
158‧‧‧控制及資料取得系統
160‧‧‧三狀態緩衝器
162‧‧‧比較器
162‧‧‧電阻器
164‧‧‧測試中的晶粒輸入接頭
166‧‧‧節點
168‧‧‧低電阻路徑
176‧‧‧晶粒
178‧‧‧膠黏劑
184‧‧‧載入板
186‧‧‧凸塊
192‧‧‧夾子
204‧‧‧平面上表面
208‧‧‧晶粒
210‧‧‧訊號輸入/輸出墊片
216‧‧‧墊圈
圖1圖解製造、封裝、及測試已埋置可檢修隨機存取記憶體(RAM)之積體電路晶粒的典型習知技術處理流程；圖2及3圖解製造將安裝在倒裝片模組之已知良好晶粒的典型習知技術之處理流程圖；圖4為根據本發明的示範性實施例之晶粒載體的俯視 平面圖；圖5為圖4的載體之剖面圖；圖6為圖4的載體之剖面正視圖；圖7為圖4的載體、及裝設在設置具有訊號存取到保持在載體中的晶粒之外部測試設備的載體上之探針蓋子的剖面正視圖；圖8為保持在夾盤上之圖6的載體、及經由探針板總成及***器用以檢驗具有訊號存取到保持在載體中的晶粒之積體電路測試器的裝設載體上之探針蓋子的剖面正視圖；圖9為保持在夾盤上之圖6的載體的剖面正視圖，該載體具有保持在載體經由探針卡總成被積體電路測試器存取的晶粒；圖10為根據另一本發明的示範性實施例之晶粒載體的剖面正視圖；圖11及12為圖解根據本發明的示範性實施例之處理流程圖，用以製造將安裝在倒裝片模組中的已知良好晶粒；圖13為圖解一些習知技術互連系統在測試中如何連結每一積體電路(IC)測試器的每一通道到IC裝置的分開墊片之方塊圖；圖14為圖解一些習知技術互連系統在測試中如何同時連結一測試器通道到多於一IC裝置的墊片之方塊圖；圖15為圖解根據本發明的一實施例之載體在測試中如何同時連結一測試器通道到多於一IC裝置的墊片之方塊圖； 圖16為根據本發明的另一示範性實施例之晶粒載體的剖面正視圖；圖17為放在載入板上之圖16的晶粒載體之剖面正視圖；圖18為已裝設可移動蓋子將晶粒圍在其中之圖16的晶粒載體的剖面正視圖；圖19為根據本發明的另一示範性實施例之晶粒載體平面圖；圖20為圖19的晶粒載體之剖面正視圖；及圖21為圖19的晶粒載體及覆蓋該載體的探針蓋子之剖面正視圖。
50‧‧‧載體
52‧‧‧積體電路晶粒
80‧‧‧蓋子
84‧‧‧探針
85‧‧‧導銷
95‧‧‧IC測試器
96‧‧‧彈簧銷連接器
97‧‧‧墊片
98‧‧‧載入板
99‧‧‧墊片
100‧‧‧***板
101‧‧‧彈簧接點
102‧‧‧彈簧接點
103‧‧‧夾盤
104‧‧‧壓縮止點

Claims (16)

  1. 一種用於固持待測裝置之設備，其包含：多個探針，其係以一第一圖案設置並附接至一基板；以及一載體，其用以支撐多個單一化半導體晶粒，該載體係一與該等晶粒分開且不同的結構並包括多個界標，其中當該等晶粒相對於該等界標以預定定向設置在該載體上時，該等晶粒之接頭係以一與該第一圖案大體上相同的第二圖案設置，其中：該等探針係安排成數個探針組，各組包含係以一佈局設置之足夠數量的探針，以接觸該等晶粒中之一晶粒的至少一些接頭，以及當該等晶粒以該等預定定向設置在該載體上且該基板係與該載體校直時，該等晶粒中之各晶粒的至少一些接頭係與該等探針組中之一探針組的探針充分校直，以供該等探針組中之該探針組的探針與晶粒的至少一些接頭直接接觸。
  2. 如申請專利範圍第1項之設備，其中該等界標包含數個光學校直記號，該等光學校直記號由一晶粒撿取機所使用以將該等晶粒以該等預定定向放置在該載體的一基座上。
  3. 如申請專利範圍第1項之設備，其中該等界標包含蝕刻入該載體之一基座的數個記號。
  4. 如申請專利範圍第1項之設備，其中該等界標中之至少一界標包含在該等晶粒之前被放置在該載體上之一校直晶粒上的至少一可識別位置。
  5. 如申請專利範圍第1項之設備，其中該基板包含一材料，該材料具有與該等晶粒中之材料實質相同的熱膨脹係數。
  6. 如申請專利範圍第1項之設備，其中在該載體中的材料具有與該等晶粒中之材料實質相同的熱膨脹係數。
  7. 如申請專利範圍第1項之設備，更包含： 設在該載體中的數個通道，其用來施加一真空以將該等晶粒以該等預定定向固持；以及在該等晶粒底下的墊片，其可緩衝該等晶粒並在該真空被施加至該等通道時對該等晶粒提供密封。
  8. 如申請專利範圍第1項之設備，更包含：一膠黏劑，其設在該載體上以將該等晶粒以該等預定定向固持。
  9. 如申請專利範圍第1項之設備，其中該載體包括帶有數個凹處的一基座，在該等凹處中該等晶粒被支撐。
  10. 如申請專利範圍第1項之設備，其中該等探針包含數個彈簧接點。
  11. 如申請專利範圍第1項之設備，其中該載體包括用於各晶粒的至少一界標。
  12. 如申請專利範圍第1項之設備，其中該載體包括一基座，且其中晶粒係相對於彼此及該等界標以一共同水平平面設在該基座上。
  13. 如申請專利範圍第1項之設備，其中當該等晶粒係以該等預定定向設置在該載體上時，該等晶粒形成一格狀陣列圖案。
  14. 如申請專利範圍第1項之設備，其中當該等晶粒係以該等預定定向設置在該載體上時，該等晶粒接觸該載體而未接觸一中介膠黏材料。
  15. 如申請專利範圍第1項之設備，其中該等單一化晶粒係從製造有該等晶粒於其上之半導體晶圓所單一化出來的個別晶粒。
  16. 如申請專利範圍第1項之設備，更包含設在該載體中的數個通道，該等通道係用來施加一真空以將該等晶粒以該等預定定向固持。
TW097101378A 2002-06-19 2003-06-17 用於固持待測裝置之設備 TWI430378B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US10/177,367 US7694246B2 (en) 2002-06-19 2002-06-19 Test method for yielding a known good die

Publications (2)

Publication Number Publication Date
TW200822263A TW200822263A (en) 2008-05-16
TWI430378B true TWI430378B (zh) 2014-03-11

Family

ID=29734377

Family Applications (2)

Application Number Title Priority Date Filing Date
TW092116445A TWI316743B (en) 2002-06-19 2003-06-17 Test apparatus for yielding a known good die
TW097101378A TWI430378B (zh) 2002-06-19 2003-06-17 用於固持待測裝置之設備

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW092116445A TWI316743B (en) 2002-06-19 2003-06-17 Test apparatus for yielding a known good die

Country Status (8)

Country Link
US (1) US7694246B2 (zh)
EP (1) EP1516192A1 (zh)
JP (1) JP2005530178A (zh)
KR (1) KR101176858B1 (zh)
CN (1) CN100348982C (zh)
AU (1) AU2003247531A1 (zh)
TW (2) TWI316743B (zh)
WO (1) WO2004001428A1 (zh)

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6033935A (en) * 1997-06-30 2000-03-07 Formfactor, Inc. Sockets for "springed" semiconductor devices
US20020004320A1 (en) * 1995-05-26 2002-01-10 David V. Pedersen Attaratus for socketably receiving interconnection elements of an electronic component
US6798225B2 (en) * 2002-05-08 2004-09-28 Formfactor, Inc. Tester channel to multiple IC terminals
US7913125B2 (en) * 2003-11-04 2011-03-22 Lsi Corporation BISR mode to test the redundant elements and regular functional memory to avoid test escapes
DE102004001956B4 (de) * 2004-01-13 2007-02-01 Infineon Technologies Ag Umverdrahtungssubstratstreifen mit mehreren Halbleiterbauteilpositionen
DE102004020187B4 (de) 2004-04-22 2006-07-13 Infineon Technologies Ag Umverdrahtungssubstratstreifen mit mehreren Halbleiterbauteilpositionen
JP2006179101A (ja) * 2004-12-22 2006-07-06 Fujitsu Ltd 半導体記憶装置
KR100651125B1 (ko) * 2005-03-21 2006-12-01 삼성전자주식회사 이중 성형된 멀티 칩 패키지 및 그 제조 방법
EP2273279A1 (en) 2005-04-27 2011-01-12 Aehr Test Systems, Inc. Apparatus for testing electronic devices
KR100696849B1 (ko) * 2005-11-24 2007-03-19 엘지전자 주식회사 정보 재생용 캔틸레버 및 그를 갖는 정보 저장 장치
KR100746769B1 (ko) * 2005-11-24 2007-08-06 엘지전자 주식회사 정보 저장용 캔틸레버, 그를 갖는 정보 저장 장치 및 제조방법
CN101952733B (zh) 2007-04-05 2014-02-12 雅赫测试***公司 测试微电子电路的方法、测试器设备及便携式组装装置
US20080252330A1 (en) * 2007-04-16 2008-10-16 Verigy Corporation Method and apparatus for singulated die testing
US7800382B2 (en) 2007-12-19 2010-09-21 AEHR Test Ststems System for testing an integrated circuit of a device and its method of use
CN101587161B (zh) * 2008-05-23 2011-11-30 中芯国际集成电路制造(北京)有限公司 晶圆测试参数的限值确定方法
US8884639B2 (en) 2008-08-27 2014-11-11 Advantest (Singapore) Pte Ltd Methods, apparatus and articles of manufacture for testing a plurality of singulated die
US8030957B2 (en) 2009-03-25 2011-10-04 Aehr Test Systems System for testing an integrated circuit of a device and its method of use
US20100332177A1 (en) * 2009-06-30 2010-12-30 National Tsing Hua University Test access control apparatus and method thereof
JP2011089891A (ja) 2009-10-22 2011-05-06 Micronics Japan Co Ltd 電気的接続装置及びこれを用いる試験装置
CN102314036A (zh) * 2010-06-29 2012-01-11 普诚科技股份有限公司 抗紫外光的电子装置及其制法
JP2013540354A (ja) * 2010-09-28 2013-10-31 アドバンスド インクワイアリー システムズ インコーポレイテッド ウエハテストシステムならびに関連する使用方法および製造方法
US8399265B2 (en) 2011-03-14 2013-03-19 Infineon Technologies Ag Device for releasably receiving a semiconductor chip
CN102998957B (zh) * 2011-09-09 2015-06-24 珠海艾派克微电子有限公司 一种成像盒芯片的修复方法
KR20140137668A (ko) 2013-05-23 2014-12-03 삼성전자주식회사 적층된 칩들을 포함하는 반도체 패키지 및 그 제조 방법
JP6339345B2 (ja) * 2013-10-31 2018-06-06 三菱電機株式会社 半導体評価装置および半導体評価方法
CN106062576B (zh) * 2013-11-11 2020-01-14 罗斯柯公司 集成的测试和处理机构
KR102317023B1 (ko) * 2014-08-14 2021-10-26 삼성전자주식회사 반도체 장치, 그의 제조 방법, 및 그의 제조 설비
KR20180101476A (ko) 2016-01-08 2018-09-12 에어 테스트 시스템즈 일렉트로닉스 테스터 내의 디바이스들의 열 제어를 위한 방법 및 시스템
US10444270B2 (en) 2016-03-11 2019-10-15 Samsung Electronics Co., Ltd. Systems for testing semiconductor packages
US9842782B2 (en) * 2016-03-25 2017-12-12 Mikro Mesa Technology Co., Ltd. Intermediate structure for transfer, method for preparing micro-device for transfer, and method for processing array of semiconductor device
JP2018004449A (ja) * 2016-07-01 2018-01-11 三菱電機株式会社 測定装置
KR102495427B1 (ko) 2017-03-03 2023-02-02 에어 테스트 시스템즈 일렉트로닉스 테스터
US10620236B2 (en) * 2017-06-12 2020-04-14 Marvell Asia Pte, Ltd. Multi-test type probe card and corresponding testing system for parallel testing of dies via multiple test sites
US11448692B2 (en) * 2018-08-16 2022-09-20 Taiwann Semiconductor Manufacturing Company Ltd. Method and device for wafer-level testing
US11073551B2 (en) * 2018-08-16 2021-07-27 Taiwan Semiconductor Manufacturing Company Ltd. Method and system for wafer-level testing
US20230366925A1 (en) * 2018-08-16 2023-11-16 Taiwan Semiconductor Manufacturing Company Ltd. Method and device for wafer-level testing
US11366156B2 (en) * 2019-01-24 2022-06-21 Stmicroelectronics Pte Ltd Crack detection integrity check
US10896738B1 (en) * 2019-10-02 2021-01-19 Micron Technology, Inc. Apparatuses and methods for direct access hybrid testing
CN111696880B (zh) * 2020-06-15 2021-08-20 西安微电子技术研究所 一种基于tsv硅晶圆重构的裸芯片kgd筛选方法
WO2022076333A1 (en) 2020-10-07 2022-04-14 Aehr Test Systems Electronics tester
CN112331251A (zh) * 2020-12-03 2021-02-05 深圳市博业诚电子有限公司 一种半导体存储器的测试方法
AT525517A1 (de) * 2021-10-13 2023-04-15 Gaggl Dipl Ing Dr Rainer Prüfvorrichtung und Anordnung mit dieser

Family Cites Families (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US642625A (en) * 1899-08-21 1900-02-06 George D Niswonger Refrigerator attachment.
US5131535A (en) 1986-06-27 1992-07-21 Symtek Systems, Inc. Electrical device transport medium
US4899107A (en) 1988-09-30 1990-02-06 Micron Technology, Inc. Discrete die burn-in for nonpackaged die
US5073117A (en) 1989-03-30 1991-12-17 Texas Instruments Incorporated Flip-chip test socket adaptor and method
JPH03131048A (ja) 1989-10-17 1991-06-04 Toshiba Corp ベアチップｉｃのバーンイン方法
US5012187A (en) 1989-11-03 1991-04-30 Motorola, Inc. Method for parallel testing of semiconductor devices
JPH03257383A (ja) 1990-03-07 1991-11-15 Matsushita Electron Corp Ｉｃモジュールの検査方法
US5123850A (en) 1990-04-06 1992-06-23 Texas Instruments Incorporated Non-destructive burn-in test socket for integrated circuit die
US5302891A (en) 1991-06-04 1994-04-12 Micron Technology, Inc. Discrete die burn-in for non-packaged die
US6219908B1 (en) 1991-06-04 2001-04-24 Micron Technology, Inc. Method and apparatus for manufacturing known good semiconductor die
US5815000A (en) * 1991-06-04 1998-09-29 Micron Technology, Inc. Method for testing semiconductor dice with conventionally sized temporary packages
JPH0536793A (ja) 1991-07-31 1993-02-12 Sumitomo Electric Ind Ltd バーンイン方法および装置
US5483174A (en) * 1992-06-10 1996-01-09 Micron Technology, Inc. Temporary connection of semiconductor die using optical alignment techniques
US5442282A (en) * 1992-07-02 1995-08-15 Lsi Logic Corporation Testing and exercising individual, unsingulated dies on a wafer
US5402077A (en) 1992-11-20 1995-03-28 Micromodule Systems, Inc. Bare die carrier
US5798565A (en) * 1993-08-16 1998-08-25 Micron Technology, Inc. Repairable wafer scale integration system
US6246247B1 (en) * 1994-11-15 2001-06-12 Formfactor, Inc. Probe card assembly and kit, and methods of using same
US5772451A (en) 1993-11-16 1998-06-30 Form Factor, Inc. Sockets for electronic components and methods of connecting to electronic components
US6624648B2 (en) * 1993-11-16 2003-09-23 Formfactor, Inc. Probe card assembly
US6064213A (en) * 1993-11-16 2000-05-16 Formfactor, Inc. Wafer-level burn-in and test
JPH10505162A (ja) * 1994-09-09 1998-05-19 マイクロモジュール・システムズ 回路のメンブレンプローブ
WO1996007921A1 (en) * 1994-09-09 1996-03-14 Micromodule Systems Membrane probing of circuits
US6002266A (en) * 1995-05-23 1999-12-14 Digital Equipment Corporation Socket including centrally distributed test tips for testing unpackaged singulated die
US6033935A (en) 1997-06-30 2000-03-07 Formfactor, Inc. Sockets for "springed" semiconductor devices
US20020004320A1 (en) 1995-05-26 2002-01-10 David V. Pedersen Attaratus for socketably receiving interconnection elements of an electronic component
US6483328B1 (en) * 1995-11-09 2002-11-19 Formfactor, Inc. Probe card for probing wafers with raised contact elements
JPH1098083A (ja) 1996-09-19 1998-04-14 Hitachi Ltd 検査ソケットおよび電気特性検査装置
JPH1164442A (ja) * 1997-08-21 1999-03-05 Ngk Spark Plug Co Ltd 電子部品チップ検査用治具
US6427222B1 (en) * 1997-09-30 2002-07-30 Jeng-Jye Shau Inter-dice wafer level signal transfer methods for integrated circuits
US7898275B1 (en) * 1997-10-03 2011-03-01 Texas Instruments Incorporated Known good die using existing process infrastructure
TW455978B (en) * 1998-02-16 2001-09-21 Amic Technology Taiwan Inc Method for testing wafers
US6114869A (en) * 1998-05-21 2000-09-05 Cerprobe Corporation Method and apparatus for interfacing between automatic wafer probe machines, automatic testers, and probe cards
US6343369B1 (en) * 1998-09-15 2002-01-29 Microconnect, Inc. Methods for making contact device for making connection to an electronic circuit device and methods of using the same
JP2000097990A (ja) 1998-09-24 2000-04-07 Mitsubishi Electric Corp 半導体デバイスのバーンイン試験装置
US6608385B2 (en) * 1998-11-30 2003-08-19 Advantest Corp. Contact structure and production method thereof and probe contact assembly using same
US6644982B1 (en) 1998-12-04 2003-11-11 Formfactor, Inc. Method and apparatus for the transport and tracking of an electronic component
US6812718B1 (en) * 1999-05-27 2004-11-02 Nanonexus, Inc. Massively parallel interface for electronic circuits
JP2001004699A (ja) 1999-06-24 2001-01-12 Hitachi Ltd 半導体装置の製造方法及び検査用治具
US6337576B1 (en) * 1999-07-19 2002-01-08 Alpine Microsystems, Inc. Wafer-level burn-in
JP3813772B2 (ja) * 1999-09-27 2006-08-23 株式会社ルネサステクノロジ 半導体装置の製造方法
JP2001185588A (ja) * 1999-12-22 2001-07-06 Ando Electric Co Ltd Ｔａｂ、プローブカード、ｔａｂハンドラ、及びｉｃチップ測定方法
JP2001228206A (ja) 2000-02-17 2001-08-24 Advantest Corp 部品試験装置およびそれに用いる部品保持装置
US6586955B2 (en) * 2000-03-13 2003-07-01 Tessera, Inc. Methods and structures for electronic probing arrays
US6548826B2 (en) * 2000-04-25 2003-04-15 Andreas A. Fenner Apparatus for wafer-level burn-in and testing of integrated circuits
JP2001330626A (ja) 2000-05-22 2001-11-30 Micronics Japan Co Ltd プローブカード及びこれにアライメントマークを形成する方法
EP1292834B1 (en) * 2000-06-20 2005-11-30 Nanonexus, Inc. Systems for testing integrated circuits
JP2002134572A (ja) 2000-10-26 2002-05-10 Hitachi Ltd 半導体素子検査装置
JP2003101063A (ja) * 2001-09-20 2003-04-04 Sony Corp 複合光学素子、受光素子装置及び複合光学素子の製造方法
US6636063B2 (en) * 2001-10-02 2003-10-21 Texas Instruments Incorporated Probe card with contact apparatus and method of manufacture
US6707311B2 (en) * 2002-07-09 2004-03-16 Advantest Corp. Contact structure with flexible cable and probe contact assembly using same
US6920689B2 (en) 2002-12-06 2005-07-26 Formfactor, Inc. Method for making a socket to perform testing on integrated circuits

Also Published As

Publication number Publication date
US7694246B2 (en) 2010-04-06
TW200822263A (en) 2008-05-16
TWI316743B (en) 2009-11-01
JP2005530178A (ja) 2005-10-06
KR101176858B1 (ko) 2012-08-23
KR20050014864A (ko) 2005-02-07
CN100348982C (zh) 2007-11-14
WO2004001428A1 (en) 2003-12-31
AU2003247531A1 (en) 2004-01-06
EP1516192A1 (en) 2005-03-23
CN1662819A (zh) 2005-08-31
TW200402817A (en) 2004-02-16
US20030237061A1 (en) 2003-12-25

Similar Documents

Publication Publication Date Title
TWI430378B (zh) 用於固持待測裝置之設備
KR101411565B1 (ko) 싱귤레이션된 다이를 테스트하는 장치 및 방법
US7288953B2 (en) Method for testing using a universal wafer carrier for wafer level die burn-in
US5539324A (en) Universal wafer carrier for wafer level die burn-in
US20070035318A1 (en) Donut-type parallel probe card and method of testing semiconductor wafer using same
US7511520B2 (en) Universal wafer carrier for wafer level die burn-in

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees