TWI430352B - 製造經磊晶塗覆的半導體晶圓的方法 - Google Patents

製造經磊晶塗覆的半導體晶圓的方法 Download PDF

Info

Publication number
TWI430352B
TWI430352B TW099119070A TW99119070A TWI430352B TW I430352 B TWI430352 B TW I430352B TW 099119070 A TW099119070 A TW 099119070A TW 99119070 A TW99119070 A TW 99119070A TW I430352 B TWI430352 B TW I430352B
Authority
TW
Taiwan
Prior art keywords
semiconductor wafer
polishing
wafer
epitaxially coated
polishing pad
Prior art date
Application number
TW099119070A
Other languages
English (en)
Other versions
TW201108317A (en
Inventor
Roland Koppert
Original Assignee
Siltronic Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siltronic Ag filed Critical Siltronic Ag
Publication of TW201108317A publication Critical patent/TW201108317A/zh
Application granted granted Critical
Publication of TWI430352B publication Critical patent/TWI430352B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B24GRINDING; POLISHING
    • B24BMACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00Lapping machines or devices; Accessories
    • B24B37/04Lapping machines or devices; Accessories designed for working plane surfaces

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)

Description

製造經磊晶塗覆的半導體晶圓的方法
本發明係關於一種製造經磊晶塗覆的半導體晶圓的方法。
半導體晶圓的一個極端重要的參數是其奈米拓撲(nanotopography),對此參數之要求係不斷的提高(參見ITRS“國際半導體技術藍圖(International Technology Roadmap for Semiconductors)”)。奈米拓撲通常以高度變化PV(=“峰至谷(peak-to-valley)”)來表示,其係以區域為2毫米×2毫米的正方形測量窗口計。
為了研究奈米拓撲,例如購自KLA Tencor的Nanomapper儀器是適合的。此干涉計係適合用於測量半導體晶圓的正面上-20奈米至+20奈米範圍內的拓撲。在測量期間,將半導體晶圓置於柔軟、平坦的晶圓夾持具(卡盤(chuck))上。得到的峰至谷(PV)值係在直徑為2毫米的圓形上(也在直徑為10毫米的圓形上)針對峰至谷偏差進行過濾(高斯高通濾波器(Gaussian highpass filter))及分析。在THA(“閾值高度分析(threshold height analysis)”)分析中,詳細情況參見SEMI標準M43,最終自全部PV值的分佈計算3ΣPV值,作為所謂的THA值。
通常,該THA值也被稱為THA 2,以表明係使用直徑為2毫米的小分析視窗。
對於電子、微電子、以及微機電來說,需要對總體和局部平坦度、一側參考局部平坦度(奈米拓撲)、粗糙度以及純度具極端要求的半導體晶圓作為起始材料(基材)。半導體晶圓是半導體材料的晶圓,尤其是化合物半導體(例如砷化鎵)和主要元素半導體(例如矽和有時是鍺)。依據先前技術,半導體晶圓係以多種連續步驟製造,通常可以分為如下組別:
a)製造一單晶半導體棒(晶體生長);
b)將該棒切割成個別的晶圓;
c)機械處理;
d)化學處理;
e)化學機械處理;以及
f)視需要地,製造層結構。
晶體生長係藉由所謂的CZ(“丘克拉斯基(Czochralski)”)法自一矽熔體中拉伸和旋轉一預先定向之單晶晶種,或藉由沿著一熔融區域再結晶一經氣相沉積之多晶晶體,該熔融區域係借助一緩慢地軸向移動穿過該晶體的感應線圈所產生,即所謂的FZ(“懸浮區域(floating zone)”)法。
已知在CZ晶體拉伸的先前技術中,各個處理參數的生長介面形狀特徵係於熔融對流或擴散的複雜相互作用、生長介面的雜質分凝、以及熔體和棒的熱轉導和輻射中形成。
在熔體中以及在相介面上的材料沉積期間,複雜的材料傳輸現象會導致沉積在生長中之半導體單晶中的雜質在空間上的不同濃度。
由於拉伸處理、拉伸裝置、以及生長中之半導體棒的旋轉對稱,所以雜質濃度變化實質上是放射性對稱。也就是說,沿著半導體單晶的對稱軸形成不同雜質濃度的同心環。
這些雜質濃度變化也被稱為“條紋(striations)”。
其可在缺陷蝕刻處理後,藉由測量局部表面傳導性來顯示或以不平坦度結構地表示。
鋸切半導體棒以分成單獨的半導體晶圓會導致得到的半導體晶圓的附近表面層的單晶性被毀壞。這些毀壞層隨後藉由化學和化學機械處理移除。
在半導體晶圓表面的化學或化學機械加工中的材料移除率,係依賴於半導體表面的局部化學或電子特性。依據雜質濃度的變化,在矽晶圓的表面上形成環形不平坦度。此在化學或化學機械加工後的表面同心高度調節也被稱為“條紋”。
適合作為在電子、微電子或微機電中的特別需求應用的基材的半導體晶圓必須具有特別高程度的表面平坦度和均質性。這是因為基材晶圓的平坦度嚴格地限制了典型多層元件的單個電路平面可達到的平坦度,所述電路平面隨後微影蝕刻構建於基材晶圓上。如果起始平坦度不夠,那麼在平坦化單個配線平面的不同處理期間後,將發生所施加之絕緣層的貫穿(breakthrough),導致短路,從而導致元件的失靈。
為此原因,在先前技術中,具有盡可能小且長的波長雜質濃度變化的半導體晶圓是較佳的,這可以藉由特別慢的拉伸來達到。原因為必須保持特別平坦的生長介面。然而,此種處理係費力且不經濟的。
半導體晶圓通常係具有磊晶層,即具有以相同晶體定向的單晶形式生長的層,半導體晶圓隨後被施用在其上。相對於由均一材料製成的半導體晶圓,所述磊晶塗覆的半導體晶圓具有特定的優點,例如在雙極CMOS電路中防止由於元件短路(“閉鎖(latch up)”問題)、低缺陷密度(例如低數量的COP(“晶體原生粒子”))、以及缺乏顯著的氧含量而造成之電荷逆轉,從而可在元件相關的區域內排除由於氧沉澱所導致的短路風險。
在經磊晶塗覆的半導體晶圓上也可以觀察到表面上的環形結構。這也導致比較差的奈米拓撲(THA 2值,參見上述描述)。
本發明之一目的在於,無需承受在先前技術的缺點(緩慢、不經濟的拉伸)之情況下,避免經磊晶塗覆的半導體晶圓的條紋並改善其奈米拓撲(nanotopography)。
因此本發明係起始於一依據先前技術生長的單晶、由該單晶切割並進一步加工之具有上述典型條紋的晶圓。
該目的係藉一種製造經磊晶塗覆的半導體晶圓的方法來達到,該方法係依序包含以下步驟:(a)在一半導體晶圓的一側上沉積一磊晶層;(b)使用一具有經固定的研磨物的拋光墊同時提供一不含固體的拋光溶液,首次拋光該半導體晶圓的經磊晶塗覆的該側;(c)使用一不含經固定的研磨物的軟質拋光墊同時供應一拋光劑懸浮液,CMP拋光該半導體晶圓之經磊晶塗覆的該側;以及(d)在該半導體晶圓之先前經磊晶塗覆且經拋光的該側上沉積另一磊晶層。
該半導體晶圓較佳為單晶矽晶圓。
該半導體晶圓之直徑較佳為300毫米或更大。
該半導體晶圓之直徑較佳為450毫米。
較佳的,在步驟(a)和步驟(d)中均在單晶矽晶圓上磊晶沉積矽。此將獲得一具有一磊晶矽層之矽晶圓。
然而,在矽晶圓上沉積異質磊晶層也是較佳的。
較佳係於矽晶圓上沉積矽鍺。
較佳係於矽晶圓上沉積碳化矽。
較佳係於矽晶圓上沉積氮化鎵或其他III-V半導體。
直到所述方法的步驟(a)中的首次磊晶沉積後,再進行傳統的製造方法。
尤其,本方法係與晶體拉伸的類型無關,且尤其與拉伸係快速或緩慢進行無關。直到首次磊晶沉積後的所有步驟係依據先前技術進行。典型的方法步驟係包含:自經拉伸的單晶中切割晶圓、邊緣圓化操作、研磨(grinding)或磨光(lapping)、蝕刻或清潔、拋光(polishing)(例如DSP和CMP)。
較佳係在本方法的步驟(a)中沉積一降低的磊晶層,即一層厚度比傳統磊晶的通常層厚度(達到5微米)略低的層。
所沉積層的厚度較佳為0.5微米至4微米,尤佳為1.5微米至3.0微米。
為了防止半導體晶圓不暴露於顆粒,較佳係在磊晶塗覆前先進行親水清潔。此親水清潔係在半導體晶圓上產生一原始氧化層(native oxide)(天然氧化物(natural oxide)),其係非常薄(大約0.5奈米至2奈米,視清潔和測量方式而定)。
該原始氧化層係在磊晶反應器中之半導體晶圓的預處理期間移除,傳統上係在氫氣氛圍中(也被稱為“H2 烘烤(H2 bake)”)。
在第二步驟中,半導體晶圓的正面的表面粗糙度係通常被降低,並藉由使用蝕刻劑預處理矽晶圓而自表面上移除拋光缺陷。傳統上,係以氣體氯化氫(HCl)作為蝕刻劑並添加至氫氣氛圍中(“氯化氫蝕刻(HCl etch)”)。
在以此方式預處理的半導體晶圓隨後接受一磊晶層。
在磊晶塗覆矽晶圓的情況中,為此目的,一或多個矽晶圓係於一磊晶反應器中借助熱源加熱,較佳係借助上部及下部熱源(例如燈或燈觸排(banks of lamps)),且隨後處於一由含有矽化合物(矽烷)之源氣、載氣(例如氫氣)以及視需要之摻雜氣體(例如二硼烷)所組成的氣體混合物中。
傳統上係藉由CVD法(“化學氣相沉積(chemical vapor deposition)”)提供矽烷(例如三氯矽烷(SiHCl3 ,TCS))至矽晶圓的表面上作為源氣沉積磊晶層,在600℃至1250℃的溫度下在此分解為元素矽和揮發性副產物,並在矽晶圓上形成磊晶生長的矽層。
磊晶層可以是非摻雜的,或借助適合的摻雜氣體刻意以硼、磷、砷或銻摻雜,以調節傳導類型和傳導性。
使用一由如石墨、碳化矽(SiC)或石英所構成並包含在磊晶反應器之沉積室中的基座作為矽晶圓於預處理步驟期間和磊晶塗覆期間的支架。矽晶圓通常係位於基座的凹穴中,以確保均勻加熱並保護矽晶圓的背面不接觸源氣,通常不在背面上沉積層。
依據先前技術,磊晶反應器的處理室係被設定為用於一或多個矽晶圓。對於具有較大直徑的矽晶圓(大於或等於150毫米),傳統上係使用單晶圓反應器,因為其係以良好磊晶層均勻性而著名。層厚度的均勻性可藉由不同方式調節,例如藉由修改氣體流速(氫,TCS)、藉由混合和調節氣體進口裝置(注射器)、以及藉由改變沉積室或修改基座。
在本方法的步驟(b)中,拋光係借助一具有經固定在其上的研磨物的拋光墊並供應一不含固體的拋光劑溶液來進行。如此,不同於DSP或CMP,決不會使用一含有研磨物的拋光劑懸浮液(例如膠體分散二氧化矽溶膠),而是以一不含研磨物質的較佳鹼性溶液取代。
此步驟係用於降低,或甚至完全消除半導體晶圓表面的偏差,該偏差可在首次磊晶步驟後觀察到。並非所有沉積的磊晶層都會被移除。
在此首次拋光後,半導體晶圓的表面或剩餘之磊晶層的表面,係具有一定的缺陷和一定的表面粗糙度,這是使用含經固定之研磨物的拋光墊處理所致。
所使用的拋光墊係含有一經固定在拋光墊中的研磨物質(FAP或FA墊)。
適合的研磨物係包含例如元素鈰、鋁、矽或鋯的氧化物顆粒,以及例如碳化矽、氮化硼或金剛石等硬質物質的顆粒。
尤其適合的拋光墊係具有由重複微結構所賦予的表面拓撲。這些微結構(“柱狀結構(posts)”)係具有例如具有圓柱形或多邊形橫截面的柱狀形式,或者具有角錐或截棱錐的形式。
所述拋光墊的更詳細的說明係包含在例如WO 92/13680 A1、US 2005/227590 A1和US 6602117 B1中。
在最簡單的情況中,本發明方法之步驟(b)的拋光劑溶液為水,較佳為具有半導體工業中所使用之具通常純度的去離子水(deionized water,DIW)。
然而,拋光劑溶液還可以含有化合物,例如碳酸鈉(Na2 CO3 )、碳酸鉀(K2 CO3 )、氫氧化鈉(NaOH)、氫氧化鉀(KOH)、氫氧化銨(NH4 OH)、四甲基氫氧化銨(TMAH)或前述之任何混合物。
尤佳係使用碳酸鉀。
在拋光劑溶液中,上述化合物的比例較佳為0.01重量%至10重量%,尤佳為0.01重量%至0.2重量%。
拋光劑溶液的pH值較佳係介於10至12的範圍內。
拋光劑溶液還可以含有一或多種其他添加劑,例如表面活性添加劑(例如潤濕劑和表面活性劑)、作為保護性膠體的穩定劑、防腐劑、生物殺滅劑、醇類、以及螯合劑。
在本方法的步驟(c)中,係進行傳統的CMP拋光,即,用軟質拋光墊拋光且同時供應一含有研磨物的拋光劑懸浮液。所使用的CMP拋光圓係不含任何經固定在其上的研磨物。拋光劑懸浮液較佳為鹼性。藉由此步驟來消除半導體晶圓表面上的缺陷及降低表面粗糙度。
較佳地,於步驟(c)中係使用典型的CMP拋光墊。
所使用的CMP拋光墊是具有多孔基質的拋光墊。
拋光墊較佳係由熱塑性或熱固性聚合物所構成。多種材料可以作為所述材料,例如聚氨酯、聚碳酸酯、聚醯胺、聚丙烯酸酯、聚酯等。
拋光墊較佳係包含固態、微孔聚氨酯。
使用經含浸聚合物之由發泡板或氈或纖維基材所構成的拋光墊也是較佳的。
經塗覆含浸之拋光墊也可以裝設成使得在基材係具有不同於塗層之不同孔分布及孔徑。
拋光墊基本上可以是實質上平面的,或者是有孔的。
為了增加拋光墊的多孔性,可以將填料引入拋光墊中。
市售可得之拋光墊例如Rodel Inc.的SPM 3100或Rohm & Hass之DCP系列的墊和IC1000TM 、PolytexTM 或SUBATM 的墊。
依據本方法的步驟(c),拋光劑懸浮液中的研磨物質的比例較佳為0.25重量%至20重量%,尤佳為0.25重量%至1重量%。
研磨物顆粒的粒徑分佈較佳為單峰分佈。
平均粒徑為5奈米至300奈米,尤佳為5奈米至50奈米。
研磨物質係由機械移除基材材料之材料所構成,較佳為一或多種元素鋁、鈰或矽的氧化物。
含有膠體分散二氧化矽(矽溶膠)的拋光劑懸浮液係尤佳的。
拋光劑懸浮液的pH值較佳介於9至11.5的範圍,且較佳藉由添加劑調節,例如碳酸鈉(Na2 CO3 )、碳酸鉀(K2 CO3 )、氫氧化鈉(NaOH)、氫氧化鉀(KOH)、氫氧化銨(NH4 OH)、四甲基氫氧化銨(TMAH)、或這些化合物之任何混合物。
尤佳係使用碳酸鉀。
拋光劑懸浮液還可以含有一或多種其他添加劑,例如表面活性添加劑(例如潤濕劑和表面活性劑)、作為保護性膠體的穩定劑、防腐劑、生物殺滅劑、醇類、以及螯合劑。
在步驟(c)之後,在半導體晶圓上沉積另一磊晶層,以再次增加磊晶層的層厚度,其係經先前二次拋光而降低。
在本方法的步驟(b)和(c)中的全部材料移除較佳為0.5微米至2.5微米,但是無論如何其係小於在步驟(a)中所沉積的磊晶層的厚度,因此,在步驟(d)的第二次塗覆後,半導體晶圓較佳係具有厚度至少為0.2微米的磊晶層,其在本方法的步驟(d)中再次增加。
新的磊晶層沉積係在本方法的步驟(d)中進行。得到的層厚度較佳為0.5微米至5微米,其係由拋光後所剩餘之步驟(a)的磊晶層及步驟(d)中額外沉積之層的層厚度所構成。
最後,此提供一沒有條紋之經磊晶塗覆的半導體晶圓。
在首次磊晶沉積和FAP拋光之間,以及在CMP拋光和第二次磊晶沉積之間,較佳係進行傳統的清潔步驟,其消除半導體晶圓表面上的任何顆粒。該清潔步驟較佳為親水型,以提供具有親水表面的半導體。這與半導體工業中的傳統清潔步驟一致。
因此本發明主張二部分磊晶步驟,在二個塗覆操作之間進行至少二個拋光步驟。
本方法成功的基礎為使用一具有經固定在其上之研磨物的拋光墊的拋光方法(FAP拋光)。當在傳統CMP中觀察到選擇性材料移除時,選擇性材料移除會導致在具有不同雜質濃度的區域中具有不同的拋光移除率,並實際上暴露出隨後會導致在磊晶塗覆期間劣等的奈米拓撲的條紋,這可以藉由使用FAP技術避免。這是令人驚奇且不可預見的。
這相較於傳統方法產生了明顯的優點:
a)局部幾何以及最重要的奈米拓撲的改善,尤其是在短空間波長範圍內(THA 2)對於經磊晶塗覆的半導體晶圓。
b)奈米拓撲最佳化,尤其是在短波長範圍內(THA 2),其係與坩堝拉伸方法的類型無關(慢、快、非常快或不同的雜質濃度)。
c)具有雜質變化之特定輪廓之經磊晶塗覆半導體晶圓的製造,但其在表面上係不出現“條紋”。
d)非常特殊之經磊晶塗覆半導體晶圓的製造,其具有具相當的和最佳化的平坦性參數(奈米拓撲)之特殊固有特性。
實施例
測試係於Strasbaugh Inc.的“nHance 6EG”型拋光機上進行。
Strasbaugh Inc.的拋光機係具有一帶拋光墊和拋光頭的拋光盤,其可以完全自動化地處理半導體晶圓。拋光頭係普遍被安裝並包含經固定的基板,用“襯墊(backing pad)”和可移動之固定環將其覆蓋。可以透過在二個同心壓力區域(內部壓力區域和外部壓力區域)中之基板的孔設置氣墊,在拋光期間,半導體晶圓係漂浮在該氣墊上。可以借助經壓縮的球膽(bladder)加壓可移動之固定環,以預加壓拋光墊使其與半導體晶圓接觸,並保持其平坦。
處理多個經磊晶塗覆的矽晶圓,每個係具有2.75微米的磊晶層厚度。
所有具300毫米直徑的晶圓在其表面上具有“條紋”。
借助於取樣,觀察和鑑定三個具有代表性拋光設置的晶圓。
拋光移除的範圍係在0.9微米至2.05微米的間隔變化,這意味著對於每個所觀得之設置,殘餘磊晶層厚度至少為0.7微米。
作為FA拋光墊,使用一具有平截頭棱錐體氧化鈰微重複結構和0.5微米粒徑的拋光墊。關於所數拋光墊之更詳細說明可在例如US 6602117B1中發現。
在首次FA拋光步驟之後,在相同的FA拋光墊上使用矽溶膠(Glanzox 3900;1重量%)進行另外二次拋光步驟,以使表面平滑。
Glanzox 3900是由日本Fujimi Incorporated以濃縮物型式提供的拋光劑懸浮液的商品名。未稀釋之溶液的pH為10.5並含有約9重量%的膠體二氧化矽,平均粒徑為30奈米至40奈米。
在此二次額外的FAP拋光並同時供應一拋光劑懸浮液之後,晶圓已經沒有條紋。
隨後使用CMP步驟達到無缺陷表面,移除存在的缺陷(LLS,微痕(microscratches))和確保無缺陷的矽生長。
對於二個使用矽溶膠(Glanzox 3900;1重量%)的平滑拋光步驟,係使用如下設置:
平滑步驟1
- 持續時間=240秒
- 矽溶膠體積流速=350毫升/分鐘
- 頭盤旋轉速度比例=23rpm:43rpm
- 固定環施加壓力(漂浮固定環)=2磅/平方英寸(psi)
- 載具之壓力區域內的壓力=內部壓力區為2磅/平方英寸;外部壓力區域為2磅/平方英寸(對於兩個同心壓力區,內部和外部)
- 拋光壓力=4磅/平方英寸
平滑步驟2:
- 持續時間=60秒
- 矽溶膠體積流速=350毫升/分鐘
- 頭盤旋轉速度比例=23rpm:24rpm
- 固定環施加壓力(漂浮固定環)=2磅/平方英寸
- 載具之壓力區域內的壓力=內部壓力區域為2磅/平方英寸;外部壓力區域為2磅/平方英寸
- 拋光壓力=0.5磅/平方英寸
在本方法的步驟(b)的FAP拋光中,針對三個成功的晶圓係選擇以下設定:每種情況下係使用0.2重量%碳酸鉀溶液作為拋光劑溶液。
實施例A:
- 持續時間=485秒
- 碳酸鉀溶液(0.2重量%)體積流速=1500毫升/分鐘
- 頭盤旋轉速度比例=23rpm:43rpm
- 固定環施加壓力(漂浮固定環)=2磅/平方英寸
- 載具的壓力區域內的壓力=內部壓力區域為2磅/平方英寸;外部壓力區域為2磅/平方英寸
- 拋光壓力=4磅/平方英寸
實施例B:
- 持續時間=242秒
- 碳酸鉀溶液(0.2重量%)體積流速=1500毫升/分鐘
- 頭盤旋轉速度比例=23rpm:43rpm
- 固定環施加壓力(漂浮固定環)=2磅/平方英寸
- 載具的壓力區域內的壓力=內部壓力區域為2磅/平方英寸;外部壓力區域為2磅/平方英寸
- 拋光壓力=4磅/平方英寸
實施例C:
- 持續時間=120秒
- 碳酸鉀溶液(0.2重量%)體積流速=1500毫升/分鐘
- 頭盤旋轉速度比例=23rpm:43rpm
- 固定環施加壓力(漂浮固定環)=2磅/平方英寸
- 載具的壓力區域內的壓力=內部壓力區域為2磅/平方英寸;外部壓力區域為2磅/平方英寸
- 拋光壓力=4磅/平方英寸
在拋光之後,再次沉積磊晶層。層厚度係介於2.5微米至2.75微米之範圍。
在步驟(d)之第二次磊晶塗覆後,全部三個晶圓均不再具有條紋。

Claims (11)

  1. 一種製造經磊晶塗覆的半導體晶圓的方法,其依序包含以下步驟:(a)在一半導體晶圓的一側上沉積一磊晶層;(b)使用一具有經固定的研磨物的拋光墊同時供應一不含固體的拋光溶液,首次拋光該半導體晶圓的經磊晶塗覆的該側;(c)使用一不含經固定的研磨物的軟質拋光墊同時供應一拋光劑懸浮液,CMP拋光該半導體晶圓之經磊晶塗覆的該側;以及(d)在該半導體晶圓之先前經磊晶塗覆且經拋光的該側上沉積另一磊晶層。
  2. 如請求項1之方法,其中在步驟(a)中所沉積之層的厚度為0.5微米至4微米。
  3. 如請求項1或2之方法,其中該在步驟(b)中所使用的拋光墊係含有經固定的研磨物,其包含元素鈰、鋁、矽或鋯之氧化物的顆粒,或選自以下硬質物質的顆粒:碳化矽、氮化硼或金剛石。
  4. 如請求項1或2之方法,其中該在步驟(b)中所使用的拋光溶液係含有碳酸鈉(Na2 CO3 )、碳酸鉀(K2 CO3 )、氫氧化鈉(NaOH)、氫氧化鉀(KOH)、氫氧化銨(NH4 OH)、四甲基氫氧化銨(tetramethylammonium hydroxide,TMAH)或前述之任何混合物。
  5. 如請求項1或2之方法,其中該拋光溶液的pH為10至12。
  6. 如請求項1或2之方法,其中該依據步驟(c)的拋光劑懸浮液係含有研磨物質,其包含一或多種元素鋁、鈰或矽之氧化物。
  7. 如請求項6之方法,其中該拋光劑懸浮液係含有氧化矽且係膠體分散二氧化矽溶膠。
  8. 如請求項1或2之方法,其中在步驟(b)和(c)中的全部材料移除為0.5微米至2.5微米,且在步驟(d)的第二次塗覆之前,該半導體晶圓係具有一厚度至少為0.2微米的磊晶層。
  9. 如請求項1或2之方法,其中在依據步驟(d)的第二次磊晶塗覆之後,該半導體晶圓的厚度為0.5微米至5微米。
  10. 如請求項1或2之方法,其中該半導體晶圓是一直徑為300毫米或更大的矽晶圓。
  11. 如請求項10之方法,其中該半導體晶圓是一直徑為450毫米的矽晶圓。
TW099119070A 2009-06-24 2010-06-11 製造經磊晶塗覆的半導體晶圓的方法 TWI430352B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102009030296A DE102009030296B4 (de) 2009-06-24 2009-06-24 Verfahren zur Herstellung einer epitaxierten Siliciumscheibe

Publications (2)

Publication Number Publication Date
TW201108317A TW201108317A (en) 2011-03-01
TWI430352B true TWI430352B (zh) 2014-03-11

Family

ID=43298898

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099119070A TWI430352B (zh) 2009-06-24 2010-06-11 製造經磊晶塗覆的半導體晶圓的方法

Country Status (6)

Country Link
US (1) US8551870B2 (zh)
JP (1) JP2011009746A (zh)
KR (1) KR101169527B1 (zh)
CN (1) CN101930911B (zh)
DE (1) DE102009030296B4 (zh)
TW (1) TWI430352B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102010005904B4 (de) 2010-01-27 2012-11-22 Siltronic Ag Verfahren zur Herstellung einer Halbleiterscheibe
TWI456649B (zh) * 2011-10-27 2014-10-11 Atomic Energy Council 去除提純冶金級矽晶圓表面與內部金屬雜質之製備方法
KR101295921B1 (ko) 2011-11-07 2013-08-13 주식회사 엘지실트론 연마패드의 표면처리방법 및 이를 이용한 웨이퍼의 연마방법
US8685840B2 (en) * 2011-12-07 2014-04-01 Institute Of Nuclear Energy Research, Atomic Energy Council In-situ gettering method for removing metal impurities from the surface and interior of a upgraded metallurgical grade silicon wafer
DE102013213839A1 (de) 2013-07-15 2015-01-15 Siltronic Ag Verfahren zur Herstellung einer hochdotierten Halbleiterscheibe
CN106536793B (zh) 2015-02-02 2019-04-05 富士电机株式会社 碳化硅半导体装置的制造方法以及碳化硅半导体装置
DE102015220924B4 (de) 2015-10-27 2018-09-27 Siltronic Ag Suszeptor zum Halten einer Halbleiterscheibe mit Orientierungskerbe, Verfahren zum Abscheiden einer Schicht auf einer Halbleiterscheibe und Halbleiterscheibe
JP2018160557A (ja) * 2017-03-23 2018-10-11 株式会社ディスコ 固形研磨剤及び固形研磨剤を使用した研磨方法
JP6702268B2 (ja) * 2017-06-15 2020-05-27 信越半導体株式会社 エピタキシャルウェーハの製造方法
CN108054111A (zh) * 2017-12-19 2018-05-18 大连鑫鑫创世科技发展有限公司 一种集成电路硅片的分割方法
CN114800220B (zh) * 2022-04-20 2024-01-26 江西耀驰科技有限公司 二氧化硅膜层的抛光方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5152917B1 (en) 1991-02-06 1998-01-13 Minnesota Mining & Mfg Structured abrasive article
JPH1012547A (ja) * 1996-06-19 1998-01-16 Asahi Chem Ind Co Ltd 半導体基板の製造方法
ATE283549T1 (de) * 1997-06-24 2004-12-15 Massachusetts Inst Technology Kontrolle der verspannungsdichte durch verwendung von gradientenschichten und durch planarisierung
US5897426A (en) * 1998-04-24 1999-04-27 Applied Materials, Inc. Chemical mechanical polishing with multiple polishing pads
JP3439402B2 (ja) * 1999-11-05 2003-08-25 Necエレクトロニクス株式会社 半導体装置の製造方法
DE10025871A1 (de) * 2000-05-25 2001-12-06 Wacker Siltronic Halbleitermat Epitaxierte Halbleiterscheibe und Verfahren zu ihrer Herstellung
US6602117B1 (en) 2000-08-30 2003-08-05 Micron Technology, Inc. Slurry for use with fixed-abrasive polishing pads in polishing semiconductor device conductive structures that include copper and tungsten and polishing methods
JP2004071833A (ja) 2002-08-06 2004-03-04 Sumitomo Mitsubishi Silicon Corp 半導体ウェーハの両面研磨方法
DE102004004556B4 (de) * 2004-01-29 2008-12-24 Siltronic Ag Verfahren zur Herstellung einer Halbleiterscheibe
US20050227590A1 (en) 2004-04-09 2005-10-13 Chien-Min Sung Fixed abrasive tools and associated methods
JP2007103747A (ja) * 2005-10-06 2007-04-19 Sumco Corp 半導体基板の製造方法
JP4853042B2 (ja) * 2006-02-17 2012-01-11 株式会社Sumco ウェーハおよびその製造方法
DE102007019565A1 (de) * 2007-04-25 2008-09-04 Siltronic Ag Verfahren zum einseitigen Polieren von Halbleiterscheiben und Halbleiterscheibe mit einer verspannt-relaxierten Si1-xGex-Schicht
DE102007035266B4 (de) * 2007-07-27 2010-03-25 Siltronic Ag Verfahren zum Polieren eines Substrates aus Silicium oder einer Legierung aus Silicium und Germanium
DE102007056122A1 (de) * 2007-11-15 2009-05-28 Siltronic Ag Verfahren zur Herstellung einer Halbleiterscheibe mit polierter Kante
US8242003B1 (en) * 2010-04-14 2012-08-14 Stc.Unm Defect removal in Ge grown on Si

Also Published As

Publication number Publication date
US8551870B2 (en) 2013-10-08
TW201108317A (en) 2011-03-01
JP2011009746A (ja) 2011-01-13
KR101169527B1 (ko) 2012-07-27
DE102009030296B4 (de) 2013-05-08
DE102009030296A1 (de) 2011-01-05
KR20100138747A (ko) 2010-12-31
CN101930911A (zh) 2010-12-29
US20100330786A1 (en) 2010-12-30
CN101930911B (zh) 2013-03-13

Similar Documents

Publication Publication Date Title
TWI430352B (zh) 製造經磊晶塗覆的半導體晶圓的方法
TW529084B (en) Epitaxially coated semiconductor wafer and process for producing it
CN103765559B (zh) SiC外延晶片及其制造方法
JP3400765B2 (ja) 半導体ウェハの製造方法および該製造方法の使用
TWI424476B (zh) 磊晶塗覆的矽晶圓及製造磊晶塗覆的矽晶圓的方法
JP4723446B2 (ja) エピタキシャルシリコンウェハおよびエピタキシャルシリコンウェハの製造方法
US7781313B2 (en) Method for manufacturing silicon wafer
US8338302B2 (en) Method for polishing a semiconductor wafer with a strained-relaxed Si1−xGex layer
TWI567811B (zh) 拋光半導體晶圓兩面的方法
JP6508373B2 (ja) インジウムリン基板およびインジウムリン基板の製造方法
JP2006222453A (ja) シリコンウエーハの製造方法及びシリコンウエーハ並びにsoiウエーハ
US20160133465A1 (en) METHOD FOR PRODUCING SiC SUBSTRATE
JP2007204286A (ja) エピタキシャルウェーハの製造方法
JP5479390B2 (ja) シリコンウェーハの製造方法
JP2003249466A (ja) シリコンからなる半導体ウェーハ、多数の半導体ウェーハの製造方法及びその使用
JP2011091387A (ja) エピタキシャルシリコンウェーハの製造方法
Yang et al. AFM observation of initial oxidation stage of 4H-SiC (0001) in electrochemical mechanical polishing
US20140030874A1 (en) Method for manufacturing silicon carbide substrate
Deng et al. Damage-free and atomically-flat finishing of single crystal SiC by combination of oxidation and soft abrasive polishing
JP2006120939A (ja) シリコンエピタキシャルウェーハの製造方法
JP2003197498A (ja) 被覆されたシリコンウェーハ、その製造方法及び使用
CN113544817B (zh) 硅外延晶片的制造方法和硅外延晶片
CN113302718B (zh) 硅外延晶片的制造方法和硅外延晶片
TW202145309A (zh) 磊晶晶圓、晶圓及其製造方法
WO2020136973A1 (ja) シリコンエピタキシャルウェーハの製造方法及びシリコンエピタキシャルウェーハ

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees