CN108054111A - 一种集成电路硅片的分割方法 - Google Patents

一种集成电路硅片的分割方法 Download PDF

Info

Publication number
CN108054111A
CN108054111A CN201711378904.8A CN201711378904A CN108054111A CN 108054111 A CN108054111 A CN 108054111A CN 201711378904 A CN201711378904 A CN 201711378904A CN 108054111 A CN108054111 A CN 108054111A
Authority
CN
China
Prior art keywords
silicon chip
thickness
classified
integrated circuit
different
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201711378904.8A
Other languages
English (en)
Inventor
白涛
安鑫鑫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dalian Xinxin Genesis Technology Development Co Ltd
Original Assignee
Dalian Xinxin Genesis Technology Development Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dalian Xinxin Genesis Technology Development Co Ltd filed Critical Dalian Xinxin Genesis Technology Development Co Ltd
Priority to CN201711378904.8A priority Critical patent/CN108054111A/zh
Publication of CN108054111A publication Critical patent/CN108054111A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67271—Sorting devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67288—Monitoring of warpage, curvature, damage, defects or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

本发明公开了一种集成电路硅片的分割方法，包括以下步骤：切片，通过多线切割机对硅柱进行切割，并将硅片放置到周转筐中，检测筛选，对硅片进行外观筛选，筛除不合格品，对外观筛选的合格品进行超声波裂纹检测，并筛除有裂纹的硅片，厚度分类，对通过超声波裂纹检测的产品进行厚度检测，进行分类，并对不同厚度区间的硅片进行分类放置，对于厚度过大的进行二次切割，倒角，通过硅片倒角机对经过厚度分类的硅片进行倒角处理，并按照不同厚度分类放置。本发明方便调整加工参数，有利于提高工作效率，更加方便生产作业，有利于提高产品合格率，避免频繁调整加工参数，减少机器磨损，有利于提高设备使用寿命，节约使用成本。

Description

一种集成电路硅片的分割方法
技术领域
本发明涉及硅片的分割技术领域，尤其涉及一种集成电路硅片的分割方法。
背景技术
集成电路是一种微型电子器件或部件。采用一定的工艺，把一个电路中所需的晶体管、电阻、电容和电感等元件及布线互连一起，制作在一小块或几小块半导体晶片或介质基片上，然后封装在一个管壳内，成为具有所需电路功能的微型结构；其中所有元件在结构上已组成一个整体，使电子元件向着微小型化、低功耗、智能化和高可靠性方面迈进了一大步。它在电路中用字母“IC”表示。集成电路或称微电路、微芯片、芯片在电子学中是一种把电路(主要包括半导体装置，也包括被动元件等)小型化的方式，并通常制造在半导体晶圆表面上。前述将电路制造在半导体芯片表面上的集成电路又称薄膜集成电路。另有一种厚膜混成集成电路是由独立半导体设备和被动元件，集成到衬底或线路板所构成的小型化电路，集成电路具有体积小，重量轻，引出线和焊接点少，寿命长，可靠性高，性能好等优点，同时成本低，便于大规模生产。它不仅在工、民用电子设备如收录机、电视机、计算机等方面得到广泛的应用，同时在军事、通讯、遥控等方面也得到广泛的应用。用集成电路来装配电子设备，其装配密度比晶体管可提高几十倍至几千倍，设备的稳定工作时间也可大大提高。集成电路硅片的分割方法效率不高，产品质量不稳定，不利于高效生产，所以现提出一种集成电路硅片的分割方法。
发明内容
基于背景技术存在的技术问题，本发明提出了一种集成电路硅片的分割方法。
本发明提出的一种集成电路硅片的分割方法，包括以下步骤：
S1：切片，通过多线切割机对硅柱进行切割，并将硅片放置到周转筐中；
S2：检测筛选，对硅片进行外观筛选，筛除不合格品，对外观筛选的合格品进行超声波裂纹检测，并筛除有裂纹的硅片；
S3：厚度分类，对通过超声波裂纹检测的产品进行厚度检测，进行分类，并对不同厚度区间的硅片进行分类放置，对于厚度过大的进行二次切割；
S4：倒角，通过硅片倒角机对经过厚度分类的硅片进行倒角处理，并按照不同厚度分类放置；
S5：检测裂纹，通过超声波裂纹检测装置对倒角处理后的硅片进行裂纹检测，并筛除有裂纹的硅片；
S6：腐蚀，对通过检测裂纹的硅片进行腐蚀处理，并按照不同厚度分类放置；
S7：清洗，对腐蚀后的硅片进行清洗，并按照厚度分类放置；
S8：抛光，通过硅片抛光机对完成清洗的硅片进行抛光，并根据不同厚度调整抛光量；
S9：裂纹复检，通过超声波裂纹检测装置对经过抛光的硅片进行裂纹检测，并筛除有裂纹的硅片。
优选地，所述S2中将不合格的硅片放置在废料框中，并进行标记记录，定时运输到废料处理工段，并记录运输时间。
优选地，所述S3中将不同厚度的硅片，按照不同的厚度区间分类放置到不同的物料周转筐中，并在周转筐上作出标记。
优选地，所述S4中倒角处理厚度的硅片，进行外观筛分，将外观有明显瑕疵的硅片放置到倒角工段不合格品放置框中，进行记录，定时运输到废料处理工段，并记录运输时间。
优选地，所述S7先对硅片划片槽内的介质材料进行蚀刻，再将硅片划片槽内的硅材料蚀刻掉，将腐蚀完成的硅片放置到周转筐中，输送到清洗工段，记录好批次。
优选地，所述S7中针对硅片上的杂质依次进行去分子、去离子、去原子清洗，最后通过去离子水进行冲洗，对于有氧化层的硅片，通过稀氢氟酸浸泡去除氧化层。
优选地，所述S8将不同厚度分类的硅片分批次进行抛光作业，并调节不同的抛光量，记录批次和抛光量。
本发明中的有益效果为：
1.通过厚度分类，可以对物料进行分批次处理，方便进行记录，方便调整加工参数，有利于提高工作效率，更加方便生产作业，有利于提高产品合格率，避免频繁调整加工参数，减少机器磨损，有利于提高设备使用寿命，节约使用成本。
2.通过进行的检测筛选、检测裂纹和裂纹复检，可以提高产品合格率，避免对有裂纹的硅片进行后续加工，降低无效作用，避免人力和资源浪费，提高工作效率。
3.通过对硅片不合格品的分类记录，方便计算每个工段的不合格品产出量，方便及时对加工工艺进行调节。
附图说明
图1为本发明提出的一种集成电路硅片的分割方法的流程示意图；
图2为本发明提出的一种集成电路硅片的分割方法的清洗示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。
参照图1-2，一种集成电路硅片的分割方法，包括以下步骤：
S1：切片，通过多线切割机对硅柱进行切割，并将硅片放置到周转筐中；
S2：检测筛选，对硅片进行外观筛选，筛除不合格品，对外观筛选的合格品进行超声波裂纹检测，并筛除有裂纹的硅片；
S3：厚度分类，对通过超声波裂纹检测的产品进行厚度检测，进行分类，并对不同厚度区间的硅片进行分类放置，对于厚度过大的进行二次切割；
S4：倒角，通过硅片倒角机对经过厚度分类的硅片进行倒角处理，并按照不同厚度分类放置；
S5：检测裂纹，通过超声波裂纹检测装置对倒角处理后的硅片进行裂纹检测，并筛除有裂纹的硅片；
S6：腐蚀，对通过检测裂纹的硅片进行腐蚀处理，并按照不同厚度分类放置；
S7：清洗，对腐蚀后的硅片进行清洗，并按照厚度分类放置；
S8：抛光，通过硅片抛光机对完成清洗的硅片进行抛光，并根据不同厚度调整抛光量；
S8：裂纹复检，通过超声波裂纹检测装置对经过抛光的硅片进行裂纹检测，并筛除有裂纹的硅片。
本发明中，所述S2中将不合格的硅片放置在废料框中，并进行标记记录，定时运输到废料处理工段，并记录运输时间，所述S3中将不同厚度的硅片，按照不同的厚度区间分类放置到不同的物料周转筐中，并在周转筐上作出标记，所述S4中倒角处理厚度的硅片，进行外观筛分，将外观有明显瑕疵的硅片放置到倒角工段不合格品放置框中，进行记录，定时运输到废料处理工段，并记录运输时间，所述S7先对硅片划片槽内的介质材料进行蚀刻，再将硅片划片槽内的硅材料蚀刻掉，将腐蚀完成的硅片放置到周转筐中，输送到清洗工段，记录好批次，所述S7中针对硅片上的杂质依次进行去分子、去离子、去原子清洗，最后通过去离子水进行冲洗，对于有氧化层的硅片，通过稀氢氟酸浸泡去除氧化层，所述S8将不同厚度分类的硅片分批次进行抛光作业，并调节不同的抛光量，记录批次和抛光量。
以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，根据本发明的技术方案及其发明构思加以等同替换或改变，都应涵盖在本发明的保护范围之内。

Claims (7)

1.一种集成电路硅片的分割方法，其特征在于，包括以下步骤：
S1：切片，通过多线切割机对硅柱进行切割，并将硅片放置到周转筐中；
S2：检测筛选，对硅片进行外观筛选，筛除不合格品，对外观筛选的合格品进行超声波裂纹检测，并筛除有裂纹的硅片；
S3：厚度分类，对通过超声波裂纹检测的产品进行厚度检测，进行分类，并对不同厚度区间的硅片进行分类放置，对于厚度过大的进行二次切割；
S4：倒角，通过硅片倒角机对经过厚度分类的硅片进行倒角处理，并按照不同厚度分类放置；
S5：检测裂纹，通过超声波裂纹检测装置对倒角处理后的硅片进行裂纹检测，并筛除有裂纹的硅片；
S6：腐蚀，对通过检测裂纹的硅片进行腐蚀处理，并按照不同厚度分类放置；
S7：清洗，对腐蚀后的硅片进行清洗，并按照厚度分类放置；
S8：抛光，通过硅片抛光机对完成清洗的硅片进行抛光，并根据不同厚度调整抛光量；
S9：裂纹复检，通过超声波裂纹检测装置对经过抛光的硅片进行裂纹检测，并筛除有裂纹的硅片。
2.根据权利要求1所述的一种集成电路硅片的分割方法，其特征在于，所述S2中将不合格的硅片放置在废料框中，并进行标记记录，定时运输到废料处理工段，并记录运输时间。
3.根据权利要求1所述的一种集成电路硅片的分割方法，其特征在于，所述S3中将不同厚度的硅片，按照不同的厚度区间分类放置到不同的物料周转筐中，并在周转筐上作出标记。
4.根据权利要求1所述的一种集成电路硅片的分割方法，其特征在于，所述S4中倒角处理厚度的硅片，进行外观筛分，将外观有明显瑕疵的硅片放置到倒角工段不合格品放置框中，进行记录，定时运输到废料处理工段，并记录运输时间。
5.根据权利要求1所述的一种集成电路硅片的分割方法，其特征在于，所述S6先对硅片划片槽内的介质材料进行蚀刻，再将硅片划片槽内的硅材料蚀刻掉，将腐蚀完成的硅片放置到周转筐中，输送到清洗工段，记录好批次。
6.根据权利要求1所述的一种集成电路硅片的分割方法，其特征在于，所述S7中针对硅片上的杂质依次进行去分子、去离子、去原子清洗，最后通过去离子水进行冲洗，对于有氧化层的硅片，通过稀氢氟酸浸泡去除氧化层。
7.根据权利要求1所述的一种集成电路硅片的分割方法，其特征在于，所述S8将不同厚度分类的硅片分批次进行抛光作业，并调节不同的抛光量，记录批次和抛光量。
CN201711378904.8A 2017-12-19 2017-12-19 一种集成电路硅片的分割方法 Pending CN108054111A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711378904.8A CN108054111A (zh) 2017-12-19 2017-12-19 一种集成电路硅片的分割方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711378904.8A CN108054111A (zh) 2017-12-19 2017-12-19 一种集成电路硅片的分割方法

Publications (1)

Publication Number Publication Date
CN108054111A true CN108054111A (zh) 2018-05-18

Family

ID=62130240

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711378904.8A Pending CN108054111A (zh) 2017-12-19 2017-12-19 一种集成电路硅片的分割方法

Country Status (1)

Country Link
CN (1) CN108054111A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109671650A (zh) * 2018-12-04 2019-04-23 芯恩（青岛）集成电路有限公司 一种循环液体式吸头，及其用于去除晶圆中微粒的方法
CN115070973A (zh) * 2022-07-11 2022-09-20 济南科盛电子有限公司 一种单晶硅片的生产工艺

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101256955A (zh) * 2007-03-01 2008-09-03 胜高股份有限公司 晶片的单片式蚀刻装置
CN101656193A (zh) * 2008-08-21 2010-02-24 北京有色金属研究总院 一种硅片加工工艺
US20100330786A1 (en) * 2009-06-24 2010-12-30 Siltronic Ag Method For Producing An Epitaxially Coated Semiconductor Wafer

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101256955A (zh) * 2007-03-01 2008-09-03 胜高股份有限公司 晶片的单片式蚀刻装置
CN101656193A (zh) * 2008-08-21 2010-02-24 北京有色金属研究总院 一种硅片加工工艺
US20100330786A1 (en) * 2009-06-24 2010-12-30 Siltronic Ag Method For Producing An Epitaxially Coated Semiconductor Wafer

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109671650A (zh) * 2018-12-04 2019-04-23 芯恩（青岛）集成电路有限公司 一种循环液体式吸头，及其用于去除晶圆中微粒的方法
CN115070973A (zh) * 2022-07-11 2022-09-20 济南科盛电子有限公司 一种单晶硅片的生产工艺

Similar Documents

Publication Publication Date Title
Ker et al. Fully process-compatible layout design on bond pad to improve wire bond reliability in CMOS Ics
US7482251B1 (en) Etch before grind for semiconductor die singulation
CN101625972B (zh) 使半导体晶片变薄的方法
CN103035571B (zh) 用于半导体器件的测试方法
US10510626B2 (en) Method for use in manufacturing a semiconductor device die
CN101490812A (zh) 背面晶圆切割
JP2005317979A (ja) 集積受動デバイス
US20140134828A1 (en) Semiconductor die singulation method
CN108054111A (zh) 一种集成电路硅片的分割方法
US20180015569A1 (en) Chip and method of manufacturing chips
CN108582528B (zh) 一种超宽温度范围低频率变化量的石英晶片的制备方法
CN100382281C (zh) 晶片切割的方法
JP2001127010A (ja) 半導体装置及びその製造方法
CN107887306B (zh) 一种键合晶圆的配对方法及***
US6242273B1 (en) Fractal filter applied to a contamination-free manufacturing signal to improve signal-to-noise ratios
JP2008103433A (ja) 半導体装置およびその製造方法
CN102683173B (zh) 减少晶圆电弧放电的方法以及集成电路制造方法
CN110379771A (zh) 晶圆分离方法
CN106057792A (zh) 半导体装置的制造方法
JP2000091274A (ja) 半導体チップの形成方法およびそれを用いた半導体装置の製造方法
CN108039326A (zh) 根据电路设计图形设置扫描阈值的方法
JP2002016021A (ja) 半導体チップの生産方法及び半導体チップ
CN102928764A (zh) 定位半导体芯片长距离金属线间缺陷的方法
KR102536835B1 (ko) 실리콘 웨이퍼 결함 분석 방법
CN109216178A (zh) 一种硅片级封装划片槽的设计方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
AD01 Patent right deemed abandoned
AD01 Patent right deemed abandoned

Effective date of abandoning: 20200922