TWI424176B - 測試積體電路裝置之方法及系統 - Google Patents

測試積體電路裝置之方法及系統 Download PDF

Info

Publication number
TWI424176B
TWI424176B TW097123977A TW97123977A TWI424176B TW I424176 B TWI424176 B TW I424176B TW 097123977 A TW097123977 A TW 097123977A TW 97123977 A TW97123977 A TW 97123977A TW I424176 B TWI424176 B TW I424176B
Authority
TW
Taiwan
Prior art keywords
test
data
integrated circuit
circuit device
controller
Prior art date
Application number
TW097123977A
Other languages
English (en)
Other versions
TW200951465A (en
Inventor
Bosco Chun Sang Lai
Sunny Lai-Ming Chang
Hong Liang Chan
Yu Kuen Lam
Lawrence Wai Cheung Ho
Original Assignee
Kingtiger Technology Canada Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kingtiger Technology Canada Inc filed Critical Kingtiger Technology Canada Inc
Publication of TW200951465A publication Critical patent/TW200951465A/zh
Application granted granted Critical
Publication of TWI424176B publication Critical patent/TWI424176B/zh

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3187—Built-in tests
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/302—Contactless testing
    • G01R31/305—Contactless testing using electron beams
    • G01R31/307—Contactless testing using electron beams of integrated circuits
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31704—Design for test; Design verification
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31707—Test strategies
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31724—Test controller, e.g. BIST state machine

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

測試積體電路裝置之方法及系統
所描述之具體實施例係關於測試積體電路裝置之系統及方法。更特定言之，所描述之具體實施例係關於測試一環境內之積體電路裝置的系統及方法，該環境表示將使用一積體電路裝置的應用環境(例如個人電腦)。
積體電路裝置一般在其售出或投入其期望使用之前接受嚴格的測試。特定言之，測試每一積體電路裝置以決定是否達到由製造商決定及設定的針對該類裝置之特定規格。
積體電路裝置之完整測試既可包含功能測試還可包含特定應用測試。功能測試一般測試積體電路裝置是否正確實行特定功能且滿足製造商之規格。例如，若該積體電路裝置係或包含一記憶體組件(例如一記憶體模組或一記憶體裝置)，則功能測試可測試稍後是否會無錯誤地擷取寫入至一記憶體單元之一數位值而不管該記憶體模組或記憶體裝置係如何實施。
功能測試亦可測試該積體電路裝置之特定的關鍵操作特性是否屬於可允許的值範圍。此等關鍵操作特性可包括諸如功率消耗、備用電流、洩漏電流、電壓位準及存取時間之類的特性。可以藉由該裝置之製造商或藉由對應的適當標準來等效地設定可允許範圍。
雖然功能測試一般係針對發現被測試積體電路裝置在期望使用或應用期間是否可能失效，通常其包含測試積體電 路裝置以驗證其如何執行針對此目的專門設計的特定功能組。
實行積體電路裝置之功能測試的熟知測試系統之一範例在LeBlanc等人名下的美國專利第6,055,653號中予以描述。經組態以實行功能測試的熟知測試系統通常包含一測試處理器，其產生測試資料並將測試資料傳送至參考積體電路裝置及一或多個被測試積體電路裝置。參考積體電路裝置及被測試積體電路裝置各回應於測試資料而產生回應資料。藉由參考積體電路裝置產生之回應資料可稱為參考回應資料，而藉由被測試積體電路裝置產生的回應資料可稱為測試回應資料。比較用於被測試給定積體電路裝置的測試回應資料與參考回應資料。若資料匹配，則給定積體電路裝置可視為已產生有效資料；否則，給定積體電路裝置可視為已經歷某種故障。
積體電路裝置之完整測試亦可包含特定應用測試。在特定應用測試期間，積體電路裝置可經受對其系統行為之一測試，以便偵測其行為故障。行為故障係在一實際應用系統內操作一積體電路裝置時發生之一類故障。例如，行為故障可係因一特定命令或存取序列而在正常個人電腦(PC)操作中實行的記憶體裝置或記憶體模組中發生之一故障。
其不必係功能測試偵測行為故障的情形。採用功能測試，被測試積體電路裝置的操作不必指示裝置在其期望應用期間的行為方式。因此，一積體電路裝置之完整而綜合的測試除功能測試外還可需要特定應用測試。
實行積體電路裝置之特定應用測試的熟知測試系統之一範例在Lai名下的美國專利申請案第09/678,397號中予以描述。經組態以實行特定應用測試的測試系統通常包含具有應用處理器及參考積體電路裝置之應用系統。應用處理器運行應用任務，並且在操作中，處理器將命令發送至參考積體電路裝置。回應於此等命令，參考積體電路裝置產生參考回應資料並將其發送回至處理器。為促進一或多個被測試積體電路裝置的測試，將處理器與參考積體電路裝置間的通信線分接，以便亦將發送至參考積體電路裝置之命令的複本發送至被測試積體電路裝置，以及亦將已發送至處理器之參考回應資料的複本發送至比較器。被測試積體電路裝置之每一者接收與參考積體電路裝置相同之命令，並且回應於命令而產生測試回應資料。將藉由各被測試積體電路裝置產生的測試回應資料發送至比較器。比較器接著比較參考回應資料與測試回應資料，並且可根據比較而產生測試結果。特定言之，若參考回應資料匹配藉由被測試給定積體電路裝置產生的測試回應資料，則積體電路裝置可視為已產生有效資料；否則，積體電路裝置可視為已經歷某種故障。
本文所揭示之具體實施例一般係關於測試積體電路裝置之系統及方法。
在一廣泛態樣中，提供測試積體電路裝置之測試系統，該測試系統包含：一應用系統之一處理器，其中該處理器 經組態以實行一應用任務，以便經由該處理器與該第一參考積體電路裝置間的至少一耦合將第一測試資料傳送至提供於該應用系統內之一第一參考積體電路裝置；一第一控制器，其係耦合至該至少一耦合，其中該第一控制器經組態以分接經由該至少一耦合傳送之該第一測試資料，將第二測試資料傳送至一第二參考積體電路裝置，其中該第二測試資料包含該第一測試資料之至少一部分，回應於傳送至其之該第二測試資料而接收來自該第二參考積體電路裝置的參考回應資料，將該第二測試資料傳送至至少一被測試積體電路裝置，以及將該參考回應資料傳送至至少一比較器，其係耦合至該至少一被測試積體電路裝置；以及該至少一比較器經組態以接收來自該第一控制器的該參考回應資料，回應於傳送至其的該第二測試資料而接收藉由該至少一被測試積體電路裝置產生的測試回應資料，比較該參考回應資料與該測試回應資料，以及從該參考回應資料與該測試回應資料之至少一比較而產生至少一測試結果。
在另一廣泛態樣中，提供測試積體電路裝置之測試系統，該測試系統包含：一應用系統之一處理器，其中該處理器經組態以實行一應用任務，以便經由該處理器與一第一參考積體電路裝置間之至少一耦合將第一測試資料傳送至提供於該應用系統內之該第一參考積體電路裝置，以及回應於傳送至該第一參考積體電路裝置之該第一測試資料，藉由該第一參考積體電路裝置產生第一參考回應資料並經由該至少一耦合傳送至該處理器；一第一控制器， 其係耦合至該至少一耦合，其中該第一控制器經組態以分接經由該至少一耦合傳送的該第一測試資料及該第一參考回應資料，從一測試組態設定之一值識別一測試模式，其中該測試組態設定係可組態以准許一測試模式群組之至少兩個測試模式間的選擇，該測試模式群組由一第一測試模式、一第二測試模式及一第三測試模式組成，若識別該第一測試模式，將該第一測試資料傳送至一第二參考積體電路裝置，回應於傳送至其之該第一測試資料而接收來自該第二參考積體電路裝置的第二參考回應資料，將該第一測試資料傳送至該至少一被測試積體電路裝置，以及將該第二參考回應資料傳送至該至少一比較器，其係耦合至該至少一被測試積體電路裝置，若識別該第二模式，產生額外測試資料，將第二測試資料傳送至該第二參考積體電路裝置，其中該第二測試資料包含該第一測試資料之至少一部分及該額外測試資料，回應於傳送至其之該第二測試資料而接收來自該第二參考積體電路裝置的第三參考回應資料，將該第二測試資料傳送至至少一被測試積體電路裝置，以及將該第三參考回應資料傳送至至少一比較器，其係耦合至該至少一被測試積體電路裝置，以及若識別該第三測試模式，將該第一測試資料傳送至該至少一被測試積體電路裝置，以及將該第一參考回應資料傳送至該至少一比較器，其係耦合至該至少一被測試積體電路裝置；以及該至少一比較器經組態以接收來自該第一控制器的該第一參考回應資料、該第二參考回應資料及該第三參考回應資 料之一者，回應於傳送至其的該第一測試資料及該第二測試資料之一者而接收藉由該至少一被測試積體電路裝置產生的測試回應資料，比較接收自該第一控制器的該第一參考回應資料、該第二參考回應資料及該第三參考回應資料之一者與該測試回應資料，以及從接收自該第一控制器之該第一參考回應資料、該第二參考回應資料及該第三參考回應資料之一者與該測試回應資料的至少一比較而產生至少一測試結果。
參考圖1，其中解說實行被測試積體電路裝置102之功能測試的熟知測試系統100。測試系統100包含處理器104，其係經由通信通道108耦合至一或多個測試模組106。
處理器104產生測試資料，其係使用通信通道108傳送至測試模組106。若被測試積體電路裝置102係記憶體裝置或記憶體模組，測試資料可包含欲用於測試被測試積體電路裝置102之儲存元件的測試向量圖案。
例如，測試圖案可對應於在被測試積體電路裝置102之每一者上實行以下操作的指令：樣本測試演算法1)從第一至最後記憶體位址，寫入"0"；2)從第一至最後記憶體位址，讀取"0"，寫入"1"；3)從第一至最後記憶體位址，讀取"1"，寫入"0"；4)從第一至最後記憶體位址，讀取"0"。
各測試模組106包含一或多個被測試積體電路裝置102、 一參考積體電路裝置110及一比較器112。在圖1所示之範例中，各測試模組106包含兩個被測試積體電路裝置102。被測試積體電路裝置102可包含記憶體裝置、包含一個以上記憶體裝置之記憶體模組、特定應用積體電路(ASIC)裝置、包含一個以上ASIC裝置之ASIC模組或其他積體電路裝置。在給定測試系統中，所有被測試積體電路裝置102可具有相同類型。參考積體電路裝置110通常亦具有與被測試積體電路裝置102相同的類型，並且通常已完全測試及確認為"良好"裝置。
在完成測試後，被測試積體電路裝置102可期望用於電腦系統，其包含母板，該母板含有處理器及晶片組，其可包含控制器(例如記憶體控制器)。然而，出於功能測試目的，被測試積體電路裝置102一般係獨立於電腦系統之其他組件加以測試。
被測試積體電路裝置102及參考積體電路裝置110之每一者經由通信通道108接收藉由處理器104產生之測試資料，並作出回應而產生回應資料。藉由被測試積體電路裝置102產生的回應資料更明確而言可稱為測試回應資料，而藉由參考積體電路裝置110產生之回應資料更明確而言可稱為參考回應資料。分別使用通信通道114及116將參考回應資料及測試回應資料傳送至比較器112。
比較器112經組態以決定從被測試積體電路裝置102的每一者接收的測試回應資料是否匹配藉由對應參考積體電路裝置110產生的參考回應資料。比較器112接著在通信通道 118上輸出比較之結果作為測試結果。若比較器112決定從特定被測試積體電路裝置102接收的測試回應資料與參考回應資料間的一匹配，則對應被測試積體電路裝置102至少在特定測試向量圖案之背景中已產生有效資料。另一方面，若從特定被測試積體電路裝置102接收的測試回應資料與參考回應資料不匹配，則對應被測試積體電路裝置102可已經歷某種故障。
在功能測試中，一般使用專門設計之測試程序測試被測試積體電路裝置的特定功能性。相比之下，當對被測試積體電路裝置應用特定應用測試時，希望被測試積體電路裝置經受在最終用於其期望應用環境內時被測試積體電路裝置可能被曝露的相同系統互動，以便偵測行為故障。
現在參考圖2，其中解說實行被測試積體電路裝置202(例如記憶體裝置)之特定應用測試的熟知測試系統200。測試系統200包含耦合至一或多個測試模組206之應用系統204。在圖2所示之範例中，測試系統200包含兩個測試模組206。
應用系統可包含可使用被測試積體電路裝置202的系統、產品、設備或裝置。若被測試積體電路裝置202係由若干記憶體裝置組成之記憶體裝置或記憶體模組，應用系統可包含(例如)PC、器具、用於PC之視訊卡、數位電視(TV)、MP3播放器、相機、錄音機、子裝配件、伺服器、網路設備、行動電話、資訊器具或使用記憶體裝置或記憶體模組的其他電子產品。應用系統204可包含硬體及軟體 組件，並且可係"現成"或自訂設計系統。
在圖2所示之範例中，應用系統204包含應用處理器208，其係經由信號匯流排耦合至參考積體電路裝置210。信號匯流排一般包含一或多個並列線路，其共同用於將藉由應用處理器208產生之資料信號傳送至參考記憶體電路裝置210，以及將藉由參考積體電路裝置210產生之資料信號傳送回至應用處理器208。應瞭解，信號匯流排之各線路可為單向或雙向。在單向線路上，資料僅於一個方向上流動，即從處理器208至參考積體電路裝置210，或從積體電路裝置210至應用處理器208。在雙向線路上，資料可於任一方向上流動。
例如，若參考積體電路裝置210包含雙資料速率同步動態隨機存取記憶體(DDR SDRAM)裝置，通常，命令及位址線路係單向，資料線路係雙向。然而，應瞭解信號匯流排一般可僅包含單向線路，僅包含雙向線路，或者單向及雙向線路之某一組合。
為輔助讀者更好地瞭解本文所描述之具體實施例，用於在應用處理器208與參考積體電路裝置210間傳送資料之信號匯流排在圖式(更明確而言，圖2至4)中邏輯上以兩個個別通信通道212及214表示。第一通信通道212表示信號匯流排之一或多個線路，資料信號在其上從應用處理器208傳送至參考積體電路裝置210。換言之，第一通信通道212將輸入載送至參考積體電路裝置210。相比之下，第二通信通道214表示信號匯流排之一或多個線路，資料信號在 其上係藉由處理器208從參考積體電路裝置210接收。換言之，第二通信通道214載送藉由參考積體電路裝置210產生之輸出。儘管在圖式中將信號匯流排表示為載送輸入至參考積體電路裝置210及從其載送輸出的兩個通信通道212、214，信號匯流排實體上係藉由如上所描述之單向及/或雙向線路之共同組實施。因此，應瞭解當將資料信號從應用處理器208傳送至參考積體電路裝置210時，信號匯流排之給定雙向線路可視為屬於第一通信通道212，而當將資料信號從參考積體電路裝置210傳送至應用處理器208時，信號匯流排之相同雙向線路可視為屬於第二通信通道214。
應瞭解，如圖式內所表示的通信通道之相同邏輯表示亦可應用於載送輸入至參考積體電路裝置及/或被測試積體電路裝置及/或從其載送輸出的其他線路。
在應用系統204之正常操作過程中，應用處理器208執行應用任務並產生欲傳送至參考積體電路裝置210之資料，本文一般稱為測試資料。使用第一通信通道212將測試資料從應用處理器208傳送至參考積體電路裝置210。對接收自應用處理器208之測試資料作出回應，參考積體電路裝置210產生參考回應資料。接著使用第二通信通道214將參考回應資料從參考積體電路裝置210傳送回至應用處理器208。
為促進測試系統200中被測試積體電路裝置202的特定應用測試，分別使用分接連接216及218直接分接通信通道212及214(即分別載送輸入至參考積體電路裝置210及從其 載送輸出的信號匯流排之線路)。通常，分接連接216將相同數目之線路分接為包含第一通信通道212的線路之數目，以便在分接連接216上重製經由第一通信通道212傳送之測試資料。同樣，分接連接218通常將相同數目之線路分接為包含第二通信通道214的線路之數目，以便在分接連接218上重製經由第二通信通道214傳送之參考回應資料。將分接連接216及218耦合至通信通道220及222，其通常包含分別與第一通信通道212及第二通信通道214相同數目之線路，以將測試資料及參考回應資料傳輸至測試模組206。
如先前所描述，通信通道212及214之某些線路在測試系統之實體實施方案中可為雙向，並且可使用在一實施方案中由分接連接216及218表示的兩個實體分接連接分接此等雙向線路。然而，在一變化實施方案中，測試系統可包含開關[未顯示]，其操作以僅致使分接連接216或218之一在雙向線路上於任何給定時刻斷開。
各測試模組206包含一或多個被測試積體電路裝置202及比較器224。在圖2所示之範例中，各測試模組206包含兩個被測試積體電路裝置202。通信通道220係連接至被測試積體電路裝置202並且用於將藉由應用處理器208產生並發送至應用系統204內之參考積體電路裝置210的測試資料之複本引導至被測試積體電路裝置202的每一者。因此，當將測試資料從應用處理器208傳送至參考積體電路裝置210時，亦將測試資料傳送至被測試積體電路裝置202。例 如，當被測試積體電路裝置202包含記憶體裝置或記憶體模組，並且測試資料包含具有隨附資料之寫入命令，欲寫入至參考積體電路裝置210之資料亦會被寫入至被測試積體電路裝置202的每一者。
同樣，若測試資料包含讀取命令，參考積體電路裝置210將在第二通信通道214上輸出參考回應資料，以將其傳送回至應用處理器208。然而，使用分接連接218及通信通道222將參考回應資料之複本重新引導至比較器224。由於被測試積體電路裝置202將接收與參考積體電路裝置210相同之讀取命令，被測試積體電路裝置202的每一者亦將回應讀取命令而輸出測試回應資料。測試回應資料將在對應通信通道226上從被測試積體電路裝置202的每一者傳輸至對應比較器224。
各比較器224將藉由被測試積體電路裝置202產生的測試回應資料與藉由參考積體電路裝置210產生之參考回應資料相比較，並在通信通道228上輸出用於各被測試積體電路裝置202的測試結果。若比較器224決定從特定被測試積體電路裝置202接收的測試回應資料與參考回應資料間的一匹配，則對應被測試積體電路裝置202至少在該特定測試資料之背景中已產生有效資料。另一方面，若從特定被測試積體電路裝置202接收的測試回應資料與參考回應資料不匹配，則對應被測試積體電路裝置202可已經歷某種故障。
參考積體電路裝置210當作用於被測試積體電路裝置202 的參考裝置，因為其用於針對與藉由被測試積體電路裝置202產生的回應資料之比較提供期望回應資料。因此，參考積體電路裝置210通常係熟知的"良好"、完全合格之積體電路裝置，其具有與被測試積體電路裝置202相同的類型，或者其功能性等效於被測試積體電路裝置202。例如，若被測試積體電路裝置202包含DDR SDRAM裝置，則參考積體電路裝置210通常包含熟知的"良好"DDR SDRAM裝置。
在實行積體電路裝置之特定應用測試的測試系統中，例如測試系統200，以最小突出方式(例如藉由不直接取代參考積體電路裝置210)將被測試積體電路裝置202有利地曝露於應用處理器208與應用系統204之參考積體電路裝置210間的互動，以便被測試積體電路裝置202以接近模擬可能使用其之環境的方式操作。
一般需要設計實行積體電路裝置之特定應用測試的系統，以便應用系統204之功能不受被測試積體電路裝置202的品質影響，也不受用以促進測試之分接連接影響。
應瞭解，載送輸入資料至參考積體電路裝置或被測試積體電路裝置及/或載送來自參考積體電路裝置或被測試積體電路裝置之輸出資料的某些線路在測試系統之實體實施方案中可共享。例如，通信通道220及226之某些線路在測試系統之實體實施方案中可為雙向。測試模組206可包含耦合至被測試積體電路裝置202的額外控制器[未顯示]，其可實施於一或多個獨立組件中。或者額外控制器之功能性 可與一或多個比較器224整合。
現在參考圖3，其中解說根據至少一具體實施例實行積體電路裝置202之特定應用測試的測試系統300。測試系統300包含應用系統204、參考模組240及一或多個測試模組206。在圖3所示之範例中，測試系統300包含兩個測試模組206。
在圖3所示之範例中，應用系統204包含經由信號匯流排耦合至參考積體電路裝置210之應用處理器208，該信號匯流排係由第一通信通道212及第二通信通道214以邏輯方式表示，如圖2中所解說及如先前參考圖2所描述。
按與圖2之測試系統200相似的方式，在測試系統300之應用系統204的正常操作過程中，應用處理器208執行應用任務並產生欲傳送至參考積體電路裝置210之資料，本文一般稱為測試資料。使用第一通信通道212將測試資料從應用處理器208傳送至參考積體電路裝置210。對接收自應用處理器208之測試資料作出回應，參考積體電路裝置210產生參考回應資料。接著使用第二通信通道214將參考回應資料從參考積體電路裝置210傳送回至應用處理器208。
為促進被測試積體電路裝置202之特定應用測試，對應用系統204內之至少一通信通道實施分接連接。
根據至少一具體實施例，使用分接連接216直接分接第一通信通道212。分接連接可將相同數目之線路分接為包含第一通信通道212的線路之數目，以便在分接連接216上重製經由第一通信通道212傳送之測試資料。然而，分接 連接216或者可具有少於包含第一通信通道212的線路之數目之線路。一般而言，雖然可分接經由第一通信通道212傳送的測試資料之全部，可能需要僅分接傳送測試資料之第一通信通道212的某些線路。
例如，若參考積體電路裝置210係記憶體裝置且第一通信通道212之各線路對應於測試資料之特定資料區段(例如命令區段(例如讀取/寫入)、位址區段及資料區段)，僅可分接對應於所需區段的該等線路。在一示範性具體實施例中，僅使用分接連接216分接對應於測試資料之命令區段的第一通信通道212之線路。
將分接連接216耦合至通信通道220，以將經由藉由分接連接216分接的第一通信通道212傳送之測試資料之複本或測試資料的部分輸送至參考模組240。在本文所描述之示範性具體實施例中，參考模組240之組件駐留於應用系統204外部。
在至少一變化具體實施例中，亦分接應用系統204內的第二通信通道214。在圖3所示之範例中，使用分接連接218分接第二通信通道214。分接連接218可將相同數目之線路分接為包含第二通信通道214的線路之數目，以便在分接連接218上重製經由第二通信通道214傳送回至應用處理器208之參考回應資料。分接連接218係耦合至通信通道222，以將參考回應資料之複本輸送至參考模組240。
在未分接第二通信通道214之具體實施例中，視需要地可不在測試系統300內提供如圖3所示之分接連接218及通 信通道222。
與熟知系統(例如圖2之系統200)相比，參考模組240之使用可提供增強之靈活性，因為對應用系統204之參考積體電路裝置210之輸入(整體或部分)及輸出兩者可加以分接，或者可僅分接對參考積體電路裝置210之輸入(整體或部分)。在某些組態中，可能需要僅分接對參考積體電路裝置210之輸入。例如，可能需要減小對應用系統204內之通信通道實施的分接連接之數目。另外，在某些實例中，藉由僅分接對參考積體電路裝置210之輸入，而非對參考積體電路裝置210之輸入及輸出兩者，可更容易地實施測試系統300。
再次參考圖3，參考模組240包含第二參考積體電路裝置242，其係經由至少一通信通道耦合至控制器244。在此範例中，解說通信通道246及248。參考模組240之通信通道246表示用於將資料從參考模組240之控制器244傳輸至第二參考積體電路裝置242的信號匯流排(例如其包含一或多個並列線路)。參考模組240之通信通道248表示用於將資料從第二參考積體電路裝置242傳輸至控制器244的信號匯流排(例如其包含一或多個並列線路)。
在某些具體實施例中，載送輸入資料至第二參考積體電路裝置242及/或從其載送輸出資料的某些線路可在測試系統之實體實施方案中共享。例如，通信通道246及248之某些線路在實體實施方案中可為雙向。
在一具體實施例中，參考模組240可按三種示範性測試 模式之一操作。可根據測試組態設定之一值決定參考模組240欲操作的模式。測試組態設定可係可組態。例如，使用者(例如測試工程師)可設定及/或改變測試組態設定之值，而測試系統300可提供開關及/或使用者介面[未顯示]，其經組態以促進測試組態設定之此類使用者組態。組態設定可藉由耦合至測試系統300之軟體應用程式[未顯示]、硬體控制[未顯示]或用於自動組態測試組態設定的某些其他方式額外或替代地加以控制。在一變化具體實施例中，參考模組240可按以下所描述的三種測試模式之兩種預定義測試模式的任一者操作。在一變化具體實施例中，參考模組240可經組態以僅按以下所描述的三種測試模式之一預定義測試模式操作，其中測試模式係固定的且不能根據測試組態設定之值來決定。更確定的係，系統300可經組態以在各種具體實施例中允許以下示範性測試模式之一、以下兩種示範性測試模式之組合或以下所有三種示範性測試模式的操作。
在第一示範性測試模式中，控制器244經由通信通道220接收藉由應用系統204之應用處理器208產生的測試資料之複本，並經由通信通道246重新傳送測試資料至第二參考積體電路裝置242。對接收自控制器244之測試資料作出回應，第二參考積體電路裝置242產生第二參考回應資料。使用第二通信通道248將第二參考回應資料從第二參考積體電路裝置242傳送回至控制器244。控制器244接著分別使用通信通道250及252將藉由應用系統204之應用處理器 208產生的測試資料及藉由參考模組240之第二參考積體電路裝置242產生的第二參考回應資料兩者之複本傳送至測試模組206。因此，在此示範性測試模式中，所有對應用系統204之參考積體電路裝置210的輸入及從參考模組240之第二參考積體電路裝置242的輸出用於測試被測試積體電路裝置202。
在第二示範性測試模式中，控制器244經由通信通道220接收藉由應用系統204之應用處理器208產生的測試資料之複本或其一部分，並產生額外測試資料。
藉由應用系統204之應用處理器208產生的測試資料可包含一系列指令(例如讀取及寫入指令)，各指令係分為多個資料結構區段。例如，若被測試積體電路裝置202包含記憶體裝置，各指令可包含命令區段(例如讀取/寫入)、位址區段及資料區段，其中命令區段指定記憶體裝置是否欲讀取位於位址區段內所指定之記憶體位址的資料或向其寫入在資料區段內指定之資料。
在某些具體實施例中，除讀取及寫入外命令區段可支援其他指令。例如，若被測試積體電路裝置202係DDR SDRAM裝置，命令區段可包含與以下指令之一或多個相關聯的信號，其僅係作為範例提供：讀取、寫入、刷新、記憶庫啟動及預充電。在其他具體實施例中，各指令可進一步包含用於提供時脈信號之時脈區段。
在此示範性測試模式中，控制器244經組態以使用從應用系統204獲得之測試資料的至少一部分與藉由控制器244 產生之額外測試資料產生新測試資料。例如，可使用藉由應用系統204之應用處理器208產生之測試資料的複數個資料結構區段之一或多個內或者藉由應用系統204之應用處理器208產生之測試資料的一或多個資料結構區段之一部分內的資料來產生新測試資料。例如，控制器244可經組態以採用藉由應用系統204之應用處理器208產生的測試資料之命令區段內的資料填充新測試資料之命令區段，以及採用藉由控制器244產生之額外測試資料填充新測試資料之位址及資料區段。或者，控制器244可經組態以採用藉由應用系統204之應用處理器208產生的測試資料之命令及位址區段內的資料填充新測試資料之命令及位址區段，以及僅採用藉由控制器244產生之額外測試資料填充新測試資料之資料區段。作為另一範例，若命令區段包含表示橫跨特定時間間隔之多個命令的信號，控制器244可經組態以僅採用藉由應用系統204之應用處理器208產生的測試資料之命令區段的部分填充新測試資料之命令區段的一部分，同時產生資料以填充新測試資料之命令區段的剩餘部分。
在前述範例中，新測試資料無法提供藉由應用系統204之應用處理器208產生之測試資料的一部分；然而，藉由控制器244產生之額外測試資料包含替代測試資料之遺失部分的資料。前述範例僅係藉由解說提供，應瞭解在變化具體實施例中可實施藉由應用系統204之應用處理器208產生的測試資料與藉由控制器244產生之額外測試資料的其 他組合。
控制器244產生新測試資料之能力可增強積體電路裝置之特定應用測試，因為其允許測試系統操作者(例如測試工程師)在需要時將控制器244組態成產生額外測試資料以替代藉由應用系統204之應用處理器208產生的特定資料。與熟知特定應用測試系統相比，此可提供更大靈活性。例如，系統操作者可將控制器244組態成產生新測試資料，其包含通常將導致應用系統204內之故障的指令。根據本文所描述之至少一具體實施例，此類新測試資料可用於測試被測試積體電路裝置202，而不損壞應用系統204。
再次參考第二示範性測試模式，一旦藉由控制器244產生新測試資料，則使用第一通信通道246將新測試資料傳送至第二參考積體電路裝置242。對接收自控制器244之新測試資料作出回應，第二參考積體電路裝置242產生第二參考回應資料。第二參考積體電路裝置242使用第二通信通道248將第二參考回應資料傳送回至控制器244。控制器244接著分別使用通信通道250及252將藉由控制器244產生之新測試資料及藉由第二參考積體電路裝置242產生之第二參考回應資料傳送至測試模組206。因此，在第二示範性測試模式中，對應用系統204之參考積體電路裝置210的輸入之某些但非全部係與藉由參考模組240之控制器244產生的額外測試資料以及來自參考模組240之第二參考積體電路裝置242的輸出組合，並用於測試被測試積體電路裝置202。
在以上所描述之第一及第二示範性測試模式中，不需要使用分接連接218分接應用系統204之第二通信通道214，因為從參考模組240之第二參考積體電路裝置242接收的第二參考回應資料用於測試被測試積體電路裝置202。在將分接連接218及通信通道222提供於測試系統300之實施方案內的情況下(例如，若控制器244經組態以在測試工程師之選擇下按以下所描述之第三示範性測試模式操作)，在第一及第二示範性測試模式中可忽略藉由應用系統204之參考積體電路裝置210產生的參考回應資料，其可在該應用系統上藉由控制器244接收。在一變化具體實施例中，可在第一及第二示範性測試模式中使用(例如)開關[未顯示]將分接連接218設定為非作用。
在第三示範性測試模式中，其僅在使用如圖3藉由範例所示之分接連接218分接通信通道214的情況下可操作，控制器244分別經由通信通道220及222接收藉由應用系統204之應用處理器208產生的測試資料之複本以及藉由應用系統204之參考積體電路裝置210產生的參考回應資料之複本。控制器244接著分別使用通信通道250及252將藉由應用系統204之應用處理器208產生的測試資料及藉由應用系統204之參考積體電路裝置210產生的參考回應資料之複本重新傳送至測試模組206。因此，在此示範性測試模式中，對應用系統204之參考積體電路裝置210的輸入及從其之輸出均用於測試被測試積體電路裝置202。
現在參考圖3內所解說之測試模組206，各測試模組206 包含一或多個被測試積體電路裝置202及一比較器224。在圖3所示之範例中，各測試模組206包含兩個被測試積體電路裝置202。在本文所描述之示範性具體實施例中，各測試模組206之組件駐留於應用系統204外部。通常，各測試模組206之組件亦駐留於參考模組240外部。
各被測試積體電路裝置202經由通信通道250接收藉由參考模組240之控制器244輸出的測試資料。例如，當參考模組按以上所描述之第一或第三示範性測試模式操作時，控制器244輸出藉由應用系統204之應用處理器208產生之測試資料的複本。然而，當參考模組240按以上所描述之第二示範性測試模式操作時，參考模組240之控制器244輸出藉由控制器244部分產生之新測試資料。對接收自控制器244之測試資料作出回應，各被測試積體電路裝置202產生測試回應資料。使用通信通道226將測試回應資料從被測試積體電路裝置202的每一者傳送至對應比較器224。
各比較器224亦經由通信通道252從控制器244接收參考回應資料。例如，當參考模組240按以上所描述之第一或第二示範性測試模式操作時，控制器244輸出藉由參考模組240之第二參考積體電路裝置242產生的第二參考回應資料。然而，當參考模組按以上所描述之第三示範性測試模式操作時，控制器244輸出藉由應用系統204之參考積體電路裝置210產生的參考回應資料。
各比較器224經組態以決定從被測試積體電路裝置202的每一者接收的測試回應資料是否匹配藉由參考積體電路裝 置(例如第三示範性測試模式下之應用系統204的參考積體電路裝置210，或第一或第二示範性測試模式下之參考模組240的第二參考積體電路裝置242)產生的參考回應資料。比較器224接著在通信通道228上輸出比較之結果作為測試結果。若比較器224決定從特定被測試積體電路裝置202接收的測試回應資料與參考回應資料間的一匹配，則對應被測試積體電路裝置202至少在該特定測試資料之背景中已產生有效資料。另一方面，若從特定被測試積體電路裝置202接收的測試回應資料與參考回應資料不匹配，則對應被測試積體電路裝置202可已經歷某種故障。
比較器224可包含邏輯裝置，例如一系列互斥或閘極，其使用(例如)場可程式化閘極陣列(FPGA)、特定應用積體電路(ASIC)或熟習技術人士所熟知的其他適當組件來實施。
如本描述先前所相似地描述，載送輸入資料至被測試積體電路裝置及/或從其載送輸出資料的某些線路在測試系統之實體實施方案中可加以共享。例如，通信通道250及226之某些線路在實體實施方案中可為雙向。測試模組206可包含耦合至被測試積體電路裝置202的額外控制器[未顯示]，其可實施於一或多個獨立組件中。或者額外控制器之功能性可與一或多個比較器224整合。
根據使用之測試模式，第一或第二參考積體電路裝置210、242可當作用於被測試積體電路裝置202的參考裝置，因為其各可用於針對與藉由被測試積體電路裝置202 產生的回應資料之比較提供期望回應資料。因此，第一及第二參考積體電路裝置210、242兩者通常係熟知的"良好"、完全合格之積體電路裝置，其具有與被測試積體電路裝置202相同的類型，或者其功能性等效於被測試積體電路裝置202。例如，若被測試積體電路裝置202包含DDR SDRAM裝置，則第一及第二參考積體電路裝置210、242之每一者通常包含熟知的"良好"DDR SDRAM裝置。
例如，可藉由微控制器[未顯示]收集在通信通道228上輸出之測試結果。微控制器可隨後提供測試結果至(例如)輸出裝置、錯誤記錄單元、分離應用系統、微處理器、顯示器、一組發光二極體(LED)、一或多個錯誤指示器(例如視覺指示器、聽覺指示器、此等指示器之組合)或連接至該等元件之一或多個的電子組件。
現在參考圖4，其中解說根據至少一其他具體實施例實行被測試積體電路裝置202之特定應用測試的測試系統400。測試系統400包含應用系統204、參考模組240及一或多個測試模組206。在此範例中，系統400之應用系統204及參考模組240分別與參考測試系統300(圖3)之應用系統204及參考模組240所描述的其對應元件按相同方式操作並且包含相同組件。相應地，測試系統400之許多組件及功能先前已參考圖3之測試系統300加以描述，詳細內容請讀者參閱圖3之描述。
圖3之系統300與圖4之測試系統400間的主要差異在於測試模組206之組態(圖4中更明確地編索引為206a及206b)。 在測試系統400中，各測試模組206a、206b不僅包含比較器224a、224b及一或多個被測試積體電路裝置202a、202b，亦包含與個別測試模組206a、206b相關聯之控制器260a、260b。控制器260a、260b對各個別測試模組206a、206b之添加允許將測試模組206a、206b以菊鏈連接在一起，而非以類似於測試系統300之測試模組206的方式與參考模組240並聯連接所有測試模組206a、206b。此組態可減小用於從參考模組240之控制器244傳送的測試資料及參考回應資料之信號路徑的長度。此組態亦可減小在參考模組240與測試模組間傳送之信號的強度。明確而言，由於不再將從參考模組240傳送至測試模組之信號並聯分佈至多個測試模組，而僅分佈至一個測試模組206a，在此範例中，可減小信號之強度。適應從參考模組240傳送至測試模組之信號的強度減小之能力在高頻率環境中特別重要。此組態亦可減小與將測試系統組態成適應由參考模組240之控制器244的測試資料及參考回應資料對各測試模組206a、206b之同時並列分佈相關聯的成本，儘管亦可能需要考慮在圖4之測試系統之"菊鏈"組態內提供額外控制器的相關費用。
如圖4所示，第一測試模組206a之控制器260a係經由通信通道250及252直接耦合至參考模組240之控制器244。參考模組240之控制器244經由通信通道250將測試資料傳送至第一測試模組206a之控制器260a。例如，當參考模組240按先前所描述之第一或第三示範性測試模式操作時， 經由通信通道250傳送之測試資料包含藉由應用處理器208產生之測試資料。然而，當參考模組240按先前所描述之第二示範性測試模式操作時，經由通信通道250傳送之測試資料包含藉由控制器244產生之新測試資料。
參考模組240之控制器244亦經由通信通道252將參考回應資料傳送至第一測試模組206a之控制器260a。例如，當參考模組240按先前所描述之第一或第二示範性測試模式操作時，經由通信通道252傳送之參考回應資料包含藉由參考模組240之第二參考積體電路裝置242產生的參考回應資料。然而，當參考模組240按先前所描述之第三示範性測試模式操作時，經由通信通道252傳送之參考回應資料係藉由應用系統204之參考積體電路裝置210產生的參考回應資料。
第一測試模組206a之控制器260a接著使用通信通道262a將接收自參考模組240之控制器244的測試資料傳送至第一測試模組206a之被測試積體電路裝置202a的每一者。對接收自控制器260a之測試資料作出回應，各被測試積體電路裝置202a產生測試回應資料。使用通信通道226a將測試回應資料從第一測試模組206a之各被測試積體電路裝置202a傳送至第一測試模組206a之比較器224a。
如本描述先前所相似地描述，載送輸入資料至被測試積體電路裝置及/或從其載送輸出資料的某些線路在測試系統之實體實施方案中可加以共享。例如，通信通道226a及262a之某些線路在實體實施方案中可為雙向。第一測試模組 206a可包含耦合至被測試積體電路裝置202a的額外控制器[未顯示]，其可實施於一或多個獨立組件中。或者額外控制器之功能性可與一或多個比較器224a及/或控制器260a整合。一或多個比較器224a及/或控制器260a的某些或全部功能性在變化具體實施例中可加以整合。
第一測試模組206a之比較器224a亦經由通信通道264a從控制器260a接收參考回應資料。按與參考圖3之比較器224所描述者相似的方式，第一測試模組206a之比較器224a將藉由第一測試模組206a的各被測試積體電路裝置202a產生的測試回應資料與從控制器260a接收之參考回應資料相比較，以決定是否存在匹配。
在另一測試模組中可將控制器260a連接至控制器。在圖4所示之範例中，經由通信通道266a及268a將第二測試模組206b之控制器260b直接耦合至第一測試模組206a之控制器260a。第二測試模組206b之控制器260b經由通信通道268a從第一測試模組206a之控制器260a接收測試資料，並經由通信通道266a從第一測試模組206a之控制器260a接收參考回應資料。在此示範性具體實施例中，藉由第二測試模組206b之控制器260b從第一測試模組206a之控制器260a接收的測試資料及參考回應資料與藉由第一測試模組206a之控制器260a從參考模組240之控制器244接收的測試資料及參考回應資料相同。
第二測試模組206b之控制器260b使用通信通道262b將接收自第一測試模組206a之控制器260a的測試資料傳送至第 二測試模組206b之被測試積體電路裝置202b的每一者。對接收自控制器260b之測試資料作出回應，第二測試模組206b的各被測試積體電路裝置202b產生測試回應資料。使用通信通道226b將測試回應資料從第二測試模組206b之各被測試積體電路裝置202b傳送至第二測試模組206b之比較器224b。
如本描述先前所相似地描述，載送輸入資料至被測試積體電路裝置及/或從其載送輸出資料的某些線路在測試系統之實體實施方案中可加以共享。例如，通信通道226b及262b之某些線路在實體實施方案中可為雙向。第二測試模組206b可包含耦合至被測試積體電路裝置202b的額外控制器[未顯示]，其可實施於一或多個獨立組件中。或者額外控制器之功能性可與一或多個比較器224b及/或控制器260b整合。一或多個比較器224b及/或控制器260b的某些或全部功能性在變化具體實施例中可加以整合。應瞭解，可將相似特徵實施於圖4內未明確顯示的其他菊鏈測試模組中。
第二測試模組206b之比較器224b亦經由通信通道264b從第二測試模組206b之控制器260b接收參考回應資料。按與參考第一測試模組206a之比較器224a所描述者相似的方式，第二測試模組206b之比較器224b將藉由第二測試模組206b的各被測試積體電路裝置202b產生的測試回應資料與從控制器260b接收之參考回應資料相比較，以決定是否存在匹配。
可視需要地藉由經由通信通道266b及268b將控制器[未 顯示]耦合至第二測試模組206b之控制器260b將第三測試模組[未顯示]添加至測試系統400。可視需要地以相似方式將第四測試模組耦合至第三測試模組。應瞭解，可視需要地按相似方式以菊鏈形式耦合額外測試模組。
現在參考圖5，其中解說根據至少一具體實施例實行於測試積體電路裝置之方法中的動作之流程圖一般係顯示為500。被測試積體電路裝置(例如圖3之被測試積體電路裝置202、圖4之被測試積體電路裝置202a、202b)可包含記憶體裝置、包含複數個記憶體裝置之記憶體模組、ASIC裝置、包含複數個ASIC裝置之ASIC模組或其他積體電路裝置。可能已在前文描述本文所述具體實施例之某些特徵(例如，參考圖3及4)。
在502中，應用系統(例如圖3及4之應用系統204)的應用處理器(例如圖3及4之應用處理器208)與參考積體電路裝置(例如圖3及4之參考積體電路裝置210)間的通信通道(例如圖3及4之第一通信通道212)係加以分接，以擷取從應用處理器傳送至參考積體電路裝置的測試資料。應用處理器及參考積體電路裝置係應用系統之部分，其中當應用處理器執行應用任務時藉由應用處理器產生測試資料。
在504中，藉由參考模組之控制器(例如圖3及4之參考模組240的控制器244)從在502中藉由通信通道之分接擷取的測試資料產生新測試資料。在至少一具體實施例中(例如先前所描述之第一或第三示範性測試模式)，新測試資料係相同於在502中藉由通信通道之分接擷取的測試資料。 在至少一其他具體實施例中(例如先前所描述之第二示範性測試模式)，新測試資料包含在502中藉由通信通道之分接擷取的測試資料之僅一部分以及藉由控制器產生之額外測試資料。例如，藉由應用系統之處理器產生的測試資料可包含一系列指令，各指令係分為多個資料結構區段。例如，若被測試積體電路裝置包含記憶體裝置，各指令可包含命令區段(例如讀取/寫入)、位址區段及資料區段，其中命令區段指定記憶體裝置是否欲讀取位於位址區段內所指定之記憶體位址的資料或向其寫入在資料區段內指定之資料。在某些具體實施例中，命令區段可支援除讀取及寫入外之指令，如先前所描述。
例如，新測試資料可包含藉由應用系統內之應用處理器產生的測試資料之僅命令區段，以及藉由控制器產生之額外測試資料，以填充位址及資料區段。在某些具體實施例中，各指令可進一步包含用於提供時脈信號之值之時脈區段。
在某些具體實施例中，新測試資料與在502中藉由通信通道之分接擷取的測試資料是否相同，或者新測試資料是否包含在502中藉由通信通道之分接擷取的測試資料之僅一部分以及藉由控制器產生之額外測試資料，該決定一般可取決於參考模組或測試系統之操作測試模式，其可基於可組態測試組態設定之值。例如，若使用測試系統300(圖3)或測試系統400(圖4)實施該方法，可提供選擇構件，例如選擇開關或適當程式化之使用者介面，以使測試工程師 可選擇所需測試模式。
在506中，視需要地，將藉由參考模組之控制器產生的新測試資料傳送至參考模組之第二參考積體電路裝置(例如圖3及4之第二參考積體電路裝置242)。在至少一具體實施例中，參考模組之組件(例如控制器244及/或第二參考積體電路裝置242)駐留於應用系統外部。第二參考積體電路裝置當作用於被測試積體電路裝置的參考裝置，因為其用於針對與藉由被測試積體電路裝置產生的回應資料之比較提供期望回應資料。因此，第二參考積體電路裝置通常係熟知的"良好"、完全合格之積體電路裝置，其具有與被測試積體電路裝置相同的類型，或者其功能性等效於被測試積體電路裝置。若在506中(例如在先前所描述之第一及第二示範性測試模式中)將藉由參考模組之控制器產生的新測試資料傳送至第二參考積體電路裝置，則在508中，回應在506中藉由控制器傳送至第二參考積體電路裝置的新測試資料而從第二參考積體電路裝置擷取參考回應資料。
或者(例如，在先前所描述之第三示範性測試模式中)，在507中，傳送經由通信通道(例如在圖3及4之第二通信通道214上)之分接藉由參考模組之控制器獲得的參考回應資料，參考回應資料係在該通信通道上從應用系統內之參考積體電路裝置擷取。
在510中，將藉由參考模組之控制器產生的新測試資料傳送至一或多個被測試積體電路裝置(例如圖3之測試模組206或圖4之206a、206b的被測試積體電路裝置202)。相應 地，若將新測試資料傳送至參考模組之第二參考積體電路裝置(在506中)，則第二參考積體電路裝置及被測試積體電路裝置均接收相同測試資料。例如，當參考模組之第二參考積體電路裝置及被測試積體電路裝置包含記憶體裝置或記憶體模組時，並且若新測試資料包含寫入命令，則參考模組之第二參考積體電路裝置及被測試積體電路裝置將對記憶體寫入相同資料。
在至少一具體實施例中，各測試模組之組件(例如圖3之比較器224及/或被測試積體電路裝置202；圖4之比較器224a、224b及/或控制器260a、260b及/或被測試積體電路裝置202a、202b)駐留於應用系統204外部。通常，各測試模組之組件亦駐留於參考模組外部。
藉由參考模組之控制器產生的新測試資料可係直接傳送至一或多個被測試積體電路裝置(例如，參見圖3)，或者經由測試系統之一或多個額外控制器間接傳送(例如，參見圖4)。
在操作中，回應傳送至其的新測試資料，一或多個被測試積體電路裝置的每一者產生測試回應資料。
在512中，藉由參考模組之控制器將參考回應資料傳送至一或多個比較器(例如圖3之比較器224、圖4之比較器224a、224b)，其各係耦合至一或多個被測試積體電路裝置。在至少一具體實施例中，參考回應資料係在508中從參考模組之第二參考積體電路裝置擷取者(例如在先前所描述之第一及第二示範性測試模式中)。在至少一其他具 體實施例中(例如，在先前所描述之第三示範性測試模式中)，參考回應資料可為藉由應用系統之參考積體電路裝置(例如圖3及4之應用系統204的參考積體電路裝置210)產生的參考回應資料之分接複本(例如在507中獲得)。
藉由控制器直接傳送參考回應資料至一或多個比較器(例如，參見圖3)，或者經由測試系統之一或多個額外控制器間接傳送(例如，參見圖4)。
在514中，各比較器從被測試積體電路裝置接收測試回應資料，以及從測試系統之控制器(例如圖3之控制器244；圖4之控制器260a或206b)，並將測試回應資料與參考回應資料相比較以決定是否存在匹配。若比較器決定從特定被測試積體電路裝置接收的測試回應資料與參考回應資料間的一匹配，則對應被測試積體電路裝置至少在該特定測試資料之背景中已產生有效資料。另一方面，若從特定被測試積體電路裝置接收的測試回應資料與參考回應資料不匹配，則對應被測試積體電路裝置可已經歷某種故障。
方法500之動作可加以重複以產生多個測試結果，並且可僅在獲得多個測試結果後在516中提供輸出。
在一變化具體實施例中，可設定測試組態設定之值[未顯示之動作]以識別產生新測試資料及參考回應資料之方式，如本文先前所描述。
現在參考圖6a及6b，顯示解說根據至少一示範性具體實施例之測試資料的示範性結構之示意圖。
關於先前所描述之第二示範性測試模式，控制器經組態 以使用藉由應用系統之信號匯流排的分接獲得之測試資料的至少一部分與藉由控制器產生之額外測試資料產生新測試資料。如先前所提，可透過取代藉由應用系統之應用處理器產生之測試資料的複數個資料結構區段之一或多個內或者藉由應用系統之應用處理器產生之測試資料的一或多個資料結構區段之一部分內的資料來產生新測試資料。藉由範例，已注意可將測試資料劃分至命令區段、位址區段及資料區段內。然而，在變化具體實施例中，可按不同方式分割測試資料。
例如，圖6a顯示可將測試資料600劃分至複數個連續指令602、604、606等內，其中各指令佔據某一時序區段(其各可具有不同時間長度)。因此，關於第二示範性測試模式，佔據來自在應用系統內傳送之測試資料的不同時序區段之特定選定指令可用於測試被測試積體電路裝置，同時佔據對應時序區段之剩餘指令可使用藉由控制器產生之資料加以填充，並用於測試被測試積體電路裝置。
作為另一範例，圖6b顯示可將測試資料600劃分為複數個資料結構區段，其包含命令區段608、位址區段610及資料區段612，如先前所描述。因此，關於第二示範性測試模式，來自在應用系統內傳送之測試資料的特定選定資料結構區段可用於測試被測試積體電路裝置，同時剩餘資料結構區段可使用藉由控制器產生之資料加以填充，並用於測試被測試積體電路裝置。
在至少一變化具體實施例中，關於第二示範性測試模 式，可考慮劃分至佔據若干時序區段(例如藉由圖6a之行所描述)之指令內然後進一步劃分至資料結構區段(例如藉由圖6b之列所描述)內的組合。例如，來自在應用系統內傳送之測試資料的特定選定指令之特定選定資料結構區段可用於測試被測試積體電路裝置，同時剩餘資料結構區段及剩餘指令可使用藉由控制器產生之資料加以填充，並用於測試被測試積體電路裝置。熟習技術人士應瞭解，關於第二示範性測試模式，可考慮劃分至資料結構區段(例如藉由圖6b之列所描述)內然後進一步劃分至佔據若干時序區段(例如藉由圖6a之行所描述)之指令內的組合，其可能提供與參考前述範例所描述者相同的結果。
熟習技術人士應瞭解，本文所描述之測試系統內的特定組件之功能性不必藉由單一實體組件提供，而是可藉由多個組件提供。例如，比較器之功能性可藉由單一組件或多個電子組件提供。同樣，控制器之功能性可藉由單一組件或多個電子組件提供。
另外熟習技術人士應瞭解，本文所描述之測試系統可包含額外組件(例如在測試模組或參考模組中)，其在圖式中為易於說明而未明確描述或解說。應瞭解，此類組件對理解本文所描述之具體實施例並非關鍵，但可用於其實體實施方案中。
熟習技術人士另外應瞭解，本文所描述之測試系統的每一者可包含額外同步及/或異步延遲元件，例如固定長度或可變長度緩衝器，及/或用於時序目的之其他元件，不 論是測試系統內之分離組件還是整合至測試系統之裝置內(例如控制器及/或比較器內)，以確保測試回應資料與參考回應資料之比較準確。
熟習技術人士另外應瞭解，儘管本文所描述之測試系統藉由解說將參考模組(例如圖3及4之參考模組240)及測試模組(例如圖3之測試模組206、圖4之測試模組206a、206b)之所有組件描述為駐留於應用系統(例如圖3及4之應用系統204)外部，在變化具體實施例中可將參考模組及/或測試模組之一或多個組件提供於應用系統內。另外，在變化具體實施中可將參考模組之一或多個組件提供於測試模組內。
本文所使用的術語"及/或"係用來表示一包含或。即，"X及/或Y"係用來表示X或Y或二者。此外，"X、Y及/或Z"係用來表示X、Y或Z或其任何組合。
根據本文所描述之任何具體實施例測試積體電路裝置的方法之步驟可係提供為儲存於電腦可讀取媒體上之可執行軟體指令。
已藉由若干範例來顯示及描述本文所述之具體實施例。熟習技術人士會明白，可對所述具體實施例進行變更及修改而不脫離如隨附申請專利範圍中定義的所述具體實施例之實質及範疇。
100‧‧‧測試系統
102‧‧‧被測試積體電路裝置
104‧‧‧處理器
106‧‧‧測試模組
108‧‧‧通信通道
110‧‧‧參考積體電路裝置
112‧‧‧比較器
114‧‧‧通信通道
116‧‧‧通信通道
118‧‧‧通信通道
200‧‧‧測試系統
202‧‧‧被測試積體電路裝置
202a‧‧‧被測試積體電路裝置
202b‧‧‧被測試積體電路裝置
204‧‧‧應用系統
206‧‧‧測試模組
206a‧‧‧第一測試模組
206b‧‧‧第二測試模組
208‧‧‧應用處理器
210‧‧‧參考積體電路裝置
212‧‧‧第一通信通道
214‧‧‧第二通信通道
216‧‧‧分接連接
218‧‧‧分接連接
220‧‧‧通信通道
222‧‧‧通信通道
224‧‧‧比較器
224a‧‧‧比較器
224b‧‧‧比較器
226‧‧‧通信通道
226a‧‧‧通信通道
226b‧‧‧通信通道
228‧‧‧通信通道
240‧‧‧參考模組
242‧‧‧第二參考積體電路裝置
244‧‧‧控制器
246‧‧‧通信通道
248‧‧‧通信通道
250‧‧‧通信通道
252‧‧‧通信通道
260a‧‧‧控制器
260b‧‧‧控制器
262a‧‧‧通信通道
262b‧‧‧通信通道
264a‧‧‧通信通道
264b‧‧‧通信通道
266a‧‧‧通信通道
266b‧‧‧通信通道
268a‧‧‧通信通道
268b‧‧‧通信通道
300‧‧‧測試系統
400‧‧‧測試系統
600‧‧‧測試資料
602‧‧‧指令
604‧‧‧指令
606‧‧‧指令
608‧‧‧命令區段
610‧‧‧位址區段
612‧‧‧資料區段
為更好地理解本文所描述的系統及方法之具體實施例，並更清楚地顯示如何可將其付諸實施，將藉由範例參考附圖，其中： 圖1係實行積體電路裝置之功能測試的熟知測試系統之方塊圖；圖2係實行積體電路裝置之特定應用測試的熟知測試系統之方塊圖；圖3係根據至少一具體實施例實行積體電路裝置之特定應用測試的測試系統之方塊圖；圖4係根據至少一其他具體實施例實行積體電路裝置之特定應用測試的測試系統之方塊圖；圖5係解說在根據至少一示範性具體實施例測試積體電路裝置之方法內實行的動作之流程圖；以及圖6a及6b係解說根據至少一示範性具體實施例之測試資料的示範性結構之示意圖。
202‧‧‧被測試積體電路裝置
204‧‧‧應用系統
206‧‧‧測試模組
208‧‧‧應用處理器
210‧‧‧參考積體電路裝置
212‧‧‧第一通信通道
214‧‧‧第二通信通道
216‧‧‧分接連接
218‧‧‧分接連接
220‧‧‧通信通道
222‧‧‧通信通道
224‧‧‧比較器
226‧‧‧通信通道
228‧‧‧通信通道
240‧‧‧參考模組
242‧‧‧第二參考積體電路裝置
244‧‧‧控制器
246‧‧‧通信通道
248‧‧‧通信通道
250‧‧‧通信通道
252‧‧‧通信通道
300‧‧‧測試系統

Claims (28)

  1. 一種測試積體電路裝置之測試系統，該測試系統包含：一應用系統之一處理器，其中該處理器經組態以實行一應用任務，以便經由介於該處理器與提供於該應用系統內之一第一參考積體電路裝置之間的至少一耦合將第一測試資料傳送至該第一參考積體電路裝置；一第一控制器，其係耦合至該至少一耦合，其中該第一控制器經組態以：分接經由該至少一耦合傳送之該第一測試資料，將第二測試資料傳送至一第二參考積體電路裝置，其中該第二測試資料包含該第一測試資料之至少一部分，回應於傳送至其之該第二測試資料而接收來自該第二參考積體電路裝置的參考回應資料，將該第二測試資料傳送至至少一被測試積體電路裝置，以及將該參考回應資料傳送至至少一比較器，該至少一比較器係耦合至該至少一被測試積體電路裝置；以及該至少一比較器經組態以接收來自該第一控制器的該參考回應資料，回應於傳送至其的該第二測試資料而接收藉由該至少一被測試積體電路裝置產生的測試回應資料，比較該參考回應資料與該測試回應資料，以及從該參考回應資料與該測試回應資料之至少一比較 而產生至少一測試結果。
  2. 如請求項1之測試系統，其中該第二測試資料包含該第一測試資料之全部。
  3. 如請求項1之測試系統，其中該第一控制器進一步經組態以產生額外測試資料；以及其中該第二測試資料包含該第一測試資料之至少一第一部分以及該額外測試資料。
  4. 如請求項3之測試系統，其中該第二測試資料不能提供該第一測試資料之一第二部分，以及其中該額外測試資料包含替代該第一測試資料之該第二部分的資料。
  5. 如請求項4之測試系統，其中該第一測試資料包含一資料結構區段群組，該群組包含一命令區段、一位址區段及一資料區段；以及其中該額外測試資料包含替代該群組之至少一區段之至少一部分的資料。
  6. 如請求項5之測試系統，其中該額外測試資料包含替代該第一測試資料內的該命令區段之至少一部分的命令資料。
  7. 如請求項5之測試系統，其中該群組進一步包含一時脈區段。
  8. 如請求項4之測試系統，其中根據一測試組態設定之一值識別藉由該第一控制器產生的該額外測試資料。
  9. 如請求項1之測試系統，其中該至少一被測試積體電路裝置駐留於該應用系統外部。
  10. 如請求項9之測試系統，其中耦合至該至少一被測試積 體電路裝置的該至少一比較器駐留於該應用系統外部。
  11. 如請求項1之測試系統，其中該第二參考積體電路裝置駐留於該應用系統外部。
  12. 如請求項11之測試系統，其中該第一控制器駐留於該應用系統外部。
  13. 如請求項1之測試系統，其進一步包含：一第二控制器，其係耦合至該第一控制器及該至少一比較器；其中該第一控制器經組態以經由該第二控制器傳送該第二測試資料至該至少一被測試積體電路裝置；其中該第一控制器經組態以經由該第二控制器傳送該參考回應資料至耦合至該至少一被測試積體電路裝置的該至少一比較器；以及其中該第二控制器經組態以接收來自該第一控制器的該第二測試資料及該參考回應資料，將該參考回應資料傳送至該至少一比較器，以及將該第二測試資料傳送至該至少一被測試積體電路裝置。
  14. 如請求項13之測試系統，其中該至少一被測試積體電路裝置、耦合至其的該至少一比較器及該第二控制器駐留於該應用系統外部。
  15. 如請求項13之測試系統，其進一步包含：一第三控制器，其係耦合至該第二控制器及至少一額 外比較器；其中該第二控制器進一步經組態以經由該第三控制器傳送該第二測試資料至至少一被測試額外積體電路裝置；其中該第二控制器進一步經組態以經由該第三控制器傳送該參考回應資料至該至少一額外比較器；以及其中該第三控制器經組態以接收來自該第二控制器的該第二測試資料及該參考回應資料，將該參考回應資料傳送至該至少一額外比較器，以及將該第二測試資料傳送至該至少一被測試額外積體電路裝置；以及其中該至少一額外比較器經組態以接收來自該第三控制器的該參考回應資料，回應於傳送至其的該第二測試資料而接收藉由該至少一被測試額外積體電路裝置產生的第二測試回應資料，比較該參考回應資料與該第二測試回應資料，以及從該參考回應資料與該第二測試回應資料之至少一比較而產生至少一第二測試結果。
  16. 如請求項1之測試系統，其中該至少一被測試積體電路裝置包含一記憶體裝置。
  17. 如請求項1之測試系統，其中該至少一被測試積體電路裝置包含一記憶體模組，其包含複數個記憶體裝置。
  18. 如請求項1之測試系統，其中該至少一被測試積體電路裝置包含一特定應用積體電路。
  19. 如請求項1之測試系統，其中該至少一積體電路裝置包含一模組，其包含複數個特定應用積體電路。
  20. 一種測試一積體電路裝置之方法，該方法包含：分接第一測試資料，其係傳送至提供於實行一應用任務之一應用系統內的一第一參考積體電路裝置；將第二測試資料傳送至一第二參考積體電路裝置，其中該第二測試資料包含該第一測試資料之至少一部分；回應於傳送至其之該第二測試資料而接收來自該第二參考積體電路裝置的參考回應資料；將該第二測試資料傳送至至少一被測試積體電路裝置；回應於傳送至其的該第二測試資料而接收藉由該至少一被測試積體電路裝置產生的測試回應資料；比較該參考回應資料與該測試回應資料；以及從該參考回應資料與該測試回應資料之至少一比較而產生至少一測試結果。
  21. 如請求項20之方法，其中該第二測試資料包含該第一測試資料之全部。
  22. 如請求項20之方法，其進一步包含：產生額外測試資料；其中該第二測試資料包含該第一測試資料之至少一第一部分及該額外測試資料。
  23. 如請求項22之方法，其中該第二測試資料不能提供該第一測試資料之一第二部分，以及其中該額外測試資料包含替代該第一測試資料之該第二部分的資料。
  24. 如請求項23之方法，其中該第一測試資料包含一資料結構區段群組，該群組包含一命令區段、一位址區段及一資料區段；以及其中該額外測試資料包含替代該群組之至少一區段之至少一部分的資料。
  25. 如請求項24之方法，其中該額外測試資料包含替代該第一測試資料內的該命令區段之至少一部分的命令資料。
  26. 如請求項24之方法，其中該群組進一步包含一時脈區段。
  27. 如請求項22之方法，其進一步包含根據一測試組態設定之一值識別欲產生之該額外測試資料。
  28. 一種測試積體電路裝置之測試系統，該測試系統包含：一應用系統之一處理器，其中該處理器經組態以實行一應用任務，以便經由介於該處理器與提供於該應用系統內之一第一參考積體電路裝置之間的至少一耦合將第一測試資料傳送至該第一參考積體電路裝置，以及回應於傳送至該第一參考積體電路裝置之該第一測試資料，藉由該第一參考積體電路裝置產生第一參考回應資料並經由該至少一耦合傳送至該處理器；一第一控制器，其係耦合至該至少一耦合，其中該第一控制器經組態以 分接經由該至少一耦合傳送的該第一測試資料及該第一參考回應資料，從一測試組態設定之一值識別一測試模式，其中該測試組態設定係可組態以准許一測試模式群組之至少兩個測試模式間的選擇，該測試模式群組由一第一測試模式、一第二測試模式及一第三測試模式組成，若識別該第一測試模式，將該第一測試資料傳送至一第二參考積體電路裝置，回應於傳送至其之該第一測試資料而接收來自該第二參考積體電路裝置的第二參考回應資料，將該第一測試資料傳送至該至少一被測試積體電路裝置，以及將該第二參考回應資料傳送至該至少一比較器，其係耦合至該至少一被測試積體電路裝置，若識別該第二模式，產生額外測試資料，將第二測試資料傳送至該第二參考積體電路裝置，其中該第二測試資料包含該第一測試資料之至少一部分及該額外測試資料，回應於傳送至其之該第二測試資料而接收來自該第二參考積體電路裝置的第三參考回應資料，將該第二測試資料傳送至至少一被測試積體電路裝置，以及 將該第三參考回應資料傳送至至少一比較器，其係耦合至該至少一被測試積體電路裝置，以及若識別該第三測試模式，將該第一測試資料傳送至該至少一被測試積體電路裝置，以及將該第一參考回應資料傳送至該至少一比較器，其係耦合至該至少一被測試積體電路裝置；以及該至少一比較器經組態以接收來自該第一控制器的該第一參考回應資料、該第二參考回應資料及該第三參考回應資料之一者，回應於傳送至其的該第一測試資料及該第二測試資料之一者，接收藉由該至少一被測試積體電路裝置產生的測試回應資料，比較接收自該第一控制器的該第一參考回應資料、該第二參考回應資料及該第三參考回應資料之一者與該測試回應資料，以及從接收自該第一控制器之該第一參考回應資料、該第二參考回應資料及該第三參考回應資料之一者與該測試回應資料的至少一比較而產生至少一測試結果。
TW097123977A 2008-06-09 2008-06-26 測試積體電路裝置之方法及系統 TWI424176B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/135,656 US7848899B2 (en) 2008-06-09 2008-06-09 Systems and methods for testing integrated circuit devices

Publications (2)

Publication Number Publication Date
TW200951465A TW200951465A (en) 2009-12-16
TWI424176B true TWI424176B (zh) 2014-01-21

Family

ID=41401063

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097123977A TWI424176B (zh) 2008-06-09 2008-06-26 測試積體電路裝置之方法及系統

Country Status (3)

Country Link
US (1) US7848899B2 (zh)
KR (1) KR101149270B1 (zh)
TW (1) TWI424176B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI637177B (zh) * 2016-12-23 2018-10-01 台灣福雷電子股份有限公司 用於測試半導體元件之系統及方法
TWI789651B (zh) * 2020-11-06 2023-01-11 潤昇系統測試股份有限公司 用於行動記憶體的測試裝置以及測試方法

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8572433B2 (en) 2010-03-10 2013-10-29 Texas Instruments Incorporated JTAG IC with commandable circuit controlling data register control router
US8405415B2 (en) * 2009-09-10 2013-03-26 Advantest Corporation Test apparatus synchronous module and synchronous method
JP5416279B2 (ja) * 2010-07-07 2014-02-12 株式会社アドバンテスト 試験装置および試験方法
US8918686B2 (en) 2010-08-18 2014-12-23 Kingtiger Technology (Canada) Inc. Determining data valid windows in a system and method for testing an integrated circuit device
KR101855802B1 (ko) * 2011-06-24 2018-05-10 삼성전자주식회사 패턴합성기기 및 이를 포함하는 반도체 테스트 시스템
US9003256B2 (en) 2011-09-06 2015-04-07 Kingtiger Technology (Canada) Inc. System and method for testing integrated circuits by determining the solid timing window
US8724408B2 (en) * 2011-11-29 2014-05-13 Kingtiger Technology (Canada) Inc. Systems and methods for testing and assembling memory modules
US8861374B2 (en) * 2012-03-30 2014-10-14 Cisco Technology, Inc. Methods and apparatus for compensating for time-based sampling by sample packet elimination during export of sampled packets
US9117552B2 (en) 2012-08-28 2015-08-25 Kingtiger Technology(Canada), Inc. Systems and methods for testing memory
CN103076524B (zh) * 2012-12-31 2015-03-04 中国科学院微电子研究所 一种辐射效应测试方法、装置及***
US20140304529A1 (en) * 2013-04-08 2014-10-09 Ford Meazell System and Method for Battery Power Transfer Between Mobile Devices
US9858177B2 (en) 2015-10-30 2018-01-02 International Business Machines Corporation Automated test generation for multi-interface enterprise virtualization management environment
US10572373B2 (en) * 2017-04-20 2020-02-25 International Business Machines Corporation Automated test generation for multi-interface and multi-platform enterprise virtualization management environment
KR102131954B1 (ko) * 2019-02-15 2020-07-09 유피이(주) 집적 회로 디바이스에 대한 테스트를 수행하기 위한 장치 및 방법
CN112464613B (zh) 2019-09-09 2023-09-15 瑞昱半导体股份有限公司 数字电路鲁棒性验证方法及***
US11650893B2 (en) * 2020-03-31 2023-05-16 Advantest Corporation Multiple name space test systems and methods
CN112255527A (zh) * 2020-09-24 2021-01-22 胜达克半导体科技(上海)有限公司 一种测试组件及集成电路测试机
CN114089161A (zh) * 2021-11-19 2022-02-25 浙江大学 一种基于Zynq芯片的自动化故障注入***及方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6327556B1 (en) * 1998-02-21 2001-12-04 Adaptec, Inc. AT-speed computer model testing methods
US6910146B2 (en) * 1999-12-31 2005-06-21 Intel Corporation Method and apparatus for improving timing margin in an integrated circuit as determined from recorded pass/fail indications for relative phase settings
TW200608033A (en) * 2004-05-21 2006-03-01 Advantest Corp Carrier module for adapting non-standard instrument cards to test systems
TW200611177A (en) * 2004-05-22 2006-04-01 Advantest Corp Method and structure to develop a test program for semiconductor integrated circuits
TWI286609B (en) * 2004-05-03 2007-09-11 Dft Microsystems Inc System and method for testing integrated circuits

Family Cites Families (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4001818A (en) * 1975-10-22 1977-01-04 Storage Technology Corporation Digital circuit failure detector
US4379259A (en) * 1980-03-12 1983-04-05 National Semiconductor Corporation Process of performing burn-in and parallel functional testing of integrated circuit memories in an environmental chamber
CA1163721A (en) * 1980-08-18 1984-03-13 Milan Slamka Apparatus for the dynamic in-circuit testing of electronic digital circuit elements
JPS6238600A (ja) * 1985-08-14 1987-02-19 Fujitsu Ltd 半導体記憶装置
US4965799A (en) * 1988-08-05 1990-10-23 Microcomputer Doctors, Inc. Method and apparatus for testing integrated circuit memories
ATE125386T1 (de) * 1989-05-31 1995-08-15 Siemens Ag Verfahren und vorrichtung zum internen paralleltest von halbleiterspeichern.
US5375228A (en) * 1991-02-04 1994-12-20 Analog Devices, Inc. Real-time signal analysis apparatus and method for digital signal processor emulation
US6055661A (en) * 1994-06-13 2000-04-25 Luk; Fong System configuration and methods for on-the-fly testing of integrated circuits
JP3605150B2 (ja) * 1994-08-22 2004-12-22 株式会社アドバンテスト アドレスパターン発生器
DE4436559C2 (de) * 1994-10-13 1998-07-02 Heidelberger Druckmasch Ag Vorrichtung zum Zuführen von Druckplatten
US5619430A (en) * 1995-10-10 1997-04-08 Microchip Technology Inc. Microcontroller with on-chip linear temperature sensor
US5720031A (en) * 1995-12-04 1998-02-17 Micron Technology, Inc. Method and apparatus for testing memory devices and displaying results of such tests
DE19647159A1 (de) * 1996-11-14 1998-06-04 Siemens Ag Verfahren zum Testen eines in Zellenfelder unterteilten Speicherchips im laufenden Betrieb eines Rechners unter Einhaltung von Echtzeitbedingungen
US5995915A (en) * 1997-01-29 1999-11-30 Advanced Micro Devices, Inc. Method and apparatus for the functional verification of digital electronic systems
US6002623A (en) * 1997-02-12 1999-12-14 Micron Technology, Inc. Semiconductor memory with test circuit
US5844913A (en) * 1997-04-04 1998-12-01 Hewlett-Packard Company Current mode interface circuitry for an IC test device
US6014759A (en) * 1997-06-13 2000-01-11 Micron Technology, Inc. Method and apparatus for transferring test data from a memory array
FR2764991B1 (fr) * 1997-06-24 1999-09-03 Sgs Thomson Microelectronics Procede de test fonctionnel et circuit comprenant des moyens de mise en oeuvre du procede
US5995424A (en) * 1997-07-16 1999-11-30 Tanisys Technology, Inc. Synchronous memory test system
US5794175A (en) * 1997-09-09 1998-08-11 Teradyne, Inc. Low cost, highly parallel memory tester
EP0913837A1 (de) * 1997-11-03 1999-05-06 Siemens Aktiengesellschaft Verfahren zur Prüfung der Busanschlüsse von beschreib- und lesbaren integrierten, elektronischen Schaltkreisen, insbesondere von Speicherbausteinen
US6029262A (en) * 1997-11-25 2000-02-22 Mosaid Technologies Incorporated Graphical editor for defining memory test sequences
US5959914A (en) * 1998-03-27 1999-09-28 Lsi Logic Corporation Memory controller with error correction memory test application
US6058055A (en) * 1998-03-31 2000-05-02 Micron Electronics, Inc. System for testing memory
US6178526B1 (en) * 1998-04-08 2001-01-23 Kingston Technology Company Testing memory modules with a PC motherboard attached to a memory-module handler by a solder-side adaptor board
US6055653A (en) * 1998-04-27 2000-04-25 Compaq Computer Corporation Method and apparatus for testing gang memory modules
US6134690A (en) * 1998-06-25 2000-10-17 Cisco Technology, Inc. Computerized automation system and method
US6425095B1 (en) * 1998-08-14 2002-07-23 Advantest Corporation Memory testing apparatus
US6275962B1 (en) * 1998-10-23 2001-08-14 Teradyne, Inc. Remote test module for automatic test equipment
US6018484A (en) * 1998-10-30 2000-01-25 Stmicroelectronics, Inc. Method and apparatus for testing random access memory devices
US6324665B1 (en) * 1998-11-03 2001-11-27 Agilent Technologies, Inc. Event based fault diagnosis
US6313657B1 (en) * 1998-12-24 2001-11-06 Advantest Corporation IC testing apparatus and testing method using same
US6389525B1 (en) * 1999-01-08 2002-05-14 Teradyne, Inc. Pattern generator for a packet-based memory tester
US6452411B1 (en) * 1999-03-01 2002-09-17 Formfactor, Inc. Efficient parallel testing of integrated circuit devices using a known good device to generate expected responses
KR100363080B1 (ko) * 1999-06-15 2002-11-30 삼성전자 주식회사 단일 칩 병렬 테스팅 장치 및 방법
US6615379B1 (en) * 1999-12-08 2003-09-02 Intel Corporation Method and apparatus for testing a logic device
US6574759B1 (en) * 2000-01-18 2003-06-03 Rambus Inc. Method for verifying and improving run-time of a memory test
US6701474B2 (en) * 2000-06-28 2004-03-02 Cadence Design Systems, Inc. System and method for testing integrated circuits
US6851076B1 (en) * 2000-09-28 2005-02-01 Agilent Technologies, Inc. Memory tester has memory sets configurable for use as error catch RAM, Tag RAM's, buffer memories and stimulus log RAM
TW580578B (en) 2000-10-03 2004-03-21 Concord Idea Corp System and method for testing integrated circuit devices
TW494516B (en) * 2001-03-14 2002-07-11 Winbond Electronics Corp Semiconductor multi-die testing system with automatic identification functions
JP2003059297A (ja) * 2001-08-08 2003-02-28 Mitsubishi Electric Corp 半導体記憶装置およびそれを用いた半導体モジュール
US6714828B2 (en) * 2001-09-17 2004-03-30 Formfactor, Inc. Method and system for designing a probe card
US6880118B2 (en) * 2001-10-25 2005-04-12 Sun Microsystems, Inc. System and method for testing operational transmissions of an integrated circuit
KR100441684B1 (ko) * 2001-12-03 2004-07-27 삼성전자주식회사 반도체 집적 회로를 위한 테스트 장치
US7085980B2 (en) * 2002-05-02 2006-08-01 International Business Machines Corporation Method and apparatus for determining the failing operation of a device-under-test
US6590799B1 (en) * 2002-05-29 2003-07-08 Agilent Technologies, Inc. On-chip charge distribution measurement circuit
US6754117B2 (en) * 2002-08-16 2004-06-22 Micron Technology, Inc. System and method for self-testing and repair of memory modules
KR100487946B1 (ko) * 2002-08-29 2005-05-06 삼성전자주식회사 반도체 테스트 시스템 및 이 시스템의 테스트 방법
US7119567B2 (en) * 2002-09-12 2006-10-10 Infineon Technologies North America Corp. System and method for testing one or more dies on a semiconductor wafer
US7131046B2 (en) * 2002-12-03 2006-10-31 Verigy Ipco System and method for testing circuitry using an externally generated signature
DE10338079B4 (de) * 2003-08-19 2007-05-16 Infineon Technologies Ag Testanordnung zum Testen von Halbleiterschaltungschips
JP4332392B2 (ja) * 2003-09-12 2009-09-16 株式会社アドバンテスト 試験装置
US6996749B1 (en) * 2003-11-13 2006-02-07 Intel Coporation Method and apparatus for providing debug functionality in a buffered memory channel
US7539912B2 (en) * 2005-12-15 2009-05-26 King Tiger Technology, Inc. Method and apparatus for testing a fully buffered memory module

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6327556B1 (en) * 1998-02-21 2001-12-04 Adaptec, Inc. AT-speed computer model testing methods
US6910146B2 (en) * 1999-12-31 2005-06-21 Intel Corporation Method and apparatus for improving timing margin in an integrated circuit as determined from recorded pass/fail indications for relative phase settings
TWI286609B (en) * 2004-05-03 2007-09-11 Dft Microsystems Inc System and method for testing integrated circuits
TW200608033A (en) * 2004-05-21 2006-03-01 Advantest Corp Carrier module for adapting non-standard instrument cards to test systems
TW200611177A (en) * 2004-05-22 2006-04-01 Advantest Corp Method and structure to develop a test program for semiconductor integrated circuits

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI637177B (zh) * 2016-12-23 2018-10-01 台灣福雷電子股份有限公司 用於測試半導體元件之系統及方法
TWI789651B (zh) * 2020-11-06 2023-01-11 潤昇系統測試股份有限公司 用於行動記憶體的測試裝置以及測試方法

Also Published As

Publication number Publication date
TW200951465A (en) 2009-12-16
KR101149270B1 (ko) 2012-05-25
US7848899B2 (en) 2010-12-07
KR20090127834A (ko) 2009-12-14
US20090306925A1 (en) 2009-12-10

Similar Documents

Publication Publication Date Title
TWI424176B (zh) 測試積體電路裝置之方法及系統
JP6139727B2 (ja) Ｅｃｃで保護されたメモリを用いる使用のためのｍｂｉｓｔデバイス
KR102364055B1 (ko) 자동 회로기판 테스트 시스템 및 이에 응용되는 자동 회로기판 테스트 방법
US11507718B1 (en) Chip verification system and verification method therefor
US20060237705A1 (en) Method And Related Apparatus For Calibrating Signal Driving Parameters Between Chips
US8356215B2 (en) Testing apparatus and method for analyzing a memory module operating within an application system
CN108009062A (zh) 一种企业级ssd***掉电功能测试方法、装置及***
KR101039226B1 (ko) 프로그래밍가능 진단 메모리 모듈
US20230195994A1 (en) Chip design verification system, chip design verification method, and computer readable recording media with stored program
CN104425038A (zh) 包括测试焊盘的半导体集成电路
US7984326B2 (en) Memory downsizing in a computer memory subsystem
US7730369B2 (en) Method for performing memory diagnostics using a programmable diagnostic memory module
US8724483B2 (en) Loopback configuration for bi-directional interfaces
CN113608684B (zh) 内存信息获取方法、装置、***、电子设备及存储介质
KR20100103212A (ko) 복수개의 테스트 모듈을 구비하는 테스트 보드 및 이를 구비하는 테스트 시스템
KR20210058351A (ko) 테스트 보드 및 이를 포함하는 테스트 시스템
CN106095627B (zh) 一种功能模组的检测方法及移动终端
CN104730448A (zh) 自动测试设备资源配置方法与自动测试通道配置装置
KR20230076317A (ko) 모의 시험 장치 및 그 제어 방법
TW201632903A (zh) 電視智慧卡模組之測試裝置及方法
US20080163144A1 (en) Method of verifying design of logic circuit
TW200915330A (en) Method for performing memory diagnostics using a programmable diagnostic memory module
US20070028154A1 (en) Valid-transmission verifying circuit and a semiconductor device including the same
KR20140113175A (ko) 버스 프로토콜 검사기, 이를 포함하는 시스템 온 칩 및 버스 프로토콜 검사 방법
KR100794147B1 (ko) 반도체 소자 테스터 제어 장치