TWI423338B - 矽晶片及其製造方法 - Google Patents

矽晶片及其製造方法 Download PDF

Info

Publication number
TWI423338B
TWI423338B TW098114994A TW98114994A TWI423338B TW I423338 B TWI423338 B TW I423338B TW 098114994 A TW098114994 A TW 098114994A TW 98114994 A TW98114994 A TW 98114994A TW I423338 B TWI423338 B TW I423338B
Authority
TW
Taiwan
Prior art keywords
wafer
layer
oxygen precipitate
tantalum
tantalum wafer
Prior art date
Application number
TW098114994A
Other languages
English (en)
Other versions
TW201009945A (en
Inventor
Takaaki Shiota
Takashi Nakayama
Tomoyuki Kabasawa
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Publication of TW201009945A publication Critical patent/TW201009945A/zh
Application granted granted Critical
Publication of TWI423338B publication Critical patent/TWI423338B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02024—Mirror polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Silicon Compounds (AREA)

Description

矽晶片及其製造方法
本發明係有關矽晶片及其製造方法，且更特別的是有關具有適用於非常薄的封裝件之半導體裝置的吸氣措施的矽晶片及其製造方法。
最近，因為一些晶片係置於同一封裝件，例如，在具有較高集積的半導體裝置之多晶片封裝件(MCP)中時，或為求封裝方便時，所以使用非常薄的矽晶片將變得寬廣。在先進產品中將使用具有15至20μm的厚度之矽晶片。
一般，當矽晶片係應用於半導體方法時，會有視為雜質的重金屬可能被加入該矽晶片的問題。該重金屬的加入顯然對裝置特徵產生不好的影響(例如不良的停頓時間、不好的保留、不好的接面洩漏和氧化物膜的介電破壞。因此，常採用抑制重金屬擴散至位於該矽晶片正面側的裝置形成(作用)區內之吸氣方法。
然而，厚度薄的矽晶片實質上形成作用層，以致對於封裝步驟中所預期的金屬污染幾乎沒有吸氣部位(捕捉區)。也就是說，必需在該矽晶片的前表面層中形成用於裝置形成的作用區，且因而必需透過熱處理形成沒有氧沈澱物所引起的缺陷之區域(剝蝕區(denuded zone)：DZ層)。同時，氧沈澱物層係藉由該熱處理形成在該晶片內部 ，其用作吸氣部位。因此，當該矽晶片係薄化時，其大部分係以非缺陷區構成。
有關藉由該熱處理形成該吸氣部位之實例，JP-A-2000-269221揭示進行兩階段熱處理和其後的鏡面拋光。然而，該吸氣部位係如JP-A-2000-269221的〔0018〕段所述在離表面90μm的深度區，其並不適用上述的矽晶片薄化。
因此，本發明的目的在於提供一種矽晶片，其即使被薄化時也具有高吸氣能力而沒有裝置作用層的品質降低的問題；此外並提供製造該矽晶片的方法。
本發明的概述和架構如下。
(1)一種矽晶片，其具有氧沈澱物層，其中自晶片表面至氧沈澱物層的DZ層之深度為2至10μm，且該氧沈澱物層的氧沈澱物濃度為不低於5x107 個沈澱物/cm3 。
(2)如第(1)項之矽晶片，其中該矽晶片具有不大於70nm之根據位前最小平方範圍(Site Front Least Square Range,SFQR)的平坦度及不大於0.05ppm之根據霧度(Haze)的表面粗糙度。
(3)一種製造矽晶片之方法，其包含在高於1150℃之含有惰性氣體或還原氣體或二者的氣態氣氛中對矽晶片施以熱處理不少於1小時，接著除去該矽晶片的表面層以便自經由該熱處理加入該矽晶片的氧沈澱物層朝該晶片的正面側留下2至10μm的厚度。
(4)如第(3)項之製造矽晶片之方法，其中該矽晶片的表面層係藉由雙側拋光除去。
根據本發明，可經由適當控制使自該裝置作用層至用於吸氣以清除金屬雜質的氧沈澱物層的深度變淺以得到即使在薄矽晶片中也具有高吸氣能力而沒有裝置作用層的品質降低。因此，可提供適用於半導體晶片須薄化的情況之矽晶片。
根據本發明的矽晶片及其製造方法將參照附圖作說明，其中第1圖為說明根據本發明的矽晶片之製造方法的流程圖。
如第1(a)圖所示，先在在高於1150℃之含有惰性氣體或還原氣體或兩者的氣態氣氛中對矽晶片1進行熱處理不少於1小時，藉此消除COP而作為無缺陷區的裝置作用層2、COP-保留層3、和氧沈澱物層4如第1(b)圖所示依此順序自該晶片1的表面朝其內部形成。此時，自該晶片1的表面至該氧沈澱物層4上之區域(換言之自該裝置作用層2至該COP-保留層3)係叫做DZ層5。
此熱處理係先自該晶片1的表面層區消除COP以形成該裝置作用層2。在此情況中，該裝置作用層2較佳為形成7至15μm的厚度。因為，儘管COP消除和氧沈澱物的量可同時藉由控制氧濃度予以控制，但是為了得到該裝置作用層同時在儘可能接近表面的位置形成該氧沈澱物層，必須藉由高溫下的給定熱處理形成該裝置作用層同時儘可能使該COP-保留層薄化，接著經由其後的雙側拋光將該裝置作用層製成指定的厚度。此時，當雙側拋光之前該裝置作用層的厚度係比7μm薄時，將被迫減少該雙側拋光的程度且因此使裝置性能變差。另一方面，當雙側拋光之前該裝置作用層的厚度超過15μm時，拋光之後將不欲地引起該裝置作用層厚度的分散。
再者，重要的是經由上述熱處理形成氧沈澱物密度不低於5x107 個沈澱物/cm3 的氧沈澱物層4。當該氧沈澱物層4的氧沈澱物密度係低於5x107 個沈澱物/cm3 時，將難以保護該裝置作用層免於在封裝步驟中受到金屬污染。具體而言，因為在該封裝步驟之後留在該晶片1表面上可接受的金屬濃度根據吸氣試驗為約1x1010 個原子/cm2 ，為了將該金屬濃度抑制在不高於1x1010 個原子/cm2 ，必需使該氧沈澱物層4的氧沈澱物密度不低於5x107 個沈澱物/cm3 。
為了在上述條件之下形成該裝置作用層2和該氧沈澱物層4，該熱處理係在高於1150℃進行不少於1小時。在此，由於裝置維護及為了抑制滑動所引起位錯發生，加熱溫度的上限較佳為不高於1250℃。而且，加熱時間的上限較佳為不多於3小時，因為更長的加熱處理會使該DZ層和COP-保留層的厚度分散且不利地影響該裝置維護、生產力及成本等等。更佳地，該熱處理係於1175至1225℃進行90分鐘至2小時。
接下來，如第1(c)圖所示，將該矽晶片的表面層6除去以便自該氧沈澱物層4朝該晶片的正面側留下2至10μm的厚度，藉此將DZ層5的厚度調整至2至10μm。也就是說，當該DZ層5的厚度係小於2μm時，介於該裝置作用層2與該氧沈澱物層4之間的距離變得太窄，因而該氧沈澱物層4和該COP-保留層3不利地影響欲提供在該裝置作用層2中的裝置且進一步地該裝置的性能由於沈澱物所產生的位錯而變差。然而，當該DZ層5的厚度超過10μm時，當該晶片的薄化繼續進行且特別是該晶片的厚度係薄化至約20μm時，將使該氧沈澱物層4當作吸氣部位的功能降低。
再者，較佳為進行雙側拋光以供除去該矽晶片的表面層6。也就是說，為了達到縮小該裝置的目的，在現有最先進的生產線(設計準則65nm)中該晶片必需具有約70nm，較佳為不大於50nm之根據SFQR的平坦度及不大於0.05ppm之根據Haze的表面粗糙度。為了達到此精確度的目的，希望進行該雙側拋光以除去該表面層且降低該矽晶片的表面粗糙度，同時除去背面的不規則。
在經此薄化的矽晶片中，將裝置提供在該裝置作用層2中形成半導體晶片。
儘管上文僅說明有關本發明的一個具體實施例，但是仍可在本發明的範疇以內做各種修飾。
實施例
經由以3x1013 個原子/cm3 的濃度摻雜N且具有(12-14)x1017 個原子/cm3 的氧濃度且將其整個面停靠在COP區之晶體進行下列各個處理：切片、精削(lapping)、磨光及清潔步驟。在Ar氣氛中在表1所示的各種條件之下對此矽晶片進行熱處理及其後在表1所示的條件之下進行雙側拋光處理，接著潤飾拋光以供降低厚度0.5μm。
透過旋塗機將Ni污染物均勻施於由此獲得的晶片表面，接著經由900℃的熱處理擴散30分鐘。其後，以HF溶液回收該晶片的表面層，及藉由誘導耦合電漿質譜儀(ICP-MS)測量殘餘污染物的量。再者，藉由MOS氧化物膜介電強度法(閘極氧化物完整性(GOI)法)測量GOI非缺陷率以供評估污染程度。該GOI方法以預定的評判值為基準在該晶片進行熱氧化處理及在該晶片上形成電極以製備MOS及將電應力施於該MOS之後相對評估非缺陷率，或在該熱氧化處理之前由加入該氧化物膜到其介電破壞為止的總電荷量判斷該氧化物膜的品質以評估該晶片的輕微點缺陷(LPD)、製造缺陷和污染程度等。此時，該晶片係透過旋塗而塗佈Ni且於900℃進行熱處理30分鐘，接著形成電極區以測量GOI非缺陷率。
表1中亦顯示對於污染的評估結果。
由表1的結果見到，對於金屬污染的吸氣作用係提供及藉由將該氧沈澱物層設置於接近該作用層且有關該裝置作用層的深度維持不含COP而使GOI變好。
COP．．．晶體原生顆粒
1．．．矽晶片
2．．．裝置作用層
3．．．COP-保留層
4．．．氧沈澱物層
5．．．剝蝕區層
6．．．表面層
本發明將參照附圖作說明，其中：
第1圖為例證根據本發明的磊晶晶片之製造步驟的流程圖。
COP．．．晶體原生顆粒
1．．．矽晶片
2．．．裝置作用層
3．．．COP-保留層
4．．．氧沈澱物層
5．．．剝蝕區層
6．．．表面層

Claims (4)

  1. 一種矽晶片，其具有氧沈澱物層，其中自晶片表面至氧沈澱物層的剝蝕區(Denuded Zone,DZ)層之深度為2至小於5μm，且該氧沈澱物層的氧沈澱物濃度為不低於5x107 個沈澱物/cm3 。
  2. 如申請專利範圍第1項之矽晶片，其中該矽晶片具有不大於70nm之根據位前最小平方範圍(Site Front Least Square Range,SFQR)的平坦度及不大於0.05ppm之根據霧度(Haze)的表面粗糙度。
  3. 一種製造矽晶片之方法，其包含在高於1150℃之含有惰性氣體或還原氣體或二者的氣態氣氛中對矽晶片施以熱處理不少於1小時，接著除去該矽晶片的表面層以便自經由該熱處理加入該矽晶片的氧沈澱物層朝該晶片的正面側留下2至小於5μm的厚度。
  4. 如申請專利範圍第3項之製造矽晶片之方法，其中該矽晶片的表面層係藉由雙側拋光除去。
TW098114994A 2008-05-07 2009-05-06 矽晶片及其製造方法 TWI423338B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008121716A JP5584959B2 (ja) 2008-05-07 2008-05-07 シリコンウェーハの製造方法

Publications (2)

Publication Number Publication Date
TW201009945A TW201009945A (en) 2010-03-01
TWI423338B true TWI423338B (zh) 2014-01-11

Family

ID=40752373

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098114994A TWI423338B (zh) 2008-05-07 2009-05-06 矽晶片及其製造方法

Country Status (6)

Country Link
US (1) US7960253B2 (zh)
EP (1) EP2117038B1 (zh)
JP (1) JP5584959B2 (zh)
KR (1) KR20090116646A (zh)
SG (1) SG157294A1 (zh)
TW (1) TWI423338B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010109873A1 (ja) * 2009-03-25 2010-09-30 株式会社Sumco シリコンウェーハおよびその製造方法
DE102015220924B4 (de) * 2015-10-27 2018-09-27 Siltronic Ag Suszeptor zum Halten einer Halbleiterscheibe mit Orientierungskerbe, Verfahren zum Abscheiden einer Schicht auf einer Halbleiterscheibe und Halbleiterscheibe

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1758154A1 (en) * 2004-06-15 2007-02-28 Shin-Etsu Handotai Co., Ltd Silicon wafer manufacturing method and silicon wafer

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3892604B2 (ja) * 1998-11-30 2007-03-14 株式会社東芝 半導体装置
JP3811582B2 (ja) 1999-03-18 2006-08-23 信越半導体株式会社 シリコン基板の熱処理方法およびその基板を用いたエピタキシャルウェーハの製造方法
US6376395B2 (en) * 2000-01-11 2002-04-23 Memc Electronic Materials, Inc. Semiconductor wafer manufacturing process
JP4463957B2 (ja) * 2000-09-20 2010-05-19 信越半導体株式会社 シリコンウエーハの製造方法およびシリコンウエーハ
JP2003059933A (ja) * 2001-08-15 2003-02-28 Shin Etsu Handotai Co Ltd シリコンエピタキシャルウエーハの製造方法およびシリコンエピタキシャルウエーハ
JP2003257981A (ja) * 2002-02-27 2003-09-12 Toshiba Ceramics Co Ltd シリコンウェーハの製造方法
EP1879224A3 (en) 2002-04-10 2008-10-29 MEMC Electronic Materials, Inc. Process for controlling denuded zone depth in an ideal oxygen precipitating silicon wafer
JP4344517B2 (ja) * 2002-12-27 2009-10-14 富士通株式会社 半導体基板及びその製造方法
KR20040103222A (ko) 2003-05-31 2004-12-08 삼성전자주식회사 두께가 제어된 디누드 존을 갖는 웨이퍼, 이를 제조하는방법 및 웨이퍼의 연마 장치
KR100573473B1 (ko) * 2004-05-10 2006-04-24 주식회사 실트론 실리콘 웨이퍼 및 그 제조방법
KR20070023737A (ko) 2004-06-02 2007-02-28 마이클 포드레스니 잘록한 형태의 회전-스트레칭 롤러 및 그 제조 방법
JP2006040972A (ja) * 2004-07-22 2006-02-09 Shin Etsu Handotai Co Ltd シリコンエピタキシャルウェーハおよびその製造方法
JP2007242920A (ja) * 2006-03-09 2007-09-20 Shin Etsu Handotai Co Ltd 窒素ドープアニールウェーハの製造方法及び窒素ドープアニールウェーハ

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1758154A1 (en) * 2004-06-15 2007-02-28 Shin-Etsu Handotai Co., Ltd Silicon wafer manufacturing method and silicon wafer

Also Published As

Publication number Publication date
US7960253B2 (en) 2011-06-14
TW201009945A (en) 2010-03-01
EP2117038B1 (en) 2018-02-28
EP2117038A2 (en) 2009-11-11
US20090278239A1 (en) 2009-11-12
EP2117038A3 (en) 2010-01-13
KR20090116646A (ko) 2009-11-11
JP5584959B2 (ja) 2014-09-10
SG157294A1 (en) 2009-12-29
JP2009272443A (ja) 2009-11-19

Similar Documents

Publication Publication Date Title
JP5940238B2 (ja) シリコンウエハの製造方法
JP5976013B2 (ja) Ｓｏｉ構造体のデバイス層中の金属含有量の減少方法、およびこのような方法により製造されるｓｏｉ構造体
JP4943636B2 (ja) 半導体装置及びその製造方法
JP2014508405A5 (zh)
US9773694B2 (en) Method for manufacturing bonded wafer
TW201007865A (en) Silicon single crystal wafer, process for producing silicon single crystal wafer, and method for evaluating silicon single crystal wafer
US20090252944A1 (en) Silicon wafer and production method thereof
JPH11168106A (ja) 半導体基板の処理方法
TWI423338B (zh) 矽晶片及其製造方法
JP2010283296A (ja) シリコンウェーハ及びその製造方法、並びに、半導体デバイスの製造方法
US20120049330A1 (en) Silicon wafer and method for producing the same
EP3007204A1 (en) Method for manufacturing bonded wafer
US7799660B2 (en) Method for manufacturing SOI substrate
JP7035925B2 (ja) エピタキシャルシリコンウェーハの製造方法およびエピタキシャルシリコンウェーハ
KR20020060244A (ko) 어닐 웨이퍼의 제조방법 및 어닐 웨이퍼
KR101125741B1 (ko) 어닐 웨이퍼 및 그 제조방법
JP2001044206A (ja) シリコンウェーハの熱処理方法
KR101851604B1 (ko) 웨이퍼 및 그 제조방법
JP2010153903A (ja) 半導体装置の製造方法
JPH06163557A (ja) シリコンウェーハ
JP2009182233A (ja) アニールウェーハの洗浄方法
JP2011044590A (ja) シリコンウェーハの製造方法及び半導体デバイスの製造方法
JP2019110221A (ja) 貼り合わせウェーハ用の支持基板の製造方法および貼り合わせウェーハの製造方法
Udo et al. GOI failure caused by wafer polishing process
JPS60157228A (ja) 半導体ウエハ−