TWI422003B - 電子裝置及其製造方法 - Google Patents

電子裝置及其製造方法 Download PDF

Info

Publication number
TWI422003B
TWI422003B TW100117549A TW100117549A TWI422003B TW I422003 B TWI422003 B TW I422003B TW 100117549 A TW100117549 A TW 100117549A TW 100117549 A TW100117549 A TW 100117549A TW I422003 B TWI422003 B TW I422003B
Authority
TW
Taiwan
Prior art keywords
insulator
layer
filled
electronic device
vertical hole
Prior art date
Application number
TW100117549A
Other languages
English (en)
Other versions
TW201214646A (en
Inventor
Shigenobu Sekine
Yurina Sekine
Yoshiharu Kuwana
Original Assignee
Napra Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Napra Co Ltd filed Critical Napra Co Ltd
Publication of TW201214646A publication Critical patent/TW201214646A/zh
Application granted granted Critical
Publication of TWI422003B publication Critical patent/TWI422003B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/045—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads having an insulating passage through the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/055—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads having a passage through the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16146—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Led Device Packages (AREA)

Description

電子裝置及其製造方法
本發明係有關於電子裝置及其製造方法。
近年來，提出將多個貫穿電極設置於矽基板等之半導體基板的TSV(Through-Silicon-Via)技術。若使用TSV技術，因為可將大量之功能塞入小的佔有面積中，又，元件間之重要的電性路徑可變得極短，所以導向處理高速化。
在應用TSV技術的情況，必須使貫穿電極與矽基板電性絕緣。作為電性絕緣的手段，特開2008-251964號公報揭示一種技術，該技術係以隔著間隔包圍貫穿矽基板之貫穿電極的方式設置貫穿矽基板之環狀的分離槽，並將矽膜直接形成於分離槽的底面及側面上，接著，以埋填在分離槽所殘留之間隙的方式將絕緣膜形成於矽膜上，再使分別與分離槽的內周側面及外周側面接觸之矽膜的表面進行熱氧化，而作成矽熱氧化膜。
可是，在以隔著間隔包圍貫穿矽基板之貫穿電極的方式設置環狀絕緣分離槽的構造，因為貫穿電極間的距離不得不變大，所以在貫穿電極之高密度分布、電子裝置之進一步的高性能化、高功能化受到限制。
而且，需要將矽膜直接形成於分離槽之底面及側面上的步驟、在形成矽膜後以埋填在分離槽所殘留之間隙的方式將絕緣膜形成於矽膜上的步驟、及進一步使矽膜的表面進行熱氧化的步驟，步驟複雜，且不得不變長。在利用TSV技術替代以往之平面性配置技術時，在工業量產生上重視的是成本性能比，在上述的先前技術，無法充分滿足此要求。
進而，在上述的先前技術，因為是想要利用膜填滿分離槽，所以分離槽的槽寬不得不作成例如約2μm之極窄小的值，若考慮晶圓之一般的厚度，分離槽的寬高比高達100~200。因而，對分離槽之矽膜形成步驟變得困難。
在需要應用TSV技術的電子裝置，從處理及傳輸速度之高速化等的觀點，因為高頻化，所以需要儘量抑制通過貫穿電極之高頻電流的洩漏，即需要改善高頻特性。
雖然TSV技術可廣泛應用於感測器模組、光電模組、單極電晶體、MOS FET、CMOS FET、記憶體單元、或它們的積體電路零件(IC)、或各種規模的LSI、發光二極體、太陽能電池等以半導體基板為功能要素的電子裝置，但是在任一種的情況，都發生上述的問題點。此外，作為相關之先前技術文獻，有特開2000-311982號公報、特開2004-095849號公報、特開2009-277927號公報、特開2006-024653號公報、特開2006-049557號公報、特開平10-215044號公報及特開2008-47895號公報。
本發明之課題係提供一種高性能與高功能、高頻特性優異的電子裝置及其製造方法。
本發明之另一個課題係提供一種具有對降低成本有效之絕緣構造的電子裝置及其製造方法。
為了解決上述的課題，本發明的電子裝置包含半導體基板、絕緣物填充層及縱導體。該半導體基板具有在其厚度方向延伸的縱孔。該絕緣物填充層係以於該縱孔內覆蓋其內周面的方式填充而成的環狀層，並係具有有機絕緣物或以玻璃為主成分的無機絕緣物、及奈米複合構造之陶瓷的層。該奈米複合構造的陶瓷係常溫電阻係數超過1014 Ω‧cm，比介電常數位於4~9之範圍。該縱導體係由在利用該絕緣物填充層所包圍之區域內所填充的凝固金屬體所構成。
如上述，在本發明的電子裝置，因為半導體基板具有在其厚度方向延伸的縱孔，絕緣物填充層係以於縱孔內覆蓋其內周面的方式填充而成的環狀層，縱導體填充於利用絕緣物填充層所包圍之區域內，所以由貫穿電極等所代表的縱導體係利用環狀絕緣物填充層來與相鄰之其他的縱導體在電性上絕緣。
而且，絕緣物填充層是將以玻璃為主成分的無機絕緣物、或有機絕緣物填充於縱孔內而成，因為縱導體係由在利用絕緣物填充層包圍之區域內所填充的導體構成，所以與以隔著間隔包圍貫穿電極的方式設置環狀之絕緣分離槽的習知構造相異，縱導體及絕緣物填充層聚集於縱孔的內部。因而，縱導體及絕緣物填充層的佔有面積變小，而相鄰之縱導體間的間距距離縮小。結果，可提高縱導體的分布密度，而實現高性能及高功能的電子裝置。
因為絕緣物填充層是填充於縱孔內而成，縱導體係由在利用絕緣物填充層包圍之區域內所填充的導體構成，所以兩者都能以填充於縱孔的內部之簡單且便宜的製程實現。「填充」係指「塞滿」，而與濺鍍等的成膜方法有所區別。
絕緣物填充層具有有機絕緣物或以玻璃為主成分之無機絕緣物的任一種。作為這些絕緣物，因為已知比介電常數及電阻係數相異的各種材料，所以藉由選擇材料來調整比介電常數及電阻係數，藉此，可降低在高頻區域的信號洩漏，而提高信號傳送特性。
又，有機絕緣物係易膏化。作為無機絕緣物，亦已知液狀玻璃，即膏狀玻璃。因此，可利用將這些膏材料填充於縱孔內之簡單且便宜的製程實現成本便宜的電子裝置。
該絕緣物填充層，作為成分，具有有機絕緣物或以玻璃為主成分之無機絕緣物，而且具有奈米複合構造的陶瓷。奈米複合構造的陶瓷係常溫電阻係數超過1014 Ω‧cm，比介電常數位於4~9之範圍。藉此，可調整作為絕緣物填充層整體的比介電常數及電阻係數，降低在高頻區域的信號洩漏，而提高信號傳送特性。
本發明之電子裝置，亦可更包含電磁屏蔽層。電磁屏蔽層係埋設於絕緣物填充層，並包圍縱導體的周圍。若依據上述的電磁屏蔽層，在設置由半導體電路等的主動元件、天線等的被動元性所構成之電路元件的半導體基板，可避免由在縱導體(貫穿電極)流動之高頻電流所引起而產生的電磁場所造成之電路元件的特性變動。
本發明的電子裝置可採用作為內插板(interposer)的形態，亦可採用具有在半導體元件之半導體晶圓或半導體裝置的形態。這種電子裝置的典型係三維系統封裝(3D-SiP)。此外，亦可係發光二極體、太陽能電池或使用太陽能電池的裝置等。
此外，作為先前技術文獻所舉出的特開2000-311982號公報、特開2004-095849號公報、特開2009-277927號公報、特開2006-024653號公報、特開2006-049557號公報、特開平10-215044號公報及特開2008-47895號公報的任一公報都在如下的事項上與本發明相異。首先，特開2000-311982號公報的導電層係將流動性的導電性樹脂等填充於第2貫穿孔內所形成，不是凝固金屬體。因此，在凝固金屬體的情況無必須考慮之耐熱性的問題。進而，無揭示中間絕緣層是使以玻璃為主成分之無機絕緣膜或有機絕緣膜含有高頻特性改善用之奈米複合構造陶瓷的記載。
其次，在特開2004-095849號公報，第1矽氧化膜是藉由使矽基板進行熱氧化所得。在特開2009-277927號公報，在是半導體基板的情況，將絕緣膜設置於其雙面及貫穿電極與基板的界面。只不過記載絕緣膜是SiO2 或Al2 O3 等的膜。
在特開2006-024653號公報，對應於縱導體的導電層(第2導電層)是電鍍層，絕緣膜是矽氧化膜。特開2006-049557號公報的第1導電體是利用電解電鍍步驟所形成者，作為第1及第2絕緣材料，只不過例示SiO2 。
在特開平10-215044號公報，金屬化配線導體是由例如鎢、鉬、銅、銀等之金屬燒結體所構成者，不是凝固金屬體。配設於筒狀金屬化導體之內側的陶瓷填充材是由例如氧化鋁燒結體、氮化鋁燒結體、莫來石質燒結體、碳化矽燒結體、玻璃陶瓷燒結體等的陶瓷材料所構成。在特開2008-47895號公報，雖然記載保護層，但是此保護層是由氧化矽(SiO2 )所構成。
如上述，在特開2000-311982號公報、特開2004-095849號公報、特開2009-277927號公報、特開2006-024653號公報、特開2006-049557號公報、特開平10-215044號公報及特開2008-47895號公報的任一公報，都在關於具有以玻璃為主成分之無機絕緣膜、或有機絕緣膜與高頻特性改善用的奈米複合構造陶瓷方面，無記載。
關於本發明之其他的目的、構成及優點，將參照附加圖式，更詳細說明。其中，附加圖式只不過是單純的例示。
[用於實施發明的最佳形態]
參照第1圖及第2圖，作為本發明之電子裝置的一例，圖示內插板。此內插板包含半導體基板1、縱導體2及絕緣物填充層3。半導體基板1例如是厚度T1的矽基板，並具有晶圓或從晶圓所切割出之晶片的形態。厚度T1無限定，約50~700μm。
半導體基板1具有在其厚度方向延伸的縱孔30。實施形態所示的縱孔30具有內徑D1，在厚度方向貫穿半導體基板1，在基板面所設想的XY平面看，在X方向及Y方向具有既定配置間距Dx、Dy，例如以整列成矩陣狀方式配置。不過，配置間距Dx、Dy未必是固定尺寸，其孔形狀亦可採用圓形、角狀等任意的形狀。
絕緣物填充層3是將無機絕緣物或有機絕緣物填充於縱孔30之內部的環狀層。因此，在絕緣物填充層3的內側，產生筒狀的區域20。縱導體2填充於由絕緣物填充層3所包圍之此筒狀區域20的內部。實施形態所示的縱導體2是貫穿半導體基板1的貫穿電極。關於縱導體2的尺寸，作為例示的一例，配置間距Dx、Dy位於4~100μm之範圍，最大部的直徑D2位於0.5~25μm之範圍。
如上述，半導體基板1具有在其厚度方向延伸的縱孔30，而絕緣物填充層3是覆蓋縱孔30之內周面的環狀層，因為縱導體2係填充於由絕緣物填充層3所包圍之區域20的內部，所以利用環狀的絕緣物填充層3，將由貫穿電極等所代表的縱導體2與相鄰之其他的縱導體2在電性上絕緣。
而且，絕緣物填充層3是將絕緣物填充於縱孔內，因為縱導體2係由在利用絕緣物填充層3所包圍之區域20內所填充的導體構成，所以與以隔著間隔包圍貫穿電極的方式設置環狀之絕緣分離槽的習知構造相異，縱導體2及絕緣物填充層3聚集於縱孔30的內部。因而，縱導體2及絕緣物填充層3的佔有面積變小，而相鄰之縱導體間的間距距離縮小。結果，可提高縱導體2的分布密度，而實現高性能及高功能的電子裝置。
而且，絕緣物填充層3可從無機絕緣物或有機絕緣物中選擇比介電常數低、電阻係數高者來使用。因此，藉由選擇材料來調整絕緣物填充層3整體上的比介電常數及電阻係數，藉此，可降低在高頻區域的信號洩漏，而提高信號傳送特性。
絕緣物填充層3，係可藉由將有機絕緣物的膏或液狀玻璃，即玻璃膏填充於縱孔30的內部，再加壓使其硬化，而形成。因此，絕緣物填充層3可利用將膏材料填充於縱孔30的內部並使其硬化之簡單且便宜的製程形成。
而且，因為絕緣物填充層3是填充層，所以與需要成膜製程的習知技術相異，必須使縱孔30的槽寬變窄的理由不存在。因而，絕緣物填充層3的形成步驟變得容易。
作為構成絕緣物填充層3的有機絕緣物，可舉出環氧樹脂、聚醯亞胺樹脂、酚醛(novolac)樹脂、液晶聚合物及紫外線硬化型樹脂等。
作為構成絕緣物填充層3的無機絕緣物，以玻璃為主成分者是其典型例。作為玻璃材料，可使用各式各樣。作為一例，可例示包含SiO2 、PbO、B2 O3 、ZnO、MgO、Al2 O3 、Na2 CO3 、CaCO3 、Na2 O、CaO、K2 O之至少一種的玻璃材料。從這些玻璃材料選擇比介電常數低、電阻係數高者來使用。因此，調整絕緣物填充層3整體上的比介電常數及電阻係數，藉此，可降低在高頻區域的信號洩漏，而提高信號傳送特性。
絕緣物填充層3包含玻璃成分，而且包含奈米複合構造的陶瓷。奈米複合構造的陶瓷是用以改善高頻特性，藉由選擇其比介電常數及電阻係數，調整絕緣物填充層3整體上的比介電常數及電阻係數，可降低在GHz之高頻區域的信號洩漏，而提高信號傳送特性。作為那種陶瓷材料，可舉出常溫電阻係數超過1014 Ω‧cm，比介電常數位於4~9之範圍的氧化鋁(Al2 O3 )、莫來石(mullite)(3Al2 O3 ‧2SiO2 )、堇青石(cordierite)(2MgO‧2Al2 O3 ‧5SiO2 )、塊滑石(steatite)(MgO‧SiO2 )、鎂橄欖石(forsterite)(2MgO‧SiO2 )、氮化矽(Si3 N4 )或氮化鋁(AlN)等。
縱導體2可藉由應用電鍍法、熔融金屬填充法或導電膏填充法等周知技術形成。組成縱導體2的材料係根據形成方法而異。在電鍍法的情況，主要使用鍍Cu膜，而在熔融金屬填充法的情況，可使用包含從Ag、Cu、Au、Pt、Pd、Ir、Al、Ni、Sn、In、Bi、Zn的群中所選擇之至少一種之金屬元素的金屬成分。
上述的金屬成分及利用該金屬成分所得之縱導體2較佳為亦具有奈米複合構造。
使用上述之具有奈米複合構造之金屬成分的優點係，因為在奈米複合構造具備促進等軸化的作用，所以在縱導體2所產生之應力變小。
此外，奈米複合構造意指使奈米粒子分散於複數個元素之一方的結晶粒內(粒內奈米複合結晶構造)，或使奈米粒子分散於結晶粒界(粒界奈米複合結晶構造)。在單元素的情況，意指結晶組織與非結晶組織存在者。結晶化率愈高，奈米複合構造愈顯著。
本發明的電子裝置除了作為第1圖至第2圖所示的內插板的形態以外，亦可採用在半導體基板1之內部具有電路元件5的形態。在第3圖表示其一例。在圖中，關於與在第1圖至第2圖所出現之構成部分相當的部分，附加相同的元件符號，並省略重複說明。
參照第3圖，在設置主動元件或被動元件等之電路元件5的半導體基板1，在絕緣物填充層3之層厚方向看，電磁屏蔽層4埋設於其中間部。此電磁屏蔽層4是包圍縱導體2之周圍的環狀。因為在絕緣物填充層3之層厚方向看，電磁屏蔽層4埋設於其中間部，所以絕緣物填充層3被分成外側絕緣層31與內側絕緣層32二部分。
一般而言，電磁屏蔽被說明成在電磁波通過導電性材料時，利用在其表面的反射與在內部的吸收，使電磁波衰減的現象。作為用於電磁屏蔽層4的材料，可使用一般作為這種材料所知的金屬材料。
若依據上述的電磁屏蔽層4，在設置由半導體電路等的主動元件、天線等的被動元性所構成之電路元件5的半導體基板1，可避免由在縱導體2流動之高頻電流所引起而產生的電磁場所造成之電路元件5的特性變動。
進而，本發明的電子裝置可將複數片基板積層而實現。在第4圖表示該實施形態的一例。在第4圖，關於與在第1圖至第3圖所出現之構成部分相當的部分，附加相同的元件符號，並省略重複說明。
在第4圖所示的實施形態，成為在第1圖至第2圖所示的基板INT上，依序將第3圖所示之複數片n片基板SM1~SMn積層所接合的構造。在基板INT的縱導體2，將母基板連接用的金屬球71接合。
基板SM1~SMn中彼此相鄰的基板，例如基板SM1及基板SM2，係一方之基板SM2的縱導體2所具備的連接導體61利用接合膜63及防氧化膜64來與另一方之基板SM1的縱導體2所具備的連接導體62接合。接合膜63包含第1金屬或合金成分、及熔點比該第1金屬或合金成分高的第2金屬或合金成分，而熔融溫度成為比第1金屬或合金成分的熔點更高。
防氧化膜64由貴金屬膜所構成，而發揮以無助熔劑接合所需之功能。構成防氧化膜64的貴金屬膜，較佳為包含從Ag、Au、Pd及Pt之群中所選擇的至少一種。進而，貴金屬膜係膜厚100nm以下較佳。若膜厚位於此範圍，可一面抑制相對於整體膜厚之膜厚增加，一面發揮原本的防氧化功能。
若依據上述之接合膜63的構成，在用於接合的熱處理時，利用由接合膜63之微細膜厚所引起而產生的微細尺寸效果，可在接近第1金屬或合金成分之熔點的溫度使第2金屬或合金成分熔融。當然，此時，第1金屬或合金成分亦熔融。此時，第1金屬或合金成分的低熔點金屬與連接導體4產生反應，形成金屬間化合物而被消耗，接合後熔點大幅度上昇。
而且，因為接合膜63在凝固後的熔融溫度主要由第2金屬或合金成分的熔點所支配，所以在凝固後之成品的電子裝置，接合膜63的熔融溫度位於接近第2金屬或合金成分所具有之熔點的溫度，即至少比第1金屬或合金成分之熔點更高的溫度。
因此，可實現在接合處時熱處理溫度可低，而在凝固後可確保高熔點之高耐熱性的電子裝置。
第1金屬或合金成分，較佳為包含從Sn、In、Bi、Sb或Ga之群中所選擇的至少一種。又，第2金屬或合金成分，較佳為包含從Cr、Cu、Ag、Au、Pt、Pd、Ni、Ni－P合金及Ni－B合金的群中所選擇之至少一種。
本發明的電子裝置在代表性上採用作為三維系統封裝(3D-SiP)的形態。具體而言，是系統LSI、記憶體LSI、影像感測器或MEMS等。亦可係包含如類比或數位電路、DRAM的記憶電路、如CPU的邏輯電路等的電子裝置，亦可係利用不同的製程製作類比高頻電路與低頻、低耗電力電路之異種的電路，將它們積層的電子裝置。
又，可包含感測器模組、光電模組、單極電晶體、MOS FET、CMOS FET、記憶體單元、或它們的積體電路零件(IC)、或各種規模的LSI等大致以電子電路作為功能要素之電子裝置的大部分。進而，亦包含太陽能電池、發光二極體及使用發光二極體的發光裝置、照明裝置、顯示裝置、或信號燈等的電子裝置。
第5圖表示上述之各種電子裝置中發光二極體的一例。發光二極體具有節能、壽命長的優點，作為照明裝置、彩色影像顯示裝置、液晶面板的背光、或交通號誌燈等的光源，受到注目。
圖示的發光二極體包含基板11、半導體發光層8及電極(201~20N)。半導體發光層8積層於基板11的一個面上。電極(201~20N)是對半導體發光層8供給電能，利用填充於貫穿基板11並到達半導體發光層8之微細孔內的導體所構成。
基板11在代表性上是藍寶石基板。在基板11的一個面上有緩衝層12，半導體發光層8係經由緩衝層12搭載於基板11上。
半導體發光層8在發光二極體是周知。具有pn接面，代表性上使用Ⅲ-Ⅴ族化合物半導體。不過，未限定為周知技術，可包含今後所提出之某種化合物半導體。在本發明，發光二極體亦可是紅色發光二極體、綠色發光二極體、藍色發光二極體、橙色發光二極體的任一種，亦可是白色發光二極體。
第5圖表示使用氮(N)系之化合物半導體之GaN系藍色發光二極體的一例。參照第5圖，半導體發光層8具有將n型半導體層81、活性層82、p型半導體層83及頂層84按照此順序所積層的構造。例如，n型半導體層81由摻雜Si的GaN層所構成，p型半導體層83由摻雜Mg的GaN層所構成。
活性層82，具有由GaN-InGaN等所構成之多重量子井MQW(Multiple Quantum Well)構造，在與p型半導體層83接觸的側，具有Al-GaN超晶格間隙層。頂層84，只要是在光學上透明的光學層即可，不必是透明電極層。即，有在半導體發光層8之光射出面未具有透明電極的情況。
電極(201~20N)利用填充於貫穿基板11並到達半導體發光層8之微細孔(111~11N)內的導體所構成。
微細孔(111~11N)，較佳為以既定的面密度分布。藉此，使填充於微細孔(111~11N)之內部的電極(201~20N)作用為替代以往之透明電極層的電極，促進對半導體發光層8的電流面擴散，而可實現均勻的面發光。因此，可一面改善發光量及發光效率，一面省略透明電極層，而簡化製造製程，以謀求降低成本。而且，因為無透明電極所造成之光能量的損失，所以發光量及發光效率提高。
在實施形態，微細孔(111~11N)在基板11的面，以既定間距間隔配置成矩陣狀，列數及行數係任意的。微細孔(111~11N)的孔徑是μm等級。間距間隔亦可是那種等級。
在微細孔(111~11N)中彼此相鄰的微細孔，例如微細孔111與微細孔112，將一方之微細孔111內的電極201作為p側電極，而將另一方之微細孔112內的電極202作為n側電極。
成為p側電極的電極201貫穿基板11，進而貫穿緩衝層12、n型半導體層81及活性層82，前端咬入p型半導體層83。電極201之需要電性絕緣的區域，係利用絕緣物填充層301覆蓋。成為n側電極的電極202貫穿基板11及緩衝層12，前端咬入n型半導體層81而停止。
絕緣物填充層301~30N是將無機絕緣物或有機絕緣物填充於縱孔111~11N之內部的環狀層。因此，在絕緣物填充層301~30N的內側，產生筒狀的區域。縱導體(電極)201~20N填充於由絕緣物填充層301~30N所包圍之此筒狀區域的內部。
如上述，絕緣物填充層301~30N是覆蓋縱孔111~11N之內周面的環狀層，因為縱導體201~20N填充於由絕緣物填充層301~30N所包圍之區域的內部，所以由貫穿電極等所代表之縱導體201~20N利用環狀的絕緣物填充層301~30N來與極性相異之相鄰之其他的縱導體201~20N在電性上絕緣。
而且，絕緣物填充層301~30N是將無機絕緣物或有機絕緣物填充於縱孔111~11N內而成，因為縱導體201~20N由在由絕緣物填充層301~30N所包圍之區域內所填充的導體構成，所以與隔著間隔包圍貫穿電極的方式設置環狀之絕緣分離槽的習知構造相異，縱導體201~20N及絕緣物填充層301~30N聚集於縱孔111~11N的內部。因此，縱導體201~20N及絕緣物填充層301~30N的佔有面積變小，相鄰之縱導體間間距距離縮小。結果，可提高縱導體201~20N的分布密度，而實現產生均勻面發光之高性能及高功能的發光二極體裝置。
絕緣物填充層301~30N可藉由將含有奈米複合構造之陶瓷的有機絕緣物的膏或玻璃膏填充於縱孔111~11N的內部，加壓使其硬化而形成。因此，絕緣物填充層301~30N可利用將膏材料填充於縱孔111~11N的內部，使其硬化之簡單且便宜的製程形成。
而且，因為絕緣物填充層301~30N是填充層，所以與需要成膜製程的技術相異，必須使縱孔111~11N之槽寬變窄的理由不存在。因此，絕緣物填充層301~30N的形成步驟變得簡單。
關於構成絕緣物填充層301~30N的有機絕緣物及無機絕緣物，是如已經例示者。又，圖示的發光二極體本身既可構成面發光式的照明裝置或彩色影像顯示裝置，亦可用作液晶顯示器的背光裝置。進而，亦可用作交通號誌燈。進而，雖然省略圖示，在太陽能電池的情況，亦可採用一樣的絕緣構造。
其次，參照第6圖，說明本發明之電子裝置的製造方法。首先，如第6圖(a)所圖示，預先將鑽了縱孔30的半導體基板1配置於支撐件SP上。縱孔30可利用乾蝕刻CVD法、雷射鑽孔法等周知的技術形成。
接著，如第6圖(b)所示，將絕緣物300填充於縱孔30的內部，作為填充的一種方法，可舉出使有機樹脂膏或玻璃膏等在減壓環境氣體內流入縱孔30的內部後，對縱孔30內的膏施加加壓壓力、氣體壓力或轉壓等，一面加壓一面使其硬化的方法。有機樹脂膏或玻璃膏含有奈米複合構造陶瓷。
然後，如第6圖(c)所圖示，藉由對所填充、硬化的絕緣物300應用光微影、乾蝕刻CVD法、雷射鑽孔法等周知的鑽孔技術，形成筒狀的區域20。藉此，可得到環狀的絕緣物填充層3。應用上述之哪一種鑽孔技術，係根據作為絕緣物300所使用的材料。例如，在絕緣物300是由紫外線硬化樹脂所構成的情況，可採用光微影步驟，再執行使用紫外線的曝光及顯像步驟，藉此，可形成既定的區域20。
接著，如第6圖(d)所圖示，將縱導體2形成於筒狀區域20的內部。作為縱導體2的形成方法，可舉出使熔融金屬在減壓環境氣體內流入筒狀區域20的內部後，對筒狀區域20的熔融金屬施加加壓壓力、氣體壓力或轉壓等，一面加壓一面使其硬化的方法。藉此，可得到第1圖及第2圖所示的電子裝置。第6圖所示的製造方法亦可一樣地應用於第5圖所示的發光二極體的製造、及構造與發光二極體類似的太陽能電池的製造。
其次，參照第7圖，說明電子裝置之別的製造方法。首先，如第7圖(a)所圖示，預先將鑽了縱孔30的半導體基板1配置於支撐件SP上。由主動元件或被動元件所構成之電路元件5已形成於半導體基板1。
接著，如第7圖(b)所圖示，將有機絕緣物或絕緣物300填充於縱孔30的內部並使其硬化。
然後，如第7圖(c)所圖示，藉由對所填充、硬化的絕緣物300執行上述的鑽孔步驟，而形成筒狀的區域21。藉此，可得到環狀的絕緣物填充層31。在絕緣物填充層31的內側，產生利用其內壁面40所包圍之筒狀區域21。
接著，如第7圖(d)所圖示，將電磁屏蔽層4形成於劃定筒狀區域21之絕緣物填充層31的內壁面40。電磁屏蔽層4可利用濺鍍法等的真空成膜法形成。在電磁屏蔽層4的內側，產生利用其內壁面40所劃定的筒狀區域22。
然後，如第8圖(a)所圖示，將有機絕緣物或無機絕緣物301填充於利用電磁屏蔽層4所包圍之筒狀區域22內。
接著，如第8圖(b)所圖示，藉由對所填充、硬化的絕緣物301執行鑽孔步驟，而形成筒狀的區域20。藉此，可得到環狀的內側絕緣層32。
接著，如第8圖(c)所圖示，將縱導體用熔融金屬(包含合金)填充於筒狀區域20的內部，並使其硬化，藉此，形成縱導體2。藉此，可得到第3圖所示的電子裝置。
在第7圖及第8圖的實施形態，形成縱孔30、絕緣物填充層3、電磁屏蔽層4及縱導體2的手段與材質等係如參照專利說明書及第4圖的說明。
以上，雖然參照較佳的實施例，詳細說明本發明，但是本發明未限定為這些實施例，只要是本業者，可根據其基本的技術思想及教示，想到各種變形例，這是顯然的。
1．．．半導體基板
2．．．縱導體
3．．．絕緣物填充層
4．．．電磁屏蔽層
5．．．電路元件
20．．．區域
30．．．縱孔
31．．．外側絕緣層
32．．．內側絕緣層
61、62．．．連接導體
63．．．接合膜
64．．．防氧化膜
71．．．金屬球
第1圖係表示本發明之電子裝置之一部分的平面圖。
第2圖係第1圖之Ⅱ-Ⅱ線剖面圖。
第3圖係表示本發明之電子裝置之別的實施形態之一部分的剖面圖。
第4圖係表示使用本發明之基板之電子裝置的例子的剖面圖。
第5圖係表示使用本發明之基板的電子裝置之別的例子的剖面圖。
第6圖係表示本發明之電子裝置之製造方法的圖。
第7圖係表示本發明之電子裝置之別的製造方法的圖。
第8圖係表示第7圖所示之步驟之後的步驟的圖。
1．．．半導體基板
2．．．縱導體
3．．．絕緣物填充層
20．．．區域
30．．．縱孔
D1．．．內徑
Dx、Dy．．．配置間距
D2．．．最大部的直徑

Claims (6)

  1. 一種電子裝置，係包含半導體基板、絕緣物填充層及縱導體的電子裝置，該半導體基板係具有在其厚度方向上貫穿的縱孔；該絕緣物填充層係以填充於該縱孔內以覆蓋其內周面的方式構成的環狀層，包含以玻璃為主成分的無機絕緣物、及陶瓷，且充填含該陶瓷的液狀玻璃並使其硬化；該陶瓷具有奈米複合構造，且常溫電阻係數超過1014 Ω．cm，比介電常數位於4~9之範圍；該縱導體係被充填於由該絕緣物填充層所包圍且貫穿該絕緣物充填層之區域內的金屬體。
  2. 如申請專利範圍第1項之電子裝置，其更包含電磁屏蔽層，該電磁屏蔽層係埋設於該絕緣物填充層之層厚的中間部，並包圍該縱導體的周圍。
  3. 如申請專利範圍第1項之電子裝置，其中該電子裝置係三維系統封裝(3D-SiP)。
  4. 如申請專利範圍第1項之電子裝置，其包含發光二極體。
  5. 一種電子裝置之製造方法，該電子裝置係如申請專利範圍第1至4項中任一項之電子裝置，該製造方法包含以下的步驟：在包含半導體基板的基板，形成朝向其厚度方向的縱孔； 於該縱孔的內部充填絕緣物並使其硬化，該絕緣物包含以玻璃為主成分的無機絕緣物、及陶瓷，該玻璃為液狀玻璃，該陶瓷的常溫電阻係數超過1014 Ω．cm，比介電常數位於4~9之範圍；於該絕緣物中形成縱孔；將熔融金屬填充於該絕緣物之該縱孔內。
  6. 一種電子裝置之製造方法，該電子裝置係如申請專利範圍第1至4項中任一項之電子裝置，該製造方法包含以下的步驟：在包含半導體基板的基板，形成朝向其厚度方向的縱孔；於該縱孔的內部充填絕緣物並使其硬化，該絕緣物包含以玻璃為主成分的無機絕緣物、及陶瓷，該玻璃為液狀玻璃，該陶瓷的常溫電阻係數超過1014 Ω．cm，比介電常數位於4~9之範圍；於該絕緣物中形成第1縱孔；將電磁屏蔽膜形成於該絕緣物之該第1縱孔的內壁面；進一步將第2絕緣物填充於由該電磁屏蔽膜所包圍之第2縱孔內；於該第2絕緣物中形成第3縱孔；及將熔融金屬填充於該第2絕緣物之該第3縱孔內。
TW100117549A 2010-05-21 2011-05-19 電子裝置及其製造方法 TWI422003B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010117008 2010-05-21
JP2011056556A JP5209075B2 (ja) 2010-05-21 2011-03-15 電子デバイス及びその製造方法

Publications (2)

Publication Number Publication Date
TW201214646A TW201214646A (en) 2012-04-01
TWI422003B true TWI422003B (zh) 2014-01-01

Family

ID=44483965

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100117549A TWI422003B (zh) 2010-05-21 2011-05-19 電子裝置及其製造方法

Country Status (7)

Country Link
US (1) US9685394B2 (zh)
EP (1) EP2388814B1 (zh)
JP (1) JP5209075B2 (zh)
KR (1) KR101368524B1 (zh)
CN (1) CN102254896B (zh)
HK (1) HK1162746A1 (zh)
TW (1) TWI422003B (zh)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9675443B2 (en) 2009-09-10 2017-06-13 Johnson & Johnson Vision Care, Inc. Energized ophthalmic lens including stacked integrated components
US8950862B2 (en) 2011-02-28 2015-02-10 Johnson & Johnson Vision Care, Inc. Methods and apparatus for an ophthalmic lens with functional insert layers
JP5958732B2 (ja) * 2011-03-11 2016-08-02 ソニー株式会社 半導体装置、製造方法、および電子機器
US9698129B2 (en) 2011-03-18 2017-07-04 Johnson & Johnson Vision Care, Inc. Stacked integrated component devices with energization
US10451897B2 (en) 2011-03-18 2019-10-22 Johnson & Johnson Vision Care, Inc. Components with multiple energization elements for biomedical devices
US9889615B2 (en) 2011-03-18 2018-02-13 Johnson & Johnson Vision Care, Inc. Stacked integrated component media insert for an ophthalmic device
US9804418B2 (en) 2011-03-21 2017-10-31 Johnson & Johnson Vision Care, Inc. Methods and apparatus for functional insert with power layer
JP5225479B2 (ja) * 2011-09-27 2013-07-03 有限会社 ナプラ 半導体基板、電子デバイス及びその製造方法
US8857983B2 (en) 2012-01-26 2014-10-14 Johnson & Johnson Vision Care, Inc. Ophthalmic lens assembly having an integrated antenna structure
JP5124693B1 (ja) * 2012-04-24 2013-01-23 有限会社 ナプラ 電子機器
US9113555B2 (en) * 2012-12-21 2015-08-18 Intel Corporation Apparatus for differential far-end crosstalk reduction
JP5575309B1 (ja) * 2013-08-05 2014-08-20 有限会社 ナプラ 集積回路装置
US9184143B2 (en) * 2013-12-05 2015-11-10 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device with bump adjustment and manufacturing method thereof
US9263405B2 (en) * 2013-12-05 2016-02-16 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device
US9599842B2 (en) 2014-08-21 2017-03-21 Johnson & Johnson Vision Care, Inc. Device and methods for sealing and encapsulation for biocompatible energization elements
US10361405B2 (en) 2014-08-21 2019-07-23 Johnson & Johnson Vision Care, Inc. Biomedical energization elements with polymer electrolytes
US10627651B2 (en) 2014-08-21 2020-04-21 Johnson & Johnson Vision Care, Inc. Methods and apparatus to form biocompatible energization primary elements for biomedical devices with electroless sealing layers
US9715130B2 (en) 2014-08-21 2017-07-25 Johnson & Johnson Vision Care, Inc. Methods and apparatus to form separators for biocompatible energization elements for biomedical devices
US9793536B2 (en) 2014-08-21 2017-10-17 Johnson & Johnson Vision Care, Inc. Pellet form cathode for use in a biocompatible battery
US9383593B2 (en) 2014-08-21 2016-07-05 Johnson & Johnson Vision Care, Inc. Methods to form biocompatible energization elements for biomedical devices comprising laminates and placed separators
US9941547B2 (en) 2014-08-21 2018-04-10 Johnson & Johnson Vision Care, Inc. Biomedical energization elements with polymer electrolytes and cavity structures
US10361404B2 (en) 2014-08-21 2019-07-23 Johnson & Johnson Vision Care, Inc. Anodes for use in biocompatible energization elements
US10381687B2 (en) 2014-08-21 2019-08-13 Johnson & Johnson Vision Care, Inc. Methods of forming biocompatible rechargable energization elements for biomedical devices
CN107078055A (zh) * 2014-09-03 2017-08-18 国立大学法人东北大学 半导体装置及其制造方法
US10345620B2 (en) 2016-02-18 2019-07-09 Johnson & Johnson Vision Care, Inc. Methods and apparatus to form biocompatible energization elements incorporating fuel cells for biomedical devices
US10490483B2 (en) 2016-03-07 2019-11-26 Micron Technology, Inc. Low capacitance through substrate via structures
DE102017215531A1 (de) * 2017-09-05 2019-03-07 Robert Bosch Gmbh Verfahren zum Verschließen einer mikromechanischen Vorrichtung mittels Laser-Schmelzen und mikromechanische Vorrichtung mit einem Laser-Schmelz-Verschluss
JP2019056581A (ja) * 2017-09-20 2019-04-11 ソニーセミコンダクタソリューションズ株式会社 電荷検出センサおよび電位計測システム
JP2021068737A (ja) * 2019-10-17 2021-04-30 本田技研工業株式会社 半導体装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW550743B (en) * 2000-09-06 2003-09-01 Hitachi Ltd Semiconductor device and method of manufacturing the semiconductor device
JP2006049557A (ja) * 2004-08-04 2006-02-16 Seiko Epson Corp 半導体装置
TW200633133A (en) * 2004-11-25 2006-09-16 Tokyo Electron Ltd Substrate processing method and method of manufacturing semiconductor device
TW200928699A (en) * 2007-12-27 2009-07-01 Shinko Electric Ind Co Electronic apparatus
TW201010005A (en) * 2008-06-03 2010-03-01 Micron Technology Inc Hybrid conductive vias including small dimension active surface ends and larger dimension back side ends, semiconductor devices including the same, and associated methods
TW201017850A (en) * 2008-08-18 2010-05-01 Samsung Electronics Co Ltd Through-silicon via structures including conductive protective layers and methods of forming the same

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05259299A (ja) * 1992-03-16 1993-10-08 Fujitsu Ltd 半導体装置の製造方法
JPH0697298A (ja) * 1992-09-14 1994-04-08 Fujitsu Ltd 半導体装置の絶縁膜の形成方法
JPH10215044A (ja) * 1997-01-28 1998-08-11 Kyocera Corp 配線基板及びその製造方法
KR100337658B1 (ko) 1997-04-03 2002-05-24 사토 요시하루 회로 기판 및 검출기 그리고 이의 제조 방법
JP2883328B2 (ja) * 1997-05-27 1999-04-19 株式会社オハラ 磁気ヘッド浮上量測定用模擬ディスク
USRE40947E1 (en) * 1997-10-14 2009-10-27 Ibiden Co., Ltd. Multilayer printed wiring board and its manufacturing method, and resin composition for filling through-hole
JP2000311982A (ja) * 1999-04-26 2000-11-07 Toshiba Corp 半導体装置と半導体モジュールおよびそれらの製造方法
JP3951091B2 (ja) * 2000-08-04 2007-08-01 セイコーエプソン株式会社 半導体装置の製造方法
US6985746B2 (en) 2001-04-30 2006-01-10 Ipr Licensing, Inc. Wireless communication system having mobility-based content delivery
AU2002323388A1 (en) 2001-08-24 2003-03-10 Mcnc Research & Development Institute Through-via vertical interconnects, through-via heat sinks and associated fabrication methods
JP2004095849A (ja) * 2002-08-30 2004-03-25 Fujikura Ltd 貫通電極付き半導体基板の製造方法、貫通電極付き半導体デバイスの製造方法
EP2704187B1 (en) 2003-04-03 2015-08-19 Imec METHOD FOR PRODUCING ELECTRICAL THROUGH HOLE INTERCONNECTS AND corresponding DEVICE
US7095053B2 (en) * 2003-05-05 2006-08-22 Lamina Ceramics, Inc. Light emitting diodes packaged for high temperature operation
JP2006024653A (ja) 2004-07-06 2006-01-26 Tokyo Electron Ltd 貫通基板および貫通基板の製造方法
WO2006004128A1 (ja) 2004-07-06 2006-01-12 Tokyo Electron Limited 貫通基板およびインターポーザ、ならびに貫通基板の製造方法
JP4795677B2 (ja) * 2004-12-02 2011-10-19 ルネサスエレクトロニクス株式会社 半導体装置およびそれを用いた半導体モジュール、ならびに半導体装置の製造方法
MX2007006737A (es) * 2004-12-07 2007-11-23 Flex Multi Fineline Electronix Microcircuiteria y componentes inductivos y metodos para fabricar los mismos.
TWI420686B (zh) * 2004-12-10 2013-12-21 Panasonic Corp 半導體發光裝置、發光模組及照明裝置
US7772115B2 (en) 2005-09-01 2010-08-10 Micron Technology, Inc. Methods for forming through-wafer interconnects, intermediate structures so formed, and devices and systems having at least one solder dam structure
DE102006035864B4 (de) 2006-08-01 2014-03-27 Qimonda Ag Verfahren zur Herstellung einer elektrischen Durchkontaktierung
JP5563186B2 (ja) 2007-03-30 2014-07-30 ピーエスフォー ルクスコ エスエイアールエル 半導体装置及びその製造方法
JP4386458B2 (ja) 2008-05-15 2009-12-16 有限会社ナプラ 回路基板、電子デバイス及びそれらの製造方法
US7910837B2 (en) * 2007-08-10 2011-03-22 Napra Co., Ltd. Circuit board, electronic device and method for manufacturing the same
JP4278007B1 (ja) * 2008-11-26 2009-06-10 有限会社ナプラ 微細空間への金属充填方法
JP2010205941A (ja) * 2009-03-03 2010-09-16 Panasonic Corp 半導体チップ及び半導体装置
US8415784B2 (en) 2009-06-02 2013-04-09 Napra Co., Ltd. Electronic device, conductive composition, metal filling apparatus, and electronic device manufacturing method
JP4505540B1 (ja) * 2009-06-02 2010-07-21 有限会社ナプラ 金属充填装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW550743B (en) * 2000-09-06 2003-09-01 Hitachi Ltd Semiconductor device and method of manufacturing the semiconductor device
JP2006049557A (ja) * 2004-08-04 2006-02-16 Seiko Epson Corp 半導体装置
TW200633133A (en) * 2004-11-25 2006-09-16 Tokyo Electron Ltd Substrate processing method and method of manufacturing semiconductor device
TW200928699A (en) * 2007-12-27 2009-07-01 Shinko Electric Ind Co Electronic apparatus
TW201010005A (en) * 2008-06-03 2010-03-01 Micron Technology Inc Hybrid conductive vias including small dimension active surface ends and larger dimension back side ends, semiconductor devices including the same, and associated methods
TW201017850A (en) * 2008-08-18 2010-05-01 Samsung Electronics Co Ltd Through-silicon via structures including conductive protective layers and methods of forming the same

Also Published As

Publication number Publication date
HK1162746A1 (zh) 2012-08-31
TW201214646A (en) 2012-04-01
CN102254896A (zh) 2011-11-23
JP2012009820A (ja) 2012-01-12
EP2388814A3 (en) 2014-04-23
US9685394B2 (en) 2017-06-20
KR20110128247A (ko) 2011-11-29
JP5209075B2 (ja) 2013-06-12
EP2388814B1 (en) 2017-10-18
US20110284912A1 (en) 2011-11-24
CN102254896B (zh) 2014-12-31
EP2388814A2 (en) 2011-11-23
KR101368524B1 (ko) 2014-02-27

Similar Documents

Publication Publication Date Title
TWI422003B (zh) 電子裝置及其製造方法
EP2472577B1 (en) Substrate for electronic device and electronic device
JP4325412B2 (ja) 発光装置及び発光装置の製造方法
US7863639B2 (en) Light-emitting diode lamp with low thermal resistance
US7891836B2 (en) Semiconductor light-emitting device with improved heatsinking
US8373195B2 (en) Light-emitting diode lamp with low thermal resistance
JP2007096320A (ja) 発光装置
US20130062656A1 (en) Thermally enhanced optical package
US11171072B2 (en) Heat dissipation substrate and manufacturing method thereof
US8841172B2 (en) Method for forming package substrate
CN102790161A (zh) 发光二极管载具
TWI484674B (zh) 電子元件
JP2008060330A (ja) 素子搭載用回路基板およびそれを用いた発光装置
TWI517442B (zh) 發光二極體裝置及其製作方法
TWI495160B (zh) 覆晶式發光二極體及其製法與應用
TW201205882A (en) Manufacturing method for LED light emitting device
KR100668648B1 (ko) 탈부착이 가능한 발광다이오드 패키지 및 그 방열기판
TWI450425B (zh) 晶粒結構、其製造方法及其基板結構
JP2020524879A (ja) 改善された熱挙動を有する照明アセンブリ及びその製造方法
CN103377908A (zh) Led芯片斜切割方法、led发光基元及led照明装置
TWM439903U (en) Package structure
KR20140141371A (ko) 인쇄회로기판 및 이를 포함한 발광 소자 패키지의 제조방법

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees