JP5575309B1 - 集積回路装置 - Google Patents

集積回路装置 Download PDF

Info

Publication number
JP5575309B1
JP5575309B1 JP2013162647A JP2013162647A JP5575309B1 JP 5575309 B1 JP5575309 B1 JP 5575309B1 JP 2013162647 A JP2013162647 A JP 2013162647A JP 2013162647 A JP2013162647 A JP 2013162647A JP 5575309 B1 JP5575309 B1 JP 5575309B1
Authority
JP
Japan
Prior art keywords
semiconductor substrate
integrated circuit
circuit device
conductor
passive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013162647A
Other languages
English (en)
Other versions
JP2015032752A (ja
Inventor
重信 関根
由莉奈 関根
Original Assignee
有限会社 ナプラ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 有限会社 ナプラ filed Critical 有限会社 ナプラ
Priority to JP2013162647A priority Critical patent/JP5575309B1/ja
Priority to US14/341,956 priority patent/US9349720B2/en
Priority to EP14179869.4A priority patent/EP2835829B1/en
Priority to CN201410381480.0A priority patent/CN104347624B/zh
Application granted granted Critical
Publication of JP5575309B1 publication Critical patent/JP5575309B1/ja
Publication of JP2015032752A publication Critical patent/JP2015032752A/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
    • H01L27/0676—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type comprising combinations of diodes, or capacitors or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】能動素子及び受動素子を高密度で配置した薄型の集積回路装置を提供すること。
【解決手段】半導体基板１０１と、能動素子Ｑ１と、受動素子ＰＳ２とを含む。能動素子Ｑ１は、半導体基板１０１によって構成されており、受動素子ＰＳ２は、半導体基板１の厚み方向に設けられた溝状又は孔状の要素形成領域１１１、１１２、１１３の内部に充填された機能要素５３２、３２２、５２１を含む。
【選択図】図１

Description

本発明は、半導体基板に能動素子及び受動素子を内蔵させた集積回路装置に関する。
半導体基板上に、トランジスタ等の能動素子と、抵抗、キャパシタ、インダクタ等の受動素子とを集積化した集積回路装置においては、これまでのSMT(Surface Mount Technology)中心の実装から、三次元実装へ向けた開発へ急速にシフトしている。特に、小型化・高速化・低消費電力化の要求がより一層高まる中、複数のLSIからなるシステムを1つのパッケージに収めるSiP(System in Package)と、三次元実装を組み合わせた三次元SiP技術の進展が著しい。SiPは、低消費電力、開発期間の短縮、低コスト化などの面でも優位性を持つ技術である。SiPと、高密度実装を可能とする三次元実装とを組み合わせることにより、高度なシステムの集積化が実現される。
上述した三次元実装を支える要素技術として、ＴＳＶ（Through Silicon Via）技術が知られている。ＴＳＶ技術を使えば、大量の機能を小さな占有面積の中に詰め込めるようになるし、また、素子同士の重要な電気経路が劇的に短く出来るために、処理の高速化が導かれる。
しかしながら、能動素子用の半導体基板の一面側に、受動素子接続部分（パッド）を形成するとともに、受動素子を実装する構造であるため、集積回路装置の薄型化及び小型化に限界がある。
一方、特許文献１は、半導体基板から第１基板と、第２基板とを備え、第１基板における一方の面に能動素子が形成されると共に、第１基板を貫通する第１貫通電極が形成され、第２基板における一方の面に受動素子が形成されると共に、第２基板を貫通する第２貫通電極が形成され、第１基板における他方の面と、第２基板における他方の面とが対向するように配置され、第１貫通電極と、第２貫通電極とが電気的に接続されている集積回路装置を提案している。
しかしながら、能動素子が形成された半導体基板と、受動素子が形成された基板とを接続する必要があるので、やはり、薄型化、小型化に限界がある。
特開２０１０−６７９１６号公報
本発明の課題は、能動素子及び受動素子を高密度で配置した薄型・薄型の集積回路装置を提供することである。
上述した課題を達成するため、本発明に係る集積回路装置は、半導体基板と、能動素子と、受動素子とを含む。前記能動素子は、前記半導体基板によって構成されている。前記受動素子は、前記半導体基板の厚み方向に設けられた溝又は孔内に充填された機能要素を含み、前記能動素子と電気的に接続されている。前記機能要素は、Si微粒子と、有機Si化合物とを反応させて得られたSi-O結合領域を含んでいる。
本発明において、能動素子は、半導体基板より構成されている。即ち、半導体基板に対して、不純物ドーピング等、通常の半導体製造プロセスを実行して、半導体素子等の能動素子を形成する。従って、基板上に能動素子を面実装する場合と異なって、半導体基板それ自体を用いて、能動素子を高密度で配置した薄型の集積回路装置を提供することができる。能動素子は、半導体素子又はその半導体回路素子であり、２端子能動素子、３端子能動素子は勿論のこと、それらを組み合わせたもの又は集積したものを含むことができる。
本発明においては、受動素子を構成する機能要素は、前記半導体基板の厚み方向に設けられた溝又は孔の内部に充填され、能動素子と接続されているから、受動素子を内蔵させたとしても、半導体基板の厚みが増大することがない。即ち、薄型の集積回路装置を実現することができる。
しかも、機能要素は、前記半導体基板の厚み方向に設けられた溝又は孔の内部に充填されているから、半導体基板に対し、その厚みを利用して、受動素子を形成することになる。このため、受動素子が、半導体基板に対して面拡がりの状態で配置される従来技術と異なって、受動素子を高度密度で配置することが可能になる。よって、高密度配置を前提とするＴＳＶ技術に対しても十分に適応することできる。
受動素子には、キャパシタ素子、抵抗素子、インダクタ素子、信号伝送素子、または、光導波素子等が含まれる。本発明において、機能要素とは、受動素子としての機能を果たすために必要な基本的要素を表す概念として用いる。機能要素には、導体、誘電体、抵抗体、電気絶縁体、磁性体、または、光導波体等が含まれる。導体は、受動素子がキャパシタ素子の場合は、キャパシタ電極を構成する機能要素となり、インダクタ素子や信号伝送素子の場合は、電気信号伝送素子を構成する機能要素となる。抵抗体は、抵抗素子の機能要素となる。誘電体層は、受動素子がキャパシタ素子の場合、電極間容量層を構成する機能要素となる。絶縁体は、Si基板等の半導体基板から他の機能要素を電気絶縁する機能要素となる。磁性体は、インダクタ素子の磁気効率改善等のための機能要素となる。光導波体は、基板に光導波素子を形成するための機能要素となる。機能要素は、導体、誘電体、抵抗体、電気絶縁体、磁性体、または、光導波体等の機能材料を、Si微粒子と有機Si化合物とを反応させて得られたSi-O結合領域によって埋めた構造とすることができる。
例えば、受動素子がキャパシタ素子を含んでいる場合、キャパシタ素子の機能要素を構成する誘電体層は、誘電体微粒子と、誘電体微粒子の周りを埋めるSi−O結合領域とを有する構造とすることができる。
受動素子が、インダクタ素子又は信号伝送素子の少なくとも一種を含んでいる場合、前記インダクタ素子又は信号伝送素子は、機能要素を構成する前記導体が、高融点金属成分及び低融点金属成分を含有することができる。インダクタ素子は、直線状、ジグザグ状、蛇行状、らせん状、または、渦巻き状等、任意のパタ−ンを採ることができる。また、機能要素に磁性体を採用して、磁気効率を高めることもできる。更に、受動素子が光導波素子の場合には、基板の厚み方向に光ファイバを形成することになる。
本発明に係る集積回路装置は、電子部品と組み合わせて、電子デバイスを構成することもできる。前記電子部品は、前記素子内蔵基板の上に搭載され、前記能動素子又は受動素子と電気的に接続されている。そのような電子デバイスの一例は、発光ダイオードを用いた発光装置である。集積回路装置は、発光素子を駆動する駆動回路装置として用いられる。
以上述べたように、本発明によれば、受動素子を、高密度で配置した薄型の集積回路装置を提供することができる。したがって、本発明は、薄型及び高密度配置の要求の強いＴＳＶ技術に対する適応性の高い集積回路装置を提供することができる。
本発明に係る集積回路装置を用いた電子デバイスの一例を示す部分断面図である。 図１に示した集積回路装置の底面図である。 図１及び図２に示した集積回路装置において、端子電極を除去した状態を示す図である。 図３に示した集積回路装置の底面図である。 図１〜図４に示した集積回路装置の使用状態における電気路図である。 本発明に係る集積回路装置の別の実施形態を示す図である。 図６の６−６線断面図である。 本発明に係る集積回路装置の別の実施形態を示す図である。 図８に示した集積回路装置の使用状態における電気路図である。
図１〜図９において、同一性ある構成部分については、同一又は類似の参照符号を付してある。まず、図１〜図４を参照すると、本発明に係る集積回路装置１は、半導体基板１０１と、能動素子Ｑ1と、受動素子ＰＳ１、ＰＳ２とを含んでいる。集積回路装置１には、電子部品７が実装されている。
半導体基板１０１は、厚みＴ１を有する平板状の形態を有している。半導体基板１０１は、シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）、ヒ化ガリウム(GaAs)、ガリウム砒素リン、窒化ガリウム(GaN)、炭化珪素(SiC)等の何れを用いてもよい。この実施の形態では、半導体基板１０１は、Ｓｉ基板であるとして説明する。
能動素子Ｑ１は、半導体基板１０１に対して、不純物ドーピング等、通常の半導体製造プロセスを実行することによって形成してある。従って、基板上に能動素子を面実装する場合と異なって、能動素子Ｑ１を高密度で配置した薄型の集積回路装置を提供することができる。
能動素子Ｑ１は、半導体素子又はその半導体回路素子であり、２端子能動素子、３端子能動素子は勿論のこと、それらを組み合わせたもの又は集積したものを含むことができる。２端子素子には、整流用ダイオード、ツェナー・ダイオード、可変容量ダイオード、バリスタ等が含まれる。３端子素子には、バイポーラ・トランジスタ、電界効果トランジスタ(FET)、絶縁ゲート・バイポーラ・トランジスタ(IGBT）、ユニジャンクション・トランジスタ(UJT)等が含まれる。能動素子Ｑ１は、上述した２端子素子又は３端子素子を集積したものであってもよい。これらは、回路構成に応じて選択される。
この実施の形態の能動素子Ｑ１は、定電圧回路を構成すべく、ツェナー・ダイオードで構成されている。具体的には、半導体基板１０１の一面側に、Ｐ＋型半導体領域１０２、及び、Ｎ＋型半導体領域１０３によるPN接合を形成してある。
受動素子ＰＳ１、ＰＳ２は、典型的には、キャパシタ素子、インダクタ素子もしくは抵抗素子又はそれらの組合せである。その他、信号伝送線や光導波素子等であってもよい。これらの受動素子ＰＳ１、ＰＳ２の機能要素には、その種類に応じて、導体、抵抗体、誘電体、絶縁体、磁性体又は光導波体の少なくとも一種が含まれる。
実施形態に示す受動素子ＰＳ１、ＰＳ２は、キャパシタ素子である。その個数、断面形状又はパタ−ン等は、任意に設定し得る。まず、受動素子ＰＳ１は、ノイズ除去用キャパシタであって、キャパシタ電極及び電源入力端子となる第１端子電極５１、誘電体層３１及び第２端子電極５２１を含んでいる。誘電体層３１は、半導体基板１０１の一面に、Ｎ型半導体層１０３及びＰ型半導体層１０２に跨って、直接に設けられている。受動素子ＰＳ１の第１端子電極５１及び第２端子電極５２１は、能動素子Ｑ1を形成した半導体基板１０１の一面において、誘電体層３１の両端に重なるように形成されている。誘電体層３１は、半導体基板１０１の一面上に形成された誘電体層３の一部である。
次に、受動素子ＰＳ２は、ツェナー・ダイオードでなる能動素子Ｑ１の定電圧出力の変動分を吸収して安定化するためのキャパシタである。この受動素子ＰＳ２は、機能要素として、第２導体５３２、誘電体層３２２及び第１導体５２２を含んでいる。
第２導体５３２は、半導体基板１０１の厚み方向に貫通して設けられた溝状又は孔状の第１要素形成領域１１１を埋めている。第２導体５３２は、平面視（図２）したとき、４角形状をしており、その両端が半導体基板１０１の厚み方向の両面に導出されている。もっとも、第２導体５３２は、４角形である必要はない。円形状、楕円形状、多角形状又はそれらの組合せよりなる平面形状であってもよい。また、複数本に分かれていてもよい。
第２導体５３２の両端のうち、半導体基板１０１の厚み方向の一面に現れた端面には、取り出し電極となる正極の第３端子電極５３１が接続されている。第３端子電極５３１は、半導体基板１０１の一面に設けられた絶縁膜３２１によって、半導体基板１０１から電気絶縁されている。絶縁膜３２１は、誘電体層３２２の一端面を覆うように形成されている。絶縁膜３２１は、半導体基板１０１の一面上に形成された誘電体層３の一部である。
誘電体層３２２は、半導体基板１０１に設けられた溝状又は孔状の第２要素形成領域１１２を埋めている。誘電体層３２２は、例えば、第２導体５３２の周りを、間隔を隔てて覆うようにリング状に形成される。
第１導体５２２は、半導体基板１０１の厚み方向に貫通して設けられた溝状又は孔状の第３要素形成領域１１３を埋めている。第１導体５２２は、側面全面が、誘電体層３２２を介して、第２導体５３２と対向している。従って、第１導体５２２と、第２導体５３２との間で誘電体層３２２によるキャパシタを取得するタイプの受動素子ＰＳ２が形成される。
第１導体５２２は、半導体基板１０１の厚み方向の一面に現れる端面が、第２端子電極５２１に接合されている。第２端子電極５２１は、半導体基板１０１の一面に設けられた誘電体層３１及び絶縁膜３２１によって、半導体基板１０１から電気絶縁されている。第１導体５２２は、図示の四角形状の他、円形状、楕円形状、多角形状又はそれらの組合せよりなる形状等、任意の形状をとることができる。また、複数本に分かれていてもよい。
半導体基板１０１の一面上に設けられた誘電体層３１は、絶縁膜３２１と、同一材質であってもよいし、異質の材質であってもよい。誘電体層３１が、絶縁膜３２１と、同一材質である場合は、図２示すように、半導体基板１０１の一面に連続するように形成することができる。この場合、図３及び図４に示すように、第１端子電極５１、第２端子電極５２１、第３端子電極５３１を形成すべき部分に、Ｎ＋型半導体層１０３の一面が露出する第１窓部１２１、Ｎ＋型半導体層１０３及びＰ＋型半導体層１０２の表面が露出する第２窓部１２２及び第２導体５３２の端面が露出する第３窓部１２３を形成しておく。そして、上述した第１窓部１２１〜第３窓部１２３に、第１端子電極５１、第２端子電極５２１及び第３端子電極５３１をそれぞれ形成する。もっとも、誘電体層３１及び絶縁膜３２１は、必要箇所に限って、互いに分離独立して設けてもよい。
電子部品７は、半導体回路装置１に形成された能動素子Ｑ１及び受動素子ＰＳ１、ＰＳ２とともに、所与の電機回路を構成すべく、接続される。この実施の形態では、電子部品７は、限定するものではないが、発光ダイオード等によって構成される。電子部品７は、その入力端子が第２導体５３２の他端及び第１導体５２２の他端に接合された配線パターン５４、５５にそれぞれ接合されている。
図１〜図４に示した半導体回路装置は、図５に示す回路として表現される。図５を参照すると、キャパシタ電極及び正極電源端子となる第１端子電極５１と、負極電源端子となる第２端子電極５２１との間に、能動素子Ｑ１及び受動素子ＰＳ１を互いに並列に接続した回路構成が得られる。
また、受動素子ＰＳ２にあっては、第２導体５３２の一端が第３端子電極５３１によって第１端子電極５１と共通に接続され、他端が配線パターン５４に接続されている。受動素子ＰＳ２の第１導体５２２は、一端が第２端子電極５２１に接続され、他端が配線パターン５５に接続されている。
第１端子電極５１には、入力抵抗Ｒｉｎを経由して、直流電源電圧Ｖｃｃが供給される。一方、第２端子電極５２１は、負極電源端子として接地されている。
上記構成によれば、発光ダイオードである電子部品７は、ツェナー・ダイオードでなる能動素子Ｑ１による定電圧化され、主として、受動素子ＰＳ２による電圧安定化作用を受けた定電圧が印加され、発光する。
ここで、受動素子ＰＳ２を構成する第２導体５３２、誘電体層３２２及び第１導体５２２が、半導体基板１０１の内部に、その厚み方向に沿って埋設されている。このため、受動素子ＰＳ２の内蔵によって、半導体基板１０１の厚みが増大することがない。即ち、薄型の集積回路装置１を実現することができる。
しかも、半導体基板１０１に対し、その厚みを利用して、受動素子ＰＳ２を形成することになるから、受動素子ＰＳ２が、半導体基板１０１に対して面拡がりの状態で配置されていた従来技術と異なって、受動素子ＰＳ２を高度密度で配置することが可能になる。
第１導体５２２及び第２導体５３２は、めっき成膜法によって形成してもよいが、第１要素形成領域１１１又は第３要素形成領域１１３を鋳型として溶融金属を鋳込む溶融金属充填法、または、金属/合金微粉末を分散媒に分散させた分散系を鋳込む金属/合金分散系充填法で形成することが好ましい。大幅なコスト・ダウンが達成できるからである。溶融金属充填法や金属/合金分散系充填法を適用した場合は、半導体基板１０１を、真空チャンバ内に配置して、真空引きを実行して減圧し、導体形成用充填物を第１要素形成領域１１１又は第３要素形成領域１１３の内部に流し込んだ後、真空チャンバの内圧を増圧する差圧充填法を採用することができる。
この後、要素形成領域内の充填物に対して、プレス板等を用いて加圧し、加圧しながら冷却して、硬化させる。溶融金属充填法や金属/合金分散系充填法を適用した場合、第１導体５２２及び第２導体５３２は、柱状結晶の生成が抑制され、ナノコンポジット結晶構造を持つようになる。上述したようなナノコンポジット結晶構造の作用効果により、柱状結晶の成長が抑制されており、等軸晶化が進んでいるので、第１導体５２２及び第２導体５３２の応力が小さくなる。
受動素子ＰＳ２がキャパシタである場合、この受動素子ＰＳ２を形成するための有力な手段の一つは、機能性微粒子と、機能性微粒子の周りを埋めるSi‐O結合領域とを有する流動性機能材料を、所要領域に充填し、硬化させることである。例えば、第２要素形成領域１１２の内部に、誘電体ペ−ストを流し込み、誘電体層３２２を形成する。誘電体ペ−ストは、例えば、誘電体微粒子と、Si微粒子と、液状の有機Si化合物とを含む。有機Si化合物は、Si微粒子と反応したとき、誘電体微粒子を骨材とし、その周りにSi−O結合を形成し、その周りを埋めるという役割を担う。誘電体微粒子は、要求される静電容量に応じて、その材質が選択される。大きな静電容量が要求される場合には、例えば、チタン酸バリウム系強誘電体微粒子を用いることができる。
誘電体微粒子及びSi微粒子は、好ましくは、ｎｍサイズ（１μｍ以下）の粒径を有する。誘電体微粒子及びSi微粒子は、その外形形状は任意であり、球形に限定されるものではない。また、誘電体微粒子及びSi微粒子は、その粒径が均一である必要はなく、上述したｎｍサイズの領域内で、異なる粒径のものを含むことができる。
有機Si化合物及びSi微粒子の反応は、好ましくは真空雰囲気中で、例えば、130℃〜150℃の温度範囲で加熱することによって進行させることができる。加熱処理反応に伴って発生する有機物は、熱分解され、ガスとして排出される。誘電体層３２２は、誘電体微粒子の周りを、Si−O結合のネットワ−ク、具体的には、非晶質シリカ（SiO2）によって、完全に埋めた構造になる。
更に、熱処理工程は、要素形成領域を構成する孔または溝内の内容物を加圧しながら加熱し、その後、加圧しながら冷却する工程を含むことが好ましい。この工程により、有機物熱分解を更に推し進めるとともに、誘電体層３２２を緻密化し、半導体基板１０１に対する密着力を高めることができる。
しかも、有機Si化合物及びSi微粒子を互いに反応させて、誘電体微粒子の周りを埋めるSi−O結合、具体的には、非晶質シリカ（SiO2）を形成することできる。即ち、Si微粒子の酸化物が形成されるから、体積が増加し、要素形成領域内に隙間、空洞、クラック等の欠陥がなく、第２要素形成領域１１２の側壁面に対する密着強度の高い高信頼度の誘電体層３２２を形成し得る。ちなみに、SiO2は、Si微粒子と比較して、体積が３０〜３５％程度増加する。これは、Si微粒子の縮率に対応するので、収縮による空洞、隙間又はクラックの発生等を回避することができる。
有機Si化合物の代表例は、化学式、
CH3O−[SiｎOn−1(CH3)n(OCH3)n]−CH3
で表わされるアルキルアルコキシシランである。この場合の反応式は、次のようになる。
Si+ CH3O−[SiｎOn−1(CH3)n(OCH3)n]−CH3→SiO2+(C、H、O）↑
半導体基板１０１が、Si基板である場合は、上述した反応がSi基板のSiとの間でも起こる。そのほか、オルガノポリシロキサン（官能性側鎖アルコキシシラン）を用いることもできる。具体的には、Si又はジシロキサンに、アルコキシ基（RO）がついたもの等がある。なお、Rは有機基である。
次に、図６及び図７に示す実施の形態の特徴は、誘電体層３２２の内部に、第２導体５３２を形成したことである。第２導体５３２は、めっき成膜法によって形成してもよいが、第１要素形成領域１１１を鋳型として溶融金属を鋳込む溶融金属充填法、または、金属/合金微粉末を分散媒に分散させた分散系を鋳込む金属/合金分散系充填法で形成することが好ましい。大幅なコスト・ダウンが達成できるからである。溶融金属充填法や金属/合金分散系充填法を適用した場合は、半導体基板１０１を、真空チャンバ内に配置して、真空引きを実行して減圧し、充填物を第２導体５３２の内部に流し込んだ後、真空チャンバの内圧を増圧する差圧充填法を採用することができる。
この後、第２導体５３２の内部に充填された充填物に対して、プレス板等を用いて加圧し、加圧しながら冷却して、硬化させる。これにより、柱状結晶の生成が抑制され、第２導体５３２がナノコンポジット結晶構造を持つようになる。上述したようなナノコンポジット結晶構造の作用効果により、柱状結晶の成長が抑制されており、等軸晶化が進んでいるので、応力が小さくなる。
インダクタ素子、信号伝送素子、抵抗素子及び光導波素子も、上述したプロセスに準じて製造することができる。
次に、図８及び図９を参照して説明する。この実施の形態では、負荷電流制限抵抗を、能動素子Ｑ１の抵抗成分によって実現したことである。具体的には、第１端子電極５１と第３端子電極５３１とを、Ｎ型半導体層１０３の両端に接続し、第１端子電極５１と５３１との間に生じるＮ型半導体層１０３の直流抵抗成分Ｒ１によって、発光ダイオードたる電子部品７に流れる電流を制限するようにしたものである。
本発明に係る集積回路装置は、複数のLSIからなるシステムを1つのパッケージに収めるSiP(System in Package)と、三次元実装を組み合わせた三次元SiP技術の実現に適用することができる。具体的には、システムLSI、メモリLSI、イメ−ジセンサ又はMEMS等において、要求される能動素子及び受動素子を備えた基板へ適用することができる。更に、アナログやデジタルの回路、DRAMのようなメモリ回路、CPUのようなロジック回路などを含んでいるシステムにも適用できる。更には、センサ−モジュル、光電気モジュ−ル、メモリ−セル、もしくは、それらの集積回路部品（ＩＣ）にも適用できる。
以上、好ましい実施例を参照して本発明を詳細に説明したが、本発明はこれらに限定されるものではなく、当業者であれば、その基本的技術思想および教示に基づき、種々の変形例を想到できることは自明である。
１ 集積回路装置
１０１ 半導体基板
Ｑ１ 能動素子
ＰＳ１、ＰＳ２ 受動素子

Claims (2)

  1. 半導体基板と、能動素子と、受動素子とを含む集積回路装置であって、
    前記能動素子は、前記半導体基板によって構成されており、
    前記受動素子は、前記半導体基板の厚み方向に設けられた溝又は孔内に充填された機能要素を含み、前記能動素子と電気的に接続されており、
    前記機能要素は、Si微粒子と、有機Si化合物とを反応させて得られたSi-O結合領域を含んでおり、
    前記能動素子は、ツェナーダイオードであり、
    前記ツェナーダイオードは、Ｎ型及びＰ型の半導体領域が前記半導体基板で構成され、前記半導体基板を貫通する一対の導体に電気的に接続されるものであり、
    前記導体は、前記受動素子の機能要素であって、一端が電子部品接続用端子電極を構成しており、
    前記受動素子は、キャパシタであって、前記能動素子と電気的に接続される、
    集積回路装置。
  2. 集積回路装置と、電子部品とを含む電子デバイスであって、
    前記集積回路装置は、請求項１に記載されたものでなり、
    前記電子部品は、前記集積回路装置の前記半導体基板の上に搭載され、前記導体と電気的に接続されている、
    電子デバイス。
JP2013162647A 2013-08-05 2013-08-05 集積回路装置 Active JP5575309B1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2013162647A JP5575309B1 (ja) 2013-08-05 2013-08-05 集積回路装置
US14/341,956 US9349720B2 (en) 2013-08-05 2014-07-28 Integrated circuit device
EP14179869.4A EP2835829B1 (en) 2013-08-05 2014-08-05 Method for manufacturing an integrated circuit device
CN201410381480.0A CN104347624B (zh) 2013-08-05 2014-08-05 集成电路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013162647A JP5575309B1 (ja) 2013-08-05 2013-08-05 集積回路装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2014135820A Division JP5934752B2 (ja) 2014-07-01 2014-07-01 集積回路装置

Publications (2)

Publication Number Publication Date
JP5575309B1 true JP5575309B1 (ja) 2014-08-20
JP2015032752A JP2015032752A (ja) 2015-02-16

Family

ID=51263317

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013162647A Active JP5575309B1 (ja) 2013-08-05 2013-08-05 集積回路装置

Country Status (4)

Country Link
US (1) US9349720B2 (ja)
EP (1) EP2835829B1 (ja)
JP (1) JP5575309B1 (ja)
CN (1) CN104347624B (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2524532A (en) * 2014-03-26 2015-09-30 Nokia Technologies Oy Apparatus, methods and computer programs for establishing wireless connections
CN107924611A (zh) * 2015-09-14 2018-04-17 金泰克斯公司 基于车辆的可训练收发器和用户验证
RU2719108C1 (ru) * 2016-06-30 2020-04-17 Иллинойс Тул Воркс Инк. Держатель для планшетного компьютера/смартфона с проводным подключением в виде пульта управления оборудованием
CN110190002B (zh) * 2019-07-04 2021-01-12 环维电子(上海)有限公司 一种半导体组件及其制造方法
CN110444533B (zh) * 2019-08-21 2021-02-09 江苏中科君芯科技有限公司 防静电igbt模块结构
US11948933B2 (en) * 2022-02-09 2024-04-02 Semiconductor Components Industries, Llc Semiconductor devices and methods of manufacturing semiconductor devices

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01281747A (ja) * 1988-05-09 1989-11-13 Nec Corp 絶縁膜埋込みトレンチの形成方法
JP2004031923A (ja) * 2002-04-30 2004-01-29 Toshiba Corp 半導体装置
JP2005093531A (ja) * 2003-09-12 2005-04-07 Oki Electric Ind Co Ltd 半導体素子の構造とその製造方法
JP2006019443A (ja) * 2004-06-30 2006-01-19 Fujitsu Ltd 薄膜キャパシタ、これを用いた半導体装置、および薄膜キャパシタの製造方法
JP2006310448A (ja) * 2005-04-27 2006-11-09 Jsr Corp トレンチ埋め込み用組成物及びトレンチ埋め込み方法
JP2012169525A (ja) * 2011-02-16 2012-09-06 Denso Corp 半導体装置
JP2012186300A (ja) * 2011-03-04 2012-09-27 Denso Corp 領域分割基板およびそれを用いた半導体装置ならびにそれらの製造方法
JP2012204499A (ja) * 2011-03-24 2012-10-22 Denso Corp 半導体装置およびその製造方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6538300B1 (en) * 2000-09-14 2003-03-25 Vishay Intertechnology, Inc. Precision high-frequency capacitor formed on semiconductor substrate
US20040016962A1 (en) * 2002-04-30 2004-01-29 Hideki Okumura Semiconductor device
JP4103830B2 (ja) * 2003-05-16 2008-06-18 セイコーエプソン株式会社 パターンの形成方法及びパターン形成装置、デバイスの製造方法、アクティブマトリクス基板の製造方法
JP4539547B2 (ja) * 2005-12-08 2010-09-08 セイコーエプソン株式会社 発光装置、発光装置の製造方法、及び電子機器
JP5290508B2 (ja) * 2005-12-22 2013-09-18 関西ペイント株式会社 水性塗料組成物
DE102006017487A1 (de) 2006-04-13 2007-10-18 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Integriertes Beschaltungsbauelement auf Halbleiterbasis zur Schaltentlastung, Spannungsbegrenzung bzw. Schwingungsdämpfung
US7795987B2 (en) * 2007-06-16 2010-09-14 Alpha & Omega Semiconductor, Ltd. Methods of achieving linear capacitance in symmetrical and asymmetrical EMI filters with TVS
JP2010067916A (ja) 2008-09-12 2010-03-25 Panasonic Corp 集積回路装置
CN102197479A (zh) * 2008-10-30 2011-09-21 Nxp股份有限公司 具有金属膏的基板贯通过孔和重分布层
EP2259307B1 (en) * 2009-06-02 2019-07-03 Napra Co., Ltd. Electronic device
US8294240B2 (en) * 2009-06-08 2012-10-23 Qualcomm Incorporated Through silicon via with embedded decoupling capacitor
JP5209075B2 (ja) 2010-05-21 2013-06-12 有限会社 ナプラ 電子デバイス及びその製造方法
JP5330323B2 (ja) * 2010-06-25 2013-10-30 有限会社 ナプラ 微細空間への絶縁物充填方法
JP4778120B1 (ja) * 2011-03-08 2011-09-21 有限会社ナプラ 電子機器
JP5225479B2 (ja) * 2011-09-27 2013-07-03 有限会社 ナプラ 半導体基板、電子デバイス及びその製造方法
JP5281188B1 (ja) * 2012-11-26 2013-09-04 有限会社 ナプラ 絶縁性ペースト、電子デバイス及び絶縁部形成方法
JP5490949B1 (ja) * 2013-08-08 2014-05-14 有限会社 ナプラ 配線基板及びその製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01281747A (ja) * 1988-05-09 1989-11-13 Nec Corp 絶縁膜埋込みトレンチの形成方法
JP2004031923A (ja) * 2002-04-30 2004-01-29 Toshiba Corp 半導体装置
JP2005093531A (ja) * 2003-09-12 2005-04-07 Oki Electric Ind Co Ltd 半導体素子の構造とその製造方法
JP2006019443A (ja) * 2004-06-30 2006-01-19 Fujitsu Ltd 薄膜キャパシタ、これを用いた半導体装置、および薄膜キャパシタの製造方法
JP2006310448A (ja) * 2005-04-27 2006-11-09 Jsr Corp トレンチ埋め込み用組成物及びトレンチ埋め込み方法
JP2012169525A (ja) * 2011-02-16 2012-09-06 Denso Corp 半導体装置
JP2012186300A (ja) * 2011-03-04 2012-09-27 Denso Corp 領域分割基板およびそれを用いた半導体装置ならびにそれらの製造方法
JP2012204499A (ja) * 2011-03-24 2012-10-22 Denso Corp 半導体装置およびその製造方法

Also Published As

Publication number Publication date
CN104347624A (zh) 2015-02-11
US20150035114A1 (en) 2015-02-05
US9349720B2 (en) 2016-05-24
JP2015032752A (ja) 2015-02-16
EP2835829A2 (en) 2015-02-11
EP2835829A3 (en) 2015-03-18
EP2835829B1 (en) 2017-07-19
CN104347624B (zh) 2018-05-01

Similar Documents

Publication Publication Date Title
JP5575309B1 (ja) 集積回路装置
JP5401617B1 (ja) 受動素子内蔵基板
US8946904B2 (en) Substrate vias for heat removal from semiconductor die
JP5209075B2 (ja) 電子デバイス及びその製造方法
TWI441305B (zh) 半導體裝置
US9997428B2 (en) Via structures for thermal dissipation
JP5490949B1 (ja) 配線基板及びその製造方法
JP5250707B2 (ja) 電子機器用基板及び電子機器
CN103782381A (zh) 包括在衬底上的管芯以及在管芯上具有开窗的散热器的电子组件
JP5225479B2 (ja) 半導体基板、電子デバイス及びその製造方法
US20130328200A1 (en) Direct bonded copper substrate and power semiconductor module
JP2014199829A (ja) 半導体モジュール及びそれを搭載したインバータ
JPWO2017145515A1 (ja) 半導体コンデンサおよび電源モジュール
US20140110820A1 (en) Passive component as thermal capacitance and heat sink
US20180294210A1 (en) Package with component connected with carrier via spacer particles
KR101466513B1 (ko) 절연성 페이스트, 전자 디바이스 및 절연부 형성 방법
JP2012164956A (ja) 電子部品支持装置及び電子デバイス
JP5934752B2 (ja) 集積回路装置
CN1574314A (zh) 降低热传递的驱动激光二极管的集成电路设备及其制造方法
JP6481518B2 (ja) コンデンサ構造体、コンデンサモジュール及びコンデンサ構造体の製造方法
JP4704503B1 (ja) 電子デバイス用基板及び電子デバイス
JP6012531B2 (ja) 半導体装置
JP5361663B2 (ja) 素子収納用パッケージ、並びに実装構造体
KR102434441B1 (ko) 세라믹 적층형 반도체 패키지 및 패키징 방법
JP7222481B2 (ja) 半導体装置

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140604

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140701

R150 Certificate of patent or registration of utility model

Ref document number: 5575309

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250