TWI421946B - 噴印半導體及其製造方法 - Google Patents
噴印半導體及其製造方法 Download PDFInfo
- Publication number
- TWI421946B TWI421946B TW98142789A TW98142789A TWI421946B TW I421946 B TWI421946 B TW I421946B TW 98142789 A TW98142789 A TW 98142789A TW 98142789 A TW98142789 A TW 98142789A TW I421946 B TWI421946 B TW I421946B
- Authority
- TW
- Taiwan
- Prior art keywords
- drain
- source
- substrate
- manufacturing
- width
- Prior art date
Links
Landscapes
- Thin Film Transistor (AREA)
Description
本發明是有關於一種電晶體及其製造方法,且特別是有關於一種噴印電晶體及其製造方法。
矽是地球上的主要構成元素,同時也是半導體產業的重要材料。但因為矽的成本較高,且不易處理。要提煉出極高純度的矽棒來切割成一片一片的矽基材,必須耗費大量能源與成本。此外,在半導體製造過程中,也會損失大量的矽基材。因此,材料科學家們始終希望找到能夠取代矽基材。
目前一種液態半導體溶液已經逐步研發,且成功地以噴印之方式來製作電晶體。科學家將此種電晶體稱為噴印電晶體。
然而,噴印電晶體目前亟待突破的一項困難是噴印的精準度。電晶體目前已發展至奈米級的精密程度,但噴印液態半導體溶液的噴印頭並沒有這麼高的精準度。因此,在噴印電晶體的製造過程中,往往無法讓液態半導體溶液精準地噴印在預定位置上,使得噴印電晶體的品質無法有效控制。
本發明係有關於一種噴印電晶體及其製造方法,其利用基板上的凹槽及疏水層之搭配設計,使得半導體溶液可以精準地噴印於適當的地方,以提高噴印電晶體的品質。
根據本發明之一方面,提出一種噴印電晶體之製造方法。噴印電晶體之製造方法包括以下步驟。提供一基板。形成一源極及一汲極於基板上。形成一疏水層於源極及汲極上。形成一光阻層於基板及疏水層上,光阻層具有一開口,開口暴露源極與汲極之間之基板的至少部分區域及至少部分之疏水層。以光阻層為遮罩,蝕刻基板,以形成一凹槽於源極及汲極之間。噴印一半導體溶液於凹槽內。形成一絕緣層於汲極及源極上。形成一閘極於絕緣層上。
根據本發明之另一方面,提出一種噴印電晶體。噴印電晶體包括一基板、一源極、一汲極、一疏水層、一半導體層、一絕緣層及一閘極。基板具有一凹槽。源極設置於基板上。汲極設置於基板上。凹槽係設置於源極及汲極之間。疏水層設置於源極及汲極上。半導體層係噴印於凹槽內。絕緣層設置於源極及汲極上。閘極設置於絕緣層上。
為讓本發明之上述內容能更明顯易懂,下文特舉各種實施例,並配合所附圖式,作詳細說明如下:
以下係提出實施例進行詳細說明,實施例僅用以作為範例說明,並不會限縮本發明欲保護之範圍。此外,實施例中之圖式係省略不必要之元件,以清楚顯示本發明之技術特點。
請參照第1~2圖,第1圖繪示第一實施例之噴印電晶體100之俯視圖,第2圖繪示第1圖之噴印電晶體100沿截面線2-2’之剖面圖。本實施例之噴印電晶體100包括一基板110、一源極120、一汲極130、一疏水層140、一半導體層150、一絕緣層160及一閘極170。從第1圖的俯視圖來看,只看的到閘極170與絕緣層160。從第2圖的剖面圖來看,則看的到上述各項元件。基板110例如是一軟性絕緣基板。基板110具有一凹槽111。源極120及汲極130設置於基板110上。源極130及汲極140之材質例如是金屬材料。凹槽111係設置於源極120及汲極130之間。
疏水層140設置於源極120及汲極130上。疏水層140可以是由疏水性材料形成的疏水性薄膜,或者是對源極120及汲極130的表面做處理而產生之疏水性薄膜。疏水層例如是利用長碳鍊的硫醇對金(Au)或銀(Ag)材質之源極130與汲極140做表面處理而產生之疏水性薄膜。
半導體層150係利用噴印之方式設置於凹槽111內。半導體層150例如是由液態聚3-己基噻吩(poly 3-hexylthiophene,P3HT)噴塗於凹槽111內後,再透過加熱硬化製程後而形成之半導體層。
絕緣層160設置於源極120及汲極130上,閘極170則設置於絕緣層160上。
以下更搭配一流程圖清楚說明本實施例之噴印電晶體100之製造方法。然而,該發明所屬技術領域中具有通常知識者均可明瞭,本實施例之噴印電晶體100並不侷限於此流程圖。
請參照第3圖及4A~5J圖,第3圖繪示第一實施例之噴印電晶體100之製造方法的流程圖,第4A~4J圖繪示第3圖之各步驟的俯視圖,第5A~5J圖繪示第3圖之各步驟的剖面圖。首先,在步驟S301中,如第4A及5A圖所示,提供基板110。
接著,在步驟S302中,如第4B及5B圖所示,形成源極120及汲極130於基板110上。
然後,在步驟S303中,如第4C及5C圖所示,形成疏水層140於源極120及汲極130上。此步驟係可利用外加的疏水性材料來形成疏水層140。或者是進行源極120及汲極130的表面處理程序,而形成疏水層140。
接著,在步驟S304中,如第4D及5D圖所示,形成一光阻層900於基板110及疏水層140上。光阻層900具有一開口910。開口910暴露源極120與汲極130之間的部分區域及部分之疏水層140。
如第4D圖所示,第一方向C1及第二方向C2相互垂直,源極120及汲極130沿第一方向C1排列。開口910沿第一方向C1之寬度W1大於或等於源極120及汲極130之距離D1。開口910沿第一方向C1之寬度W1例如是介於5微米(um)至500微米之間。
此外,開口910沿第二方C2向之寬度W2可以大於、等於或小於源極120沿第二方向C2之寬度W3及汲極130沿第二方向C2之寬度W4。在本實施例中,開口910沿第二方C2向之寬度W2係大於源極120沿第二方向C2之寬度W3及汲極130沿第二方向C2之寬度W4。開口910沿第二方C2向之寬度W2例如是介於30微米至500微米之間。
接著,在步驟S305中,如第4E及5E圖所示,以光阻層900為遮罩,蝕刻基板110,以形成凹槽111於源極120及汲極130之間。其中,本實施例之凹槽111之深度H1大於30奈米。在本實施例中,此步驟係採用等向性蝕刻製程,例如是濕蝕刻製程,來蝕刻基板110,所以在源極120與汲極130之下方有輕微的側向蝕刻發生。其中,本實施例所選用之蝕刻液不僅蝕刻基板110更同時蝕刻疏水層140。
然後,在步驟S306中,如第4F及5F所示,移除光阻層900。
接著,在步驟S307中,如第4G及5G圖所示,噴印半導體溶液151於凹槽111內。在此步驟中,由於凹槽111的兩側設有疏水層140,當半導體溶液151噴塗到疏水層140時,半導體溶液151會因為疏水層140的排斥力而朝凹槽111之方向流動。再加上半導體溶液151的內聚力,以及凹槽111提供的範圍限制,使得半導體溶液151可以停留在源極120與汲極130之間的凹槽111處。
此外,由於本實施例係採用等向性蝕刻製程來蝕刻基板110,所以在側向蝕刻發生的情況下,半導體溶液151可以接觸到源極120與汲極130之下方,而增加半導體溶液151與源極120和汲極130接觸的面積。
然後,在步驟S308中,如第4H及5H圖所示,加熱半導體溶液151,以形成固態之半導體層150於凹槽111內。
接著,在步驟S309中,如第4I及5I圖所示,形成絕緣層160於汲極120及源極130上。
然後,在步驟S310中,如第4J及5J圖所示,形成閘極170於絕緣層160上。透過上述步驟,即完成了噴印電晶體100。
請參照第6圖,其繪示第二實施例之步驟S305之剖面圖。本實施例之噴印電晶體之製造方法與第一實施例之噴印電晶體100之製造方法不同之處在於步驟S305,其餘相同之處不再重述。
如第6圖所示,本實施例之步驟S305僅蝕刻基板110,而不蝕刻疏水層240。如此一來,半導體溶液151將全部被疏水層240排斥到凹槽111內,而不會停留在源極120或汲極130之上。
請參照第7圖,其繪示第三實施例之步驟S305之剖面圖。本實施例之噴印電晶體之製造方法與第一實施例之噴印電晶體100之製造方法不同之處在於步驟S305,其餘相同之處不再重述。
如第7圖所示,本實施例之步驟S305採用非等向性蝕刻製程,來減少側向蝕刻的發生,以增加基板110支撐源極120和汲極130的強度。
綜上所述,雖然本發明已以各種實施例揭露如上,然其並非用以限定本發明。本發明所屬技術領域中具有通常知識者,在不脫離本發明之精神和範圍內,當可作各種之更動與潤飾。因此,本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100...噴印電晶體
110...基板
111...凹槽
120...源極
130...汲極
140、240...疏水層
150...半導體層
151...半導體溶液
160...絕緣層
170...閘極
900...光阻層
910...開口
C1...第一方向
C2...第二方向
D1...源極與汲極之距離
S301~S310...流程步驟
W1...開口沿第一方向之寬度
W2...開口沿第二方向之寬度
W3...源極沿第二方向之寬度
W4...汲極沿第二方向之寬度
第1圖繪示第一實施例之噴印電晶體之俯視圖;
第2圖繪示第1圖之噴印電晶體沿截面線2-2’之剖面圖;
第3圖繪示第一實施例之噴印電晶體之製造方法的流程圖;
第4A~4J圖繪示第3圖之各步驟的俯視圖;
第5A~5J圖繪示第3圖之各步驟的剖面圖;
第6圖繪示第二實施例之步驟S305之剖面圖;以及
第7圖繪示第三實施例之步驟S305之剖面圖。
S301~S310...流程步驟
Claims (18)
- 一種噴印電晶體之製造方法,包括:提供一基板;形成一源極及一汲極於該基板上;形成一疏水層於該源極及該汲極上;形成一光阻層於該基板及該疏水層上,該光阻層具有一開口,該開口暴露該源極與該汲極之間之該基板的至少部分區域及至少部分之該疏水層;以該光阻層為遮罩,蝕刻該基板,以形成一凹槽於該源極及該汲極之間;噴印一半導體溶液於該凹槽內;形成一絕緣層於該汲極及該源極上;以及形成一閘極於該絕緣層上。
- 如申請專利範圍第1項所述之噴印電晶體之製造方法,其中蝕刻之步驟係同時蝕刻該源極與該汲極之間之該基板的部分區域及部分之該疏水層。
- 如申請專利範圍第1項所述之噴印電晶體之製造方法,其中蝕刻之步驟僅蝕刻該源極與該汲極之間之該基板的部分區域。
- 如申請專利範圍第1項所述之噴印電晶體之製造方法,其中該源極及該汲極沿一第一方向排列,該開口沿該第一方向之寬度大於或等於該源極及該汲極之距離。
- 如申請專利範圍第1項所述之噴印電晶體之製造方法,其中該源極及該汲極沿一第一方向排列,該開口沿該第一方向之寬度大於5微米。
- 如申請專利範圍第1項所述之噴印電晶體之製造方法,其中該源極及該汲極沿一第一方向排列,該開口沿該第一方向之寬度小於500微米。
- 如申請專利範圍第1項所述之噴印電晶體之製造方法,其中該源極及該汲極沿一第一方向排列,一第二方向實質上垂直於該第一方向,該開口沿該第二方向之寬度大於30微米。
- 如申請專利範圍第1項所述之噴印電晶體之製造方法,其中該源極及該汲極沿一第一方向排列,一第二方向實質上垂直於該第一方向,該開口沿該第二方向之寬度小於500微米。
- 如申請專利範圍第1項所述之噴印電晶體之製造方法,其中蝕刻之該步驟係採用等向性蝕刻製程。
- 如申請專利範圍第1項所述之噴印電晶體之製造方法,其中蝕刻之該步驟係採用非等向性蝕刻製程。
- 一種噴印電晶體,包括:一基板,具有一凹槽;一源極,設置於該基板上;一汲極,設置於該基板上,該凹槽係設置於該源極及該汲極之間;一疏水層,設置於該源極及該汲極上;一半導體層,係噴印於該凹槽內;一絕緣層,設置於該源極及該汲極上;以及一閘極,設置於該絕緣層上。
- 如申請專利範圍第11項所述之噴印電晶體,其中該疏水層暴露出鄰近該凹槽之該源極及該汲極。
- 如申請專利範圍第11項所述之噴印電晶體,其中該源極及該汲極沿一第一方向排列,該凹槽沿該第一方向之寬度大於或等於該源極及該汲極之距離。
- 如申請專利範圍第11項所述之噴印電晶體,其中該源極及該汲極沿一第一方向排列,該凹槽沿該第一方向之寬度大於50微米。
- 如申請專利範圍第11項所述之噴印電晶體,其中該源極及該汲極沿一第一方向排列,該凹槽沿該第一方向之寬度小於500微米。
- 如申請專利範圍第11項所述之噴印電晶體,其中該源極及該汲極沿一第一方向排列,一第二方向實質上垂直於該第一方向,該凹槽沿該第二方向之寬度大於30微米。
- 如申請專利範圍第11項所述之噴印電晶體,其中該源極及該汲極沿一第一方向排列,一第二方向實質上垂直於該第一方向,該凹槽沿該第二方向之寬度小於500微米。
- 如申請專利範圍第11項所述之噴印電晶體,其中該凹槽之深度大於30奈米。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW98142789A TWI421946B (zh) | 2009-12-14 | 2009-12-14 | 噴印半導體及其製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW98142789A TWI421946B (zh) | 2009-12-14 | 2009-12-14 | 噴印半導體及其製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201120963A TW201120963A (en) | 2011-06-16 |
TWI421946B true TWI421946B (zh) | 2014-01-01 |
Family
ID=45045378
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW98142789A TWI421946B (zh) | 2009-12-14 | 2009-12-14 | 噴印半導體及其製造方法 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI421946B (zh) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20070134857A1 (en) * | 2005-12-13 | 2007-06-14 | Suh Min-Chul | Method of preparing organic thin film transistor, organic thin film transistor, and organic light-emitting display device including the organic thin film transistor |
EP1852923A2 (en) * | 2006-05-03 | 2007-11-07 | Seiko Epson Corporation | Photosensing transistors |
-
2009
- 2009-12-14 TW TW98142789A patent/TWI421946B/zh active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20070134857A1 (en) * | 2005-12-13 | 2007-06-14 | Suh Min-Chul | Method of preparing organic thin film transistor, organic thin film transistor, and organic light-emitting display device including the organic thin film transistor |
EP1852923A2 (en) * | 2006-05-03 | 2007-11-07 | Seiko Epson Corporation | Photosensing transistors |
Non-Patent Citations (1)
Title |
---|
Xue,YiSu,"Modified PEDOT-PSS Conducting Polymer as S/D Electrodes for Device Performance Enhancement of P3HT TFTs", IEEE, 2 May, 2005.Vol.52, NO.9, pages 1982 to 1987. * |
Also Published As
Publication number | Publication date |
---|---|
TW201120963A (en) | 2011-06-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7176053B1 (en) | Laser ablation method for fabricating high performance organic devices | |
JP4876981B2 (ja) | 電子装置の製造方法 | |
KR100753173B1 (ko) | 에칭방법 및 이것을 사용한 컨택트홀의 형성방법 | |
JP5887591B2 (ja) | 三次元構造を有する薄膜トランジスタ及びその製造方法 | |
JP2006352087A5 (zh) | ||
JP2007005799A (ja) | マイクロエンボス加工による電子装置の製造方法 | |
JP4984416B2 (ja) | 薄膜トランジスタの製造方法 | |
US8785263B2 (en) | Thin-film transistor substrate and method of manufacturing the same | |
JP2009277832A (ja) | パターン形成方法、半導体装置の製造方法、および表示装置の製造方法 | |
JP2007510308A5 (zh) | ||
JP4363425B2 (ja) | Tft、電気回路、電子デバイス、および電子機器、ならびにそれらの製造方法 | |
JP4622630B2 (ja) | 薄膜トランジスタの製造方法 | |
JP5332145B2 (ja) | 積層構造体、電子素子、電子素子アレイ及び表示装置 | |
JP5445590B2 (ja) | 薄膜トランジスタの製造方法 | |
TWI421946B (zh) | 噴印半導體及其製造方法 | |
JP4542452B2 (ja) | 薄膜トランジスタの製造方法 | |
KR20140047133A (ko) | 탑 게이트 트랜지스터 형성 방법 | |
TWI384532B (zh) | 具導通孔的電子元件及薄膜電晶體元件的製造方法 | |
JP2021145076A (ja) | 原版および半導体装置の製造方法 | |
JP2008153354A (ja) | 有機半導体パターンの形成方法および半導体装置の製造方法 | |
JP5375058B2 (ja) | 薄膜トランジスタアレイ及びその製造方法 | |
JP2006073794A (ja) | 電界効果トランジスタ及びその製造方法 | |
JP2008235780A (ja) | 薄膜トランジスタおよびその製造方法 | |
JP6612690B2 (ja) | 積層配線部材、積層配線部材の製造方法、薄膜トランジスタ及び電子機器 | |
KR101750361B1 (ko) | 미세패턴을 갖는 제판 제작방법 |