TWI417740B

TWI417740B - 用於在獨立的頻率及／或電壓操作積體電路之組件之系統及方法

Info

Publication number: TWI417740B
Application number: TW095149405A
Authority: TW
Inventors: Scott A White; William A Hughes; Phillip E Madrid
Original assignee: Globalfoundries Us Inc
Priority date: 2006-01-03
Filing date: 2006-12-28
Publication date: 2013-12-01
Also published as: US7263457B2; KR20080097419A; JP2009522688A; US20070156370A1; WO2007081466A3; DE112006003628B4; GB2447392B; WO2007081466A2; TW200736935A; GB2447392A; GB0812573D0; CN101351759B; CN101351759A; DE112006003628T5

Description

用於在獨立的頻率及/或電壓操作積體電路之組件之系統及方法

本發明係有關積體電路之領域，且尤係有關積體電路中在獨立的頻率及(或)電壓下工作的元件之操作及其間之通訊。

通常可由主機板上設於諸如微處理器等的積體電路(IC)之外的電路執行該等積體電路的工作電壓之調整，其原因的一部分是需要較大的電容值，因而可能佔用積體電路晶粒上過大的面積。可經由數個封裝件接腳(package pin)將穩壓器的輸出電壓位準下的電力供應到其中包括積體電路的處理器核心之內部電路。採用上述方式部分是為了降低通到內部電路的任何特定接腳及(或)線路之電流處理要求。一般而言，可在內部連接該等供電線路，使該等核心及其他元件係在共同電壓位準下工作。

通常，複雜的邏輯核心設計在積體電路內的某些點上產生大量的熱，尤其該邏輯核心在高時脈頻率下工作時更是如此。積體電路的封裝以及裝置及系統的冷卻機制可決定該積體電路的最大工作頻率，該積體電路可在該最高頻率下工作，而在發熱最明顯的一些點上不超過其指定的最高工作溫度。積體電路製造商可針對特定的裝置而指定最高封裝溫度(package temperature)，該特定的裝置可在該最高封裝溫度之下正確且可靠地持續工作。

因為諸如微處理器等複雜的積體電路經常是高成本的，所以通常希望使該等積體電路不會因過熱而受損。溫度感測器通常被設置在包含複雜積體電路的系統內之許多位置，以便在這些位置上量測周圍溫度。由於經常被用來將複雜積體電路併入到系統的方法(例如，將積體電路銲接到主機板，或將積體電路***主機板上的插座)、以及將散熱片及(或)其他冷卻裝置直接附著在晶片上，所以通常將溫度感測器設置在積體電路本身以外的位置上。因此，通常必須自遠離積體電路表面的某一點上之實際溫度量測以外插法估計積體電路封裝件的溫度。如果將保守的演算法用來執行該估計，則所得到的溫度估計值可能顯著高於積體電路的實際溫度。

一般的系統可使用此種估計的積體電路封裝溫度以控制供應到整個系統或至少供應到積體電路的電力。例如，可將溫度感測器的輸出與一”跳脫點(trip point)”值比較，且於到達該值時，可產生使系統供電被關閉之信號。此種系統確實保護了積體電路，但可能對使用者造成不便，因為使用者經常無法得知即將關閉電源的預警，且使用者可能已輸入了大量的資料但最近尚未將該等資料儲存到永久性儲存裝置。此外，如前文所述，因為關閉電源的機制可能根據對晶片的實際溫度之保守性估計，而使所有此種電源關閉可能是不必要的。

為了減少使用者資料喪失的可能性，系統可採用被配置成在稍微低於電源關閉溫度的溫度時即被觸發之第二跳脫點電路。在此種系統中，該較低溫電路可被用來啟動通知使用者的動作，讓使用者得知系統的電源即將關閉且該使用者應採取適當的行動以確保任何未受到保護的資料。雖然該機制可協助保護使用者的資料，但是在溫度游移在兩個跳脫點間之範圍而未實際到達電源關閉點之情形中，該機制也可能造成困擾。無論是何種情形，一旦已到達了電源關閉界限，使用者在其系統有足夠的時間冷卻且能重新啟動之前，將無法使用其系統。

根據本發明的一實施例，處理器或其他積體電路可包含多個邏輯核心，每一邏輯核心係可配置成獨立於其他邏輯核心而在頻率及電壓下工作。換言之，可將處理器的每一邏輯核心配置成：在特定電壓及頻率下工作，而不必顧及該處理器中之其他邏輯核心是否也在該相同的電壓及(或)頻率下工作。可針對其中包括電源管理及溫度管理的各種理由而調整此種多核心積體電路中之該等邏輯核心之工作電壓及頻率。例如，在某些情況中，可將處理器的一或多個核心調整成在較低的頻率及(或)電壓下工作，以便節省電力。此外，並非僅僅地停止對在過熱的狀態下工作之處理器供電(如同先前技術通常執行的)，而是可將該處理器中之一或多個邏輯核心調整成在較低的頻率及(或)電壓下工作，使該處理器可產生較少的熱，因而可使該處理器冷卻到可接受的工作溫度。例如，處理器，或其他積體電路，可具有預定的最高工作溫度，超過該溫度時，處理器的性能可能會不穩定，或可能使處理器受損。如果決定該處理器的現行溫度處於、高於、或接近該最高工作溫度，則可將該處理器的一或多個邏輯核心，或其他積體電路，調整成在較低的頻率及(或)電壓下工作，以便降低該處理器的工作溫度。

此外，處理器或其他積體電路亦可包含可與該處理器的邏輯核心通訊或介接的橋接、路由、或其他共同的邏輯電路。例如，北橋(Northbridge)單元是許多處理器的常見組件，且可包含一些獨立的介面，用以與積體電路的多個邏輯核心通訊，並將來自該等多個邏輯核心的通訊繞送(route)到該積體電路外部的其他的子系統、組件、或周邊裝置。當單一處理器的多個核心係配置成在獨立的頻率及電壓下工作時，可將此種共同的橋接邏輯配置成使用不同的電壓位準及(或)時脈頻率而與每一邏輯核心通訊。因此，可將共同的橋接邏輯使用的電壓及頻率之調整包含作為改變的核心積體電路中之邏輯核心的工作特性(亦即，電壓及頻率)之部分。此外，可將該共同的橋接邏輯配置成在獨立於該等邏輯核心的現行工作電壓及頻率之電壓及頻率下工作。換言之，可將該共同的橋接邏輯配置成在不同於個別邏輯核心目前可工作的任何特定電壓或頻率之頻率及電壓下工作。

在某些實施例中，例如微處理器等的積體電路可包含配置成決定及(或)回報處理器的現行工作溫度之溫度感測器。在某些實施例中，積體電路可包含諸如用於每一邏輯核心的一感測器之多個溫度感測器，用以提供處理器的多個區域之個別或局部的工作溫度。例如，在一實施例中，可能可以降低該等多個邏輯核心中之一特定邏輯核心的工作電壓及(或)頻率，以便根據該處理器的諸如每一個別邏輯核心等的多個區域之溫度量測值(temperatura measurement)而降低該處理器上的被決定之“熱點(hot spot)”之溫度。然而，在其他實施例中，可以只整體性地對積體電路量測單一的工作溫度，或者可計算該處理器的不同區域的個別溫度量測值之平均值或總值，以便決定該處理器的單一的整體工作溫度。

在某些實施例中，可一起降低該處理器的所有邏輯核心之工作電壓及(或)頻率，以便諸如降低該處理器的工作溫度，或降低該處理器的整體電力消耗。在其他實施例中，可降低個別邏輯核心的工作電壓及(或)頻率。例如，當偵測到該處理器的過度高於最佳工作溫度時，可以只將多個邏輯核心中之一邏輯核心調整成在較低的電壓及(或)頻率下工作，以便降低該處理器的整體工作溫度。在該例子中，如果降低單一邏輯核心的工作電壓及(或)頻率未能充分地降低該處理器的整體工作溫度，則可降低額外的邏輯核心之工作電壓及(或)頻率，以便進一步降低該處理器的工作溫度。

在另一例子中，如果積體電路的電力消耗高於較佳的電力消耗，則可降低處理器中的該等邏輯核心中之單一邏輯核心之工作電壓或頻率，以便降低該處理器的整體電力消耗。如有必要(或所需)，則亦可同時或接續地降低其他邏輯核心的工作電壓及(或)頻率，以便進一步降低整體電力消耗。在某些實施例中，可隨機地選擇要被調整的邏輯核心、或多個邏輯核心中要被降低工作電壓及(或)頻率的邏輯核心之順序。然而，在其他實施例中，可諸如根據邏輯核心之預期目的、或邏輯核心在處理器內之位置等其他的因素而選擇哪一邏輯核心應被調整成在較低的電壓及(或)頻率下工作。

因為邏輯核心的工作頻率係與該邏輯核心的工作電壓有關，所以當調整邏輯核心工作電壓以便諸如降低工作溫度時，也可調整該邏輯核心的工作頻率。例如，如果邏輯核心的工作電壓被降低到與現行工作頻率不相容的位準，則亦可相應地調整該邏輯核心之工作頻率。

此外，在某些實施例中，當調整積體電路中的一或多個邏輯核心之工作電壓及(或)頻率時，亦可調整與該處理器的該等邏輯核心介接的共同的橋接器、介面、或其他組件之工作頻率及(或)電壓。例如，如果共同的橋接器介接每一邏輯控制器，則當該等邏輯核心中之一邏輯核心的工作頻率及(或)電壓改變時，可調整該共同的橋接器僅或僅該共同的橋接器的部分之頻率及(或)電壓。在某些實施例中，可將諸如北橋單元等的單一共同的橋接器配置成介接處理器或其他積體電路的多個邏輯核心，且可將該共同的橋接器的工作電壓及(或)頻率調整成與其介接的每一元件之工作電壓及(或)頻率相容。

例如，在一實施例中，共同的橋接器可包含多個埠或介面，而每一埠或介面可與處理器的多個邏輯核心中之一不同的邏輯核心通訊，且可將每一埠的工作頻率及(或)電壓調整成與該特定埠通訊的各別邏輯核心的工作電壓及(或)頻率相容。在其他實施例中，可將共同的橋接器之單一整體的工作電壓及(或)頻率調整成與該處理器的所有邏輯核心之工作電壓及(或)頻率相容。例如，可將控制器的工作頻率調整成高於該處理器中之所有邏輯核心的現行工作頻率。在某些實施例中，可將該控制器的工作頻率調整成為一或多個邏輯核心的工作頻率之整數倍。在其他實施例中，可將該控制器的工作頻率調整成高於該等邏輯核心的工作頻率，且不必然是該等邏輯核心的工作頻率之倍數。

在某些實施例中，多核心處理器亦可包含電路，該電路係配置成：當共同的橋接器與邏輯核心係在不同的電壓及(或)頻率下工作時，轉換在該共同的橋接器與該等邏輯核心中之一或多個邏輯核心之間傳送的資料及(或)控制信號。例如，該處理器可包含電壓轉換電路，該電壓轉換電路係配置成調整用於該共同的橋接器與該處理器的邏輯核心間之一或多個通訊信號或線路之電壓位準。此外，在某些實施例中，該處理器可包含配置成轉換在不同頻率下工作的該共同的橋接器與邏輯核心之間傳送的資料之電路。在另外的其他實施例中，可將用於共同的橋接介面與邏輯核心間之通訊的邏輯協定設計成及(或)配置成考慮到頻率之差異，且因而考慮到該共同的橋接介面與該邏輯核心間之通訊的時脈時序之差異。

在某些實施例中，一種系統包含多核心處理器，或其他多核心積體電路，其中包括多個邏輯核心，每一邏輯核心係配置成相互獨立地在電壓下工作，該系統亦可包含配置成將一範圍的電壓供應到該處理器的該等邏輯核心之一或多個穩壓器。在一實施例中，該系統可包含用於該處理器的每一邏輯核心之個別的穩壓器(voltage egulator)。然而，在其他實施例中，該系統可只包含配置成將一範圍的電壓運送到該處理器之單一穩壓器，但是該系統亦可包含配置成對來自該穩壓器的單一電壓信號進行分割及(或)分壓(split and/or divide)之電路，且該電路將每一電壓信號可代表不同電壓的個別的電壓信號運送到該處理器的不同之邏輯核心。在某些實施例中，該穩壓器及任何電壓信號分壓及電壓轉換電路可被設於該處理器中，或係為該處理器的部分，而在其他實施例中，該穩壓器及任何伴隨的信號分壓或轉換電路可在該處理器的外部。在其他額外的實施例中，該等一或多個穩壓器可在該處理器的外部，而任何伴隨的信號分壓或轉換電路之部分或全部可以是該處理器的部分。

同樣地，一種系統包含其中包括配置成相互獨立地在頻率下工作的多個邏輯核心之多核心積體電路，該系統亦可包含作為處理器的部分或在處理器的外部之一或多個時脈信號產生器，該等一或多個時脈信號產生器係配置成將一範圍的時脈或頻率信號供應到該處理器。如同前文所述的穩壓器及任何伴隨的信號分壓或調整電路，根據各實施例，時脈產生器及伴隨的信號分壓或轉換電路可以是該處理器的部分，或是在該處理器的外部，或是部分在該處理器的內部且部分在該處理器的外部之組合。

在某些實施例中，配置成控制邏輯核心及(或)通訊控制器的工作電壓及頻率之邏輯電路或韌體可被設於該處理器中。然而，在其他實施例中，該電路或韌體可被設於該處理器之外，但是可將該電路或韌體配置成介接該處理器中之諸如邏輯核心及(或)通訊控制器等的各種元件。

處理器或其他積體電路可包含配置成在獨立的電壓位準及頻率下工作之多個邏輯核心。此外，處理器或積體電路可包含配置成與該處理器的其中包含一或多個邏輯核心之各元件通訊之共同的橋接器或介面單元。配置成與在獨立的電壓及(或)頻率下工作的各邏輯核心通訊之該共同的橋接單元、介面單元、或其他組件之組態亦可被設定成與該處理器外部的諸如記憶體、額外的通訊匯流排、及(或)其他周邊裝置等的元件通訊。可將具有一或多個多核心處理器(每一多核心處理器包含多個可獨立控制(工作頻率及電壓)的邏輯核心)的系統配置成自動調整一或多個邏輯核心之工作電壓及(或)頻率，以便進行電源管理，或控制該系統的工作溫度。

例如，第1圖是根據一實施例而包含多核心積體電路(100)的系統之方塊圖。如前文所述，一積體電路可包含諸如邏輯核心(120A)及(120B)等的多個邏輯核心，每一邏輯核心係可配置成在獨立的電壓及頻率下工作。換言之，每一邏輯核心可以獨立於諸如邏輯核心(120B)等的其他邏輯核心的工作電壓及(或)頻率之方式在電壓及(或)頻率下工作。雖然第1圖示出積體電路(100)包含兩個邏輯核心，但是其他實施例可能涉及其中包含額外的邏輯核心之積體電路或多核心處理器。在某些實施例中，積體電路(100)可代表多核心處理器，且邏輯核心(120A)及(120B)可代表用來執行被供應到積體電路(100)的指令之處理器核心。一般而言，可將本說明書中述及的系統、方法、及技術應用於其中包含任何數目的配置成在獨立的電壓及(或)頻率下工作之邏輯核心之系統或裝置。例如，根據某些實施例，處理器可包含配置成在相互獨立的頻率及電壓下工作之多個邏輯核心或處理器核心。在其他實施例中，積體電路可包含兩個或更多個邏輯核心，其中每一邏輯核心之係可配置成在獨立於其他邏輯核心或其他組件的工作頻率或電壓之頻率及電壓下工作。

此外，如第1圖所示，多核心積體電路或處理器可包含諸如共同的橋接邏輯(110)等的共同的橋接器或介面單元，該共同的橋接邏輯(110)係配置成與該等邏輯核心以及在積體電路(100)內部或外部的諸如匯流排(150)、周邊裝置(160)、及(或)記憶體子系統(170)等的其他元件或周邊裝置通訊。在某些實施例中，可將共同的橋接邏輯(110)配置成在不同於且獨立於邏輯核心(120A)及(120B)的工作電壓或頻率之電壓或頻率下工作。在某些實施例中，共同的橋接邏輯(110)的工作電壓及頻率可與邏輯核心(120A)及(120B)的工作電壓及(或)頻率相關或相依。例如，在某些實施例中，共同的橋接邏輯(110)可以總是在至少相同於且可能高於邏輯核心(120A)及(120B)中之任何邏輯核心的現行最高工作頻率之頻率下工作。因為邏輯核心的工作頻率通常與該邏輯核心的工作電壓位準相關，所以在某些實施例中，邏輯核心(120A)及(120B)的工作頻率可與其工作電壓相依。

此外，在某些實施例中，包含一或多個多核心積體電路的系統亦可包含諸如配置成將一範圍的電壓供應到該積體電路的穩壓器(130)等的一或多個穩壓器，且在某些實施例中，可將該等一或多個穩壓器配置成將獨立的電壓供應到該積體電路的每一邏輯核心。此外，在某些實施例中，穩壓器(130)亦可將一範圍的電壓供應到共同的橋接邏輯(110)。同樣地，包含一或多個多核心積體電路的一系統亦可包含諸如頻率調整器(140)等的一或多個頻率調整器，該等一或多個頻率調整器係配置成將時脈頻率信號供應到諸如邏輯核心(120A)及(120B)等的邏輯核心。在某些實施例中，亦可將頻率調整器(140)配置成將時脈頻率信號供應到共同的橋接邏輯(110)。頻率調整器(140)可包含各種時脈來源中之諸如鎖相迴路(Phase Locked Loop；簡稱PLL)等的任何時脈來源，用以產生參考時脈信號。此外，在某些實施例中，頻率調整器(140)可包含配置成將一時脈信號分割或分頻成多個個別的信號之時脈樹(clock tree)或其他電路，且可包含多個時脈來源，用以供應具有不同頻率的多個獨立之時脈信號。

在某些實施例中，可由獨立的穩壓器及(或)頻率產生器控制諸如北橋單元等的共同的橋接器、介面單元、或其他共同的橋接邏輯。根據某些實施例，使介接多個邏輯核心的共同的橋接器在獨立於每一邏輯核心的電壓及(或)頻率下工作時，可讓該等核心在較低的電壓及頻率下工作，同時在較該等邏輯核心高的電壓及(或)頻率下操作該共同的橋接器，因而將該共同的橋接器上的任何可能之瓶頸最小化。藉由使該共同的橋接器在比該等核心的工作頻率高之頻率下工作，亦可讓該共同的橋接器在係為該共同的橋接器的主要工作頻率的分數(divider)之頻率下進行通訊，而在每一核心的各別頻率下與該等核心通訊，因而無須將多個頻率供應到該共同的橋接器。

根據某些實施例，可將頻率調節器(frequency regulator)(140)配置成將一或多個電壓供應到共同的橋接邏輯(110)。例如，可將共同的橋接邏輯(110)配置成介接積體電路(100)中之每一邏輯核心(120)，因而可諸如自穩壓器(130)以一或多個電壓供應共同的橋接邏輯(110)。同樣地，在某些實施例中，可將頻率調整器(140)配置成將一或多個頻率或時脈信號供應到共同的橋接邏輯(110)。可將共同的橋接邏輯(110)配置成使用與邏輯核心相同的邏輯位準及(或)時脈時序而與該邏輯核心介接，因而可以多個電壓及(或)頻率供應共同的橋接邏輯(110)，以便可讓共同的橋接邏輯(110)使用與每一各別的邏輯核心相同的個別電壓及時脈時序而與每一邏輯核心通訊。或者，在某些實施例中，可將共同的橋接邏輯(100)配置成只接收單一電壓及(或)單一頻率信號。在此種實施例中，可將共同的橋接邏輯(110)配置成判介接個別的邏輯核心，即使該邏輯核心可在與共同的橋接邏輯(110)不同之電壓位準或頻率下工作，也可介接該邏輯核心。例如，可以至少相同於邏輯核心(120A)的電壓之電壓供應共同的橋接邏輯(110)，且同樣地可以至少相同於邏輯核心(120A)的現行工作頻率之頻率或時脈信號供應共同的橋接邏輯(110)，且可將共同的橋接邏輯(110)與邏輯核心(120A)間之介面配置成：轉換共同的橋接邏輯(110)與邏輯核心(120A)在不同的邏輯位準及(或)不同的頻率下之諸如一或多條控制線上的信號等的通訊。

在一實施例中，每一邏輯核心(120)及共同的橋接邏輯(110)可以彼此獨立之方式接收各別的供應電壓及時脈。例如，可產生一些不同的電壓且(或)將該等電壓穩壓，並經由多個連線將該等電壓輸入到積體電路(100)。或者，單一電壓可被輸入到積體電路(100)，且被在內部修改，以便產生所需的電壓。同樣地，可在晶片外部或內部產生具有不同頻率的多個時脈信號，且將該等時脈信號耦合到個別的邏輯核心(120)及(或)共同的橋接邏輯(110)。在一實施例中，可將具有單一頻率的時脈信號耦合到各邏輯核心(120)，且每一核心可產生自該信號衍生的特定之內部工作頻率。

雖然前文中之說明係根據某些實施例而述及獨立地控制多核心處理器中之多個邏輯核心之工作電壓及(或)頻率，但是本說明書中述及的獨立控制各工作電壓及(或)頻率之系統、方法、及技術亦可適用於其中包含配置成在獨立的工作電壓及(或)頻率下工作的多個電路區域或部分之任何積體電路及組件。例如，可將配置成介接多個組件或與多個組件通訊的控制器、橋接器、或其他組件配置成獨立地控制這些介面的頻率及(或)電壓。此外，可將本說明書中述及的該等方法、技術、及系統用來回應單一電路或一組被介接的組件的工作溫度改變而獨立地控制該電路或該組組件的不同點上之工作電壓及(或)頻率。

第2A圖示出其中包含多核心積體電路(100)的系統的一實施例之方塊圖。在第2A圖所示之實施例中，可將電源管理邏輯(200)配置成控制積體電路(100)的多個邏輯核心(120)的每一邏輯核心之諸如工作電壓及(或)工作頻率等的工作特性。例如，第2A圖可代表諸如可包含電源管理邏輯(200)的膝上型電腦、手持電腦、或個人數位助理(PDA)等的以電池供電的運算裝置的電路之一部分。在該例子中，可將電源管理邏輯(200)配置成調整積體電路(100)的多個邏輯核心(120)的一或多個邏輯核心之諸如工作電壓及(或)頻率等的工作特性，以便調整積體電路(100)的整體電力消耗。例如，在一實施例中，可將電源管理邏輯(200)配置成在以電池電源操作該系統時降低邏輯核心(120)中之一或多個邏輯核心的工作特性，且亦可將電源管理邏輯(200)配置成在並未以電池電源操作該系統時提高邏輯核心(120)中之一或多個邏輯核心的工作特性。換言之，如果係以電池電源操作該系統，則可將電源管理邏輯(200)配置成將積體電路(100)的該等邏輯核心中之一或多個邏輯核心的工作頻率及(或)電壓調整至較低的位準，以便降低積體電路(100)的整體電力消耗。在一實施例中，可將電源管理邏輯(200)配置成調整多核心處理器或其他多核心積體電路的該等邏輯核心之工作頻率及(或)電壓，作為諸如降低膝上型電腦顯示器的亮度、停止供電給無線通訊介面以及光碟機或DVD光碟機等的其他系統層級的省電方法及技術之一部分。

在某些實施例中，可將電源管理邏輯(200)配置成：根據整體電力消耗，或根據系統的特殊本質，而將一邏輯核心的工作特性調整至較另一邏輯核心的工作特性低之位準。此外，在某些實施例中，可將電源管理邏輯(200)配置成調整被供應到共同的橋接邏輯(110)之電壓及(或)頻率。在一實施例中，電源管理邏輯(200)可以與該等邏輯核心的工作電壓及(或)頻率一致之方式調整被供應到共同的橋接邏輯(110)之電壓及(或)頻率。然而，在其他實施例中，可將電源管理邏輯(200)配置成將比供應到該等邏輯核心的電壓及(或)頻率高的電壓及(或)頻率供應到共同的橋接邏輯(110)。例如，在一實施例中，邏輯核心(120A)及(120B)可能耗用比共同的橋接邏輯(110)大許多的電力，而於此同時，共同的橋接邏輯(110)可能比合個別的邏輯核心更有可能成為整體效能的瓶頸(這是因為共同的橋接邏輯(110)可能介接多個邏輯核心以及其他元件、介面、及組件並與其通訊)。在此種例子中，可將電源管理邏輯(200)配置成將較高的電壓及頻率供應到共同的橋接邏輯(110)，以便降低共同的橋接邏輯(110)之潛在瓶頸，且因而協助維持高整體效能，且同時將較低的電壓及頻率供應到個別的邏輯核心(120)，以便降低整體電力消耗。

在一實施例中，可將邏輯核心(120)配置成回應來自電源管理邏輯(200)之要求而改變其頻率。例如，電源管理邏輯(200)可決定邏輯核心(120A)於一特定系統操作模式下正在耗用超過了分配給該邏輯核心之電力。電源管理邏輯(200)可回應該決定而將要求發出到邏輯核心(120A)，以便改變其工作頻率。在一實施例中，該邏輯核心可使用鎖定諸如可由頻率調整器(140)提供的時脈信號等外部提供的時脈信號之一鎖相迴路(PLL)以產生其內部時脈。該邏輯核心的內部工作頻率可以是該PLL的配置參數所決定的外部時脈信號的頻率之倍數。可寫到一或多個控制暫存器，以改變該等PLL配置參數，因而設定該邏輯核心的內部工作頻率。根據某些實施例，積體電路(100)的每一邏輯核心可包含一組對應的控制暫存器，且可經由該等控制暫存器而設定其PLL配置參數。因此，在某些實施例中，電源管理邏輯(200)可寫到積體電路(100)的一或多個控制暫存器，以便調整一或多個邏輯核心(120)之工作頻率。

如第2A圖所示，電源管理邏輯(200)可被耦合到或被以其他方式介接到穩壓器(130)及頻率調整器(140)，以便調整邏輯核心(120)及(或)共同的橋接邏輯(110)之工作電壓及頻率。因此，於調整邏輯核心(120A)之工作特性時，可將電源管理邏輯(200)配置成諸如經由一或多個控制信號而與穩壓器(130)通訊，以便指示穩壓器(130)將一特定電壓供應到邏輯核心(120A)。同樣地，可將電源管理邏輯(200)配置成與頻率調整器(140)通訊，以便指示頻率調整器(140)將一特定頻率或時脈信號供應到邏輯核心(120A)。

在某些實施例中，可經由與供電給積體電路(100)內之其他邏輯核心的電路隔離之電路而供電給每一邏輯核心(120)及(或)共同的橋接邏輯(110)。在此種組態中，可在不同於其他邏輯核心的工作電壓位準之獨立的電壓位準下操作每一邏輯核心(120)及(或)共同的橋接邏輯(110)。可將諸如穩壓器(130)等的一或多個穩壓器配置成將不同位準的電壓供應到每一邏輯核心(120)及(或)共同的橋接邏輯(110)。可將供電給積體電路(100)的一部分的每一穩壓器配置成：接收在一或多個電壓位準下輸出電力之要求，並回應該要求而調整其輸出的電壓位準。在一實施例中，可將各邏輯核心(120)配置成發出此種要求。例如，可將電源管理邏輯(200)配置成要求穩壓器(130)改變被供應到一或多個邏輯核心(120)之電壓位準。可將電源管理邏輯(200)配置成：擷取用於穩壓器(130)的配置暫存器中儲存的資料，以便決定邏輯核心(120)的現行輸出電壓位準。或者，在其他實施例中，偵測其在某一溫度下工作的核心可要求對其供電的穩壓器改變所供應的電壓位準。

於調整邏輯核心(120)(或共同的橋接邏輯(110))之工作特性時，可將電源管理邏輯(200)配置成決定新的目標電壓。例如，為了降低積體電路(100)的整體電力消耗，電源管理邏輯(200)可決定邏輯核心(120A)及(或)邏輯核心(120B)之新的工作電壓。因為如前文所述，邏輯核心的工作頻率可與最低工作電壓相依，所以可將電源管理邏輯(200)配置成決定邏輯核心的現行工作頻率是否為可行的、所需的、或與新的工作電壓相容的。如果邏輯核心(120A)的現行工作頻率不與邏輯核心(120A)之新的工作電壓相容，或在該新的工作電壓下是不可行的，則可將電源管理邏輯(200)配置成按照該新的電壓而決定新的工作頻率。例如，可將該電源管理邏輯配置成：於調整邏輯核心的工作特性時，存取相容或所需電壓－頻率對之表(table)以供使用。

同樣地，可將電源管理邏輯(200)配置成：於調整邏輯核心的工作特性時，先決定邏輯核心之新的工作頻率。因此，在某些實施例中，可將電源管理邏輯(200)配置成：決定邏輯核心(120A)之新的所需工作頻率，然後決定該所需頻率是否與邏輯核心(120A)的現行工作電壓相容或在該現行工作電壓下是否可行。例如，電源管理邏輯(200)可諸如回應其中包含積體電路(100)的系統不再於電池電源下工作之決定，而提高邏輯核心(120A)的工作頻率。如果邏輯核心(120A)的所需工作頻率與邏輯核心(120A)的現行工作電壓不相容，則可將電源管理邏輯(200)配置成決定邏輯核心(120A)的與該所需工作頻率相容之新的工作電壓。或者，根據實施例，可將電源管理邏輯(200)配置成選擇與邏輯核心(120A)的現行工作電壓相容的不同之所需頻率。

如同調整邏輯核心的工作特性時一般，可將電源管理邏輯(200)配置成：於調整被供應到共同的橋接邏輯(110)之頻率及(或)電壓時，確保新的頻率及電壓彼此相容。如前文所述，根據各實施例，可以一或多個電壓及一或多個頻率供應共同的橋接邏輯(110)。如前文所述，可將共同的橋接邏輯(110)配置成：根據每一邏輯核心的個別工作特性，而使用每一邏輯核心的不同之電壓及(或)頻率與每一邏輯核心(120)通訊或與其介接。因此，在某些實施例中，可將電源管理邏輯(200)配置成指示穩壓器(130)將多個獨立的電壓位準供應到共同的橋接邏輯(110)。根據某些實施例，可將電源管理邏輯(200)配置成選擇被供應到共同的橋接邏輯(110)的每一電壓信號之電壓位準。然而，在其他實施例中，可將電源管理邏輯(200)配置成：控制被供應到個別邏輯核心的電壓，且依賴共同的橋接邏輯(110)與穩壓器(130)協調，以便接收與每一邏輯核心通訊所需的適當電壓。同樣地，在某些實施例中，可將電源管理邏輯(200)配置成控制被頻率調整器(140)供應到共同的橋接邏輯的個別時脈信號之頻率，而在其他實施例中，可將共同的橋接邏輯(110)配置成：決定與每一邏輯核心通訊所需的特定頻率，並與頻率調整器(140)協調，以便接收具有適當頻率的一或多個時脈信號。

因此，根據各實施例，可將控制被供應到共同的橋接邏輯(110)的電壓及頻率所需之邏輯的各部分設於電源管理邏輯(200)、穩壓器(130)、頻率調整器(140)、及(或)共同的橋接邏輯(110)中

第2B圖示出多核心積體電路之一實施例，其中可由溫度控制邏輯控制該多核心積體電路的該等多個邏輯核心中之每一邏輯核心的工作特性(亦即，工作電壓及頻率)。在某些實施例中，積體電路(100)可包含諸如溫度感測器(220)等的配置成量測積體電路(100)的工作溫度之一或多個溫度感測器。例如，在某些實施例中，溫度感測器(220)可代表熱敏二極體(thermal diode)。在一實施例中，溫度感測器(220)可被包含在積體電路(100)的晶粒中與正常操作期間產生最高熱的積體電路(100)中之一元件接近之處。在另一實施例中，可將多個溫度感測器(220)包含在積體電路(100)中接近對應的邏輯核心之處。或者，在其他實施例中，溫度感測器(220)可不被包含在積體電路(100)中，而是可緊臨、鄰接、或被耦合到積體電路(100)，使溫度感測器(220)可量測積體電路(100)的工作溫度。如將於下文中詳細說明的，可將對工作溫度指示的此種量測用來要求對核心工作頻率及電壓的調整。

在一實施例中，可將溫度感測器(220)配置成量測整個積體電路(100)的整體工作溫度，而在其他實施例中，可將溫度感測器(220)配置成量測積體電路(100)的一部分之局部工作溫度(例如，邏輯核心(120A)或邏輯核心(120B)的局部工作溫度)。在某些實施例中，溫度感測器(220)可提供相關聯的積體電路元件的最熱部分之溫度指示，而在其他實施例中，其可提供該元件的平均溫度之指示。在另外的其他實施例中，積體電路(100)可包含一個以上的溫度感測器(220)，且每一溫度感測器係配置成量測積體電路(100)的個別區域或地區之局部工作溫度。因此，在某些實施例中，可採用對應於積體電路(100)中之每一邏輯核心的個別溫度量測。然而，在其他實施例中，積體電路(100)可不包含溫度感測器(220)，但是積體電路(100)係為其中一部分的該系統可包含在積體電路(100)外部的熱感測器，且該熱感測器係可配置成量測或以其他方式決定積體電路(100)的工作溫度。

在一實施例中，可回應諸如邏輯核心(120)等的積體電路組件的工作溫度之改變，而產生改變該組件的工作電壓及(或)頻率之要求。例如，可將溫度控制邏輯(210)配置成：讀取積體電路(100)的現行工作溫度，且要求改變一或多個邏輯核心(120)的現行工作電壓及(或)頻率。邏輯核心(120)、共同的橋接邏輯(110)、及(或)該積體電路中包含的其他組件可具有相關聯的溫度感測器(220)。在一實施例中，溫度感測器(220)可回應偵測到一或多個被指定的溫度，而產生控制信號或中斷。在其他實施例中，溫度感測器(220)可持續地提供相關聯的組件之溫度指示。配置成量測工作溫度或周圍溫度的溫度感測器及其他裝置、以及介接此種裝置以讀取、收集、記錄、或量測溫度之方法及技術都是此項技術中習知的，因而本說明書中將不作詳細說明。

在某些實施例中，積體電路(100)的工作溫度可高於積體電路(100)的最高、較佳、或指定工作溫度，而溫度超過該最高工作溫度時，可能發生不正確無法預測或不可靠的操作。例如，積體電路製造商可指定該積體電路可在無限期的一段時間中正確地工作之溫度範圍。該溫度範圍可包括最高溫度，而超過該最高溫度時，將無法保證正確的功能，且可能造成對裝置的損害。如本說明書中述及的，降低積體電路的工作溫度之一方法可以是降低該裝置中包含的組件之工作頻率及(或)電壓。在某些實施例中，可將溫度控制邏輯(210)配置成保護積體電路(100)的操作完整性。

因此，在某些實施例中，可將諸如溫度控制邏輯(210)等的在積體電路(100)內部或外部之邏輯電路、韌體、及(或)軟體配置成監視積體電路(100)的工作溫度。在各實施例中，可在硬體、軟體、韌體、或前述各項的一組合中實施溫度控制邏輯(210)。可將溫度控制邏輯(210)配置成：回應偵測到或決定積體電路(100)或積體電路(100)的個別邏輯核心(120)係在高於最高、安全、較佳、或指定工作溫度之溫度下工作，而自動降低積體電路(100)中之一或多個邏輯核心的工作頻率及(或)電壓。在某些實施例中，可將溫度控制邏輯(210)配置成存取、介接、或以其他方式與一或多個溫度感測器(220)通訊，以便決定積體電路(100)或積體電路(100)中之諸如邏輯核心(120A)及(120B)等的一或多個邏輯核心之現行工作溫度。

根據不同的實施例，如果溫度控制邏輯(210)決定積體電路(100)的工作溫度過高，則溫度控制邏輯(210)係可配置成自動調整積體電路(100)的諸如邏輯核心(120A)、或邏輯核心(120B)、或以上兩者等的一或多個邏輯核心之工作電壓及(或)頻率。例如，在決定了積體電路(100)在高於指定工作溫度之溫度下工作之後，溫度控制邏輯(210)可將邏輯核心(120)配置成在較低的電壓及(或)頻率下工作，以便降低積體電路(100)的工作溫度。如同前文所述的電源管理邏輯(200)，溫度控制邏輯(210)在某些實施例中係可配置成與穩壓器(130)及頻率調整器(140)通訊或與其介接，以便調整被供應到邏輯核心(120A)及(120B)之電壓及頻率。

在某些實施例中，溫度控制邏輯(210)可同時降低積體電路(100)中之所有邏輯核心的工作頻率及(或)電壓。然而，在其他實施例中，溫度控制邏輯(210)可於開始時降低諸如邏輯核心(120A)等的單一邏輯核心之工作電壓及(或)頻率，但是如果在只降低了一邏輯核心的工作電壓及(或)頻率之後，積體電路(100)的工作溫度並未被足夠地降低，則可降低諸如邏輯核心(120B)等的額外邏輯核心之工作電壓及(或)頻率。因此，可將溫度控制邏輯(210)配置成持續地或定期地監視積體電路(100)的工作溫度，以便決定諸如降低積體電路(100)中之一或多個邏輯核心的工作電壓及(或)頻率等的降低工作特性之行動是否使得積體電路(100)有足夠低的工作溫度。請注意，在本說明書的用法中，術語“工作特性”意指工作電壓、或工作頻率、或以上兩者。

根據某些實施例，如果在降低了積體電路(100)中之一或多個邏輯核心(120)的工作特性之後，溫度控制邏輯(210)決定積體電路(100)的工作溫度仍然太高，則該溫度控制邏輯係可配置成進行另一次降低積體電路(100)內之一或多個邏輯核心的工作特性。例如，溫度控制邏輯(210)可先降低邏輯核心(120A)的工作特性，然後在決定了降低邏輯核心(120A)的工作特性之行動並未將積體電路(100)的工作溫度降低到足夠低的溫度之後，再降低邏輯核心(120B)的工作特性。或者，在某些實施例中，如果在降低了邏輯核心(120A)及(120B)的工作特性之後，積體電路(100)的工作溫度不是足夠低的溫度，則溫度控制邏輯(210)甚至可進一步降低邏輯核心(120A)或(120B)或以上兩者的工作特性。因此，在某些實施例中，可將溫度控制邏輯(210)配置成：在各步驟或階段中，降低該等邏輯核心中之一或多個邏輯核心的工作特性，直到得到積體電路(100)的所需或最佳工作溫度為止。

請參閱第2C圖，在一實施例中，可將可將溫度感測器(220)配置成週期性地將處理器(100)的現行工作溫度儲存在處理器(100)內之暫存器(230)，並可將溫度控制軟體配置成存取該暫存器(230)以決定處理器(100)的現行工作溫度。在某些實施例中，可將一或多個溫度感測器(220)配置成：使用積體電路(100)之內或之外的多個暫存器或其他資料儲存位置以儲存多個溫度量測值，其中每一溫度量測值對應於積體電路(100)中之多個邏輯核心或處理器核心中之不同的核心之工作溫度。請注意，在某些實施例中，溫度控制軟體、溫度控制邏輯(210)、及電源管理邏輯(200)可以都是在硬體、韌體、軟體、或以上各項的組合中實施的單一組邏輯中之一部分，且該單一組邏輯配置成監視並調整積體電路(100)中之諸如邏輯核心(120)及共同的橋接邏輯(110)等的各部分之工作頻率及(或)電壓。

雖然前文中之說明係參照為了降低工作溫度或為了電源管理而降低一或多個邏輯核心的工作特性，但是亦可為了其他的理由而個別地調整一或多個處理器核心之工作特性。例如，在某些實施例中，可以獨立於多核心處理器中之任何其他邏輯核心之方式調整個別邏輯核心的工作電壓及(或)頻率，以便讓該邏輯核心可在一特定的電壓或速度下介接特定的裝置或電路，同時可讓同一處理器的另一邏輯核心在不同的電壓及(或)頻率下工作。一般而言，不論任何理由，可將本說明書中述及的裝置、方法、及技術用來獨立地調整多核心環境中之邏輯核心的工作特性。

如前文所述，根據某些實施例，多核心積體電路中之多個邏輯核心(例如，積體電路(100)的邏輯核心(120A)及(120B))可與共同的橋接邏輯(110)通訊或介接。第3圖是邏輯核心(120A)及(120B)使用轉換邏輯及通訊協定邏輯而與共同的橋接邏輯(110)通訊的積體電路的一實施例之方塊圖。因為如前文所述，可將多核心積體電路的每一邏輯核心配置成以獨立於其他邏輯核心之方式在電壓及(或)頻率下工作，所以可將共同的橋接邏輯(110)配置成在個別的電壓及(或)頻率下與每一邏輯核心通訊。因此，共同的橋接邏輯(110)可包含諸如通訊協定邏輯(320A)及(320B)等的多組通訊協定邏輯(320)，以便在獨立的電壓及頻率下與不同的邏輯核心通訊。在某些實施例中，可將以通訊協定邏輯(320)實施的特定邏輯協定配置成：在與邏輯核心通訊時，可因該邏輯核心的工作頻率與共同的橋接邏輯(110)的工作頻率及(或)通訊協定邏輯(320A)的工作頻率間之差異，而調節時脈時序之差異。例如，可將通訊協定邏輯(320A)配置成：如果/當邏輯核心(120A)正在低於通訊協定邏輯(320A)及(或)共同的橋接邏輯(110)可工作的頻率之頻率下工作，則在等待來自邏輯核心(120A)的通訊信號時，將預期有較長的延遲。

此外，在某些實施例中，積體電路(100)可包含在邏輯核心(120)與共同的橋接邏輯(110)間之介面上的轉換邏輯(300)。在某些實施例中，該轉換邏輯係配置成轉換邏輯核心(120)及共同的橋接邏輯(110)的不同的電壓間之電壓邏輯位準。例如，如果邏輯核心(120A)在電壓下工作，而共同的橋接邏輯(110)及(或)通訊協定邏輯(320A)在不同的電壓下工作，則轉換邏輯(300A)係可配置成轉換該等兩個邏輯位準間之介面信號。同樣地，轉換邏輯(300B)係可配置成：如果/當邏輯核心(120B)及通訊協定邏輯(320B)在不同的電壓下工作，則轉換通訊協定邏輯(320B)與邏輯核心(120B)間之信號的邏輯位準。

在某些實施例中，可將轉換邏輯(300)配置成：改造、調整、或轉換共同的橋接邏輯(110)與邏輯核心(120)間之介面信號，以便調節共同的橋接邏輯(110)及邏輯核心(120)的工作頻率間之差異。在某些實施例中，可將通訊協定邏輯(320A)配置成在獨立於共同的橋接邏輯(110)的其餘部分之工作頻率的頻率下工作。

第4圖是根據一實施例的一或多個邏輯核心的獨立電源管理的方法的一實施例之流程圖。如前文所述，不論各種理由可獨立地控制多個邏輯核心之諸如工作電壓及頻率等的工作特性。如方塊(400)所示，包含多個邏輯核心的系統可偵測改變邏輯核心的工作頻率之需求。例如，在一實施例中，電源管理邏輯(200)可偵測低電力狀態，並嘗試降低多核心處理器的一或多個邏輯核心之工作頻率，以便降低該系統的整體電力消耗。在另一實施例中，可以電池電源操作其中包含多核心處理器之系統，且可將電源管理邏輯(200)配置成：偵測以電池電源操作該系統的時機，並調整一或多個邏輯核心之工作頻率。此外，可將電源管理邏輯(200)配置成：偵測對該系統之供電自電池電源轉變為交流電源(wall power)之時機，並將一或多個邏輯核心的工作頻率調整至較高的頻率，以便利用不再以電池電源操作該系統之情況。

此外，在某些實施例中，系統可包含組態可被設定成調整一或多個邏輯核心的工作溫度之溫度控制邏輯(210)。例如，可將溫度控制邏輯(210)配置成監視多核心處理器及(或)多核心處理器的個別邏輯核心之工作溫度。如前文所述，多核心積體電路可包含溫度感測器(220)，且溫度控制邏輯(210)可經由該溫度感測器(220)而監視工作溫度。如前文所述，如果一個別邏輯核心或整個積體電路之工作溫度高於較佳、最高、或安全的工作溫度，則溫度控制邏輯(210)係可配置成：降低該多核心積體電路的一或多個邏輯核心之工作頻率，以便降低該系統的整體工作溫度。此外，在某些實施例中，可將溫度控制邏輯(210)配置成：回應偵測到工作溫度低於指定的工作溫度，而提高一或多個邏輯核心之工作頻率。因此，在某些實施例中，可將邏輯核心之工作頻率調整至較低頻率，而在其他實施例中，可將邏輯核心調整成在較高頻率下工作。

在某些實施例中，可將溫度控制邏輯(210)配置成：只有在先前已降低邏輯核心的工作頻率之情形下，才提高該邏輯核心的工作頻率。例如，於系統啟動時，可先將邏輯核心(120A)的工作頻率設定至指定的最高工作頻率，且只有在邏輯核心(120A)的工作頻率已低於初始頻率之情形下，溫度控制邏輯(210)才可提高邏輯核心(120A)的工作頻率。同樣地，於提高一邏輯核心的工作頻率時，可將電源管理邏輯(200)及(或)溫度控制邏輯(210)配置成：不論該系統的現行電力消耗及(或)工作溫度是否容許該邏輯核心在高於指定最高工作頻率的頻率下工作，都只將工作頻率提高到該指定最高頻率。

然而，在其他實施例中，可將溫度控制邏輯(210)係配置成：不論先前是否已降低了邏輯核心的工作頻率及(或)電壓，都提高該邏輯核心的工作頻率。因此，在一實施例中，可將溫度控制邏輯(210)配置成：如果一邏輯核心的工作溫度足夠低，而顯示縱使將該邏輯核心的工作頻率提高到超過指定最高頻率之後該邏輯核心仍然可在(或低於)最高工作溫度下工作，將該邏輯核心的工作頻率提高到超過指定最高頻率。因此，在某些實施例中，如果處理器係在足夠低的工作溫度下工作，則溫度控制邏輯(210)可將該處理器的工作頻率提高到超過指定最高頻率。如前文所述，於提高邏輯核心的工作頻率時，溫度控制邏輯(210)亦可提高該邏輯核心的工作電壓，以便支援較高的工作頻率。

因此，如方塊(410)所示，電源管理邏輯(200)可決定邏輯核心之新的頻率。可以硬體、韌體、軟體、或以上各項的組合實施之電源管理邏輯(200)可諸如根據標準演算法，或利用其中包含各種工作頻率的查詢表，而決定邏輯核心之新的工作頻率。如方塊(420)所示，在決定了邏輯核心之新的工作頻率之後，電源管理邏輯(200)可決定該新的頻率是否與該邏輯核心的現行工作電壓相容。例如，如果新的頻率高於現行工作頻率，則該邏輯核心的現行電壓可能無法支援該新的頻率。如果新的頻率與現行工作電壓不相容，則如方塊(430)所示，電源管理邏輯(200)可決定與該新的頻率相容之新的電壓。根據各實施例，如同決定新的頻率時之情形，電源管理邏輯(200)可使用諸如諸如演算法或相容電壓及頻率對查詢表等的各種方法以決定新的工作電壓。如方塊(440)所示，在決定了與新的頻率相容之新的工作電壓之後，電源管理邏輯(200)可將該新的電壓設定為該邏輯核心的工作電壓。

如果新的頻率與該邏輯核心的現行工作電壓相容，或在將該邏輯核心的工作電壓調整至與新的頻率相容之電壓之後，則如方塊(450)所示，電源管理邏輯(200)可將該新的頻率設定為該邏輯核心的工作頻率。在某些實施例中，如有需要，則電源管理邏輯(200)可在設定工作頻率之前，先設定新的工作電壓。然而，在其他實施例中，電源管理邏輯(200)可同時設定新的工作電壓及新的工作頻率；或者，在某些實施例中，可在設定新的工作電壓之前，先設定新的工作頻率。

如前文所述，在某些實施例中，可將邏輯核心配置成與諸如北橋單元等的共同的橋接邏輯(110)通訊，其中共同的橋接邏輯(110)可能在與該邏輯核心之新的頻率不同之頻率下工作。因此，在某些實施例中，可將電源管理邏輯(200)配置成針對該邏輯核心之新的工作頻率而調整共同的橋接邏輯(110)，如方塊(460)所示，以便維持該邏輯核心與該共同的橋接邏輯間之通訊。例如，在一實施例中，可將電源管理邏輯(200)配置成將共同的橋接邏輯(110)調整成在該邏輯核心之該新的工作頻率下工作。然而，在其他實施例中，電源管理邏輯(200)可將共同的橋接邏輯(110)調整成在與該邏輯核心之該新的工作頻率相容之頻率下工作。

例如，可將共同的橋接邏輯(110)調整成在比該邏輯核心之新的工作頻率高的頻率下工作，且該共同的橋接邏輯可包含通訊協定邏輯(320)，該通訊協定邏輯(320)係配置成使用該共同的橋接邏輯的該較高的工作頻率經過除頻或降頻後之頻率而與該邏輯核心通訊。在其他實施例中，可將通訊協定邏輯(320)配置成：確保該邏輯核心與該共同的橋接邏輯間之每一通訊或信號之時序有考慮到該邏輯核心與該共同的橋接邏輯間之工作頻率差異。因此，根據各實施例，可將電源管理邏輯(200)配置成：回應邏輯核心之新的工作頻率，而以各種方式中之任何方式調整共同的橋接邏輯(110)，例如，調整該共同的橋接邏輯之整體工作頻率，或調整通訊協定邏輯以適應該共同的橋接邏輯的工作頻率與該邏輯核心的工作頻率間之差異，或執行以上兩種方式之一組合。於回應邏輯核心之新的工作頻率而調整共同的橋接邏輯(110)時，電源管理邏輯(200)亦可考慮到共同的橋接邏輯(110)可與其他邏輯核心通訊之工作頻率。此外，電源管理邏輯(200)亦可針對要與共同的橋接邏輯(110)之新的工作頻率相容，或回應已設定了邏輯核心之新的工作電壓，而調整共同的橋接邏輯(110)之工作電壓。

請注意，雖然前文中主要係參照電源管理邏輯控制邏輯核心的工作頻率及電壓之情形而說明第4圖，但是在某些實施例中，溫度控制邏輯亦可控制邏輯核心之工作頻率及電壓。此外，在其他實施例中，可按照與前文所述的順序不同之順序，或利用比前文所述的步驟多或少的步驟，而執行前文中參照第4圖所述之該等步驟。

雖然第4圖示出調整邏輯核心的工作頻率的方法之流程圖，但是第5圖是用來調整邏輯核心的工作電壓的方法的一實施例之流程圖。因此，如方塊(500)所示，系統可偵測改變一或多個邏輯核心的工作電壓之需求。如前文中參照第4圖所示的。系統可包含配置成監視並調整該系統的電力消耗及使用之電源管理邏輯(200)。因此，在某些實施例中，電源管理邏輯(200)可決定諸如多核心積體電路(100)的邏輯核心(120)等的一或多個邏輯核心之工作電壓。例如，電源管理邏輯(200)可決定係以電池電源操作該系統，且可降低一或多個邏輯核心之工作電壓，以便降低該系統的整體電力消耗。或者，可將電源管理邏輯(200)配置成：回應偵測到不再以電池電源操作該系統，而提高一或多個邏輯核心之工作電壓。此外，在某些實施例中，可將電源管理邏輯(200)配置成：根據對電池電源有多少剩餘的電力之估計，而分階段降低一或多個邏輯核心之工作電壓。

或者，根據各實施例，溫度控制邏輯(210)可根據系統、多核心積體電路、或個別邏輯核心之工作溫度，而改變一或多個邏輯核心(120)之工作電壓。例如，如前文所述，溫度控制邏輯(210)可諸如經由溫度感測器(220)而偵測到積體電路(100)的工作溫度高於一較佳、最高、或安全的工作溫度，且可降低積體電路(100)的一或多個邏輯核心(120)之工作電壓作為回應。此外，可將溫度控制邏輯(210)配置成：回應偵測到一或多個邏輯核心(120)、積體電路(100)、或作為整體的該系統之工作溫度充分地低於指定工作溫度，而提高該等邏輯核心(120)之工作電壓。換言之，如果溫度控制邏輯(210)決定現行工作溫度與指定最高工作溫度之間有足夠的差異，則溫度控制邏輯(210)可提高一或多個邏輯核心之現行工作電壓。在某些實施例中，可將溫度控制邏輯(210)配置成提高具有比其他邏輯核心的工作溫度低的工作溫度的單一邏輯核心之工作電壓。

在某些實施例中，可將溫度控制邏輯(210)配置成：只有在先前已降低邏輯核心的工作電壓之情形下，才提高該邏輯核心的工作電壓。例如，於系統啟動時，可先將邏輯核心(120A)的工作電壓設定至最高工作電壓，且只有在邏輯核心(120A)的工作電壓已低於初始最高電壓之情形下，溫度控制邏輯(210)才可提高邏輯核心(120A)的工作電壓。同樣地，於提高一邏輯核心的工作電壓時，可將電源管理邏輯(200)及(或)溫度控制邏輯(210)配置成：不論該系統的現行電力消耗及(或)工作溫度是否容許該邏輯核心在高於指定最高工作電壓的電壓下工作，都只將工作電壓提高到該指定最高電壓。

然而，在其他實施例中，可將溫度控制邏輯(210)係配置成：不論先前是否已降低了邏輯核心的工作特性，都提高該邏輯核心的工作電壓。在某些實施例中，可將邏輯核心(120)配置成將邏輯核心的工作電壓提高到超過指定最高工作電壓。例如，如果積體電路的邏輯核心係在低於指定最高工作溫度的工作溫度下工作，且係在指定最高工作電壓下工作，則可將溫度控制邏輯(210)配置成將該邏輯核心的工作電壓提高到超過該指定最高工作電壓。

因此，如方塊(510)所示，在偵測到改變一或多個邏輯核心的工作電壓之需求之後，電源管理邏輯(200)或溫度控制邏輯(210)係可配置成決定該等一或多個邏輯核心之新的工作電壓。在某些實施例中，可經由被設計成根據該系統的諸如現行工作溫度、現行可使用電力、或現行電力消耗等的現行工作狀況而決定新的工作電壓之電壓決定演算法，而決定該新的工作電壓。或者，在某些實施例中，可根據固定的工作電壓表而決定邏輯核心之新的工作電壓。在某些實施例中，可為了維持現行工作頻率而選擇新的工作電壓，而在其他實施例中，可在不可慮現行工作頻率之情形下選擇新的電壓。

如方塊(520)所示，在決定了一或多個邏輯核心之新的工作電壓之後，電源管理邏輯(200)或溫度控制邏輯(210)可將該新的電壓設定為該等一或多個邏輯核心之工作電壓。在設定一個以上的邏輯核心之新的工作電壓時，在某些實施例中，電源管理邏輯(200)(或溫度控制邏輯(210))可分別決定並調整每一邏輯核心之工作電壓。然而，在其他實施例中，可將相同之新的電壓用來設定所有的邏輯核心。

在某些實施例中，如方塊(530)所示，電源管理邏輯(200)或溫度控制邏輯(210)可決定該一或多個邏輯核心之現行工作頻率是否與新的工作電壓相容。因此，在某些實施例中，可決定新的工作頻率，且可根據該新的頻率而調整工作電壓；而在其他實施例中，可決定新的工作電壓，且相應地調整工作頻率。因此，如果邏輯核心之現行工作頻率與新的電壓不相容，則如方塊(540)所示，可決定(或選擇)與該新的電壓相容之新的頻率。例如，在一實施例中，電源管理邏輯(200)可降低一或多個邏輯核心之工作電壓，以便降低電力消耗，且亦可降低將於該新的工作電壓相容之工作頻率。

同樣地，在其他實施例中，溫度控制邏輯(210)可降低邏輯核心或多個邏輯核心之工作電壓，以便降低工作溫度，且亦可相應地降低工作頻率。此外，可將電源管理邏輯(200)配置成：諸如當對該系統之供電自電池電源切換至交流電源時，提高邏輯核心的工作電壓，以便善用較大的可用電力，且亦可將工作頻率提高到與較高的新工作電壓相容之較高的頻率。同樣地，諸如於回應工作溫度係低於指定最高工作溫度之決定，而調整邏輯核心之工作電壓時，溫度控制邏輯(210)可設定該邏輯核心之新的工作頻率，以便善用較高的新工作電壓。

如方塊(550)所示，在決定了與新的工作電壓相容之新的頻率之後，電源管理邏輯(200)(或溫度控制邏輯(210))可將該新的頻率設定為該等一或多個邏輯核心之工作頻率。如前文中參照第4圖所述的，在某些實施例中，可在設定新的工作頻率之前，先設定新的工作電壓；然而，在其他實施例中，可同時設定新的工作電壓及新的工作頻率。在另外的其他實施例中，可在設定新的工作電壓之前，先設定新的工作頻率。如前文所述，於設定新的工作電壓及(或)頻率時，邏輯核心及(或)整個積體電路在舊的與新的工作特性間之轉變期間可以不工作。因此，在某些實施例中，在改變到新的工作特性之前，邏輯核心係可配置成儲存所有現行操作的現行狀態。在其他實施例中，邏輯核心可以不儲存任何現行狀態，但是可在短暫的轉變期間之後，簡單地在新的工作特性下恢復處理。

如前文所述，在某些實施例中，如方塊(560)所示，亦可調整共同的橋接邏輯(110)，以便根據邏輯核心之新的工作電壓及(或)頻率而工作。例如，可將共同的橋接邏輯(110)調整成在與該等邏輯核心之新的工作特性(電壓及頻率)相容之一新的電壓及(或)頻率下工作。或者，可調整位於邏輯核心(120)與共同的橋接邏輯(110)間之介面上的電壓轉換邏輯，以便正確地轉換共同的橋接邏輯(110)與該邏輯核心間之電壓位準。同樣地，在某些實施例中，可調整共同的橋接邏輯(110)之諸如通訊協定邏輯(320A)等的通訊協定邏輯，以便考慮到與邏輯核心通訊時的該邏輯核心之新的工作特性，例如，確保該共同的橋接邏輯與該邏輯核心間之通訊協定的時序是適當的，以便考慮到兩個工作頻率間之差異。

雖然前文中已參照第4及5圖而示出並說明了對多核心積體電路的一或多個邏輯核心之工作特性進行單一調整之方法，但是第6圖是分步驟或階段而降低一或多個邏輯核心的工作特性的方法的一實施例之流程圖。例如，在一實施例中，如方塊(600)所示，可將諸如溫度控制邏輯(210)等的溫度控制邏輯配置成監視積體電路(100)的工作溫度，並可決定積體電路(100)的現行工作溫度高於指定工作溫度。或者，在某些實施例中，溫度控制邏輯(210)可將諸如經由溫度感測器(220)取得的現行工作溫度與最高安全工作溫度比較，其中若超過該最高安全工作溫度，則積體電路(100)可能無法可靠地工作或可能受損。如前文所述，在某些實施例中，溫度控制邏輯(210)可監視積體電路(100)的單一工作溫度，而在其他實施例中，溫度控制邏輯(210)可監視與積體電路(100)的個別邏輯核心或區域對應的個別的工作溫度。

如方塊(610)所示，在決定了(整個積體電路或一或多個個別的邏輯核心之)工作溫度太高之後，溫度控制邏輯(210)可降低積體電路(100)的一或多個邏輯核心(120)之工作頻率及(或)電壓。如前文中參照第4及5圖所述的，溫度控制邏輯(210)可先決定新的工作頻率，然後相應地調整工作電壓。或者，在其他實施例中，溫度控制邏輯(210)可先決定新的工作電壓，然後調整工作頻率。在某些實施例中，溫度控制邏輯(210)可降低多個邏輯核心之工作頻率，以便降低積體電路(100)的整體工作溫度。然而，在其他實施例中，可將溫度控制邏輯(210)配置成：在嘗試降低積體電路(100)的整體工作溫度時，先降低單一邏輯核心之工作頻率及(或)電壓。

在降低了積體電路(100)的一或多個邏輯核心(120)之工作特性(亦即，電壓及(或)頻率)之後，溫度控制邏輯(210)係可配置成驗證回應較低的工作特性而降低了工作溫度。因此，如方塊(620)所示，溫度控制邏輯(210)可諸如經由溫度感測器(220)而監視工作溫度，以便決定積體電路(100)或一或多個個別的邏輯核心之工作溫度是否仍然太高。換言之，在對一或多個邏輯核心(120)進行了初始的調整之後，溫度控制邏輯(210)可驗證工作溫度是否已降低到比指定最高工作溫度低的溫度。在某些實施例中，可將溫度控制邏輯(210)配置成：在調整了一或多個邏輯核心的工作特性之後，但在決定工作溫度是否已降低到足夠低的溫度之前，等候一段時間，以便讓工作溫度安定下來。

如果在降低了積體電路的一或多個邏輯核心的工作特性之後，該積體電路或該等一或多個邏輯核心之工作溫度並未充分地降低，則如方塊(630)所示，溫度控制邏輯(210)可進一步降低該等一或多個邏輯核心之工作頻率及(或)電壓。例如，溫度控制邏輯(210)可先將多個邏輯核心(120)的工作特性(亦即，頻率及(或)電壓)降低某一量，然後可如方塊(640)所示，進一步降低該等邏輯核心的工作特性。例如，在一實施例中，溫度控制邏輯(210)可先將多個邏輯核心(120)的工作頻率降低一半，但是如果其後的積體電路(100)之工作溫度仍然高於指定最高工作溫度，則溫度控制邏輯(210)可進一步將工作頻率降低到原始值的四分之一。同樣地，溫度控制邏輯(210)可先將工作電壓降低一半，然後進一步降地工作電壓。在另一實施例中，溫度控制邏輯(210)可先降低諸如邏輯核心(120A)等的單一邏輯核心之工作特性，以便降低積體電路(100)的整體工作溫度。如果積體電路(100)的工作溫度並未被充分降低(例如，降低到低於指定最高值)，則溫度控制邏輯(210)然後可降低積體電路(100)的一或多個額外之邏輯核心之工作特性。

在某些實施例中，可經由多個階段而降低單一邏輯核心之工作頻率及(或)電壓，直到到達某一最低位準為止，然後可經由同樣多的階段而降低一或多個其他邏輯核心之工作頻率及(或)電壓，直到積體電路(100)的工作溫度被降低到等於或低於指定最高工作溫度為止。或者，在其他實施例中，可經由多個階層或階段而一起(亦即，並行地)降低多個邏輯核心(120)之工作頻率及電壓，直到積體電路(100)的工作溫度被充分地降低為止。

在某些實施例中，可將溫度控制邏輯(210)配置成：根據需要將積體電路(100)的工作溫度降低到多低，而決定要調整多少的邏輯核心之工作特性。因此，如果積體電路(100)的現行工作溫度並未充分接近最高工作溫度或是高於指定最高工作溫度，則溫度控制邏輯(210)可調整積體電路(100)中之多個(或全部的)邏輯核心的工作特性。然而，如果積體電路(100)的現行工作溫度接近或等於指定最高工作溫度，則溫度控制邏輯(210)可調整積體電路(100)中之少數幾個邏輯核心之工作特性，或只調整單一邏輯核心之工作特性。

因此，在不同的實施例中，溫度控制邏輯(210)可根據各方法，而分步驟或階段地降低邏輯核心之工作特性。在某些實施例中，溫度控制邏輯(210)可以並行之方式針對各種頻率及(或)電壓而降低多個邏輯核心之工作特性，而在其他實施例中，溫度控制邏輯(210)可獨立且輪流地降低個別邏輯核心之工作特性。如果在方塊(620)，溫度不是太高，則如方塊(650)所示繼續正常的處理。

雖然前文中係參照為了溫度控制而降低一或多個邏輯核心的工作特性之情形而說明第6圖所示之方法，但是在其他實施例中，可為了電源管理而調整邏輯核心的工作特性。因此，根據某些實施例，可將電源管理邏輯(200)配置成分步驟或階段地降低一或多個邏輯核心(120)之工作特性，以便降低積體電路(100)的整體電力消耗。與前文中所述與溫度控制有關之方法類似，電源管理邏輯(200)可先降低單一邏輯核心的工作特性，然後繼續監視積體電路(100)的電力消耗，然後可降低額外的邏輯核心之工作特性，以便進一步降低積體電路(100)的電力消耗。此外，在某些實施例中，可將電源管理邏輯(200)配置成：一起降低多個邏輯核心(120)之工作特性，且於必要或需要時，進一步降低該等相同的邏輯核心之工作特性。

第7圖是提高多核心積體電路的一或多個邏輯核心的頻率及(或)電壓的方法的一實施例之流程圖。例如，根據各實施例，在諸如為了電源管理或溫度控制而降低積體電路(100)的一或多個邏輯核心(120)的工作特性之後，可諸如回應可使用較大的電力，或為了善用現行工作溫度與指定最高工作溫度間之差異，而隨即向上調整工作特性。因此，在某些實施例中，如方塊(700)所示，溫度控制邏輯(210)可回應偵測到積體電路(100)的工作溫度係高於指定最高工作溫度或在指定最高工作溫度的某一範圍內，而降低一或多個邏輯核心(120)之工作頻率及(或)電壓。然後如方塊(710)所示，作為持續監視積體電路(100)的工作溫度的操作之一部分，電源管理邏輯(200)可決定積體電路(100)的工作溫度是否低於指定最大值。

在初次或多次調整了一或多個邏輯核心的工作特性之後，如果如決定方塊(710)的否定輸出所示，積體電路(100)的現行工作溫度是在指定最高工作溫度的範圍之內，則如方塊(750)所示，溫度控制邏輯(210)可持續正常的處理，該處理可包括持續監視積體電路(100)的工作溫度。然而，如果現行工作溫度充分地低於指定最高工作溫度，則如方塊(720)所示，溫度控制邏輯(210)可提高(工作特性先前被降低的)一或多個邏輯核心之工作頻率及(或)電壓。此外，在某些實施例中，可將溫度控制邏輯(210)配置成個別地監視每一邏輯核心之工作溫度，且亦可將溫度控制邏輯(210)配置成根據個別的工作溫度量測值而個別地調整每一邏輯核心之工作特性。因此，在某些實施例中，溫度控制邏輯(210)可降低可能在過熱的狀態下工作的一邏輯核心之工作電壓及(或)頻率，且同時提高具有較低工作溫度的另一邏輯核心之工作電壓及(或)頻率。

如方塊(730)所示，在提高了一或多個邏輯核心的工作頻率及(或)電壓之後，溫度控制邏輯(210)亦可為了與該等邏輯核心之新的工作特性相容而調整共同的橋接邏輯(110)。例如，可將共同的橋接邏輯(110)調整成在至少相同於或高於該等邏輯核心之新的工作頻率之頻率下工作。此外，可調整共同的橋接邏輯(110)之通訊協定邏輯，以便考慮到該等邏輯核心之新的工作頻率。此外，可調整一邏輯核心(120)與共同的橋接邏輯(110)間之電壓轉換邏輯(300)，以便正確地轉換共同的橋接邏輯(110)的工作電壓與邏輯核心(120)的新的工作電壓間之電壓位準。

雖然前文中係參照溫度控制的情形而說明了第7圖所示之流程圖但是在某些實施例中，亦可針對電源管理而採用類似的方法。例如，電源管理邏輯(200)可諸如回應系統切換到電池電源，及或作為一般省電方法或技術之一部分，而降低一或多個邏輯核心之工作特性，以便降低積體電路(100)之整體電力消耗。電源管理邏輯(200)可隨即繼續監視積體電路(100)的電力消耗，且亦可監視積體電路(100)的可用電力，諸如監視是否仍以電池電源操作該系統，以便決定是否要提高該等邏輯核心之工作特性以便善用現行的可用電力。例如，在回應以電池電源操作該系統而降低一或多個邏輯核心的工作頻率及(或)電壓之後，電源管理邏輯(200)可能偵測到不再以電池電源操作該系統而是可以交流電源操作該系統，且可提高該等邏輯核心之工作頻率及(或)電壓作為回應，這是因為不再需要降低電力消耗。

第8圖示出電腦系統(1000)的一實施例之方塊圖，電腦系統(1000)包含經由一匯流排橋接器(1102)而被耦合到各種系統組件之微處理器(1100)。微處理器(1100)可包含多個邏輯核心，而如本發明中根據各實施例所述的，每一邏輯核心係可配置成在獨立於其他核心可工作的電壓及(或)頻率之電壓及(或)頻率下工作。在某些實施例中，如前文所述，處理器(1100)可包括積體電路(100)、一或多個邏輯核心(120)、共同的橋接邏輯(110)、及(或)一或多個溫度感測器(220)。此外，根據各實施例，且如本說明書中所述的，系統(1000)可包含電源管理邏輯(200)、溫度控制邏輯(210)、及(或)溫度控制軟體，且可將該等組件中之任何組件配置成控制或調整一或多個邏輯核心(120)以及可能的共同的橋接邏輯(110)之工作頻率及(或)電壓。

此外，系統(1000)的其他組件可包括組態可被設定成在獨立的頻率及(或)電壓下工作之多個邏輯核心。例如，圖形控制器(1108)可包含一或多個多核心積體電路，且此種積體電路內之每一邏輯核心之組態可如本說明書中述及之方式被設定成在獨立的頻率及(或)電壓下工作。同樣地，輔助匯流排橋接器(1116)、PCI裝置(1112)或ISA裝置(1118)中之任何裝置亦可包含組態可如本說明書中述及之方式被設定成在獨立的頻率及(或)電壓下工作之多核心積體電路或其他組件。

前文所述之電腦系統(1000)及(或)積體電路(100)可以是其中包括(但不限於)個人電腦系統、桌上型電腦、膝上型或筆記本型電腦、大型主機電腦系統、手持電腦、工作站、網路電腦、消費電子裝置、應用伺服器、儲存裝置、諸如交換器、數據機、及路由器等的周邊裝置、或一般性的任何類型之運算裝置等的各種裝置中之任何裝置的一部分。

在所示之系統中，主記憶體(1104)係經由記憶體匯流排(1106)而被耦合到匯流排橋接器(1102)，且一圖形控制器(1108)係經由一加速圖形埠(AGP)匯流排(1110)而被耦合到匯流排橋接器(1102)。然而，電腦系統的其他實施例都可能且被考慮採用。諸如PCI裝置(1112A－1112B)等的數個PCI裝置可經由PCI匯流排(1114)而被耦合到匯流排橋接器(1102)。亦可設有輔助匯流排橋接器(1116)，以便經由延伸工業標準架構/工業標準架構(EISA/ISA)匯流排(1120)而提供一個或多個EISA或ISA裝置(1118)之電氣介面。在第8圖所示之例子中，根據一實施例，微處理器(1100)可經由CPU匯流排(1124)而被耦合到匯流排橋接器(1102)，且亦可被耦合到視需要的(optional)L2快取記憶體(1128)。在某些實施例中，微處理器(1100)可包含整合式L1快取記憶體(圖中未示出)。請注意，在某些實施例中，主記憶體(1104)可包含配置成如本說明書所示之方式而實施獨立地控制邏輯核心(120)及(或)共同的橋接邏輯(110)的工作頻率及(或)電壓之程式指令。

匯流排橋接器(1102)可提供微處理器(1100)、主記憶體(1104)、圖形控制器(1108)、與被連接到PCI匯流排(1114)的各裝置間之介面。當自被連接到匯流排橋接器(1102)的其中一個裝置接收到一操作時，匯流排橋接器(1102)識別該操作的目標(例如一特定的裝置，或者在PCI匯流排(1114)的情形中，該目標是在PCI匯流排(1114)上)。匯流排橋接器(1102)將該操作傳送到目標裝置。匯流排橋接器(1102)通常將操作自來源裝置或匯流排所使用的協定轉換為目標裝置或匯流排所使用的協定。

輔助匯流排橋接器(1116)除了將ISA/EISA匯流排的介面提供給PCI匯流排(1114)，還可具有額外的功能。亦可在電腦系統(1100)內包含在輔助匯流排橋接器(1116)之外或與輔助匯流排橋接器(1116)整合的輸入/輸出控制器(圖中未示出)，以便將操作支援提供給鍵盤及滑鼠(1122)、以及各種序列埠及平行埠。在其他的實施例中，亦可將外部快取記憶體單元(圖中未示出)在微處理器(1100)與匯流排橋接器(1102)之間耦合到CPU匯流排(1124)。或者，可將該外部快取記憶體耦合到匯流排橋接器(1102)，且可將該外部快取記憶體的快取記憶體控制邏輯整合到匯流排橋接器(1102)。圖中所示之L2快取記憶體(1128)是在微處理器(1100)的背部結構中。請注意，L2快取記憶體(1128)可與微處理器(1100)分離，可連同微處理器(1100)而被整合到一卡匣(例如Slot 1或Slot A)中,或者甚至可連同微處理器(1100)而被整合到半導體基材中。

主記憶體(1104)可以是一種應用程式儲存在其中且微處理器(1100)執行時所主要使用的記憶體。適用的主記憶體(1104)可包括動態隨機存取記憶體(Dynamic Random AcceSS Memory；簡稱DRAM)。例如，複數組的同步DRAM(Synchronous DRAM；簡稱SDRAM)或Rambus DRAM(Rambus DRAM；簡稱RDRAM)可適用。

PCI裝置(1112A－1112B)是諸如網路介面卡、視訊加速器、音效卡、硬碟機或軟碟機或其控制器、小型電腦系統介面(Small Computer SyStem Interface；簡稱SCSI)轉接器、以及電話介面卡等各種周邊裝置的舉例。同樣地，ISA裝置(1118)是諸如數據機、音效卡、以及諸如GPIB或現場匯流排介面卡(field bus interface card)等各種資料擷取介面卡等的各種類型的周邊裝置之舉例。

設有圖形控制器(1108)，用以控制顯示器(1126)上的文字及影像之著色。圖形控制器(1108)可採用此項技術中習知的典型圖形加速器，用以將可有效地移進及移出主記憶體(1104)的三維資料結構著色。圖形控制器(1108)因而可以是AGP匯流排(1110)的一主控裝置，這是因為圖形控制器(1108)可要求並取得對匯流排橋接器(1102)內的目標介面之主控權,因而可存取主記憶體(1104)。專用的圖形匯流排可配合自主記憶體(1104)迅速地擷取資料。圖形控制器(1108)可針對某些操作而將其組態進一步設定成產生AGP匯流排(1110)上的PCI協定交易。匯流排橋接器(1102)的AGP介面因而可包含用來支援AGP協定交易以及PCI協定目標及發出者交易的功能。顯示器(1126)是其上可呈現影像或文字的任何電子顯示器。適用的顯示器(1126)包括陰極射線管(Cathode Ray Tube；簡稱CRT)及液晶顯示器(Liquid Crystal Display；簡稱LCD)等的顯示器。

請注意,雖然前文說明中使用AGP、PCI、及ISA或EISA匯流排作為例子,但是亦可視需要而代之以任何匯流排架構。又請注意,電腦系統(1000)可以是包含額外的微處理器(例如圖中示為電腦系統(1000)的視需要的組件之微處理器(1100a)，之多重處理電腦系統。微處理器(1100a)可類似於微處理器(1100)。更具體而言,在一實施例中,微處理器(1100a)可與微處理器(1100)完全相同。微處理器(1100a)可經由獨立的匯流排而被連接到匯流排橋接器(1102),或者可與微處理器(1100)共用CPU匯流排(1124)。此外,微處理器(1100a)可被耦合到類似於L2快取記憶體(1128)的視需要的L2快取記憶體(1128a)。

在本說明書的用法中，術語”時脈週期”或”週期”意指指令處理管線的各階段完成其工作所用的時間間隔。各記憶元件(例如暫存器或陣列)根據用來界定時脈週期的時脈信號而擷取指令及計算出的值。例如，記憶元件可根據時脈信號的上升緣或下降緣而擷取值。

熟習此項技術者在完全了解前文所揭示的本發明之後，將可易於作出各種變化及修改。將把最後的申請專利範圍詮釋為包含所有此種變化及修改。

100．．．多核心積體電路

110．．．共同的橋接邏輯

120(120A、120B)．．．邏輯核心

130．．．穩壓器

140．．．頻率調整器

150．．．匯流排

160．．．周邊裝置

170．．．記憶體子系統

200．．．電源管理邏輯

210．．．溫度控制邏輯

220．．．溫度感測器

240．．．溫度控制軟體

300、300A、300B．．．轉換邏輯

320、320A、320B．．．通訊協定邏輯

402．．．匯流排橋接器

1000．．．電腦系統

1100、1100a．．．微處理器

1102．．．匯流排橋接器

1104．．．主記憶體

1106．．．記憶體匯流排

1108．．．圖形控制器

1110．．．加速圖形埠匯流排

1112、1112A－B．．．周邊組件互連裝置

1114．．．周邊組件互連匯流排

1116．．．輔助匯流排橋接器

1118．．．工業標準架構裝置

1120．．．延伸工業標準架構/工業標準架構匯流排

1122．．．鍵盤及滑鼠

1124．．．中央處理單元匯流排

1126．．．顯示器

1128、1128a．．．第二階快取記憶體

400、410、420、430、440、450、460、500、510、520、530、540、550、560、600、610、620、630、640、650、700、710、720、730、750．．．方塊

第1圖是根據一實施例而包含配置成在獨立的電壓及(或)頻率下工作的多個邏輯核心之積體電路之方塊圖。

第2A圖是以電源管理邏輯控制多個邏輯核心中之每一邏輯核心的工作電壓及(或)頻率的多核心積體電路的一實施例之方塊圖。

第2B圖是根據一實施例而配置成調整多核心積體電路的邏輯核心的工作電壓及(或)頻率的溫度控制邏輯之方塊圖。

第2C圖是根據一實施例而配置成調整多核心積體電路的邏輯核心的工作電壓及(或)頻率的溫度控制軟體之方塊圖。

第3圖是根據一實施例而包含電壓及(或)頻率轉換邏輯的多核心積體電路之方塊圖。

第4圖是根據一實施例而獨立地調整多核心積體電路的邏輯核心的工作頻率的方法的一實施例之流程圖。

第5圖是用來獨立地調整多核心積體電路的邏輯核心的工作電壓的方法的一實施例之流程圖。

第6圖是經由獨立地調整多核心積體電路的邏輯核心之工作電壓及(或)頻率而降低該積體電路的工作溫度的方法的一實施例之流程圖。

第7圖是經由獨立地調整多核心積體電路的邏輯核心之工作電壓及(或)頻率而提高該積體電路的工作溫度的方法的一實施例之流程圖。

第8圖是可實施獨立地調整多核心積體電路的邏輯核心的工作特性的電腦系統的一實施例之方塊圖。

雖然易於對本發明作出各種修改及替代形式,但是將以圖式舉例之方式示出本發明的一些特定實施例,且本說明書已詳細說明了這些特定實施例。然而,我們當了解,本發明的該等圖式及詳細說明之用意並非將本發明限於所揭示的特定形式,相反地,本發明將涵蓋在最後申請專利範圍所界定的本發明精神及範圍內的所有修改、等效方式、及替代方式。請注意,本說明書所用的標題只是為了組織上的目的,並非用來限制或詮釋說明或申請專利範圍。此外,請注意,在本申請案全文的用法中,措詞“可能”(“may”)是一種容許性的用法(亦即,其意義為具有可能性),而不是一種強制性的用法(亦即,其意義為必須)。措詞“包括”(“include”)及其衍生語意指“包括但不限於”(“including,but not limited to”)。術語“被連接”(“connected”)意指“直接地或間接地被連接”,且術語“被耦合”(“coupled”)意指“直接地或間接地被耦合”。