JP6437442B2 - 全プラットフォーム電力制御 - Google Patents

Description

本開示は概括的には電子回路の分野に関する。より詳細には、本発明のある実施形態は全プラットフォーム電力制御に関する。

集積回路（IC）製造技術が改善されるにつれて、製造業者は追加的な機能を単一のシリコン基板上に統合できるようになっている。しかしながら、そうした機能の数が増すにつれて、単一のICチップ上のコンポーネント数も増す。追加的なコンポーネントは追加的な信号スイッチングを加え、ひいてはより多くの熱を生成する。追加的な熱は、たとえば熱膨張によってICチップを損傷させうる。また、追加的な熱は、そのようなチップを含むコンピューティング装置の使用位置および／または使用用途を制限することがある。

たとえば、ポータブル・コンピューティング装置はその動作のためにバッテリー電力にのみ依拠することがある。よって、ポータブル・コンピューティング装置に追加的な機能が統合されるにつれて、電力消費を減らす必要性は、たとえばより長期間バッテリー電力を維持するために、ますます重要になる。ポータブルでないコンピューティング装置も、そのICコンポーネントがより多くの電力を使いより多くの熱を生成するにつれて、冷却および電力消費の問題に直面する。

詳細な説明は、付属の図面を参照して提供される。図面では、参照符号の左端の数字がその参照符号が最初に現われる図を同定する。異なる図面における同じ参照符号の使用は同様のまたは同一の項目を指示する。
本稿で論じられるさまざまな実施形態を実装するために利用されうるコンピューティング・システムの実施形態のブロック図である。 いくつかの実施形態に基づくコンピューティング・システム・コンポーネントのブロック図である。 いくつかの実施形態に基づく流れ図である。 本稿で論じられるさまざまな実施形態を実装するために利用されうるコンピューティング・システムの実施形態のブロック図である。 本稿で論じられるさまざまな実施形態を実装するために利用されうるコンピューティング・システムの実施形態のブロック図である。 本稿で論じられるさまざまな実施形態を実装するために利用されうるコンピューティング・システムの実施形態のブロック図である。

以下の記述において、さまざまな実施形態の十全な理解を与えるために、数多くの個別的詳細が述べられる。しかしながら、本発明のさまざまな実施形態はそうした個別的詳細なしで実施されてもよい。他方、本発明の具体的な実施形態を埋没させないよう、よく知られた方法、手順、コンポーネントおよび回路は詳細に記述されてはいない。さらに、本発明の実施形態のさまざまな側面は、集積された半導体回路（「ハードウェア」）、一つまたは複数のプログラムに編成されたコンピュータ可読命令（「ソフトウェア」）またはハードウェアおよびソフトウェアの何らかの組み合わせといったさまざまな手段を使って実行されてもよい。本開示の目的のためには、「論理（logic）」への言及は、ハードウェア、ソフトウェアまたはそれらの何らかの組み合わせを意味する。

計算パフォーマンス一般、特にターボ・パフォーマンスに対する主要な制限の一つは、電力送達ネットワークである。全電力消費を制限しうる、電力送達ネットワークの種々の階層がある。現在のところ、問題は、CPU（中央処理ユニット）電力のみを制御し、保護帯（guard band）を用いてプラットフォームの残りの部分に対して固定された予算を割り当てることによって解決されうる。これは、保護帯が十分でない場合に非最適な設定またはシャットダウンのリスクにつながる。さらに、いくつかの実装は、種々の時間期間におけるCPU電力消費を制御でき、電力の読みはさまざまな方法によってなされうる。そのような方法の一つは、CPU電圧レギュレーター（VR: Voltage Regulator）によって報告される電力消費を読むことであることができる。よって、そのような実装は、プラットフォーム・レベルの電力制御にフルに取り組むものではない。

対照的に、本稿で論じるいくつかの実施形態は、諸プラットフォーム・コンポーネントから得られる一つまたは複数の入力／読み、制御値（またはパラメータ）設定および制御ポリシーを含むさまざまな情報に基づいて、全プラットフォーム電力消費を対象とする。このアプローチは、たとえばプラットフォーム電力のリモートな感知を使うことによって、補足されうる。たとえば、プラットフォーム上の（たとえば電流）センサーが電流消費をサンプリングし、この情報を、サンプリングされ制御されるもとであるCPU VRにフィードする。

ある実施形態では、全プラットフォーム電力消費の制御を許容することは、より小さな電源ユニット（単数または複数）、より少ない設計保護帯および／またはシステム・シャットダウンのリスクが低下した、より堅牢なシステムの使用を許容する。これは、一方ではタブレット、電話およびウルトラブックのような小さな形状因子にとって、他方の極端ではサーバーにとって特に重要でありうる。さらに、そのような技法は、デスクトップ電源ユニットのコスト低減を許容しうる。

さらに、いくつかの実施形態は、図１〜図６を参照して論じられるもののような、（たとえば一つまたは複数のプロセッサ・コアをもつ）一つまたは複数のプロセッサを含むコンピューティング・システムにおいて適用されてもよい。より具体的には、図１は、本発明のある実施形態に基づくコンピューティング・システム１００のブロック図を示している。システム１００は、一つまたは複数のプロセッサ１０２−１ないし１０２−N（概括的にここでは「プロセッサ１０２」と称される）を含んでいてもよい。プロセッサ１０２は相互接続またはバス１０４を介して通信しうる。各プロセッサはさまざまなコンポーネントを含みうるが、そのいくつかはプロセッサ１０２−１を参照してのみ論じられる。よって、残りのプロセッサ１０２−２ないし１０２−Nはプロセッサ１０２−１を参照して論じたのと同じまたは同様のコンポーネントを含んでいてもよい。

ある実施形態では、プロセッサ１０２−１は一つまたは複数のプロセッサ・コア１０６−１ないし１０６−M（ここでは「コア１０６」と称される）、キャッシュ１０８および／またはルータ１１０を含んでいてもよい。プロセッサ・コア１０６は、単一の集積回路（IC）チップ上に実装されていてもよい。さらに、チップは一つまたは複数の共有されるおよび／または専有のキャッシュ（キャッシュ１０８など）、バスまたは相互接続（バスまたは相互接続１１２など）、グラフィックおよび／またはメモリ・コントローラ（図４〜図６を参照して論じられるものなど）または他のコンポーネントを含んでいてもよい。

ある実施形態では、ルータ１１０はプロセッサ１０２−１および／またはシステム１００のさまざまなコンポーネントの間で通信するために使われてもよい。さらに、プロセッサ１０２−１は二つ以上のルータ１１０を含んでいてもよい。さらに、ルータ１１０の多数は、プロセッサ１０２−１内部または外部のさまざまなコンポーネントの間のデータ・ルーティングを可能にするために通信してもよい。

キャッシュ１０８は、コア１０６のような、プロセッサ１０２−１の一つまたは複数のコンポーネントによって利用されるデータ（たとえば命令を含む）を記憶してもよい。たとえば、キャッシュ１０８は、プロセッサ１０２のコンポーネントによるより高速なアクセス（たとえばコア１０６によるより高速なアクセス）のために、メモリ１１４内に記憶されたデータをローカルにキャッシュしてもよい。図１に示されるように、メモリ１１４は、相互接続１０４を介してプロセッサ１０２と通信してもよい。ある実施形態では、（共有されていてもよい）キャッシュ１０８は、中間レベル・キャッシュ（MLC: mid-level cache）、最終レベル・キャッシュ（LLC: last level cache）などであってもよい。コア１０６のそれぞれは、レベル１（L1）キャッシュ（１１６−１）（概括的にここでは「L1キャッシュ１１６」と称される）またはレベル２（L2）キャッシュのような他のレベルのキャッシュをも含んでいてもよい。さらに、プロセッサ１０２−１のさまざまなコンポーネントは、キャッシュ１０８と直接、バス（たとえばバス１１２）および／またはメモリ・コントローラもしくはハブを通じて通信してもよい。

システム１００は、システム１００の一つまたは複数のコンポーネントに電力を提供するためのプラットフォーム電源１２０（たとえば直流（DC）電源または交流（AC）電源）をも含んでいてもよい。ある実施形態では、プラットフォーム電源（platform power source）１２０は本稿で論じられるようなPSUであってもよい。いくつかの実施形態では、電源１２０は、一つまたは複数のバッテリー・パックおよび／または電力供給源を含んでいてもよい。電源１２０は、電圧レギュレーター（VR）１３０を通じてシステム１００のコンポーネントに結合されてもよい。さらに、図１は一つの電源１２０および一つの電圧レギュレーター１３０を示しているが、追加的な電源および／または電圧レギュレーターが利用されてもよい。たとえば、プロセッサ１０２のうちの一つまたは複数が対応する電圧レギュレーター（単数または複数）および／または電源（単数または複数）を有していてもよい。また、電圧レギュレーター（単数または複数）１３０は単一の電力プレーン（たとえばすべてのコア１０６に電力を供給する）または複数の電力プレーン（たとえば各電力プレーンが異なるコアまたはコア群に電力を供給しうる）を介してプロセッサ１０２に結合されてもよい。

さらに、図１は電源１２０および電圧レギュレーター１３０を別個のコンポーネントとして示しているが、電源１２０および電圧レギュレーター１３０は、システム１００の他のコンポーネントに組み込まれてもよい。たとえば、VR １３０の全部または諸部分が電源１２０および／またはプロセッサ１０２に組み込まれてもよい。

図１に示されるように、プロセッサ１０２はさらに、（コア１０６などの）プロセッサ１０２の諸コンポーネントへの電力の供給を制御するための電力制御論理１４０を含んでいてもよい。論理１４０は、本稿で論じられるシステム１００のさまざまなコンポーネントと通信される情報のような、論理１４０の動作に関係する情報を記憶するための、本稿で論じられる一つまたは複数の記憶デバイス（キャッシュ１０８、L1キャッシュ１１６、メモリ１１４またはシステム１００内の他のメモリなど）へのアクセスを有していてもよい。図のように、論理１４０は、VR １３０および／またはコア１０６および／または電源１２０のようなシステム１００の他のコンポーネントに結合されてもよい。

たとえば、論理１４０は、一つまたは複数のセンサー１５０の状態を示す（一つまたは複数のビットまたは信号の形の）情報を受領するよう結合されていてもよい。センサー１５０は、システム１００（またはたとえば図４および図５を含む他の図面を参照して論じられるもののような本稿で論じられる他のコンピューティング・システム）のコンポーネント（単数または複数）、たとえばコア１０６、相互接続１０４もしくは１１２、プロセッサ１０２の外部のコンポーネントなどに近接して設けられてもよい。温度、動作周波数、動作電流、動作電圧、電力消費および／またはコア間通信活動などといった、システム／プラットフォームの電力／熱挙動に影響するさまざまな因子の変動を感知するためである。

論理１４０のほうは、VR １３０、電源１２０および／またはシステム１００の個々のコンポーネント（コア１０６など）にその動作を修正するよう命令してもよい。たとえば、論理１４０は、VR １３０および／または電源１２０（またはPSU）に、その出力を調節するよう指示してもよい。いくつかの実施形態では、論理１４０は、コア１０６に、その動作周波数、動作電流、電力消費などを修正するよう要求してもよい。また、コンポーネント１４０および１５０はプロセッサ１０２−１に含まれるように図示されてはいるが、これらのコンポーネントはシステム１００内の他のところに設けられてもよい。たとえば、電力制御論理１４０はVR １３０内に、電源１２０内に、相互接続１０４に直接結合されて、プロセッサ１０２のうちの一つまたは複数（あるいはまた全部）内に、などとして設けられてもよい。さらに、図１に示されるように、電源１２０および／または電圧レギュレーター１３０は、電力制御論理１４０と通信し、その電力指定を報告してもよい。

図２は、ある実施形態に基づく電力管理システム２００のブロック図を示している。電力の読み（たとえば、電力消費値（たとえば送達される）、機能および／または状態）が（たとえばデジタル的に）インテリジェント・ブリック２０２から通信リンク２０４を介して、あるいはブリックに直列なおよび／または全システム（ブリックおよびバッテリー）に直列な感知抵抗器、それぞれ抵抗器２０６および２０８を介して提供される。ブリック（brick）とは、一般に、AC（交流）をコンピュータによって使用されるDC（直流）に変換することのできる電力供給源（図１の電力供給源１２０のような）をいう。さらに、インテリジェント・ブリックとは、一般に、単なる電力変換に加えて（本稿で論じるような）他の機能を実行することのできる電力供給源のことをいう。

図２に示されるように、ADC（アナログからデジタルへの変換）２１０および２１２はそれぞれ抵抗器２０６および２０８上の電圧をサンプリングする。ADCは、専用である（ADC ２１２のように）、埋め込まれたコントロールド２１４中に統合されている、VR（CPU電源２１６内の、図１のVR １３０のような）中に統合されているおよび／またはチップ２１０中に統合されている。制御は、電源制御論理１４０（本稿ではPMU（Power Management Unit［電力管理ユニット］）またはPCU（Power Control Unit［電力制御ユニット］）とも称される）、埋め込まれたコントローラ２１４および／またはノード・マネージャ２１８（これはある実施形態ではより高い階層の通信を許容しうる）によってなされる。電力制御は電力制御ユニットによって実行される。

図２を参照するに、簡単のため、システム２００は、CPU／プロセッサ１０２の内容を制御論理１４０とプロセッサ２２０の残りの部分とに分割している。プラットフォーム電源（単数または複数）２２２も（たとえばプラットフォーム２２４の残り（すなわち、たとえば一つまたは複数のプロセッサ１０２以外）への電力を供給するために）含まれる。システム２００は、本稿で論じられるようなメモリおよび／またはBIOS ２２６をも含んでいてもよい。図２に示されるように、（たとえば項目２１０および２１２からの）電力測定は、いくつかの実施形態では、論理１４０および／または埋め込まれたコントローラ２１４に提供されてもよい。

よって、いくつかの実施形態では、次のうちの一つまたは複数が使用されてもよい：プラットフォーム電力感知、感知された情報のCPUへの通信および／または電力制御関係パラメータ（単数または複数）の動的な設定。たとえば、PSU（Power Supply Unit［電源ユニット］、たとえば図１の電源１２０および／または電源２１６および２２２のうちの一つまたは複数）内にあるようなプラットフォームのボード・コンポーネント（単数または複数）上の（たとえば図１のセンサー１５０のような一つまたは複数のセンサーを介した）プラットフォーム電流感知が、最大の電力消費者である傾向があるCPU複合体（たとえば、プロセッサ１０２、チップセット（たとえば図４のチップセット４０６および／または図５の５２０など（またはPCH（Platform Control Hub［プラットフォーム制御ハブ］）のようなその一部）、メモリ・コントローラ（図４の項目４１０および／または図５の５０６、５０８など）、GFX（たとえば（たとえばプロセッサと同じIC上の）統合されたグラフィックス、図４の項目４１４および４１６および／または図５の５３４を含むグラフィック論理）および／またはメモリ（図１のメモリ１１４など））に通信され、総合プラットフォーム予算または目標を満たすために電力消費を制御するために使用されうる。また、そのような調節は、たとえばBIOS（Basic Input/Output System［基本入出力システム］）への変更、スマートPSU（たとえば、電源がその最大能力／出力をシステムに何らかのデータ・リンクを介して通信する）、電力ポリシーなどを介して総合プラットフォーム予算への影響をもつパラメータ設定への修正を含んでいてもよい。

図３は、いくつかの実施形態に基づく、プラットフォームによる全電力消費を制御するための方法３００のある実施形態の流れ図を示している。ある実施形態では、図３を参照して論じられる動作の一つまたは複数を実行するために、図１〜図２および図４〜図６を参照して論じられるさまざまなコンポーネントが利用されてもよい（たとえば論理１４０を含む）。

図１〜図３を参照するに、動作３０２において、全プラットフォーム電力制約条件が受け容れられる（たとえば、種々の時間期間についての最大電力消費が設定／決定される）。（図２を参照して論じたもののような）電力制御ユニットは、制限を満たすために、電力消費を制御するための電力制限をもつ必要がある。それらの制限は、さまざまな実施形態によれば、次のうちの一つまたは複数によって設定されることができる：
１．特定のプラットフォーム実装に基づく固定した制限としてのBIOS。
２．何らかのデータ・リンクを介したスマート・ブリック（またはデスクトップ・コンピュータ用の電源であるシルバー・ボックス）からの通信。たとえば、ブリックはその最大電流能力を電力制御ユニットに報告する。
３．ノード・マネージャおよびより高い階層。サーバー・コンピュータ・ラックおよびデータ・センターでは、電気インフラストラクチャーからの全電力送達制限がある。たとえば、上の階層が負荷均衡化および追跡を実行し、電力予算を当該ラックまたはデータ・センター内の各プラットフォームに通信することができる。いくつかの実施形態によれば、埋め込まれたコントローラが、諸クライアント製品における制限を設定するために使用されることができる。
４．電力送達を支援するまたは全システム電力を送達するためにバッテリーが使用されることができる。スマート・バッテリーはその充電レベルを報告する。バッテリー電力状態および容量は、電力制限を定義するために使われることもできる。

ある実施形態では、これらの制限はオンザフライで変更できる。たとえば、ACプラグを抜くことおよびACからDCへの変更、データ・センター状態、ユーザー・ポリシー、エネルギー・スターおよび規制上の要求などが、上記制限に変化を引き起こすことがある。

動作３０４において、一つまたは複数のプラットフォーム・コンポーネントによる電力消費に関係する値が（たとえば連続的に）（たとえばセンサー１５０によって）読まれ／検出され、電力管理ユニットに通信される。いくつかの実施形態では、電力消費を連続的に読み、電力管理ユニットに通信することによって、制御が提供される（制限は、A単位での電流および／またはW単位での電力であることができる）。ある実施形態では、通信される二つの制限がある：
１．壁の取り出し口からの電源能力を（たとえば電流および／またはワット数で）示すブリック／シルバー・ボックス制限。
２．進んだモバイル・プラットフォーム電力送達方式のいくつかのための組み合わされたバッテリーおよびブリック電流（および／またはワット数）である全プラットフォーム制限。

いくつかの実施形態では、電流感知は、直列の感知抵抗器上の電圧降下を測定することまたはホール効果センサー、電流ミラーFET（電界効果トランジスタ）など（図２を参照して論じたものののような）のような半導体センサーを使うことによって、なされる。電力の感知は、電流および／または電圧の感知に関わりうる。上記の値（電圧および電流）を感知し、通信するためのいくつかのオプションがある。それは、たとえば、次のうちの一つまたは複数を含む：
１．充電器論理を介して（たとえばバッテリー充電制御２１０を介して）入力ブリック電力消費を感知する。
２．既存の電圧レギュレーター（図１〜図２を参照して論じたVRのような）を使って感知する。
３．埋め込まれたコントローラ２１４へのADC入力を使って感知する。
４．プラットフォーム上の専用ADCチップ（図２の論理２１２のような）を使って感知する。

さらに、（たとえばデジタルの）値を読むことは、SVID（インテル（登録商標）コーポレイションによって提供されるシリアルVID（Serial VID）のための通信プロトコルを利用する）、PECI（たとえば熱管理のためのプラットフォーム環境制御インターフェース（Platform Environment Control Interface））、I2C（Inter-Integrated Circuit［インター・インテグレーテッド・サーキット］）などのような既存のシリアルバスの一つを使ってできる。ある実施形態では、検出された値は一つまたは複数の閾値に対して比較され、たった一つの状態ビットが、PROCHOT（これは、たとえばプロセッサ熱状態を決定するための熱スロットル活動ビットをいう）のような既存の機構を介して、あるいはまた新規の専用の状態ビットを介して、通信される。

動作３０６では、たとえば動作３０４での検出された通信電力消費値に基づいて、制御が調節されるべきであるかどうかが、（たとえば図１〜図２を参照して論じたもののようなPCUによって）判定される。そうでなければ、方法３００は動作３０４に戻って、上記で論じた連続的な検出／通信を維持する。しかしながら、修正が必要とされる場合には、電力消費は、たとえば動作３０２を参照して論じた電力制限に収まるために、動作３０８において制御／管理される。ある実施形態では、電力消費は、たとえば複数の電力制限をもって、複数の時間期間にわたって制御される。より具体的には、コンピュータ・システムは一般に、複数の電力制約条件をもち、プロセッサは、たとえば何らかの「熱的に有意な時間」にわたって測定された定格電力消費をもって出荷されることがある。コンピューティング・システムを構築するOEM（オリジナル装置製造業者［Original Equipment Manufacturer］）は、プラットフォーム全体の複数の制約条件について設計する必要がある。これらの電力制約条件は、種々の時間期間にわたってシステムに影響する。いくつかの実施形態では、第一の電力制限（power limit）（ここではPL1と称される）は、何秒もにわたる熱的に有意な時間について使われ、数百マイクロ秒から数ミリ秒における第二の電力制限（ここではPL2と称される）が電気的な制限のために使われる。二つの電力制限（PL1およびPL2）が複数の期間の間に使われる。

図４は、本発明のある実施形態に基づくコンピューティング・システム４００のブロック図を示している。コンピューティング・システム４００、一つまたは複数の中央処理ユニット（CPU）またはプロセッサ４０２−１ないし４０２−P（これはここでは「プロセッサ４０２」と称されることがある）を含んでいてもよい。プロセッサ４０２は相互接続ネットワーク（またはバス）４０４を介して通信してもよい。プロセッサ４０２は、汎用プロセッサ、（コンピュータ・ネットワーク４０３を通じて通信されたデータを処理する）ネットワーク・プロセッサまたは他の型のプロセッサ（縮小命令セット・コンピュータ（RISC）プロセッサまたは複雑命令セット・コンピュータ（CISC）を含む）を含んでいてもよい。さらに、プロセッサ４０２は、単一のまたは複数のコア設計を有していてもよい。複数コア設計をもつプロセッサ４０２は、同じ集積回路（IC）ダイ上に種々の型のプロセッサ・コアを統合していてもよい。また、複数コア設計をもつプロセッサ４０２は対称的または非対称的マルチプロセッサとして実装されてもよい。ある実施形態では、プロセッサ４０２の一つまたは複数は図１のプロセッサ１０２と同じまたは同様であってもよい。いくつかの実施形態では、プロセッサ４０２の一つまたは複数は、図１のコア１０６、論理１４０およびセンサー１５０の一つまたは複数を含んでいてもよい。また、図１〜図６を参照して論じられる動作は、システム４００の一つまたは複数のコンポーネントによって実行されてもよい。たとえば、（図１のVR １３０のような）電圧レギュレーターは、論理１４０の指令で図４の一つまたは複数のコンポーネントに供給される電圧を制御してもよい。

チップセット４０６も相互接続ネットワーク４０４と通信してもよい。チップセット４０６は、グラフィックおよびメモリ制御ハブ（GMCH: graphics and memory control hub）４０８を含んでいてもよい。GMCH ４０８は、メモリ４１２と通信するメモリ・コントローラ４１０を含んでいてもよい。メモリ４１２は、プロセッサ４０２またはコンピューティング・システム４００に含まれる他の任意の装置によって実行される命令のシーケンスを含めデータを記憶してもよい。本発明のある実施形態では、メモリ４１２は、ランダム・アクセス・メモリ（RAM）、動的RAM（DRAM）、同期DRAM（SDRAM）、静的RAM（SRAM）または他の型の記憶デバイスのような一つまたは複数の揮発性記憶（またはメモリ）デバイスを含んでいてもよい。ハードディスクのような不揮発性メモリが利用されてもよい。複数のCPUおよび／または複数のシステム・メモリのような追加的なデバイスが、相互接続ネットワーク４０４を介して通信してもよい。

GMCH ４０８は、グラフィック・アクセラレータ４１６と通信するグラフィック・インターフェース４１４をも含んでいてもよい。本発明のある実施形態では、グラフィック・インターフェース４１４は、加速グラフィック・ポート（AGP: accelerated graphics port）を介してグラフィック・アクセラレータ４１６と通信してもよい。本発明のある実施形態では、ディスプレイ（フラット・パネル・ディスプレイ、陰極線管（CRT）、投影スクリーンなどのような）がグラフィック・インターフェース４１４と信号変換器を通じて通信してもよい。信号変換器は、たとえば、ビデオ・メモリまたはシステム・メモリのような記憶装置に記憶されている画像のデジタル表現を、ディスプレイによって解釈され、表示されるディスプレイ信号に変換するものである。ディスプレイ装置によって生成されるディスプレイ信号は、ディスプレイによって解釈され、その後ディスプレイ上に表示される前に、さまざまな制御装置を通過してもよい。

ハブ・インターフェース４１８は、GMCH ４０８と入出力制御ハブ（ICH: input/output control hub）４２０が通信することを許容してもよい。ICH ４２０は、コンピューティング・システム４００と通信するI/O装置へのインターフェースを提供してもよい。ICH ４２０は、周辺コンポーネント相互接続（PCI: peripheral component interconnect）ブリッジ、ユニバーサル・シリアル・バス（USB: universal serial bus）コントローラまたは他の型の周辺ブリッジもしくはコントローラのような周辺ブリッジ（もしくはコントローラ）４２４を通じてバス４２２と通信してもよい。ブリッジ４２４は、プロセッサ４０２と周辺装置との間のデータ経路を提供してもよい。他の型の技術が利用されてもよい。また、複数のバスがICH ４２０と、たとえば複数のブリッジまたはコントローラを通じて通信してもよい。さらに、ICH ４２０と通信する他の周辺装置は、本発明のさまざまな実施形態において、統合駆動電子回路（IDE: integrated drive electronics）または小型コンピュータ・システム・インターフェース（SCSI: small computer system interface）のハードドライブ（単数または複数）、USBポート（単数または複数）、キーボード、マウス、パラレル・ポート（単数または複数）、シリアル・ポート（単数または複数）、フロッピー（登録商標）ディスクドライブ（単数または複数）、デジタル出力サポート（たとえばデジタル・ビデオ・インターフェース（DVI））または他のデバイスを含んでいてもよい。

バス４２２は、オーディオ・デバイス４２６、一つまたは複数のディスクドライブ４２８および一つまたは複数のネットワーク・インターフェース・デバイス４３０（これはコンピュータ・ネットワーク４０３と通信する）と通信してもよい。他のデバイスはバス４２２を介して通信してもよい。また、（ネットワーク・インターフェース・デバイス４３０のような）さまざまなコンポーネントは、本発明のいくつかの実施形態では、GMCH ４０８と通信してもよい。さらに、プロセッサ４０２およびGMCH ４０８は組み合わされて単一のチップを形成してもよい。さらに、グラフィック・アクセラレータ４１６は、本発明の他の実施形態では、GMCH ４０８内に含まれてもよい。

さらに、コンピューティング・システム４００は揮発性および／または不揮発性メモリ（または記憶）を含んでいてもよい。たとえば、不揮発性メモリは、次のうちの一つまたは複数を含んでいてもよい：読み出し専用メモリ（ROM）、プログラム可能型ROM（PROM）、消去可能なPROM（EPROM）、電気的EPROM（EEPROM）、ディスクドライブ（たとえば４２８）、フロッピー（登録商標）ディスク、コンパクトディスクROM（CD-ROM）、デジタル多用途ディスク（DVD）、フラッシュメモリ、光磁気ディスクまたは電子データ（たとえば命令を含む）を記憶できる他の型の不揮発性機械可読媒体。ある実施形態では、システム４００のコンポーネントはポイントツーポイント（PtP）配位に構成されてもよい。たとえば、プロセッサ、メモリおよび／または入出力装置がいくつかのポイントツーポイント・インターフェースによって相互接続されてもよい。

図５は、本発明のある実施形態に基づく、ポイントツーポイント（PtP）配位で構成されているコンピューティング・システム５００を示している。特に、図５は、プロセッサ、メモリおよび入出力装置がいくつかのポイントツーポイント・インターフェースによって相互接続されているシステムを示している。図１〜図４を参照して論じた動作はシステム５００の一つまたは複数のコンポーネントによって実行されてもよい。たとえば、（図１のVR １３０のような）電圧レギュレーターが、図５の一つまたは複数のコンポーネントに供給される電圧を制御してもよい。

図５に示されるように、システム５００はいくつかのプロセッサを含んでいてもよいが、明確のため、そのうちの二つ、プロセッサ５０２および５０４のみが示されている。プロセッサ５０２および５０４はそれぞれ、メモリ５１０および５１２との通信を可能にするためにローカルなメモリ・コントローラ・ハブ（MCH）５０６および５０８を含んでいてもよい。メモリ５１０および／または５１２は、図４のメモリ４１２を参照して論じられるようなさまざまなデータを記憶してもよい。また、プロセッサ５０２および５０４は、図１のコア１０６、論理１４０および／またはセンサー１５０のうちの一つまたは複数を含んでいてもよい。

ある実施形態では、プロセッサ５０２および５０４は、図４を参照して論じられたプロセッサ４０２の一つであってもよい。プロセッサ５０２および５０４は、それぞれPnPインターフェース回路５１６および５１８を使ってポイントツーポイント（PtP）インターフェース５１４を介してデータを交換してもよい。また、プロセッサ５０２および５０４はそれぞれ、ポイントツーポイント・インターフェース回路５２６、５２８、５３０および５３２を使って、個々のPtPインターフェース５２２および５２４を介してチップセット５２０とデータを交換してもよい。チップセット５２０はさらに、たとえばPtPインターフェース回路５３７を使って、高性能グラフィック・インターフェース５３６を介して、高性能グラフィック回路５３４とデータを交換してもよい。

少なくとも一つの実施形態において、図１〜図６を参照して論じられる一つまたは複数の動作は、プロセッサ５０２または５０４および／またはバス５４０を介して通信するもののようなシステム５００の他のコンポーネントによって実行されてもよい。しかしながら、本発明の他の実施形態が、図５のシステム５００内の他の回路、論理ユニットまたは装置内に存在してもよい。さらに、本発明のいくつかの実施形態は、図５に示されるいくつかの回路、論理ユニットまたは装置を通じて分散されていてもよい。

チップセット５２０は、PtPインターフェース回路５４１を使ってバス５４０と通信してもよい。バス５４０は、バス・ブリッジ５４２およびI/Oデバイス５４３のような、それと通信する一つまたは複数のデバイスを有していてもよい。バス５４４を介して、バス・ブリッジ５４２は、キーボード／マウス５４５、通信デバイス５４６（たとえばモデム、ネットワーク・インターフェース装置またはコンピュータ・ネットワーク４０３と通信しうる他の通信装置）、オーディオI/O装置および／またはデータ記憶装置５４８のような他のデバイスと通信してもよい。データ記憶装置５４８は、プロセッサ５０２および／または５０４によって実行されうるコード５４９を記憶してもよい。

いくつかの実施形態では、本稿で論じられるコンポーネントの一つまたは複数がシステム・オン・チップ（SOC: System On Chip）デバイスとして具現されることができる。図６は、ある実施形態に基づく、SOCパッケージのブロック図を示している。図６に示されるように、SOC ６０２は一つまたは複数の中央処理ユニット（CPU）コア６２０、一つまたは複数のグラフィック・プロセッサ・ユニット（GPU）コア６３０、入出力（I/O）インターフェース６４０およびメモリ・コントローラ６４２を含む。SOCパッケージ６０２のさまざまなコンポーネントは、他の図面を参照して本稿で論じられたような相互接続またはバスに結合されていてもよい。また、SOCパッケージ６０２は、他の図面を参照して本稿で論じられたように、より多くのまたはより少数のコンポーネントを含んでいてもよい。さらに、SOCパッケージ６２０の各コンポーネントは、たとえば本稿において他の図面を参照して論じたような、一つまたは複数の他のコンポーネントを含んでいてもよい。ある実施形態では、SOCパッケージ６０２（およびその諸コンポーネント）は、たとえば単一の半導体デバイス中にパッケージングされる、一つまたは複数の集積回路（IC）ダイ上に提供される。

図６に示されるように、SOCパッケージ６０２は（他の図面を参照して本稿で論じられるのと同様なまたは同じメモリであってもよい）メモリ６６０に、メモリ・コントローラ６４２を介して結合される。ある実施形態では、メモリ６６０（またはその一部）はSOCパッケージ６０２上に統合されることができる。

I/Oインターフェース６４０は、一つまたは複数のI/Oデバイス６７０に、たとえば他の図面を参照して本稿で論じられるような相互接続および／またはバスを介して結合されてもよい。I/Oデバイス６７０はキーボード、マウス、タッチパッド、ディスプレイ、画像／ビデオ捕捉装置（カメラまたはカムコーダー／ビデオ・レコーダーなど）、タッチスクリーン、スピーカーなどの一つまたは複数を含んでいてもよい。さらに、SOCパッケージ６０２は、ある実施形態では、前記論理１４０を含む／統合しているのでもよい。あるいはまた、論理１４０は、SOCパッケージ６０２の外部に（たとえば離散論理として）設けられていてもよい。

本発明のさまざまな実施形態において、たとえば図１〜図６を参照して本稿で論じられる動作は、ハードウェア（たとえば論理回路）、ソフトウェア、ファームウェアまたはそれらの組み合わせとして実装されてもよく、それらはコンピュータ・プログラム・プロダクトとして提供されてもよく、該コンピュータ・プログラム・プロダクトは、本稿で論じられるプロセスを実行するようコンピュータをプログラムするために使われる命令（またはソフトウェア手順）を記憶している有体の機械可読もしくはコンピュータ可読媒体を含む。機械可読媒体は、図１〜図６に関して論じられるような記憶デバイスを含んでいてもよい。

さらに、そのようなコンピュータ可読媒体は、コンピュータ・プログラム・プロダクトとしてダウンロードされてもよい。ここで、該プログラムは、リモート・コンピュータ（たとえばサーバー）から要求元のコンピュータ（たとえばクライアント）に、搬送波または他の伝搬媒体において提供されるデータ信号によって、通信リンク（たとえばバス、モデムまたはネットワーク接続）を介して転送されてもよい。

本明細書における「一つの実施形態」または「ある実施形態」への言及は、その実施形態との関連で記述される特定の事項、構造および／または特徴が少なくともある実装に含まれていてもよいことを意味する。「ある実施形態では」という句が本明細書の随所に現われることは、すべてが同じ実施形態を指していることもあれば、そうでないこともある。

また、明細書および請求項において、「結合された」および「接続された」という用語およびその派生形が使われることがある。本発明のいくつかの実施形態では、「接続された」は、二つ以上の要素が互いに直接的に物理的または電気的に接触していることを示すために使用されることがある。「結合された」は、二つ以上の要素が直接的に物理的または電気的に接触していることを意味することがあるが、「結合された」は、二つ以上の要素が互いに直接的に接触していなくてもよく、それでも互いと協働または相互作用しうることをも意味することがある。

このように、本発明の諸実施形態について構造的な特徴および／または方法論的な工程に固有の言辞で記述してきたが、特許請求される主題が記載される特定の特徴や工程に限定されないことがあることは理解される。むしろ、そうした特定の特徴や工程は、特許請求される主題を実装する見本の形として開示されている。
いくつかの態様を記載しておく。
〔態様１〕
全プラットフォーム電力消費値に基づいて、プロセッサの一つまたは複数のプロセッサ・コアおよび前記プロセッサに結合された一つまたは複数のコンポーネントによる電力消費に修正を引き起こす、少なくとも一部がハードウェアである論理を有する装置であって、
前記プラットフォームは、前記プロセッサおよび前記一つまたは複数のコンポーネントを含むものである、
装置。
〔態様２〕
前記一つまたは複数のコンポーネントが：チップセット、プラットフォーム制御ハブ、メモリ・コントローラ、グラフィック論理およびメモリのうちの一つまたは複数を含むものである、態様１記載の装置。
〔態様３〕
前記論理が：電力管理ユニット、電力制御ユニット、埋め込まれたコントローラおよびノード・マネージャのうちの一つまたは複数を含むものである、態様１記載の装置。
〔態様４〕
前記全プラットフォーム電力消費値が：電源電力消費に対応する第一の値；組み合わされたバッテリーおよび電源電力消費に対応する第二の値；およびバッテリー電力消費に対応する第三の値のうちの一つまたは複数に基づいて決定される、態様１記載の装置。
〔態様５〕
前記全プラットフォーム電力消費値が：基本入出力システム、スマート・ブリックからの通信、ノード・マネージャおよびバッテリーのうちの一つまたは複数によって設定される一つまたは複数の電力消費値に基づいて決定される、態様１記載の装置。
〔態様６〕
前記スマート・ブリックが、自らの最大出力を通信することができる電源を有するものである、態様５記載の装置。
〔態様７〕
前記バッテリーが、自らの充電レベルを報告することのできるスマート・バッテリーを有するものである、態様５記載の装置。
〔態様８〕
前記全プラットフォーム電力消費値が、前記プロセッサおよび前記プラットフォームの前記一つまたは複数のコンポーネントに対応する複数の電力消費値に基づいて決定される、態様１記載の装置。
〔態様９〕
温度、動作周波数、動作電圧および電力消費のうちの一つまたは複数の変動を検出する一つまたは複数のセンサーをさらに有する、態様１記載の装置。
〔態様１０〕
前記論理、前記プロセッサの前記一つまたは複数のプロセッサ・コアおよびメモリのうちの一つまたは複数が単一の集積回路上にある、態様１記載の装置。
〔態様１１〕
全プラットフォーム電力消費値に基づいて、プロセッサの一つまたは複数のプロセッサ・コアおよび前記プロセッサに結合された一つまたは複数のコンポーネントによる電力消費に修正を引き起こす段階を含む方法であって、
前記プラットフォームは、前記プロセッサおよび前記一つまたは複数のコンポーネントを含むものである、
方法。
〔態様１２〕
前記全プラットフォーム電力消費値を：電源消費に対応する第一の値；組み合わされたバッテリーおよび電源電力消費に対応する第二の値；およびバッテリー電力消費に対応する第三の値のうちの一つまたは複数に基づいて決定する段階をさらに含む、態様１１記載の方法。
〔態様１３〕
前記全プラットフォーム電力消費値を：基本入出力システム、スマート・ブリックからの通信、ノード・マネージャおよびバッテリーのうちの一つまたは複数によって設定される一つまたは複数の電力消費値に基づいて決定する段階をさらに含む、態様１１記載の方法。
〔態様１４〕
一つまたは複数の命令を含むコンピュータ可読媒体であって、前記命令は、プロセッサ上で実行されるとき、該プロセッサを：
全プラットフォーム電力消費値に基づいて、プロセッサの一つまたは複数のプロセッサ・コアおよび前記プロセッサに結合された一つまたは複数のコンポーネントによる電力消費に修正を引き起こすための一つまたは複数の動作を実行するよう構成するものであり、
前記プラットフォームは、前記プロセッサおよび前記一つまたは複数のコンポーネントを含むものである、
コンピュータ可読媒体。
〔態様１５〕
態様１４記載のコンピュータ可読媒体であって、前記プロセッサ上で実行されるとき、前記プロセッサを、前記全プラットフォーム電力消費値を：電源消費に対応する第一の値；組み合わされたバッテリーおよび電源電力消費に対応する第二の値；およびバッテリー電力消費に対応する第三の値のうちの一つまたは複数に基づいて決定するための一つまたは複数の動作を実行するよう構成する一つまたは複数の命令をさらに含む、コンピュータ可読媒体。
〔態様１６〕
態様１４記載のコンピュータ可読媒体であって、前記プロセッサ上で実行されるとき、前記プロセッサを、前記全プラットフォーム電力消費値を：基本入出力システム、スマート・ブリックからの通信、ノード・マネージャおよびバッテリーのうちの一つまたは複数によって設定される一つまたは複数の電力消費値に基づいて決定するための一つまたは複数の動作を実行するよう構成する一つまたは複数の命令をさらに含む、コンピュータ可読媒体。
〔態様１７〕
態様１４記載のコンピュータ可読媒体であって、前記プロセッサ上で実行されるとき、前記プロセッサを、前記全プラットフォーム電力消費値を、前記プロセッサおよび前記プラットフォームの前記一つまたは複数のコンポーネントに対応する複数の電力消費値に基づいて決定するための一つまたは複数の動作を実行するよう構成する一つまたは複数の命令をさらに含む、コンピュータ可読媒体。
〔態様１８〕
態様１４記載のコンピュータ可読媒体であって、前記プロセッサ上で実行されるとき、前記プロセッサを、一つまたは複数のセンサーに、温度、動作周波数、動作電圧および電力消費のうちの一つまたは複数の変動を検出させるための一つまたは複数の動作を実行するよう構成する一つまたは複数の命令をさらに含む、コンピュータ可読媒体。
〔態様１９〕
システムであって：
複数のプロセッサ・コアを有するプロセッサと；
当該システムの一つまたは複数のコンポーネントの電力消費に対応する情報を記憶するメモリと；
少なくとも部分的に前記記憶された情報に基づいて決定される全プラットフォーム電力消費値に基づいて、前記プロセッサの前記複数のプロセッサ・コアのうちの一つまたは複数および前記プロセッサに結合された一つまたは複数のコンポーネントによる電力消費に修正を引き起こす、少なくとも一部がハードウェアである論理とを有しており、
前記プラットフォームは、前記プロセッサおよび前記一つまたは複数のコンポーネントを含むものである、
システム。
〔態様２０〕
前記一つまたは複数のコンポーネントが：チップセット、プラットフォーム制御ハブ、メモリ・コントローラ、グラフィック論理および前記メモリのうちの一つまたは複数を含むものである、態様１９記載のシステム。
〔態様２１〕
前記論理が：電力管理ユニット、電力制御ユニット、埋め込まれたコントローラおよびノード・マネージャのうちの一つまたは複数を含むものである、態様１９記載のシステム。
〔態様２２〕
前記全プラットフォーム電力消費値が、電源電力消費に対応する第一の値に基づいて決定される、態様１９記載のシステム。
〔態様２３〕
前記全プラットフォーム電力消費値が、組み合わされたバッテリーおよび電源能力に対応する第二の値に基づいて決定される、態様２２記載のシステム。
〔態様２４〕
前記全プラットフォーム電力消費値が：基本入出力システム、スマート・ブリックからの通信、ノード・マネージャおよびバッテリーのうちの一つまたは複数によって設定される一つまたは複数の電力消費値に基づいて決定される、態様１９記載のシステム。
〔態様２５〕
前記スマート・ブリックが、自らの最大出力を通信することができる電源を有するものである、態様２４記載のシステム。
〔態様２６〕
前記バッテリーが、自らの充電レベルを報告することのできるスマート・バッテリーを有するものである、態様２４記載のシステム。
〔態様２７〕
前記全プラットフォーム電力消費値が、前記プロセッサおよび前記プラットフォームの前記一つまたは複数のコンポーネントに対応する複数の電力消費値に基づいて決定される、態様１９記載のシステム。
〔態様２８〕
温度、動作周波数、動作電圧および電力消費のうちの一つまたは複数の変動を検出する一つまたは複数のセンサーをさらに有する、態様１９記載のシステム。
〔態様２９〕
前記メモリに結合されたオーディオ装置をさらに有する、態様１９記載のシステム。
〔態様３０〕
前記論理、前記プロセッサの前記一つまたは複数のプロセッサ・コアおよびメモリのうちの一つまたは複数が単一の集積回路上にある、態様１９記載のシステム。

Claims (30)

1. 全プラットフォーム電力消費値に基づいて、プロセッサの一つまたは複数のプロセッサ・コアおよび前記プロセッサに結合された一つまたは複数のコンポーネントによる電力消費に修正を引き起こす、少なくとも一部がハードウェアである論理ユニットを有する装置であって、
   前記全プラットフォーム電力消費値は、測定された、プラットフォームの全体によって消費される電力の値であり、前記プラットフォームは、前記プロセッサおよび前記一つまたは複数のコンポーネントを含むものであり、
   前記全プラットフォーム電力消費値は、ブリックに結合された第一のアナログからデジタルへの変換器（ADC）およびバッテリーに結合された第二のADCからの信号に基づいて決定され、前記第一のADCまたは前記第二のADCは前記第一のADCまたは前記第二のADCによる電力測定に基づいて前記信号を生成するものである、
   装置。
2. 前記一つまたは複数のコンポーネントが、チップセット、プラットフォーム制御ハブ、メモリ・コントローラ、グラフィック論理およびメモリのうちの一つまたは複数を含むものである、請求項１記載の装置。
3. 前記論理ユニットが、電力管理ユニット、電力制御ユニット、埋め込まれたコントローラおよびノード・マネージャのうちの一つまたは複数を含むものである、請求項１記載の装置。
4. 前記全プラットフォーム電力消費値が、電源電力消費に対応する第一の値、組み合わされたバッテリーおよび電源電力消費に対応する第二の値、およびバッテリー電力消費に対応する第三の値のうちの一つまたは複数に基づいて決定される、請求項１記載の装置。
5. 前記全プラットフォーム電力消費値が、基本入出力システム、前記ブリックがスマート・ブリックである場合の前記スマート・ブリックからの通信、ノード・マネージャおよびバッテリーのうちの一つまたは複数によって設定される一つまたは複数の電力消費値に基づいて決定される、請求項１記載の装置。
6. 前記スマート・ブリックが、自らの最大出力を通信することができる電源を有するものである、請求項５記載の装置。
7. 前記バッテリーが、自らの充電レベルを報告することのできるスマート・バッテリーを有するものである、請求項５記載の装置。
8. 前記全プラットフォーム電力消費値が、前記プロセッサおよび前記プラットフォームの前記一つまたは複数のコンポーネントに対応する複数の電力消費値に基づいて決定される、請求項１記載の装置。
9. 温度、動作周波数、動作電圧および電力消費のうちの一つまたは複数の変動を検出する一つまたは複数のセンサーをさらに有する、請求項１記載の装置。
10. 前記論理ユニット、前記プロセッサの前記一つまたは複数のプロセッサ・コアおよびメモリのうちの一つまたは複数が単一の集積回路上にある、請求項１記載の装置。
11. 全プラットフォーム電力消費値に基づいて、プロセッサの一つまたは複数のプロセッサ・コアおよび前記プロセッサに結合された一つまたは複数のコンポーネントによる電力消費に修正を引き起こす段階を含む方法であって、
    前記全プラットフォーム電力消費値は、測定された、プラットフォームの全体によって消費される電力の値であり、前記プラットフォームは、前記プロセッサおよび前記一つまたは複数のコンポーネントを含むものであり、
    前記全プラットフォーム電力消費値は、ブリックに結合された第一のアナログからデジタルへの変換器（ADC）およびバッテリーに結合された第二のADCからの信号に基づいて決定され、前記第一のADCまたは前記第二のADCは前記第一のADCまたは前記第二のADCによる電力測定に基づいて前記信号を生成するものである、
    方法。
12. 前記全プラットフォーム電力消費値を、電源消費に対応する第一の値、組み合わされたバッテリーおよび電源電力消費に対応する第二の値、およびバッテリー電力消費に対応する第三の値のうちの一つまたは複数に基づいて決定する段階をさらに含む、請求項１１記載の方法。
13. 前記全プラットフォーム電力消費値を、基本入出力システム、前記ブリックがスマート・ブリックである場合の前記スマート・ブリックからの通信、ノード・マネージャおよびバッテリーのうちの一つまたは複数によって設定される一つまたは複数の電力消費値に基づいて決定する段階をさらに含む、請求項１１記載の方法。
14. プロセッサに、
    全プラットフォーム電力消費値に基づいて、プロセッサの一つまたは複数のプロセッサ・コアおよび前記プロセッサに結合された一つまたは複数のコンポーネントによる電力消費に修正を引き起こすための一つまたは複数の動作を実行させるためのコンピュータ・プログラムであって、
    前記全プラットフォーム電力消費値は、測定された、プラットフォームの全体によって消費される電力の値であり、前記プラットフォームは、前記プロセッサおよび前記一つまたは複数のコンポーネントを含むものであり、
    前記全プラットフォーム電力消費値は、ブリックに結合された第一のアナログからデジタルへの変換器（ADC）およびバッテリーに結合された第二のADCからの信号に基づいて決定され、前記第一のADCまたは前記第二のADCは前記第一のADCまたは前記第二のADCによる電力測定に基づいて前記信号を生成するものである、
    コンピュータ・プログラム。
15. 請求項１４記載のコンピュータ・プログラムであって、前記プロセッサに、前記全プラットフォーム電力消費値を、電源消費に対応する第一の値、組み合わされたバッテリーおよび電源電力消費に対応する第二の値、およびバッテリー電力消費に対応する第三の値のうちの一つまたは複数に基づいて決定するための一つまたは複数の動作をさらに実行させるための、コンピュータ・プログラム。
16. 請求項１４記載のコンピュータ・プログラムであって、前記プロセッサに、前記全プラットフォーム電力消費値を、基本入出力システム、前記ブリックがスマート・ブリックである場合の前記スマート・ブリックからの通信、ノード・マネージャおよびバッテリーのうちの一つまたは複数によって設定される一つまたは複数の電力消費値に基づいて決定するための一つまたは複数の動作をさらに実行させるための、コンピュータ・プログラム。
17. 請求項１４記載のコンピュータ・プログラムであって、前記プロセッサに、前記全プラットフォーム電力消費値を、前記プロセッサおよび前記プラットフォームの前記一つまたは複数のコンポーネントに対応する複数の電力消費値に基づいて決定するための一つまたは複数の動作をさらに実行させるための、コンピュータ・プログラム。
18. 請求項１４記載のコンピュータ・プログラムであって、前記プロセッサに、一つまたは複数のセンサーに、温度、動作周波数、動作電圧および電力消費のうちの一つまたは複数の変動を検出させるための一つまたは複数の動作をさらに実行させるための、コンピュータ・プログラム。
19. システムであって、
    複数のプロセッサ・コアを有するプロセッサと、
    当該システムの一つまたは複数のコンポーネントの電力消費に対応する情報を記憶するメモリと、
    少なくとも部分的に前記記憶された情報に基づいて決定される全プラットフォーム電力消費値に基づいて、前記プロセッサの前記複数のプロセッサ・コアのうちの一つまたは複数および前記プロセッサに結合された一つまたは複数のコンポーネントによる電力消費に修正を引き起こす、少なくとも一部がハードウェアである論理ユニットとを有しており、
    前記全プラットフォーム電力消費値は、測定された、プラットフォームの全体によって消費される電力の値であり、前記プラットフォームは、前記プロセッサおよび前記一つまたは複数のコンポーネントを含むものであり、
    前記全プラットフォーム電力消費値は、ブリックに結合された第一のアナログからデジタルへの変換器（ADC）およびバッテリーに結合された第二のADCからの信号に基づいて決定され、前記第一のADCまたは前記第二のADCは前記第一のADCまたは前記第二のADCによる電力測定に基づいて前記信号を生成するものである、
    システム。
20. 前記一つまたは複数のコンポーネントが、チップセット、プラットフォーム制御ハブ、メモリ・コントローラ、グラフィック論理および前記メモリのうちの一つまたは複数を含むものである、請求項１９記載のシステム。
21. 前記論理ユニットが、電力管理ユニット、電力制御ユニット、埋め込まれたコントローラおよびノード・マネージャのうちの一つまたは複数を含むものである、請求項１９記載のシステム。
22. 前記全プラットフォーム電力消費値が、電源電力消費に対応する第一の値に基づいて決定される、請求項１９記載のシステム。
23. 前記全プラットフォーム電力消費値が、組み合わされたバッテリーおよび電源能力に対応する第二の値に基づいて決定される、請求項２２記載のシステム。
24. 前記全プラットフォーム電力消費値が、基本入出力システム、前記ブリックがスマート・ブリックである場合の前記スマート・ブリックからの通信、ノード・マネージャおよびバッテリーのうちの一つまたは複数によって設定される一つまたは複数の電力消費値に基づいて決定される、請求項１９記載のシステム。
25. 前記スマート・ブリックが、自らの最大出力を通信することができる電源を有するものである、請求項２４記載のシステム。
26. 前記バッテリーが、自らの充電レベルを報告することのできるスマート・バッテリーを有するものである、請求項２４記載のシステム。
27. 前記全プラットフォーム電力消費値が、前記プロセッサおよび前記プラットフォームの前記一つまたは複数のコンポーネントに対応する複数の電力消費値に基づいて決定される、請求項１９記載のシステム。
28. 温度、動作周波数、動作電圧および電力消費のうちの一つまたは複数の変動を検出する一つまたは複数のセンサーをさらに有する、請求項１９記載のシステム。
29. 前記メモリに結合されたオーディオ装置をさらに有する、請求項１９記載のシステム。
30. 請求項１４ないし１８のうちいずれか一項記載のコンピュータ・プログラムを記録しているコンピュータ可読記憶媒体。

Images