TWI417557B - 電子測試系統與相關方法 - Google Patents

電子測試系統與相關方法 Download PDF

Info

Publication number
TWI417557B
TWI417557B TW100140205A TW100140205A TWI417557B TW I417557 B TWI417557 B TW I417557B TW 100140205 A TW100140205 A TW 100140205A TW 100140205 A TW100140205 A TW 100140205A TW I417557 B TWI417557 B TW I417557B
Authority
TW
Taiwan
Prior art keywords
side end
rear side
switch
front side
test system
Prior art date
Application number
TW100140205A
Other languages
English (en)
Other versions
TW201319584A (zh
Inventor
Shin Cheng Chu
Ching Tsung Chen
Teng Hui Lee
Chia Jen Kao
Original Assignee
Global Unichip Corp
Taiwan Semiconductor Mfg
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Global Unichip Corp, Taiwan Semiconductor Mfg filed Critical Global Unichip Corp
Priority to TW100140205A priority Critical patent/TWI417557B/zh
Priority to US13/547,094 priority patent/US8816708B2/en
Publication of TW201319584A publication Critical patent/TW201319584A/zh
Application granted granted Critical
Publication of TWI417557B publication Critical patent/TWI417557B/zh

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/001—Measuring interference from external sources to, or emission from, the device under test, e.g. EMC, EMI, EMP or ESD testing
    • G01R31/002—Measuring interference from external sources to, or emission from, the device under test, e.g. EMC, EMI, EMP or ESD testing where the device under test is an electronic circuit
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R11/00—Electromechanical arrangements for measuring time integral of electric power or current, e.g. of consumption
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R13/00—Arrangements for displaying electric variables or waveforms
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R17/00—Measuring arrangements involving comparison with a reference value, e.g. bridge
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R3/00—Apparatus or processes specially adapted for the manufacture or maintenance of measuring instruments, e.g. of probe tips
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/12—Testing dielectric strength or breakdown voltage ; Testing or monitoring effectiveness or level of insulation, e.g. of a cable or of an apparatus, for example using partial discharge measurements; Electrostatic testing
    • G01R31/1227—Testing dielectric strength or breakdown voltage ; Testing or monitoring effectiveness or level of insulation, e.g. of a cable or of an apparatus, for example using partial discharge measurements; Electrostatic testing of components, parts or materials
    • G01R31/1263—Testing dielectric strength or breakdown voltage ; Testing or monitoring effectiveness or level of insulation, e.g. of a cable or of an apparatus, for example using partial discharge measurements; Electrostatic testing of components, parts or materials of solid or fluid materials, e.g. insulation films, bulk material; of semiconductors or LV electronic components or parts; of cable, line or wire insulation
    • G01R31/129—Testing dielectric strength or breakdown voltage ; Testing or monitoring effectiveness or level of insulation, e.g. of a cable or of an apparatus, for example using partial discharge measurements; Electrostatic testing of components, parts or materials of solid or fluid materials, e.g. insulation films, bulk material; of semiconductors or LV electronic components or parts; of cable, line or wire insulation of components or parts made of semiconducting materials; of LV components or parts
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R35/00—Testing or calibrating of apparatus covered by the other groups of this subclass
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R5/00—Instruments for converting a single current or a single voltage into a mechanical displacement
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R7/00—Instruments capable of converting two or more currents or voltages into a single mechanical displacement
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R9/00—Instruments employing mechanical resonance

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Tests Of Electronic Circuits (AREA)

Description

電子測試系統與相關方法
本發明有關於一種電子測試系統與相關方法，且特別是有關於一種測試過度電性應力(Electrical Over-Stress，EOS)的電子測試系統與相關方法。
晶片(積體電路)是現代資訊社會最重要的硬體基礎之一。晶片上會設置導電的腳位，如電源腳位、接地腳位與訊號腳位。晶片經由電源腳位與接地腳位分別耦接工作電壓與地端電壓，以汲取運作所需的電力。晶片也會經由訊號腳位與其他外界電路(如電路板或另一晶片)交換訊號。
不過，由於晶片的電源腳位、接地腳位與訊號腳位都是導電的，也會將外界電氣環境的擾動傳導至晶片內部。過度電性應力就是電氣擾動中的一種，其會表現為一段延續相當時間的高電壓波形，由晶片的一腳位傳輸至另一腳位，具有損害晶片的潛力。
為因應過度電性應力，需對晶片進行過度電性應力的測試。過度電性應力的測試是利用一訊號產生器產生出模擬過度電性應力的波形，並將訊號產生器的兩端分別耦接至晶片的兩腳位，以測試晶片在這兩個腳位間對過度電性應力的反應。由於過度電性應力可能會發生在晶片的訊號腳位至接地腳位、電源腳位至訊號腳位、接地腳位至訊號腳位，以及訊號腳位至電源腳位，故過度電性應力的測試也要涵蓋這四種可能的態樣。然而，晶片會有多個需要個別測試的訊號腳位，現行的習知技術需以人力一一將訊號產生器的兩端各自耦接至對應的訊號腳位、電源腳位與接地腳位，十分耗時，也容易出錯。
為克服習知技術的缺點，本發明係有關於一種可自動化進行過度電性應力測試的電子測試系統與相關方法。
本發明的目的之一是提供一種測試一晶片的電子測試系統，設有複數個第一連接端、複數個第二連接端、一訊源端與一第二訊源端、一第一量測端與一第二量測端、一切換電路、一第五開關、複數個第六開關與第七開關、一訊源開關與一第二訊源開關、複數個第八開關，以及一開關控制電路。各第一連接端用以耦接電源腳位與接地腳位的其中之一，各第二連接端用以耦接晶片的一個訊號腳位。訊源端與第二訊源端分別用以耦接訊號產生器的兩端。第一量測端與第二量測端分別用以耦接一量測機台的兩端。
切換電路具有一第一前側端、一第二前側端、一第三前側端與一第四前側端，以及一第一後側端、一第二後側端、一第三後側端與一第四後側端。訊源開關即耦接於訊源端與第一前側端間，選擇性地導通於訊源端與第一前側端間；第一前側端亦耦接於第四前側端，使第一前側端與第四前側端均經由訊源開關耦接訊源端。類似地，第二訊源開關耦接於第二訊源端與第二前側端間，選擇性地導通於第二訊源端與第二前側端間；第二前側端亦耦接於第三前側端，使第二前側端與第三前側端皆經由第二訊源開關耦接第二訊源端。切換電路中可以設有第一至第四開關，第一開關耦接於第一前側端與第一後側端間，第二開關耦接於第二前側端與第二後側端間，第三開關耦接於第三前側端與第三後側端間，第四開關耦接於第四前側端與第四後側端間。
第五開關耦接於第四後側端與第一量測端間，選擇性地導通於第四後側端與第一量測端間。第三後側端亦耦接於第四後側端。
複數個第六開關與第七開關分別對應於複數個第一連接端。各第七開關耦接於第二量測端與對應的第一連接端間，選擇性地導通於第二量測端與該對應的第一連接端間。各第六開關耦接於第一後側端與對應的第一連接端間，選擇性地導通於第一後側端與該對應的第一連接端間。
複數個第八開關分別對應於複數個第二連接端，各第八開關耦接於第三後側端與對應的第二連接端間，選擇性地導通於第三後側端與該對應的第二連接端間。
開關控制電路耦接並控制各第五至八開關、訊源開關與第二訊源開關的導通，亦耦接切換電路以控制其導通。
電子測試系統可運作於一檢查模式(如一切換電路檢查模式)、一第二檢查模式(如一開關檢查模式)、一第三檢查模式(如一連續性檢查模式)與一過度電性應力的測試模式。
運作於檢查模式(如切換電路檢查模式)時，第五開關、(一或多個)第六開關與(一或多個)第七開關皆導通，訊源開關與第二訊源開關不導通，各第八開關可以不導通，切換電路則運作於一第一切換模式與一第二切換模式。當切換電路運作於第一切換模式，會在第二前側端與第二後側端間不導通，並在第三前側端與第三後側端間不導通，以檢查第一前側端與第一後側端、第四前側端與第四後側端間的導通是否能正常地受控，也就是檢查第一開關與第四開關是否能正常運工作。當運作於第二切換模式時，切換電路會在第一前側端與第一後側端間不導通，並在第四前側端與第四後側端間不導通，以檢查第二前側端與第二後側端、第三前側端與第三後側端間的導通是否能正常地受控，也就是檢查第二開關與第三開關。
當電子測試系統運作於第二檢查模式(如開關檢查模式)時，第五開關導通，訊源開關與第二訊源開關不導通，各第八開關不導通；切換電路則於第一前側端與第一後側端間導通，亦於該第四前側端與該第四後側端間導通，並於第三前側端與第三後側端間不導通，亦在第二前側端與第二後側端間不導通。如此，便可逐一檢查每一第一連接端所對應的第六開關與第七開關。
當電子測試系統運作於第三檢查模式(如連續性檢查模式)時，可以經由各個第二連接端逐一檢查各訊號腳位至電源腳位與接地腳位的連續性(continuity)。在第三檢查模式下經由某一第二連接端檢查其對應的訊號腳位時，第五開關導通，(一或多個)第七開關導通，各第六開關不導通，該第二連接端對應的第八開關導通，訊源開關與第二訊源開關則不導通，切換電路在第一、二、三、四前側端與第一、二、三、四後側端間皆不導通，並於第一量測端饋送負電流，如此便可檢查該對應訊號腳位與接地腳位間的連續性。再者，若於第一量測端饋送正電流，便可檢查該對應訊號腳位與電源腳位間的連續性。
當電子系統運作於過度電性應力的測試模式時，可以經由各個第二連接端測試對應的訊號腳位。當要在測試模式下測試某一第二連接端對應的訊號腳位時，第五開關與各個第七開關不導通，訊源開關與第二訊源開關導通，對應該第二連接端的第八開關導通，對應接地腳位的第六開關導通，切換電路於第三前側端與第三後側端間、第一前側端與第一後側端間導通，並於第二前側端與第二後側端間不導通，亦於第四前側端與第四後側端間不導通，如此便可測試該訊號腳位至接地腳位間的過度電性應力。若使切換電路導通於第二前側端與第二後側端間、導通於第四前側端與第四後側端間，並於第三前側端與第三後側端間不導通，於第一前側端與第一後側端間不導通，則可測試接地腳位至該訊號腳位間的過度電性應力。
在測試模式下，若接地腳位對應的第六開關不導通，改使電源腳位對應的第六開關導通，則可測試該訊號腳位與該電源腳位間的過度電性應力。當切換電路於第三前側端與第三後側端間、於第一前側端與第一後側端間導通，並於第二前側端與第二後側端間、第四前側端與第四後側端間不導通，即可測試該訊號腳位至該電源腳位間的過度電性應力。若使切換電路導通於第二前側端與第二後側端間、導通於第四前側端與第四後側端間，並於第三前側端與第三後側端間不導通，於第一前側端與第一後側端間不導通，則可測試該電源腳位至該訊號腳位間的過度電性應力。
本發明的又一目的是提供一種應用於前述電子測試系統的方法，包括：以第五開關將第一量測端導通至第四後側端，以第七開關與(一或多個)第六開關將第二量測端導通至(一或多個)第一連接端與第一後側端，利用訊源開關使訊源端與第一前側端間不導通，並利用第二訊源開關使第二訊源端與第三前側端間不導通，以檢查切換電路的功能。
再者，以第五開關將第一量測端導通至第四後側端，使各第七開關將各第一連接端導通至第二量測端，以各第六開關使各第一連接端與第一後側端不導通，以一第八開關將一訊號腳位對應的第二連接端導通至第四後側端，並使切換電路於第一前側端與第一後側端間、第二前側端與第二後側端間、第三前側端與第三後側端間、第四前側端與第四後側端間皆不導通，即可檢查該訊號腳位至接地腳位與電源腳位的連續性。
運用切換電路使第一前側端導通至第一後側端，使第四前側端導通至第四後側端，以訊源開關使訊源端與第一前側端不導通，以第二訊源開關使第二訊源端與第二前側端不導通，使第五開關導通，以檢查各第一連接端所對應的第七開關與第六開關。
要對某一第二連接端所對應的訊號腳位進行過度電性應力的測試時，可使該第二連接端對應的第八開關導通，使各第七開關不導通，第五開關不導通，並運用切換電路使第一前側端與第一後側端不導通，使第二前側端與第二後側端導通，使第三前側端與該第三後側端不導通，使第四前側端與第四後側端導通。同時，亦運用一第六開關使一第一連接端對應的接地腳位或電源腳位導通至第二後側端。如此，訊源端與第二訊源端即可分別經由該第二連接端與該第一連接端耦接至晶片的訊號腳位與電源或接地腳位。運用切換電路使第三前側端與第三後側端導通，使第一前側端與第一後側端導通，使第二前側端與第二後側端不導通，亦使第四前側端與第四後側端不導通，則可以使第二訊源端與訊源端分別經由該第二連接端與該第一連接端耦接至訊號腳位與電源或接地腳位。
為了對本發明之上述及其他方面有更佳的瞭解，下文特舉較佳實施例，並配合所附圖式，作詳細說明如下：
請參考第1圖，其所示意的是對一晶片20進行過度電性應力測試的各種測試態樣。晶片20可以設有多個訊號腳位、一或多個電源腳位與一或多個接地腳位，第1圖中分別以腳位sp、Vdd與Vss作為代表。晶片20的內部電路22由腳位Vdd與Vss汲取電力(功率)，並經由腳位sp交換資料訊號。在腳位sp與Vdd之間、腳位sp與Vss之間會設有保護電路(如靜電放電保護電路)，可用二極體Da與Db代表。內部電路22可以有一或多個電源領域(power domain，未繪出)，各個電源領域可以各自擁有專用的電源腳位及/或接地腳位。舉例而言，不同電源領域可由各自的電源腳位分別汲取不同的工作電壓，以及/或者，不同電源領域可以經由各自的接地腳位耦接地端電壓。
要對腳位sp進行過度電性應力的測試時，可由一訊號產生器24產生過度電性應力的電壓波形；第1圖中示意了電壓波形的一種實施例w0，亦繪示訊號產生器24的一種電路架構實施例。在第1圖實施例中，訊號產生器24設有一提供高電壓的電壓源U、電阻Rc、Rm、Rs1與Rs2、一開關sw0、一電容Cc與一電感Lr，以在兩訊號端ZAP與GND間提供過度電性應力的測試用電壓波形w0。開關sw0耦接於節點nx與ny之間，電阻Rc耦接於電壓源U與節點nx之間，電容Cc耦接於節點nx與訊號端GND之間；電阻Rm與電感Lr串聯於節點ny與訊號端ZAP之間，電阻Rs1耦接於節點ny與訊號端GND之間，電阻Rs2則耦接於訊號端ZAP與GND之間。在產生波形w0前，開關sw0開路(不導通)，電壓源U經由電阻Rc向電容Cc充電。然後，開關sw0閉合(導通)，電容Cc中的電荷會傳輸至節點ny，經由電阻Rs1、Rs2與電感Lr的作用而形成波形w0。其中，電阻Rs1與Rs2可控制波形w0延續的時間(duration)，電感Lr塑造波形w0的上升時間(rise time)，電阻Rm則為阻抗匹配用的電阻。
在過度電性應力測試的態樣32a中，要測試的是以接地腳位為基準的正向(positive)過度電性應力。在此態樣32a下，晶片20的所有電源腳位(如腳位Vdd)開路，所有接地腳位(如腳位Vss)共同耦接至訊號端GND以接地，受測的訊號腳位sp則單獨耦接至訊號端ZAP；如此，就可模擬由訊號腳位sp至接地腳位Vss的過度電性應力。態樣32b測試的是以接地腳位為基準的負向(negative)過度電性應力；晶片20的所有電源腳位(如腳位Vdd)開路，所有接地腳位(如腳位Vss)共同耦接至訊號端ZAP，受測的訊號腳位sp則單獨耦接至訊號端GND，以測試由接地腳位Vss至訊號腳位sp的過度電性應力。
在態樣34a中，要測試的則是以電源腳位為基準的正向過度電性應力。在此態樣34a下，晶片20的一電源腳位(如腳位Vdd)單獨耦接至訊號端GND，所有接地腳位(如腳位Vss)均開路，受測的訊號腳位sp則單獨耦接至訊號端ZAP；如此，就可模擬由訊號腳位sp至電源腳位Vdd的過度電性應力。態樣34b測試的是以電源腳位為基準的負向過度電性應力進行測試；晶片20的一電源腳位(如腳位Vdd)單獨耦接至訊號端ZAP，所有接地腳位(如腳位Vss)開路，受測的訊號腳位sp則單獨耦接至訊號端GND，以測試由電源腳位Vdd至訊號腳位sp的過度電性應力。
請參考第2圖，其所示意的是依據本發明一實施例的電子測試系統10，不僅可自動化地進行各種態樣的過度電性應力測試，還能在進行測試前後自我檢查。電子測試系統10可搭配訊號產生器24與量測機台26而對晶片20進行測試，其設有一開關陣列12、一開關控制器14、一電路板16與一插槽18。開關陣列12設有一切換電路30、開關swa與swb(訊源開關與第二訊源開關)、一開關sw5(第五開關)、Nv個開關sw6[1]至sw6[Nv]與開關sw6b(第六開關)、Nv個開關sw7[1]至sw7[Nv]與開關sw7b(第七開關)、Na個開關sw8a[1]至sw8a[Na]與Na*Nb個開關sw8b[1,1]至sw8b[Na,Nb](第八開關)；切換電路30中則設有開關sw1至sw4(第一至第四開關)。
開關陣列12中的各開關可以是繼電器(relay)或其他可受控導通/不導通的元件或電路；開關控制電路14即耦接於這些開關(耦接關係於第2圖中省略)。開關控制電路14經由介面28接受自動化測試程序控制指令，並據以控制(驅動)開關陣列12中的各開關，使各開關可以獨立地導通或不導通。
在開關陣列12中，開關swa耦接於節點na與nc之間，選擇性地導通於節點na與nc間；節點na可視為一訊源端，用以耦接訊號產生器24的訊號端GND。類似地，開關swb則耦接於節點nb與nd之間，節點nb可視為一第二訊源端，用以耦接訊號產生器24的另一訊號端ZAP。
開關sw1與sw4的一端共同耦接於節點nc(分別為第一前側端與第四前側端)，開關sw1與sw4的另一端(第一後側端與第四後側端)則分別耦接於節點ne與tc；開關sw1控制節點nc與ne間的導通，開關sw4則控制節點nc與tc間的導通。類似地，開關sw2與sw3的一端共同耦接於節點nd(分別為第二前側端與第三前側端)，開關sw2與sw3的另一端(第二後側端與第三後側端)則分別耦接於節點ne與tc；開關sw2控制節點nd與ne間是否導通，開關sw3則控制節點nd與tc間是否導通。
開關sw5耦接於節點ta與tc間，選擇性地導通於節點ta與tc間；節點ta與tb可視為第一訊源端與第二訊源端，分別用以耦接量測機台26的頻道端CH與機台地端GNDt。
在開關陣列12中，開關sw6[1]至sw6[Nv](以及開關sw7[1]至sw7[Nv])的數量Nv可以大於或等於1；各開關sw6[i]對應於一開關sw7[i](i等於1至Nv)。開關sw6[i]耦接於節點ne與節點n[i]之間，選擇性地導通於節點ne與n[i]間；開關sw7[i]則耦接於節點n[i]與節點tb之間，控制節點n[i]與tb間的導通。開關sw6b與sw7b相對應，開關sw6b耦接於節點ne與nf間以控制此兩節點間的導通，開關sw7b則耦接於節點nf與tb間，選擇性地導通於節點nf與tb間。各節點n[1]至n[Nv]與節點nf係相互絕緣，並分別延伸為連接端VDD[1]至VDD[Nv]與連接端VSS(第一連接端)。連接端VDD[1]至VDD[Nv]可以經由電路板16與插槽18上的佈線而分別耦接至晶片20的各個電源腳位；舉例而言，某一連接端VDD[i]可耦接至腳位Vdd。類似地，連接端VSS可經由電路板16與插槽18上的佈線而耦接至晶片20的接地腳位，如腳位Vss。
在開關陣列12中，開關sw8a[1]至sw8a[Na]的數量Na可以大於或等於1，各開關sw8a[j](j等於1至Na)耦接於節點tc與p[j]之間，選擇性地導通於節點tc與p[j]之間；各節點p[1]至p[Na]是相互絕緣的。各開關sw8a[j]可以對應一或多個開關sw8b[j,k]；在第1圖實施例中，各開關sw8a[j]均對應Nb個開關sw8b[j,1]至sw8b[j,Nb]。各開關sw8b[j,k]的一端耦接於節點p[j]，另一端則延伸為連接端S[(j-1)*Nb+k](j等於1至Na，k等於1至Nb)；各開關sw8b[i,j]可以控制節點p[j]與連接端S[(j-1)*Nb+k]間的導通。因此，Na個開關sw8a[1]至sw8a[Na]與Na*Nb個開關sw8b[1,1]至sw8b[Na,Nb]共可對應Na*Nb個連接端S[1]至S[Na*Nb](第二連接端)。各連接端S[(j-1)*Nb+k]可以經由電路板16、插槽18的佈線而耦接至晶片20的一個訊號腳位，例如腳位sp。在另一種實施例中，開關sw8b[j,k]可以省略，由開關sw8a[j]的節點p[j]直接作為連接端，故Na個開關sw8a[1]至sw8a[Na]可對應Na個連接端S[1]至S[Na]。
在本發明的一實施例中，數量Nv可以等於10，以提供10個分別耦接至10種電源腳位的連接端VDD[1]至VDD[10]。數量Na可以等於4，數量Nb可以等於64，以提供256個可耦接至訊號腳位的連接端S[1]至S[256]。
請參考第3圖，其所示意的是依據本發明一實施例進行過度電性應力測試的流程100。流程100可實現於第2圖的電子測試系統10，針對晶片20進行測試。流程100的主要步驟可說明如下：
步驟102：開始流程100。
步驟104：檢查開關陣列12中的常用開關，例如說是開關sw1至sw4、各開關sw6[1]至sw6[Nv]、開關sw6b、開關sw7[1]至sw7[Nv]與開關sw7b。在流程100的後續步驟中，這些開關將會頻繁地在導通與不導通間切換，故可在此步驟中先行檢查各開關是否能正常運作。以電子測試系統10進行此步驟的流程會在稍後進一步說明，例如第4圖至第9圖。確認開關能正常運作後，可進行至次一步驟106。
步驟106：對晶片20所有的受測訊號腳位進行訊號腳位的連續性檢查，並將檢查結果記錄至資料日誌(data log)。電子測試系統10可自動化地進行此連續性檢查，進行的流程會在稍後進一步說明，例如第10圖至第13圖。受測訊號腳位的數目可以小於受測晶片的所有訊號腳位數目；換言之，有些訊號腳位可以不用測試。
步驟108：對晶片20的某一受測訊號腳位進行過度電性應力測試，例如說是第2圖中的測試態樣32a、32b、32c及/或32d，以在該受測訊號腳位與接地腳位及/或某一電源腳位間施加過度電性應力的測試波形。對同一晶片，可以只進行四種態樣的其中一種或數種(少於四種)；換句話說，對同一晶片不必進行所有四種態樣的測試。一實施例中，可在同一種類/批次的晶片中選出四個晶片作為受測晶片，並分別對每個受測晶片進行流程100；每一受測晶片只接受單一態樣的測試，但不同受測晶片分別以不同的態樣測試。電子測試系統10可自動化地進行此過度電性應力測試，其流程會在稍後進一步說明，如第14圖至第21圖。
步驟110：再度檢查所有受測訊號腳位的連續性，並將檢查結果記錄至資料日誌，以和步驟106的檢查結果相互比較；由比較結果即可瞭解受測晶片是否因過度電性應力而受損。
步驟112：由於態樣34a與34b係基於單一電源腳位的測試，若步驟108進行的測試包括態樣34a及/或34b，則可針對各個不同的待測電源腳位逐一重複步驟108與110。若已經沒有待測電源腳位，便可進行至次一步驟114。
步驟114：由於步驟108係針對單一訊號腳位進行測試，故可針對不同的受測訊號腳位重複步驟108與110；若所有受測訊號腳位均已完成步驟108的測試而無其他尚待測試的訊號腳位，便可進行至步驟116。
步驟116：與步驟104相同，再度檢查開關陣列。
步驟118：結束流程100。
延續第3圖的說明，請參考第4圖與第5圖；第4圖示意的是依據本發明一實施例而檢查開關陣列12的其中之一流程200；在進行步驟104與116(第3圖)時，電子測試系統10可依據流程200檢查開關sw1與sw4。第5圖則是流程200進行時的示意圖。流程200的主要步驟可描述如下。
步驟202：使開關陣列12中的所有開關開路(不導通)；所有開關包括開關swa、swb、sw1至sw5、sw6[1]至sw6[Nv]與sw6b、sw7[1]至sw7[Nv]與sw7b、sw8a[1]至sw8b[Na]以及sw8b[1,1]至sw8b[Na,Nb]。然後，使開關sw5閉合導通。
步驟204：控制開關sw1、sw4、sw6[i]與sw7[i]。步驟204與後續步驟206、208可重覆進行四次，在每次重覆時依據表格36a來控制開關sw1、sw4、sw6[i]與sw7[i]。舉例而言，在第一次進行步驟204時，開關sw1、sw4、sw6[i]與sw7[i]均閉合(即導通，表格36a中以「close」代表)；在第二次進行步驟204時，則使開關sw4改為開路(不導通，以「open」)代表。第三次進行步驟204時，使開關sw4再度改為閉合；第四次進行步驟204時，則使開關sw1由閉合改為開路，開關sw4維持閉合。在將開關sw6[i]控制為閉合時，可使單一一個sw6[i]閉合，或者，也可使開關sw6[1]至開關sw6[Nv](或是其中的某幾個)皆閉合。類似地，在使開關sw7[i]閉合時，可以是使單一一個sw7[i]閉合，或者，也可是使開關sw7[1]至開關sw7[Nv](或是其中的某幾個)皆閉合。再者，也可使sw6[i1]與sw7[i2]導通，其中，足標i1與i2是相異的。
步驟206：使量測機台26於頻道端CH饋送電流，例如1mA的電流(1mA為1安培的千分之一)。
步驟208：以量測機台26於頻道端CH量測電壓。步驟204、206與208的各次重覆可測試開關sw1與sw4是否能正確運作；第5圖繪示的即是步驟204、206與208第一次進行時的情形。由於開關sw5導通，量測機台26的頻道端CH經由節點ta導通至節點tc，機台地端GNDt則因開關sw6[i]與sw7[i]的閉合而由節點tb導通至節點ne。因為開關sw2與sw3均維持開路，頻道端CH與機台地端GNDt間是否能經由節點tc、nc與ne形成迴路，就會取決於開關sw1與sw4。在第一次進行步驟204時，若開關sw1與sw4能正常地受控閉合，節點tc至nc與節點nc至ne就會分別被導通，並在頻道端CH與機台地端GNDt之間形成低阻抗的迴路；因此，頻道端CH量測到的電壓應該趨近0伏(與0伏的差異小於一預設誤差)，近似於短路。表格36a中的預期結果就代表當開關sw1與sw4正常運作時，頻道端CH所應該量測到的結果。在第一次進行步驟204時，若頻道端CH量測到的電壓並未趨近0伏，那就代表開關sw1及/或sw4可能已無法正常運作。類似地，當第二次重覆步驟204時，由於開關sw4已被受控開路，頻道端CH與機台地端GNDt間應該會因節點tc與nc間的不導通而無法形成低阻抗迴路，故頻道端CH的電壓量測預期結果應為開路(電壓未趨近0伏)。
步驟210：若步驟204、206與208的重覆次數未達到四次，則回到步驟204；若已完成表格36a中的所有開關選項，就可進行至步驟212。
步驟212：比對頻道端CH在各次步驟重覆下的實際量測結果是否符合表格36a的各預期結果；若是，代表開關sw1與sw4能正常運作、能正常地受控而在導通與不導通間切換。
延續第3圖的說明，請參考第6圖與第7圖；第6圖示意的是依據本發明一實施例而檢查開關陣列12的其中之一流程300；在進行步驟104與116(第3圖)時，電子測試系統10可依據流程300檢查開關sw2與sw3。第7圖則是流程300進行時的示意圖。流程300的原理與進行可由流程200類推；流程300的主要步驟可描述如下。
步驟302：先使開關陣列12中的所有開關開路，再使開關sw5閉合導通。
步驟304：控制開關sw2、sw3、sw6[i]與sw7[i]。步驟304與後續步驟306、308可重覆進行四次，在每次重覆時依據表格36b來控制開關sw2、sw3、sw6[i]與sw7[i]。也就是說，在第一次進行步驟304時，開關sw2、sw3、sw6[i]與sw7[i]均閉合；在第二次進行步驟304時，則使開關sw3改為開路。第三次進行步驟304時，使開關sw3再度改為閉合；第四次進行步驟304時，則使開關sw2由閉合改為開路，開關sw3維持閉合。
步驟306：使量測機台26於頻道端CH饋送電流，例如1mA的電流(1mA為1安培的千分之一)。
步驟308：以量測機台26於頻道端CH量測電壓。步驟304、306與308的各次重覆可測試開關sw2與sw3是否能正確運作；第7圖繪示的即是步驟304、306與308第一次進行時的情形。閉合的開關sw5將量測機台26的頻道端CH經由節點ta導通至節點tc，機台地端GNDt則因開關sw6[i]與sw7[i]的閉合而由節點tb導通至節點ne。由於開關sw1與sw4維持開路，因此，頻道端CH與機台地端GNDt間是否能經由節點tc、nd與ne形成迴路，就會取決於開關sw2與sw3。舉例而言，在第一次進行步驟204時，若開關sw2與sw3能正常地受控閉合，節點tc至nd與節點nd至ne就會分別被導通，並在頻道端CH與機台地端GNDt之間形成低阻抗的迴路，使頻道端CH量測到的電壓趨近0伏。表格36b中也列出了量測的預期結果。
步驟310：若步驟304、306與308的重覆次數未達到四次，則回到步驟304；若已完成表格36b中的所有開關選項，就可進行至步驟312。
步驟312：比對頻道端CH在各次步驟重覆下的實際量測結果是否符合表格36b的各預期結果；若是，代表開關sw2與sw3能正常運作。
延續第3圖的說明，請參考第8圖與第9圖；第8圖示意的是依據本發明一實施例而檢查開關陣列12的其中之一流程400；在進行步驟104與116時，電子測試系統10可依據流程400檢查各連接端VDD[i]所對應的開關sw6[i]與sw7[i]，並檢查連接端VSS對應的開關sw6b與sw7b。第9圖則是流程400進行時的示意圖。流程400的主要步驟可描述如下。
步驟402：先使開關陣列12中的所有開關開路，再使開關sw5閉合導通。
步驟404：對某一給定的足標i控制開關sw1、sw4、sw6[i]與sw7[i]。針對同一足標i，步驟304與後續步驟306、308可重覆進行四次，在每次重覆時依據表格38來控制開關sw1、sw4、sw6[i]與sw7[i]。也就是說，在對同一對sw6[i]/sw7[i]第一次進行步驟404時，開關sw1、sw4、sw6[i]與sw7[i]均閉合；在第二次進行步驟404時，則使開關sw7[i]改為開路。第三次進行步驟404時，使開關sw7[i]再度改為閉合；第四次進行步驟404時，則使開關sw6[i]由閉合改為導通，開關sw7[i]維持導通。
步驟406：使量測機台26於頻道端CH饋送電流，例如1mA的電流(1mA為1安培的千分之一)。
步驟408：以量測機台26於頻道端CH量測電壓。步驟404、406與408的各次重覆可測試某一對開關sw6[i]與sw7[i]是否能正確運作；第9圖繪示的即是步驟404、406與408第一次進行時的情形。藉著開關sw5、sw4與sw1的閉合導通，量測機台26的頻道端CH會經由節點ta導通至節點tc，由節點tc導通至節點nc，並由節點nc導通至節點ne。如此，頻道端CH與機台地端GNDt間是否能經由節點n[i]形成迴路就會取決於開關sw6[i]與sw7[i]。舉例而言，在第一次進行步驟404時，若開關sw6[i]與sw7[i]能正常地受控閉合，節點ne至n[i]與節點n[i]至tb就會被導通，並在頻道端CH與機台地端GNDt之間形成低阻抗的迴路，使頻道端CH量測到的電壓趨近0伏。表格38中也列出了量測的預期結果。
步驟410：對同一組開關sw6[i]/sw7[i]，若步驟404、406與408的重覆次數未達到四次，則重覆至步驟404；若已為同一組開關sw6[i]/sw7[i]完成表格38中的所有開關選項，就可進行至步驟412。
步驟412：針對同一組開關sw6[i]/sw7[i]，比對各次步驟重覆的實際量測結果是否符合表格38中列出的各預期結果；若是，代表這組開關sw6[i]與sw7[i]能正常運作。
步驟414：由步驟402進行至412可檢查一對sw6[i]與sw7[i]。因為開關陣列12中有Nv對開關sw6[i]與sw7[i]，故可對各對開關sw6[i]與sw7[i]分別進行步驟402至412。在對某一對開關sw6[i]與sw7[i]進行步驟402至412後，若還有其他對開關要檢查，則可以更新足標i之值，重覆至步驟402。除了對開關sw6[1]至sw6[Nv]與開關sw7[1]至sw7[Nv]中的各組開關sw6[i]與sw7[i]分別進行步驟402至412，也可以針對開關sw6b與sw7b進行步驟402至412，以檢查開關sw6b與sw7b是否能正常運作。若所有Nv對開關sw6[i]與sw7[i]以及開關sw6b與sw7b皆已進行步驟402至412，就可進行至步驟414。
步驟414：完成流程400。
在步驟104(與116)中進行流程200、300與400，就能檢查開關陣列12中的各開關sw1至sw4、sw6[1]至sw6[Nv]、sw6b、sw7[1]至sw7[Nv]與sw7b。
延續第3圖的說明，請參考第10圖與第11圖；第10圖示意的是依據本發明一實施例而檢查各訊號腳位連續性的其中之一流程500；在進行步驟106與110時，電子測試系統10可依據流程500而經由連接端檢查晶片20的各對應訊號腳位，例如說是經由開關sw8a[j]與sw8b[j,k]對應的連接端S[(j-1)*Nb+k]檢查訊號腳位sp，如第11圖所示。流程500的主要步驟可描述如下。
步驟502：使開關陣列12中的所有開關開路，再使開關sw5閉合導通。
步驟504：使開關sw7[1]至sw7[Nv]與sw7b均閉合導通。
步驟506：因為要經由連接端S[(j-1)*Nb+k]檢查訊號腳位sp，故使連接端S[(j-1)*Nb+k]對應的開關sw8a[j]與sw8b[j,k]導通。
步驟508：使量測機台26於頻道端CH饋送負電流，例如-0.1mA的電流。
步驟510：以量測機台26於頻道端CH量測電壓。第11圖繪示的即是針對連接端S[(j-1)*Nb+k]進行步驟506與508的情形。量測機台26的頻道端CH會透過開關sw5而經由節點ta導通至節點tc，透過開關sw8a[j]而由節點tc導通至節點p[j]，並透過開關sw8b[j,k]而由節點p[j]導通至連接端S[(j-1)*Nb+k]，並進一步導通至訊號腳位sp。在晶片20中，頻道端CH饋送的負電流會經由順向偏壓的二極體Db而導通至接地腳位Vss，並經由連接端VSS導通至節點nf；閉合的開關sw7b則將節點nf導通至節點tb乃至於機台地端GNDt。如此，若訊號腳位sp的二極體Db是正常的，頻道端CH量測到的電壓與二極體Db在順向偏壓下的陽極與陰極間跨壓應該相符(兩者的差異小於一預設容忍值)。相對地，若頻道端CH量測到的電壓不符合二極體Db的預期跨壓，代表訊號腳位sp至接地腳位Vss的連續性已發生問題。
步驟512：若要檢查另一訊號腳位，則對該訊號腳位重複步驟506至510。舉例而言，若某一訊號腳位sp2(未示於圖)連接於連接端S[(j2-1)*Nb+k2]，則可在步驟506中使對應開關sw8a[j2]與sw8b[j2,k2]閉合，其他各開關sw8a[j](j等於1至Na但不等於j2)及/或各開關sw8b[j,k](j等於1至Na但不等於j2，k等於1至Nb但不等於k2)則開路。利用頻道端CH饋送負電流，並比對頻道端CH的電壓是否符合二極體順偏的預期跨壓，就可檢查訊號腳位sp2至接地腳位Vss的連續性。若已沒有其他要檢查的訊號腳位，便可進行至步驟514。
步驟514：結束流程500。
流程500檢查的是各訊號腳位至接地腳位間的訊號連續性。經由一類似的流程，則可檢查各訊號腳位至電源腳位間的訊號連續性。延續第3圖的說明，請參考第12圖與第13圖；第12圖示意的是依據本發明一實施例而檢查各訊號腳位連續性的其中之一流程600；在進行步驟106與110時，電子測試系統10可依據流程600而經由連接端檢查晶片20的各對應訊號腳位，例如說是經由開關sw8a[j]與sw8b[j,k]對應的連接端S[(j-1)*Nb+k]檢查訊號腳位sp，如第13圖所示。
流程600的步驟602、604、606、610、612與614分別等同於步驟502、504、506、510、512與514；不過，在進行步驟608時，是使量測機台26於頻道端CH饋送正電流，例如0.1mA的電流。舉例而言，若要檢查與連接端S[(j-1)*Nb+k]連接的訊號腳位sp，頻道端CH饋送的正電流會透過閉合的開關sw5、sw8a[j]與sw8b[j,k]而由節點ta、節點tc、節點p[j]與連接端S[(j-1)*Nb+k]導通至訊號腳位sp。在晶片20中，頻道端CH饋送的正電流會經由順向偏壓的二極體Da而導通至電源腳位Vdd，並經由電源腳位Vdd對應的連接端VDD[i]導通至節點n[i]。閉合的開關sw7[i]會將節點n[i]導通至節點tb乃至於機台地端GNDt。因此，若訊號腳位sp的二極體Da能正常工作而維持訊號腳位sp至電源腳位Vdd的連續性，頻道端CH量測到的電壓應該符合二極體Da在順向偏壓下的陽極與陰極間跨壓。相對地，若由頻道端CH量測到的電壓不符合二極體Da的預期跨壓，代表訊號腳位sp至電源腳位Vdd的連續性已發生問題。
延續第3圖的說明，請參考第14圖與第15圖；第14圖示意的是依據本發明一實施例而對各訊號腳位進行過度電性應力測試的其中之一流程700；在進行步驟108時，電子測試系統10可依據流程700而對晶片20的各受測訊號腳位進行態樣32a(第1圖)的過度電性應力測試，例如說是經由開關sw8a[j]與sw8b[j,k]測試連接端S[(j-1)*Nb+k]對應的訊號腳位sp，如第15圖所示。流程700的主要步驟可說明如下：
步驟702：使開關陣列12中的所有開關開路，再使開關swa與swb閉合導通。
步驟704：使開關sw1與sw3閉合導通。
步驟706：因為要經由連接端S[(j-1)*Nb+k]測試訊號腳位sp至接地腳位Vss的過度電性應力，故使連接端S[(j-1)*Nb+k]對應的開關sw8a[j]與sw8b[j,k]導通，並使連接端VSS對應的開關sw6b導通。
步驟708：使訊號產生器24於訊號端ZAP與GND間饋送過度電性應力的測試波形。第15圖繪示的即是針對連接端S[(j-1)*Nb+k]進行步驟706與708的情形。訊號產生器24的訊號端ZAP會透過閉合的開關swb而經節點nb導通至節點nd；閉合的開關sw3將節點nd導通至節點tc，閉合的開關sw8a[j]將節點tc導通至節點p[j]，閉合的開關sw8b[j,k]則將節點p[j]導通至連接端S[(j-1)*Nb+1]，進而導通至訊號腳位sp。晶片20的接地腳位Vss經由連接端VSS耦接至節點nf，而閉合的開關sw6b、sw1與swa在節點nf、ne、nc與na間導通，使訊號端ZAP至GND間的過度電性應力波形能施加於訊號腳位sp至接地腳位Vss之間，如態樣32a所示。
步驟712：若要檢查另一訊號腳位，則對該訊號腳位重複步驟706至708。舉例而言，若某一訊號腳位sp2(未示於圖)連接於連接端S[(j2-1)*Nb+k2]，則可在步驟706中使對應開關sw8a[j2]與sw8b[j2,k2]閉合，其他各開關sw8a[j](j等於1至Na但不等於j2)及/或各開關sw8b[j,k](j等於1至Na但不等於j2，k等於1至Nb但不等於k2)則開路；開關sw6b亦閉合。如此，便能針對訊號腳位sp2至接地腳位Vss間的過度電性應力進行測試。若無訊號腳位待測試，即可繼續至步驟712。
步驟712：結束流程700。
延續第3圖的說明，請參考第16圖與第17圖；第16圖示意的是依據本發明一實施例而對各訊號腳位進行過度電性應力測試的其中之一流程800；在進行步驟108時，電子測試系統10可依據流程800而對晶片20的各受測訊號腳位進行態樣32b(第1圖)的過度電性應力測試，例如說是經由開關sw8a[j]與sw8b[j,k]測試連接端S[(j-1)*Nb+k]對應的訊號腳位sp，如第17圖所示。流程800的主要步驟可說明如下：
步驟802：使開關陣列12中的所有開關開路，再使開關swa與swb閉合導通。
步驟804：使開關sw2與sw4閉合導通。
步驟806：因為要測試接地腳位Vss至訊號腳位sp的過度電性應力(態樣32b)，故使連接端VSS對應的開關sw6b導通，並使連接端S[(j-1)*Nb+k]對應的開關sw8a[j]與sw8b[j,k]導通。
步驟808：使訊號產生器24於訊號端ZAP與GND間饋送過度電性應力的測試波形。第17圖繪示的即是針對連接端S[(j-1)*Nb+k]進行步驟806與808的情形。訊號產生器24的訊號端ZAP會透過閉合的開關swb與sw2而由節點nb、nd導通至節點ne；閉合的開關sw6b則將節點ne導通至節點nf乃至於連接端VSS與接地腳位Vss。晶片20的訊號腳位sp則透過閉合的開關sw8b[j,k]與sw8a[j]而自連接端S[(j-1)*Nb+k]導通至節點p[j]與tc；閉合的開關sw4與swa則在節點tc、nc與na間導通至訊號端GND。藉此，訊號端ZAP與GND間的過度電性應力測試波形就能施加於接地腳位Vss至訊號腳位sp之間，如態樣32b所示。
步驟810：若要測試另一訊號腳位，則對該訊號腳位重複步驟806至808。若無其他訊號腳位待測試，則進行至步驟812。
步驟812：結束流程800。
延續第3圖的說明，請參考第18圖與第19圖；第18圖示意的是依據本發明一實施例而對各訊號腳位進行過度電性應力測試的其中之一流程900；在進行步驟108時，電子測試系統10可依據流程900而針對晶片20的各受測訊號腳位與各電源腳位進行態樣34a(第1圖)的過度電性應力測試，例如說是測試訊號腳位sp至電源腳位Vdd的過度電性應力，如第19圖所示。流程700的主要步驟可說明如下：
步驟902：使開關陣列12中的所有開關開路，再使開關swa與swb閉合導通。
步驟904：使開關sw1與sw3閉合導通。
步驟906：因為要測試訊號腳位sp至電源腳位Vdd的過度電性應力，而訊號腳位sp與電源腳位Vdd又分別對應連接端S[(j-1)*Nb+k]與連接端VDD[i]，故可使連接端S[(j-1)*Nb+k]對應的開關sw8a[j]與sw8b[j,k]導通，並使連接端VDD[i]對應的開關sw6[i]導通。
步驟908：使訊號產生器24於訊號端ZAP與GND間饋送過度電性應力的測試波形。第19圖繪示的即是針對連接端S[(j-1)*Nb+k]的訊號腳位sp與連接端VDD[i]的電源腳位Vdd進行步驟906與908的情形。閉合的開關swb、sw3、sw8a[j]與sw8b[j,k]將訊號產生器24的訊號端ZAP經由節點nb導通至節點nd、tc、p[j]、連接端S[(j-1)*Nb+k]乃至於訊號腳位sp。閉合的開關sw6[i]、sw1與swa則將晶片20的電源腳位Vdd經由連接端VDD[i]、節點n[i]、ne、nc與na而導通至訊號端GND。如此，訊號端ZAP至GND間的過度電性應力波形就能施加在訊號腳位sp至電源腳位Vdd之間，如態樣34a所示。
步驟912：若要針對另一訊號腳位與另一電源腳位進行過度電性應力測試，則對該訊號腳位與該電源腳位重複步驟906至908。舉例而言，若某一訊號腳位sp2(未示於圖)連接於連接端S[(j2-1)*Nb+k2]，其對應的電源腳位(未圖示)連接於連接端VDD[i2]，則可在步驟906中使對應開關sw6[i2]、sw8a[j2]與sw8b[j2,k2]閉合，其他各開關sw6[i](i等於1至Nv但不等於i2)、sw8a[j](j等於1至Na但不等於j2)及/或各開關sw8b[j,k](j等於1至Na但不等於j2，k等於1至Nb但不等於k2)則開路；開關sw6b亦開路。若無待測試的訊號/電源腳位，則可進行至步驟912。
步驟912：結束流程900。
延續第3圖的說明，請參考第20圖與第21圖；第20圖示意的是依據本發明一實施例而對各訊號腳位進行過度電性應力測試的其中之一流程1000；在進行步驟108時，電子測試系統10可依據流程1000而對晶片20的某受測訊號腳位與某電源腳位進行態樣34b(第1圖)的過度電性應力測試，例如說是針對電源腳位Vdd至訊號腳位sp的過度電性應力進行測試，如第21圖所示。流程1000的主要步驟可說明如下：
步驟1002：使開關陣列12中的所有開關開路，再使開關swa與swb閉合導通。
步驟1004：使開關sw2與sw4閉合導通。
步驟1006：因為要測試電源腳位Vdd至訊號腳位sp的過度電性應力，而訊號腳位sp與電源腳位Vdd又分別對應連接端S[(j-1)*Nb+k]與連接端VDD[i]，故可使連接端S[(j-1)*Nb+k]對應的開關sw8a[j]與sw8b[j,k]導通，並使連接端VDD[i]對應的開關sw6[i]導通。
步驟1008：使訊號產生器24於訊號端ZAP與GND間饋送過度電性應力的測試波形。第21圖繪示的即是針對連接端VDD[i]的電源腳位Vdd與連接端S[(j-1)*Nb+k]的訊號腳位sp進行步驟1006與1008的情形。閉合的開關swb、sw2與sw6[i]將訊號端ZAP自節點nb導通至節點nd、ne、n[i]乃至於連接端VDD[i]與電源腳位Vdd。再者，閉合的開關sw8b[j,k]、sw8a[j]、sw4與swa則將訊號腳位sp自連接端S[(j-1)*Nb+k]導通至節點p[j]、tc、nc與na，乃至於訊號端GND。因此，訊號端ZAP至GND間的過度電性應力波形就能施加在電源腳位Vdd至訊號腳位sp之間，如態樣34b所示。
步驟1010：若要針對另一組電源腳位/訊號腳位進行測試，則對該組電源腳位/訊號腳位重複步驟1006至1008。若無其他待測的電源腳位/訊號腳位，則進行至步驟1012。
步驟1012：結束流程1000。
由於開關陣列12中的各個開關(包括開關swa、swb、sw1至sw4、sw6[1]至sw6[Nv]、sw7[1]至sw7[Nv]、sw6b、sw7b、sw8a[1]至sw8a[Na]、sw8b[1,1]至sw8b[Na,Nb])的導通與不導通皆可受控於開關控制器14，故電子測試系統10能夠自動化地依據程序控制而進行流程100。一實施例中，開關控制器14的介面28由一測試機台(例如說是量測機台26)的數位測試頻道接受數位的程序控制指令，此數位程序控制指令可以呈現為數位測試模態(test pattern)。
等效而言，電子測試系統10在進行流程200及/或300時，其運作於一切換電路檢查模式，以檢查切換電路30中的開關sw1至sw4。在進行流程400時，電子測試系統10運作於開關檢查模式，以檢查各開關sw6[1]至sw6[Nv]、sw6b與sw7[1]至sw7[Nv]、sw7b。在進行流程500及/或600時，電子測試系統10運作於連續性檢查模式，檢查各訊號腳位至接地腳位及/或至電源腳位的訊號連續性。當電子測試系統10進行流程700、800、900及/或1000時，其運作於過度電性應力測試模式。
總結來說，本發明電子測試系統10以開關陣列12實現對晶片20的自動化過度電性應力測試，開關陣列12尚進一步具有自我檢查的功能(如流程200、300與400)。電子測試系統10亦整合了量測機台26的電流電壓量測功能。電子測試系統10也能重複用於測試不同種類的晶片20；舉例而言，只要更換電子測試系統10的插槽18與電路板16，就能用同一開關陣列12測試另一種腳位配置的晶片。如此，便能大幅降低晶片測試的成本。電子測試系統12能針對高腳位數(high pin count)的晶片進行多樣化、可規劃的測試，以滿足不同的測試需求。本發明電子測試系統10還可避免人工測試的錯誤，並有效降低高腳位數晶片的測試時間。開關陣列12的自我檢查功能可在過度電性應力測試前後確認各開關是否能正常運作。電子測試系統10可在過度電性應力測試前先對各訊號腳位進行電流電壓的連續性檢查(如流程500及/或600)，以確保過度電性應力測試是有效的(即各訊號腳位在過度電性應力測試前是正常的)。在過度電性應力測試後，電子測試系統10可再度進行連續性檢查，以檢查各訊號腳位的連續性是否因過度電性應力的施加而遭破壞，據此便可得知各訊號腳位是否通過過度電性應力測試。連續性檢查的檢查結果也能被自動記錄下來以作為分析之用。
綜上所述，雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明。本發明所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾。因此，本發明之保護範圍當視後附之申請專利範圍所界定者為準。
10．．．電子測試系統
12．．．開關陣列
14．．．開關控制器
16．．．電路板
18．．．插槽
20．．．晶片
22．．．內部電路
24．．．訊號產生器
26．．．量測機台
28．．．介面
30．．．切換電路
32a-32b、34a-34b．．．態樣
36a-36b．．．表格
100、200、300、400、500、600、700、800、900、1000．．．流程
102-118、202-212、302-312、402-416、502-514、602-614、702-712、802-812、902-912、1002-1012．．．步驟
na-nf、ta-tc、n[.]、p[.]、nx-ny．．．節點
swa-swb、sw0-sw5、sw6[.]、sw7[.]、sw6b、sw7b、sw8a[.]、sw8b[.,.]．．．開關
VDD[.]、VSS、S[.]．．．連接端
Vdd、Vss、sp．．．腳位
Da、Db．．．二極體
ZAP、GND．．．訊號端
CH．．．頻道端
GNDt．．．機台地端
Rc、Rm、Rs1-Rs2．．．電阻
Lr．．．電感
Cc．．．電容
U．．．電壓源
w0．．．波形
第1圖繪示的是進行過度電性應力的示意圖。
第2圖示意的是依據本發明一實施例的電子測試系統。
第3圖示意的是依據本發明一實施例而以第2圖電子測試系統進行過度電性應力測試的流程。
第4圖示意的是依據本發明一實施例而檢查開關陣列的流程之一。
第5圖繪示的是以第2圖電子測試系統進行第4圖流程的示意圖。
第6圖示意的是依據本發明一實施例而檢查開關陣列的流程之一。
第7圖繪示的是以第2圖電子測試系統進行第6圖流程的示意圖。
第8圖示意的是依據本發明一實施例而檢查開關陣列的流程之一。
第9圖繪示的是以第2圖電子測試系統進行第8圖流程的示意圖。
第10圖示意的是依據本發明一實施例而對訊號腳位進行連續性檢查的流程之一。
第11圖繪示的是以第2圖電子測試系統進行第10圖流程的示意圖。
第12圖示意的是依據本發明一實施例而對訊號腳位進行連續性檢查的流程之一。
第13圖繪示的是以第2圖電子測試系統進行第12圖流程的示意圖。
第14圖示意的是依據本發明一實施例而對訊號腳位進行過度電性應力測試的流程之一。
第15圖繪示的是以第2圖電子測試系統進行第14圖流程的示意圖。
第16圖示意的是依據本發明一實施例而對訊號腳位進行過度電性應力測試的流程之一。
第17圖繪示的是以第2圖電子測試系統進行第16圖流程的示意圖。
第18圖示意的是依據本發明一實施例而對訊號腳位進行過度電性應力測試的流程之一。
第19圖繪示的是以第2圖電子測試系統進行第18圖流程的示意圖。
第20圖示意的是依據本發明一實施例而對訊號腳位進行過度電性應力測試的流程之一。
第21圖繪示的是以第2圖電子測試系統進行第20圖流程的示意圖。
10．．．電子測試系統
12．．．開關陣列
14．．．開關控制器
16．．．電路板
18．．．插槽
20．．．晶片
22．．．內部電路
24．．．訊號產生器
26．．．量測機台
28．．．介面
30．．．切換電路
na-nf、ta-tc、n[.]、p[.]．．．節點
swa-swb、sw1-sw5、sw6[.]、sw7[.]、sw6b、sw7b、sw8a[.]、sw8b[.,.]．．．開關
VDD[.]、VSS、S[.]．．．連接端
Vdd、Vss、sp．．．腳位
Da、Db．．．二極體
ZAP、GND．．．訊號端
CH．．．頻道端
GNDt．．．機台地端

Claims (15)

  1. 一種電子測試系統，測試一晶片；該電子測試系統包含：一第一連接端與一第二連接端，分別用以耦接該晶片的兩腳位；一訊源端，用以耦接一訊號產生器；一第一量測端與一第二量測端，用以耦接一量測機台；一切換電路，具有一第一前側端、一第四前側端、一第一後側端與一第四後側端，該第一前側端與該第四前側端耦接該訊源端，該第一後側端與該第四後側端分別耦接該第一連接端與該第二連接端；該切換電路控制該第一前側端與該第一後側端間的導通，並控制該第四前側端與該第四後側端間的導通；一第五開關，耦接於該第四後側端與該第一量測端間，選擇性地導通於該第四後側端與該第一量測端間；以及一第七開關，耦接於該第一連接端與該第二量測端間，選擇性地導通於該第一連接端與該第二量測端間；其中，該電子測試系統運作於一檢查模式與一測試模式；當該電子測試系統運作於該檢查模式時，該第五開關導通；當該電子測試系統運作於該測試模式時，該第五開關與該第七開關皆不導通。
  2. 如申請專利範圍第1項所述的電子測試系統，更運作於一第二檢查模式；當該電子測試系統運作於該檢查模式時，該第七開關導通；當該電子測試系統運作於該第二檢查模式時，該切換電路在該第一前側端與該第一後側端間導通，並在該第四前側端與該第四後側端間導通。
  3. 如申請專利範圍第1項所述的電子測試系統，更包含：一第六開關，耦接於該第一後側端與該第一連接端間，選擇性地導通於該第一後側端與該第一連接端間。
  4. 如申請專利範圍第3項所述的電子測試系統，更運作於一第二檢查模式；當該電子測試系統運作於該檢查模式時，該第六開關導通；當該電子測試系統運作於該第二檢查模式時，該切換電路在第一前側端與第一後側端間導通，並在第四前側端與第四後側端間導通。
  5. 如申請專利範圍第1項所述的電子測試系統，更包含：一訊源開關，耦接於該訊源端與該第一前側端間，選擇性地導通於該訊源端與該第一前側端間；其中，該第一前側端更耦接該第四前側端；當該電子測試系統運作於該檢查模式時，該訊源開關不導通；當該電子測試系統運作於該測試模式時，該訊源開關導通。
  6. 如申請專利範圍第1項所述的電子測試系統，更包含：一第八開關，耦接於該第四後側端與該第二連接端間，選擇性地導通於該第四後側端與該第二連接端；其中，當該電子測試系統運作於該測試模式時，該第八開關導通。
  7. 如申請專利範圍第1項所述的電子測試系統，更包含一第二訊源端，用以耦接該訊號產生器；其中，該切換電路更具有一第二前側端、一第三前側端、一第二後側端與一第三後側端，該第二前側端與該第三前側端耦接該第二訊源端，該第二後側端與該第三後側端分別耦接該第一連接端與該第二連接端；該切換電路更控制該第二前側端與該第二後側端間的導通，並控制該第三前側端與該第三後側端間的導通。
  8. 如申請專利範圍第7項所述的電子測試系統，其中，當該電子測試系統運作於該檢查模式時，該切換電路運作於一第一切換模式與一第二切換模式；當該切換電路運作於該第一切換模式時，該切換電路於該第二前側端與該第二後側端間不導通，於該第三前側端與該第三後側端間不導通；當該切換電路運作於該第二切換模式時，該切換電路於該第一前側端與該第一後側端間不導通，亦於該第四前側端與該第四後側端間不導通。
  9. 如申請專利範圍第7項所述的電子測試系統，更運作於一第二檢查模式；當該電子測試系統運作於該第二檢查模式時，該切換電路於該第一前側端與該第一後側端間導通，亦於該第四前側端與該第四後側端間導通。
  10. 如申請專利範圍第7項所述的電子測試系統，更運作於一第三檢查模式；當該電子測試系統運作於該第三檢查模式時，該切換電路於該第一前側端與該第一後側端間、該第二前側端與該第二後側端間、該第三前側端與該第三後側端間以及該第四前側端與該第四後側端間皆不導通。
  11. 一種應用於一電子測試系統的方法，該電子測試系統用以測試一晶片，並設有一第一連接端、一第二連接端、一訊源端、一第一量測端、一第二量測端與一切換電路；其中，該訊源端用以耦接一訊號產生器，該第一連接端與該第二連接端分別用以耦接該晶片的兩腳位，該第一量測端與該第二量測端用以耦接一量測機台，切換電路具有一第一前側端、一第四前側端、一第一後側端與一第四後側端，該第一前側端耦接該第四前側端與該訊源端，該第一後側端與該第四後側端分別耦接該第一連接端與該第二連接端；該切換電路控制該第一前側端與該第一後側端間的導通，並控制該第四前側端與該第四後側端間的導通；而該方法包含：將該第一量測端導通至該第四後側端，將該第二量測端導通至該第一後側端，並使該訊源端與該第一前側端間不導通，以檢查該切換電路的功能。
  12. 如申請專利範圍第11項所述的方法，更包含：使該切換電路於該第一前側端與該第一後側端間不導通，亦於該第四前側端與該第四後側端間不導通，以檢查該兩腳位間的連續性。
  13. 如申請專利範圍第11項所述的方法，其中該電子測試系統更包含一第六開關與一第七開關；該第六開關耦接於該第一後側端與該第一連接端間，選擇性地導通於該第一後側端與該第一連接端間；該第七開關耦接於該第二量測端與該第一連接端間，選擇性地導通於該第二量測端與該第一連接端間；而該方法更包含：運用該切換電路使該第一前側端導通至該第一後側端，使該第四前側端導通至該第四後側端，並使該訊源端與該第一前側端不導通，以檢查該第六開關與該第七開關。
  14. 如申請專利範圍第13項所述的方法，其中，該電子測試系統更具有一第二訊源端，耦接該訊號產生器，而該切換電路更具有一第二前側端、一第三前側端、一第二後側端與一第三後側端，該第二前側端與該第三前側端耦接該第二訊源端，該第二後側端與該第三後側端分別耦接該第一連接端與該第二連接端；該切換電路更控制該第二前側端與該第二後側端間的導通，並控制該第三前側端與該第三後側端間的導通；而該方法更包含：使該第七開關不導通，使該第六開關導通，運用該切換電路使該第一前側端與該第一後側端導通，使該第二前側端與該第二後側端不導通，使該第四前側端與該第四後側端不導通，使該第三前側端與該第三後側端導通，以使該訊源端與該第二訊源端分別經由該第一連接端與該第二連接端耦接至該兩腳位。
  15. 如申請專利範圍第14項所述的方法，更包含：使該第七開關不導通，使該第六開關導通，運用該切換電路使該第一前側端與該第一後側端不導通，使該第二前側端與該第二後側端導通，使該第四前側端與該第四後側端導通，使該第三前側端與該第三後側端不導通，以使該訊源端與該第二訊源端分別經由該第二連接端與該第一連接端耦接至該兩腳位。
TW100140205A 2011-11-03 2011-11-03 電子測試系統與相關方法 TWI417557B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW100140205A TWI417557B (zh) 2011-11-03 2011-11-03 電子測試系統與相關方法
US13/547,094 US8816708B2 (en) 2011-11-03 2012-07-12 Electronic test system and associated method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW100140205A TWI417557B (zh) 2011-11-03 2011-11-03 電子測試系統與相關方法

Publications (2)

Publication Number Publication Date
TW201319584A TW201319584A (zh) 2013-05-16
TWI417557B true TWI417557B (zh) 2013-12-01

Family

ID=48223285

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100140205A TWI417557B (zh) 2011-11-03 2011-11-03 電子測試系統與相關方法

Country Status (2)

Country Link
US (1) US8816708B2 (zh)
TW (1) TWI417557B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2550977B (en) * 2016-05-31 2020-07-22 Cirrus Logic Int Semiconductor Ltd Monitoring of devices
CN109901001B (zh) * 2017-12-07 2024-03-29 英业达科技有限公司 中央处理单元插槽的多个电源与接地脚位导通检测***及其方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007151065A (ja) * 2005-11-29 2007-06-14 Renei Kagi Kofun Yugenkoshi タイミングコントローラチップ
TW200809217A (en) * 2006-08-04 2008-02-16 Asustek Comp Inc Electrostatic discharge test apparatus and method thereof
US20100245307A1 (en) * 2009-03-26 2010-09-30 Semiconductor Energy Laboratory Co., Ltd. Liquid Crystal Display Device and Electronic Device Including the Same
TW201115872A (en) * 2009-10-16 2011-05-01 Himax Tech Ltd Electrical-overstress protection circuit for an integrated circuit

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7768278B2 (en) * 2007-02-14 2010-08-03 Verigy (Singapore) Pte. Ltd. High impedance, high parallelism, high temperature memory test system architecture
US8400176B2 (en) * 2009-08-18 2013-03-19 Formfactor, Inc. Wafer level contactor
US20120242357A1 (en) * 2011-03-23 2012-09-27 Hamilton Sundstrand Corporation Automatic fault insertion, calibration and test system
US8773157B2 (en) * 2011-06-30 2014-07-08 Imec Test circuit for testing through-silicon-vias in 3D integrated circuits

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007151065A (ja) * 2005-11-29 2007-06-14 Renei Kagi Kofun Yugenkoshi タイミングコントローラチップ
TW200809217A (en) * 2006-08-04 2008-02-16 Asustek Comp Inc Electrostatic discharge test apparatus and method thereof
US20100245307A1 (en) * 2009-03-26 2010-09-30 Semiconductor Energy Laboratory Co., Ltd. Liquid Crystal Display Device and Electronic Device Including the Same
TW201115872A (en) * 2009-10-16 2011-05-01 Himax Tech Ltd Electrical-overstress protection circuit for an integrated circuit

Also Published As

Publication number Publication date
US20130113508A1 (en) 2013-05-09
TW201319584A (zh) 2013-05-16
US8816708B2 (en) 2014-08-26

Similar Documents

Publication Publication Date Title
CN110268277B (zh) 用于印刷电路板的功能性测试器，以及相关的***和方法
TW555988B (en) Testing vias and contacts in integrated circuit fabrication
US7375543B2 (en) Electrostatic discharge testing
DE102006045081B4 (de) Vorrichtung und Verfahren zum Prüfen einer integrierten Schaltung
JPH04309875A (ja) インサーキット試験装置
US20210102996A1 (en) Tsv testing using test circuits and grounding means
TWI417557B (zh) 電子測試系統與相關方法
CN102998612B (zh) 具有多引脚装置触点的接触器
US7609072B2 (en) Processing tantalum capacitors on assembled PWAs to yield low failure rate
JP6016415B2 (ja) 検査用データ作成装置および回路基板検査装置
US9134364B2 (en) Determining the current return path integrity in an electric device connected or connectable to a further device
CN111141501B (zh) 一种机载设备测试性试验的试验用例生成***及方法
EP3321704B1 (en) Systems and methods for testing semiconductor package assemblies
US10819330B2 (en) Electronic circuit
US20170074909A1 (en) Computer controlled automated safe to mate method and apparatus
CN103091618B (zh) 电子测试***与相关方法
JP3391302B2 (ja) 半導体試験装置
US20230236238A1 (en) Field Collapse Pulser
US9239896B2 (en) Methodology for preventing functional failure caused by CDM ESD
JPH06308184A (ja) 基板絶縁試験における浮遊電荷排出方法
JPH06174786A (ja) バーンインボード
Nicuta et al. Considerations about the using of cadence software for simulation issues of electrostatic phenomena
US20200292610A1 (en) Unclamped inductor switching test at wafer probe
Glaesser et al. ESD test at component level
JP6138640B2 (ja) 回路基板検査装置