TWI416230B - 畫素陣列 - Google Patents

Description

畫素陣列

本發明是有關於一種顯示陣列，且特別是有關於一種畫素陣列。

一般而言，平面顯示器中主要是由一顯示面板以及多個驅動晶片(Driver IC)所構成，其中顯示面板上具有畫素陣列，而畫素陣列中的畫素是藉由對應之掃描線以及對應之資料線所驅動。為了使得平面顯示器的產品更為普及，業者皆如火如荼地進行降低成本作業，近年來一種資料驅動晶片減半(half source driver)的架構設計被提出，其主要是利用畫素陣列上的佈局來降低資料驅動晶片的使用量。

圖1A為習知之一種畫素陣列的示意圖。請參考圖1，在習知一種畫素陣列100a的設計中，兩條掃描線120a位於相鄰兩列畫素130a、130b之間，其中二畫素130a、130b中之主動元件140、150的閘極142、152分別位於掃描線120a的兩側。在具有上述架構之主動元件140、150的製作流程中，主動元件140、150的閘極142、152與主動元件140、150的源極144、154、汲極146、156是以不同的光罩製程進行製作的。然而，當機台的精密度不足或是製程上的對位誤差時，主動元件140、150的閘極142、152與源極144、154、汲極146、156之間會產生相對位移而使主動元件140、150的特性偏離原有的設計值。此時，由於閘極142、152分設於對應掃描線120a的兩側，當主動元件140、150的閘極142、152與汲極146、156產生相對位移時，畫素130a、130b中之主動元件140、150的閘極142、152與汲極146、 156的重疊面積變化皆不相同，若朝向畫素130b的方向偏移時，則位於掃描線120a一側之畫素130a的閘極-汲極寄生電容Cgd(parasitic capacitance,Cgd)變大，而位於掃描線120a另一側之畫素130b的閘極-汲極寄生電容Cgd則變小，導致畫素130a、130b中的閘極-汲極寄生電容Cgd不同。如此一來，由於上述之製程上的誤差所造成閘極-汲極寄生電容Cgd的差異性大，因此此畫素陣列100a在顯示過程中易產生顯示亮度不均勻的問題。

為了減少畫素間之閘極-汲極寄生電容Cgd的差異，美國專利第US Patent No.6,583,777號中提出一種畫素陣列結構。請參考圖1，畫素陣列100b具有多個不規則排列的畫素R、G、B以及分別與畫素R、G、B連接的掃描線110b與資料線120b。其中，掃描線110b沿著列方向直線延伸，而資料線120b延著行方向直線延伸且掃描線110b垂直相交。然而，由於畫素R、G、B呈現不規則排列，於顯示的過程中容易產生色彩表現上有明顯不足的現象。此外，由於每一畫素R、G、B中皆橫跨三條掃描線110b，因此此畫素陣列的設計會降低開口率，而使得其應用於顯示器時出現亮度不足、顯示品質較差的現象。

本發明提供一種畫素陣列，其可以減少閘極-汲極寄生電容的差異，因而有助於提高顯示品質。

本發明提出一種畫素陣列，其包括多條掃描線、多條資料線以及多個畫素。掃描線沿著列方向曲折延伸。資料線沿著行方向延伸並與掃描線相交。畫素與掃描線以及資料線連接，排列於第n列中的每一畫素包括一第一子畫素以及一第二子畫素。第一子畫素包括一第一電晶體與一第一畫素電極，其中第一電晶體的一第一閘極與第(n+1)條掃描線連接，而第一電晶體的一 第一汲極與第一畫素電極連接。第二子畫素包括一第二電晶體與一第二畫素電極，其中第二電晶體的一第二閘極與第n條掃描線連接，第二電晶體的一第二汲極與第二畫素電極連接，第一電晶體的一第一源極以及第二電晶體的一第二源極連接至資料線中的同一條資料線。

在本發明之一實施例中，上述之第一電晶體與第二電晶體的佈局型態是以對應之掃描線為基準向上凸出的型態。

在本發明之一實施例中，上述之第一電晶體與第二電晶體的佈局型態是以對應之掃描線為基準向下凸出的型態。

在本發明之一實施例中，上述在排列於同一列的畫素中，第一電晶體與第二電晶體位於該列畫素的同一側。

在本發明之一實施例中，上述之每一第一畫素電極或每一第二畫素電極的三個側邊被對應之上一條掃描線圍繞。

在本發明之一實施例中，上述之每一掃描線在畫素陣列上呈一方波形。

在本發明之一實施例中，上述之每一掃描線包括多個第一導線以及多個第二導線。第一導線沿著列方向延伸。第二導線沿著行方向延伸。第一導線與第二導線交替地連接。

在本發明之一實施例中，上述之部分第二導線被第一畫素電極或第二畫素電極其中之一覆蓋。

在本發明之一實施例中，上述之第二導線位於同一畫素中的第一子畫素與第二子畫素之間以及相鄰兩畫素之間。

在本發明之一實施例中，上述之每一第一導線的長度實質上大於等於其中一個畫素電極的寬度，而每一第二導線的長度實質上大於等於其中一個畫 素電極的長度。

在本發明之一實施例中，上述之每一掃描線更包括多個第一分支以及多個第二分支。第一分支連接部分第一導線且沿著行方向延伸。第二分支連接部分第一導線且沿著行方向延伸。第一分支與第二分支實質上平行於第二導線。

在本發明之一實施例中，上述之位於同一畫素中的部份第一分支與部份第二分支被第二畫素電極覆蓋。

在本發明之一實施例中，上述之與同一條資料線連接的畫素分佈於條資料線之兩側。

在本發明之一實施例中，上述之在排列於同一列的畫素中，位於偶數行的部分畫素與其中一條掃描線連接，而位於奇數行的部分畫素與另一條掃描線連接。

在本發明之一實施例中，上述之在排列於第n列的每一畫素中，第一電晶體與第二電晶體分別具有一第一通道層以及一第二通道層，第一通道層位於第(n+1)條掃描線上方，第二通道層位於第n條掃描線上方。第一汲極自第一通道層沿著一第一方向與第一畫素電極連接，第二汲極自第二通道層沿著一第二方向與第二畫素電極連接，且第一方向與第二方向相同。

在本發明之一實施例中，上述之在排列於同一列的畫素中，第一與第二子畫素的中心點的連線趨近於同一條直線。

在本發明之一實施例中，上述之在每一畫素中，第一電晶體的形狀與第二電晶體的形狀為以資料線為基準呈鏡像的形式。

在本發明之一實施例中，上述之第一子畫素更包括一第一電容電極，電性 連接第一畫素電極，且第一電容電極與資料線屬同一膜層並與上一條掃描線部分重疊，以構成一第一儲存電容。第二子畫素更包括一第二電容電極，電性連接第二畫素電極，且第二電容電極與資料線屬同一膜層並與上一條掃描線部分重疊，以構成一第二儲存電容。

基於上述，本發明之畫素陣列將掃描線設計為曲折的佈局方式，並將與同一資料線連接的第一子畫素與第二子畫素皆配置於該條資料線的兩側。同時，將位於同一畫素中之第一電晶體的第一閘極與第(n+1)條掃描線連接，將第二電晶體的第二閘極與第n條掃描線連接。因此，本發明之畫素陣列的設計除了可以大幅減少資料線的佈局數量，以減少製造成本外，更有效提升開口率使畫面顯示亮度得到明顯的提升外，亦可提高顯示器的色彩表現能力。另外，由於電晶體之汲極往對應之畫素電極的延伸方向皆相同，因此於製作電晶體上膜層之間有對位偏差時，整體畫素中的閘極-汲極寄生電容(Cgd)的差異小。如此一來，當本發明之畫素陣列應用於顯示器時，有助於提高顯示器的顯示均勻性，意即可以避免產生閃爍(flicker)而造成亮度不均勻的問題。

為讓本發明之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

100a、100b‧‧‧畫素陣列

110a、110b‧‧‧掃描線

120a、120b‧‧‧資料線

130a、130b‧‧‧畫素

140、150‧‧‧主動元件

142、152‧‧‧閘極

144、154‧‧‧源極

146、156‧‧‧汲極

200a、200b、200c、200d‧‧‧畫素陣列

210‧‧‧掃描線

210a‧‧‧第一掃描線

210b‧‧‧第二掃描線

212‧‧‧第一導線

214‧‧‧第二導線

216‧‧‧第一分支

218‧‧‧第二分支

220、220a、220b‧‧‧資料線

230、230a‧‧‧畫素

240‧‧‧介電層

242‧‧‧第一接觸窗

244‧‧‧第二接觸窗

310、310’、310”、310'''‧‧‧第一子畫素

312、312’、312”‧‧‧第一電晶體

312a、312a’、312a”‧‧‧第一通道層

312b、312b’、312b”‧‧‧第一閘極

312c、312c’、312c”‧‧‧第一汲極

312d、312d’、312d”‧‧‧第一源極

314、314’、314”、314'''‧‧‧第一畫素電極

316‧‧‧第一電容電極

318‧‧‧閘絕緣層

320、320’、320”、320'''‧‧‧第二子畫素

322、322’、322”‧‧‧第二電晶體

322a、322a’、322a”‧‧‧第二通道層

322b、322b’、322b”‧‧‧第二閘極

322c、322c’、322b”‧‧‧第二汲極

322d、322d’、322d”‧‧‧第二源極

324、324’、324”、324'''‧‧‧第二畫素電極

326‧‧‧第一電容電極

C1‧‧‧第一儲存電容

C2‧‧‧第二儲存電容

D‧‧‧間隙

D1‧‧‧第一方向

D2‧‧‧第二方向

L1‧‧‧列方向

R、G、B‧‧‧畫素

T1、T2‧‧‧連線

S‧‧‧偏移程度

第1A圖為習知之一種畫素陣列的示意圖。

第1B圖為知另一種畫素陣列的示意圖。

第2A圖為本發明之一實施例之一種畫素陣列的示意圖。

第2B圖為圖2A之畫素陣列之掃描線的示意圖。

第2C圖為本發明之另一實施例之一種畫素陣列的示意圖。

第2D圖為本發明之又一實施例之一種畫素陣列的示意圖。

第3A圖為本發明之一實施例之一種畫素陣列的示意圖。

第3B圖為沿圖3A之線A-A’以及線B-B’的剖面示意圖。

第3C圖為本發明之另一實施例之一種畫素陣列的示意圖。

圖2A為本發明之一實施例之一種畫素陣列的示意圖。圖2B繪示為圖2A之畫素陣列之掃描線的示意圖。請同時參考圖2A與圖2B，在本實施例中，畫素陣列200a包括多條掃描線210、多條資料線220以及多個畫素230。為方便說明，令畫素陣列200a上具有一列方向L1以及一行方向L2，且列方向L1實質上正交於行方向L2。

如圖2B所示，本實施例之掃描線210大體上是沿著列方向L1曲折延伸，且為方便說明，下文將以掃描線210是由多條第一掃描線210a與多條第二掃描線210b所構成為例進行說明。換言之，掃描線210在巨觀上而言是彼此平行地往列方向L1延伸，而在微觀上而言，掃描線210是大體上呈一方波形在基板上蜿蜒延伸。

更具體而言，在本實施例中，每一第一掃描線210a(或第二掃描線210b)包括多個第一導線212、多個第二導線214、多個第一分支216以及多個第二分支218。第一導線212實質上沿著列方向L1延伸，而第二導線214實質上沿著行方向L2延伸。特別是，第一導線212與第二導線214交替地連接，使第一掃描線210a實質上呈方波形。當然，於其他實施例中，第一掃描線210a亦可呈現鉅齒形狀或呈S形的形狀。第一分支216連接部分第一導線212且實質上沿著行方向L2延伸。第二分支218連接部分第一導線212且沿著列方向L2延伸。其中，第一分支216與第二分支218實質上平行於第二導 線214，且第一掃描線210a於鄰近第二掃描線210b的每一段第一導線212上連接一個第一分支216與一個第二分支218，以使第一掃描線210a的第一分支216與第二掃描線210b的第二導線214實質上位於資料線的兩側。藉此，各子畫素鄰近資料線可藉由第一分支216與第二分支218進一步達到避免側向漏光的效果。

請再參考圖2A與圖2B，本實施例中之資料線220實質上沿著行方向L2延伸並與第一掃描線210a以及第二掃描線210b相交以定義出多個畫素區域。在本實施例中，資料線220與第一掃描線210a及第二掃描線210b相交(intersect)但並未電性連接。畫素陣列200a中的各畫素230與對應的第一掃描線210a、第二掃描線210b以及資料線220連接，且排列於第n列中的每一畫素230包括一第一子畫素310以及一第二子畫素320。第一子畫素310包括一第一電晶體312與一第一畫素電極314，其中第一電晶體312具有一第一通道層312a、一第一閘極312b、一第一汲極312c以及一第一源極312d。第一通道層312a位於第(n+1)條掃描線210(意即第二掃描線210b)上方，而第一閘極312b與第(n+1)條掃描線210(意即第二掃描線210b)連接。第一汲極312c與第一畫素電極314連接，且第一汲極312c自第一通道層312a沿著一第一方向D1與第一畫素電極314連接，意即第一畫素電極314對應第(n+1)條掃描線210(即第二掃描線210b)。第一畫素電極314的三個側邊被對應的上一條掃描線210(即第一掃描線210a)圍繞。

另一方面，第二子畫素320包括一第二電晶體322與一第二畫素電極324，其中第二電晶體322具有一第二通道層322a、一第二閘極322b、一第二汲極322c以及一第二源極322d。第二通道層322a位於第n條掃描線210(意即第一掃描線210a)上方，而第二閘極322b與第n條掃描線210(意即第一掃描線210a)連接。第二汲極322c與第二畫素電極324連接，且第二汲極 322c自第二通道層322a沿著一第二方向D2與第二畫素電極324連接，意即第二畫素電極324對應第n條掃描線210(即第一掃描線210a)。特別的是，第一方向D1與第二方向D2相同。意即，第一方向D1與第二方向D2實質上平行。第二畫素電極324的三個側邊被對應之上一條掃描線(未繪示)圍繞。

具體來說，第一電晶體312與第二電晶體322的佈局型態是以分別對應第二掃描線210b與第一掃描線210a的基準向上凸出的的型態，因此在本實施例中，第n列的畫素是位於第n條掃描線210所圍繞的區域內，位於第n列的第一子畫素310與第二子畫素320中，第一閘極312b與第(n+1)條掃描線210(意即第二掃描線210b)連接，而第二閘極322b與第n條掃描線210(意即第一掃描線210a)連接，換言之，與第一閘極312b相連接的掃描線210為與第二閘極322b相連接的掃描線210的下一條，且由於n為任意的正整數，在此領域的技術人員亦可謂第一閘極312b與第n條掃描線210連接，而第二閘極322b與第(n-1)條掃描線210連接，本發明並不以此限定。當然，於其他實施例中，請參考圖2C，畫素陣列200b，第一電晶體312’與第二電晶體322’的佈局型態亦可是以分別對應第二掃描線210b與第一掃描線210a的基準向下凸出的型態。也就是說，第n列的畫素是位於第n條掃描線210所圍繞的區域內，在第n列畫素中，第一閘極312b’會與第n條掃描線210連接，而第二閘極322b’會與第(n-1)條掃描線210連接，換言之，與第一閘極312b’相連接的掃描線210同樣為與第二閘極322b’相連接的掃描線210的下一條，且由於n為任意的正整數，在此領域的技術人員亦可謂第一閘極312b與第n條掃描線210連接，而第二閘極322b與第(n+1)條掃描線210連接，本發明並不以此限定。此外，在此領域的技術人員皆知本發明所提到的方向用語，例如「上」、「下」、「前」、「後」、「左」、「右」等，僅是參考附加圖式的方向。因此，使用的方向用語是用來說明，而非用 來限制本發明。換言之，若將圖2A之圖示旋轉180度，亦可得到第一電晶體312與第二電晶體322的佈局型態是以分別對應第二掃描線210b與第一掃描線210a的基準向下凸出的型態，請參考圖2D。再者，在本實例中，第一電晶體312的第一源極312d以及第二電晶體322的第二源極322d連接至資料線220中的同一條資料線220a。

具體而言，如圖2A所示，第二導線214是位於同一畫素230中的第一子畫素310與第二子畫素320之間以及相鄰兩畫素230之間。其中，每一第一導線212的長度實質上大於等於第一畫素電極314(或第二畫素電極324)的寬度，而每一第二導線214的長度實質上大於等於第一畫素電極314(或第二畫素電極324)的長度。此外，本實施例之資料線220a實質上與第一掃描線210a以及第二掃描線210b相交，其中與同一條資料線220a連接的第一子畫素310與第二子畫素320分佈於該資料線220a之兩側，且第一子畫素310與第二子畫素320實質上可算是位於同一列中。在本實例排列於同一列的畫素230中，位於偶數行的部分畫素230與其中一條掃描線210連接，而位於奇數行的部分畫素230與另一條掃描線210連接。也就是說，位於偶數行的第二子畫素320與第一掃描線210a電性連接，而位於奇數行的第一子畫素310與第二掃描線210b電性連接。

此外，第一電晶體312的第一閘極312b實質上與第二條掃描線210b連接，而第二電晶體322的第二閘極322b實質上與第一條掃描線210a連接。在排列於同一列的畫素230中，第一電晶體312與第二電晶體322位於列畫素230的同一側，且在每一畫素230中，第一電晶體312是第二電晶體322水平翻轉180度的形式。意即，第一電晶體312的形狀與第二電晶體322的形狀以資料線220a為基準線呈鏡像且稍微錯位的形式。換言之，上述所述之第一電晶體312與第二電晶體322的佈局實質上相同，即第一通道層312a與第二 通道層322a的形狀、第一汲極312c與第二汲極322c往對應第一畫素電極314與第二畫素電極324的延伸方向以及第一源極312d與第二源極322d的形狀等皆相同。另外，第一畫素電極314與第二畫素電極324覆蓋部分第二導線214，其中第二畫素電極324亦覆蓋位於同一畫素230中的部分第一分支216與部分第二分支218。

另外，在本實施例中，在排列於同一列的畫素230中，第一子畫素310與第二子畫素320的中心點的連線趨近於同一條直線。具體來說，在第一子畫素310與第二子畫素320所構成之畫素230中，位於奇數行的第一子畫素310與位於偶數行的第二子畫素320並非完全對齊。第一子畫素310的中心點的連線為T1，而第二子畫素320的中心點的連線為T2，其中連線T1與連線T2的偏移程度S為第一子畫素310或第二子畫素320長度的3%至50%。由於偏移程度S不大，因此第一子畫素310與第二子畫素320可算是位於同一列中。

值得注意的是，在本實施例中，由於第一汲極312c往對應第一畫素電極314的延伸方向與第二汲極322c往對應第二畫素電極324的延伸方向相同。因此，即使於製作電晶體時不同膜層之間發生對位偏差或是因機台精度的公差而產生些許偏移時，閘極-汲極寄生電容(Cgd)的變化可較為一致，此處所謂變化較為一致意指畫素陣列200a上的每一畫素230的閘極-汲極寄生電容(Cgd)會同時變大或同時變小。如此一來，相鄰兩畫素230之間的亮度差異較小，且當畫素陣列200a應用於顯示器(未繪示)時有助於提高顯示器的顯示均勻性，即可以避免產生閃爍(flicker)而造成亮度不均勻的問題。

此外，由於本實施例之畫素陣列200a將掃描線210設計為曲折的佈局方式，並將與同一資料線220a連接的第一子畫素310與第二子畫素320皆配置於該條資料線220a的兩側。同時，將位於同一畫素230中之第一電晶體312的 第一閘極312b與第二掃描線210b連接，將第二電晶體322的第二閘極322b與第一掃描線210a連接。此設計除了可以大幅減少資料線220的佈局數量外，亦可有效提升開口率，以使畫面顯示亮度得到明顯的提升。另外，本實施例之畫素230基本上可算是位於同一列上，且由第一子畫素310與第二子畫素320所組成之每一畫素230基本上呈現矩形，因此相較於習知之畫素陣列100而言，本實施例可有效提升畫面的色彩表現能力。

圖3A為本發明之一實施例之一種畫素陣列的示意圖。圖3B為沿圖3A之線A-A’以及線B-B’的剖面示意圖。請同時參考圖3A與圖3B，本實施例之畫素陣列200c與上述之畫素陣列200a相似。惟，本實施例之畫素陣列200c中，縮減相鄰畫素之間的間隙D，如此一來，在相同的佈局空間中，由於相鄰畫素間的間隙D變小，因此畫素的面積即可增大，進而增加畫素的開口率。此外，在本實施例高開口率的畫素陣列200c中，具有高覆蓋特性的介電層240更覆蓋於第一電晶體312”與第二電晶體322”上，且介電層240亦可視為一平坦層(overcoating)，因此第一畫素電極314”與第二畫素電極324”的佈局可進一步延伸至對應掃描線210的上方，以進一步提高畫素的開口率。值得注意的是，在本實施例中，第一畫素電極314”與第二畫素電極324”僅繪示覆蓋部份第n條掃描線以及第(n+1)條掃描線。但，於其他實施例中，請參考圖3C，第一畫素電極314'''與第二畫素電極324'''亦可覆蓋整個第一子畫素310'''與第二子畫素320'''的周圍。

為了進一步增進第一子畫素310”與第二子畫素320”的儲存電容，第一子畫素310”更包括一第一電容電極316，而第二子畫素320”更包括一第二電容電極326。詳細來說，第一電容電極316電性連接第一畫素電極314”，且第一電容電極316與上一條掃描線210(意即第n條掃描線 210)部分重疊，以構成一第一儲存電容C1，即第一儲存電容C1的下電極為部分上一條掃描線210，其上電極為第一電容電極316，且上電極與資料線220屬同一膜層。第二電容電極326電性連接第二畫素電極324”，且第二電容電極326與上一條掃描線210(意即第(n-1)掃描線210)部分重疊，以構成一第二儲存電容C2，即第二儲存電容326的下電極為部分上一條掃描線210，其上電極為第二電容電極326，且上電極與資料線220屬同一膜層。詳言之，請繼續參照圖3A與圖3B，在第n列中之第一子畫素310”中，第一畫素電極314”透過介電層240的第一接觸窗242而與第一電晶體312”電性連接，並透過介電層240的第二接觸窗244而與第一電容電極316電性連接。在實際的運作機制上，施加一開啟電壓位準於第(n+1)條掃描線210(意即第二掃描線210b)以開啟第一電晶體312”，接著自資料線220a輸入一資料電壓，此資料電壓經由開啟的第一電晶體312”以及介電層240的第一接觸窗242傳遞至第一畫素電極314”上。並且，具有該資料電壓的第一畫素電極314”透過介電層240的第二接觸窗244而將此資料電壓傳遞至第一電容電極316，使得第一畫素電極314”與第一電容電極316等電位，因此第(n+1)條掃描線210(意即第二掃描線210b)、第一電容電極316以及位於第(n+1)條掃描線210(意即第二掃描線210b)與第一電容電極316之間的閘絕緣層318共同構成第一子畫素310”的第一儲存電容C1，而第一儲存電容C1用以在第一電晶體312”關閉的其間穩定第一畫素電極314”的資料電壓，提升顯示品質。如此一來，第一子畫素310”可兼具高開口率以及高儲存電容值。同理，第二子畫素320’’之運作機制與第一子畫素310”類似，不再贅述。

綜上所述，本發明之畫素陣列將掃描線設計為曲折的佈局方式，並將與同一資料線連接的第一子畫素與第二子畫素皆配置於該條資料線的兩側。同時，將位於同一畫素中之第一電晶體的第一閘極與第(n+1)條掃描線連接， 將第二電晶體的第二閘極與第n條掃描線連接。因此，本發明之畫素陣列的設計除了可以大幅減少資料線的佈局數量，以有效提升開口率使畫面顯示亮度得到明顯的提升外，亦可提高顯示器的色彩表現能力。另外，由於電晶體之汲極往對應之畫速電極的延伸方向皆相同，因此當於製作電晶體上膜層之間有對位偏差時，整體畫素中的閘極-汲極寄生電容(Cgd)的差異小。如此一來，本發明之畫素陣列應用於顯示器時有助於提高顯示器的顯示均勻性，意即可以避免產生閃爍(flicker)而造成亮度不均勻的問題。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。

200a‧‧‧畫素陣列

210‧‧‧掃描線

210a‧‧‧第一掃描線

210b‧‧‧第二掃描線

220‧‧‧資料線

230‧‧‧畫素

310‧‧‧第一子畫素

312‧‧‧第一電晶體

312a‧‧‧第一通道層

312b‧‧‧第一閘極

312c‧‧‧第一汲極

312d‧‧‧第一源極

314‧‧‧第一畫素電極

320‧‧‧第二子畫素

322‧‧‧第二電晶體

322a‧‧‧第二通道層

322b‧‧‧第二閘極

322c‧‧‧第二汲極

322d‧‧‧第二源極

324‧‧‧第二畫素電極

D1‧‧‧第一方向

D2‧‧‧第二方向

L1‧‧‧列方向

L2‧‧‧行方向

T1、T2‧‧‧連線

S‧‧‧偏移程度

Claims (17)

1. 一種畫素陣列，包括：多條掃描線，沿著列方向曲折延伸；多條資料線，沿著行方向延伸並與該些掃描線相交；多個畫素，與該些掃描線以及該些資料線連接，排列於第n列中的各該畫素包括：一第一子畫素，包括一第一電晶體與一第一畫素電極，其中該第一電晶體的一第一閘極與第(n+1)條掃描線連接，而該第一電晶體的一第一汲極與該第一畫素電極連接；以及一第二子畫素，包括一第二電晶體與一第二畫素電極，其中該第二電晶體的一第二閘極與第n條掃描線連接，該第二電晶體的一第二汲極與該第二畫素電極連接，該第一電晶體的一第一源極以及該第二電晶體的一第二源極連接至該些資料線中的同一條資料線，連接至同一條資料線上的第一電晶體與第二電晶體的形狀以該資料線為基準呈鏡像的形式。
2. 如申請專利範圍第1項所述之畫素陣列，其中該第一電晶體與該第二電晶體的佈局型態是以對應之掃描線為基準向上凸出的型態。
3. 如申請專利範圍第1項所述之畫素陣列，其中該第一電晶體與該第二電晶體的佈局型態是以對應之掃描線為基準向下凸出的型態。
4. 如申請專利範圍第3項所述之畫素陣列，其中在排列於同一列的畫素中，該些第一電晶體與該些第二電晶體位於該列畫素的同一側。
5. 如申請專利範圍第4項所述之畫素陣列，其中每一第一畫素電極或每一第二畫素電極的三個側邊被對應之上一條掃描線圍繞。
6. 如申請專利範圍第5項所述之畫素陣列，其中每一掃描線在畫素陣列上呈 一方波形。
7. 如申請專利範圍第5項所述之畫素陣列，其中各該掃描線包括：多個第一導線，沿著該列方向延伸；以及多個第二導線，沿著該行方向延伸，其中，該些第一導線與該些第二導線交替地連接。
8. 如申請專利範圍第5項所述之畫素陣列，其中部分該些第二導線被該第一畫素電極或該第二畫素電極其中之一覆蓋。
9. 如申請專利範圍第5項所述之畫素陣列，其中該些第二導線位於同一畫素中的該第一子畫素與該第二子畫素之間以及相鄰兩畫素之間。
10. 如申請專利範圍第5項所述之畫素陣列，其中各該第一導線的長度實質上大於等於其中一個畫素電極的寬度，而各該第二導線的長度實質上大於等於其中一個畫素電極的長度。
11. 如申請專利範圍第5項所述之畫素陣列，其中各該掃描線更包括：多個第一分支，連接部份該些第一導線且沿著該行方向延伸；以及多個第二分支，連接部份該些第一導線且沿著該行方向延伸，其中，該些第一分支與該些第二分支實質上平行於該些第二導線。
12. 如申請專利範圍第5項所述之畫素陣列，其中位於同一畫素中的部份該第一分支與部份該第二分支被該第二畫素電極覆蓋。
13. 如申請專利範圍第1項所述之畫素陣列，其中與同一條資料線連接的畫素分佈於該條資料線之兩側。
14. 如申請專利範圍第13項所述之畫素陣列，其中在排列於同一列的畫素中，位於偶數行的部分畫素與其中一條掃描線連接，而位於奇數行的部分畫素與另一條掃描線連接。
15. 如申請專利範圍第1項所述之畫素陣列，其中在排列於第n列的各該畫素中，該第一電晶體與該第二電晶體分別具有一第一通道層以及一第二通 道層，該第一通道層位於第(n+1)條掃描線上方，該第二通道層位於第n條掃描線上方，該第一汲極自該第一通道層沿著一第一方向與該第一畫素電極連接，該第二汲極自該第二通道層沿著一第二方向與該第二畫素電極連接，且該第一方向與該第二方向相同。
16. 如申請專利範圍第1項所述之畫素陣列，其中在排列於同一列的畫素中，該些第一與第二子畫素的中心點的連線趨近於同一條直線。
17. 如申請專利範圍第1項所述之畫素陣列，其中該第一子畫素更包括一第一電容電極，電性連接該第一畫素電極，且該第一電容電極與該資料線屬同一膜層並與上一條掃描線部分重疊，以構成一第一儲存電容，而該第二子畫素更包括一第二電容電極，電性連接該第二畫素電極，且該第二電容電極與該資料線屬同一膜層並與上一條掃描線部分重疊，以構成一第二儲存電容。