TWI415315B - 軌道競賽式非揮發性記憶體製造方法及其結構 - Google Patents

Description

軌道競賽式非揮發性記憶體製造方法及其結構

本發明是有關於一種軌道競賽式非揮發性記憶體，且特別是有關於一種軌道競賽式非揮發性記憶體的製造方法。

【先前技術】美國IBM實驗室的Stuart Parkin先生提出了一種軌道競賽式非揮發性記憶體理論，此理論是基於自旋電子學(Spintronics)技術，使非揮發性記憶體同時兼具半導體記憶體之高存取性能與強固的優點，以及一般硬碟之成本低與容量大的優點。

然而，Parkin先生所提出之軌道競賽式非揮發性記憶體，是一種長條狀的磁性記錄元；而且，此軌道競賽式非揮發性記憶體需要一個額外的穿隧磁阻感應器(Tunnel magnetoresistance sensor,TMR sensor)，才能順利讀取訊號。

本發明之一技術態樣在於提供一種軌道競賽式非揮發性記憶體製造方法，以製造一軌道競賽式非揮發性記憶體。

根據本發明之一技術態樣，提供一種軌道競賽式非揮發性記憶體製造方法，其包括下列步驟：利用一阻劑，以一微影技術在一自旋閥上定義一軌道競賽式記錄元。利用一舉離技術於軌道競賽式記錄元中央製作一訊號讀取端。利用舉離技術於軌道競賽式記錄元之一端製作一磁壁推動端。電性連接一第一奈秒級短脈衝電流源於磁壁推動端。電性連接一第一匹配電阻於軌道競賽式記錄元之另一端。製作一絕緣層於訊號讀取端與磁壁推動端之間。利用舉離技術於絕緣層上製作一寫入電極。電性連接一第二奈秒級短脈衝電流源於寫入電極之一端。以及，電性連接一第二匹配電阻於寫入電極之另一端。藉此，本方法可製造一軌道競賽式非揮發性記憶體。

本發明之另一技術態樣在於提供一種軌道競賽式非揮發性記憶體結構，此結構之訊號讀取端僅需利用外加電極，即可實現之。

根據本發明之另一技術態樣，提供一種軌道競賽式非揮發性記憶體結構，其包括一基底、一自旋閥、一軌道競賽式記錄元、一訊號讀取端、一磁壁推動端、一第一奈秒級短脈衝電流源、一第一匹配電阻、一絕緣層、一寫入電極、一第二奈秒級短脈衝電流源，以及一第二匹配電阻。自旋閥位於基底上，自旋閥包括一釘扎子層及一自由子層，自由子層位於釘扎子層上，且釘扎子層接觸基底。軌道競賽式記錄元係利用一微影技術，定義自旋閥而產生。訊號讀取端係位於軌道競賽式記錄元中央，磁壁推動端係位於軌道競賽式記錄元之一端，第一奈秒級短脈衝電流源係電性連接於磁壁推動端，第一匹配電阻係電性連接於軌道競賽式記錄元之另一端。絕緣層係位於自旋閥上，且位於訊號讀取端與磁壁推動端之間；寫入電極係形成於絕緣層上。第二奈秒級短脈衝電流源係電性連接於寫入電極之一端，第二匹配電阻係電性連接於寫入電極之另一端。

藉此，本發明之軌道競賽式非揮發性記憶體結構，僅需外加電極於訊號讀取端，即可順利讀出訊號。換句話說，自旋閥可為一多層結構自旋閥(spin valve)或多層結構磁穿隧結(Magnetic Tunnel Junction,MTJ)，來產生較大的磁阻。若自旋閥選用多層結構自旋閥，則訊號讀取端的外加電極，可為直接施加兩電極於自旋閥表面，訊號讀取端的左右兩側面。而若自旋閥選用多層結構磁穿隧結，則外加電極須一上一下，連接於多層結構磁穿隧結之表面及其底層。

請參照第1圖，其係為本發明一實施例之軌道競賽式非揮發性記憶體製造方法。本實施例包括下列步驟：首先，如步驟110所示，利用一阻劑，以一微影技術在一自旋閥上定義一軌道競賽式記錄元。此阻劑一般可用負光阻劑，則相對應的微影技術即為一光微影技術。但若為追求輕薄短小，此阻劑亦可選用負電子阻劑，且相應之微影技術為一電子束微影技術。接下來，如步驟120所示，利用一舉離(lift-off)技術於軌道競賽式記錄元中央製作一訊號讀取端。值得注意的是，此處係選用負電子阻劑與相應之舉離技術，方可於軌道競賽式記錄元實現訊號讀取端。換句話說，若採用光微影技術，則訊號讀取端極可能面積太大而無法正常工作。

接下來，如步驟130所示，利用舉離技術於軌道競賽式記錄元之一端製作一磁壁推動端。然後，如步驟140所示，電性連接一第一奈秒級短脈衝電流源於磁壁推動端。接下來，如步驟150所示，電性連接一第一匹配電阻於軌道競賽式記錄元之另一端。此第一匹配電阻一般係選用50歐姆。然後，如步驟160所示，製作一絕緣層於訊號讀取端與磁壁推動端之間；並且，如步驟170所示，再利用舉離技術於絕緣層上製作一寫入電極。

最後，如步驟180所示，電性連接一第二奈秒級短脈衝電流源於寫入電極之一端；以及，如步驟190所示，電性連接一第二匹配電阻於寫入電極之另一端。其中，第二匹配電阻一般亦選用50歐姆。

值得注意的是，本實施例之軌道競賽式記錄元係建立於一自旋閥上，而此自旋閥可為一多層結構自旋閥(spin valve)或多層結構磁穿隧結(Magnetic Tunnel Junction,MTJ)，來產生較大的磁阻。

本發明另於一實施例中，提出一種軌道競賽式非揮發性記憶體結構。其係以上述之軌道競賽式非揮發性記憶體製造方法所達成。各步驟及其相應之軌道競賽式非揮發性記憶體加工半成品結構，詳述如下：請參考第2A圖及第2B圖。本實施例首先選用一基底100，並於基底上鋪設一自旋閥200，由第2B圖所繪示之剖面圖可清楚知悉，自旋閥200包括一釘扎子層210及一自由子層220。

請參考第3A圖及第3B圖。本實施例鋪設一負阻劑層300於自旋閥200上。當然，本實施例亦可選用正阻劑，而僅需改動相應之光罩。

請參考第4A圖及第4B圖。本實施例以微影技術，在負阻劑層300上定義出需要的圖案，亦即蝕刻圖形310。

請參考第5A圖及第5B圖。本實施例將不受蝕刻圖形310之光阻所保護的區域，予以蝕刻，即可定義出軌道競賽式記錄元400。

請參考第6A圖及第6B圖。本實施例鋪設電子阻劑500於上述半成品上。此處選用電子阻劑500，是為了配合電子束微影技術，以加工適當大小之訊號讀取端。

請參考第7A圖及第7B圖。本實施例以電子束微影技術及舉離技術，在電子阻劑500上產生訊號讀取區600、第一舉離區610及第二舉離區620。

請參考第8A圖及第8B圖。本實施例在訊號讀取區600、第一舉離區610及第二舉離區620填入導電物質，再清除電子阻劑500。如此一來，即可形成訊號讀取端601、磁壁推動端611及電阻匹配端621。

請參考第9A圖及第9B圖。本實施例在訊號讀取端601與磁壁推動端611之間鋪設一絕緣層700，此絕緣層700可選用二氧化矽(SiO₂ )絕緣層或其它高介電材料。

請參考第10A圖及第10B圖。本實施例在絕緣層700上鋪設一電極，即可作為寫入電極710。

請參考第11A圖及第11B圖。本實施例在磁壁推動端611連接一第一奈秒級短脈衝電流源810，在電阻匹配端621連接一第一匹配電阻820，在寫入電極710之兩端分別連接一第二奈秒級短脈衝電流源830及一第二匹配電阻840。其中，第一匹配電阻820與第二匹配電阻840一般選用50歐姆。

因此，本實施例之軌道競賽式非揮發性記憶體結構包括一基底100、一自旋閥200、一軌道競賽式記錄元400、一訊號讀取端601、一磁壁推動端611、一第一奈秒級短脈衝電流源810、一第一匹配電阻820、一絕緣層700、一寫入電極710、一第二奈秒級短脈衝電流源830，以及一第二匹配電阻840。自旋閥200位於基底100上，自旋閥200包括一釘扎子層210及一自由子層220，自由子層220位於釘扎子層210上，且釘扎子層210接觸基底100。軌道競賽式記錄元400係利用一微影技術，定義自旋閥200而產生。訊號讀取端601係位於軌道競賽式記錄元400中央，磁壁推動端611係位於軌道競賽式記錄元400之一端，第一奈秒級短脈衝電流源810係電性連接於磁壁推動端611，第一匹配電阻820係電性連接於軌道競賽式記錄元400之另一端。絕緣層700係位於自旋閥200上，且位於訊號讀取端601與磁壁推動端611之間；寫入電極710係形成於絕緣層700上。第二奈秒級短脈衝電流源830係電性連接於寫入電極710之一端，第二匹配電阻840係電性連接於寫入電極710之另一端。藉此，本發明之軌道競賽式非揮發性記憶體結構，僅需外加電極900於訊號讀取端601，即可順利讀出訊號。

值得注意的是，自旋閥200可為一多層結構自旋閥(spin valve)或多層結構磁穿隧結(Magnetic Tunnel Junction,MTJ)，來產生較大的磁阻。若自旋閥200選用多層結構自旋閥，則訊號讀取端601的外加電極900，可為直接施加兩電極於自旋閥表面，訊號讀取端601的左右兩側面。而若自旋閥200選用多層結構磁穿隧結，則外加電極900須一上一下，連接於多層結構磁穿隧結之表面及其底層。

雖然本發明已以實施方式揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

100．．．基底

110~190．．．步驟

200．．．自旋閥

210．．．釘扎子層

220．．．自由子層

300．．．負阻劑層

310．．．蝕刻圖形

400．．．軌道競賽式記錄元

500．．．電子阻劑

600．．．訊號讀取區

601．．．訊號讀取端

610．．．第一舉離區

611．．．磁壁推動端

620．．．第二舉離區

621．．．電阻匹配端

700．．．絕緣層

710．．．寫入電極

810．．．第一奈秒級短脈衝電流源

820．．．第一匹配電阻

840．．．第二匹配電阻

830．．．第二奈秒級短脈衝電流源

900．．．讀取電極

第1圖係為本發明一實施例之軌道競賽式非揮發性記憶體製造方法的步驟流程圖。

第2A圖～第11B圖係為本發明一實施例之軌道競賽式非揮發性記憶體結構，加工過程之結構示意圖。

110~190．．．步驟

Claims (12)

1. 一種軌道競賽式非揮發性記憶體製造方法，包括下列步驟：利用一阻劑，以一微影技術在一自旋閥上定義一軌道競賽式記錄元；利用一舉離技術於該軌道競賽式記錄元中央製作一訊號讀取端；利用該舉離技術於該軌道競賽式記錄元之一端製作一磁壁推動端；電性連接一第一奈秒級短脈衝電流源於該磁壁推動端；電性連接一第一匹配電阻於該軌道競賽式記錄元之另一端；製作一絕緣層於該訊號讀取端與該磁壁推動端之間；利用該舉離技術於該絕緣層上製作一寫入電極；電性連接一第二奈秒級短脈衝電流源於該寫入電極之一端；以及電性連接一第二匹配電阻於該寫入電極之另一端。
2. 如請求項1所述之軌道競賽式非揮發性記憶體製造方法，其中該阻劑為一負電子阻劑，且該微影技術為一電子束微影技術。
3. 如請求項1所述之軌道競賽式非揮發性記憶體製造方法，其中該阻劑為一負光阻劑，且該微影技術為一光微影技術。
4. 如請求項1所述之軌道競賽式非揮發性記憶體製造方法，其中該自旋閥為一多層結構自旋閥。
5. 如請求項1所述之軌道競賽式非揮發性記憶體製造方法，其中該自旋閥為一多層結構磁穿隧結。
6. 如請求項1所述之軌道競賽式非揮發性記憶體製造方法，其中該第一匹配電阻為50歐姆。
7. 如請求項1所述之軌道競賽式非揮發性記憶體製造方法，其中該第二匹配電阻為50歐姆。
8. 一種軌道競賽式非揮發性記憶體結構，包括：一基底；一自旋閥，位於該基底上，該自旋閥包括一釘扎子層及一自由子層，該自由子層位於該釘扎子層上，且該釘扎子層接觸該基底；一軌道競賽式記錄元，係利用一微影技術，定義該自旋閥而產生；一訊號讀取端，係位於該軌道競賽式記錄元中央；一磁壁推動端，係位於該軌道競賽式記錄元之一端；一第一奈秒級短脈衝電流源，係電性連接於該磁壁推動端；一第一匹配電阻，係電性於該軌道競賽式記錄元之另一端；一絕緣層，係位於該自旋閥上，且位於該訊號讀取端與該磁壁推動端之間；一寫入電極，係形成於該絕緣層上；一第二奈秒級短脈衝電流源，係電性連接於該寫入電極之一端；以及一第二匹配電阻，係電性連接於該寫入電極之另一端。
9. 如請求項8所述之軌道競賽式非揮發性記憶體結構，其中該自旋閥為一多層結構自旋閥。
10. 如請求項8所述之軌道競賽式非揮發性記憶體結構，其中該自旋閥為一多層結構磁穿隧結。
11. 如請求項8所述之軌道競賽式非揮發性記憶體結構，其中該第一匹配電阻為50歐姆。
12. 如請求項8所述之軌道競賽式非揮發性記憶體結構，其中該第二匹配電阻為50歐姆。