TWI414055B - 半導體元件及其製造方法 - Google Patents

Description

半導體元件及其製造方法

本發明是有關於一種積體電路及其製造方法，且特別是有關於一種半導體元件及其製造方法。

隨著科技的發展，輕、薄、短、小且多功能之產品為目前市場之主要訴求。為符合此訴求，單一科技產品內部電路所使用之操作電壓必須隨之減小，且所需的電路或是積體電路晶片(integrated circuit chip)之數量及種類也變得更多。

通常，電壓位準不同的積體電路之間，是藉由電壓位準位移電路(voltage level shift circuit)來進行電壓位準轉換。典型的電壓位準位移電路通常是由低壓元件接受積體電路內部元件的訊號，然後經由中壓元件傳送到高壓元件，之後再由高壓元件將訊號輸出。

習知的一種電壓位準位移電路中的中壓元件採用和高壓元件組成構件且尺寸相同的結構，且中壓元件的閘介電層的厚度也與高壓元件的閘介電層的厚度相同。然而，在操作時，中壓元件的飽和電流非常小，效能不佳。此外，由於一般高、中壓元件的尺寸較大，因此，所佔用的晶片的面積也較大，不僅不利於晶片的縮小且需耗費較高的晶片成本。

本發明提供一種半導體元件，其包括形成在單一的晶片上的高壓元件、中壓元件以及低壓元件，且其中壓元件具有較高之飽和電流，以使半導體元件應用於閘極驅動器之電壓位準位移電路時具有較高之效能。

本發明提供一種半導體元件，其包括形成在單一的晶片上的高壓元件、中壓元件以及低壓元件，且其中壓元件的尺寸小於高壓元件的尺寸，因此整個產品的尺寸可以大幅縮小。

本發明又提供一種半導體元件的製程方法，其製程簡易，成本低，且符合市場需求。

本發明提供一種半導體元件，包括基底、具有第一導電型的第一井區、具有第二導電型的高壓元件、具有第二導電型的中壓元件及具有第二導電型的低壓元件。基底包括高壓電路區、中壓電路區以及低壓電路區。第一井區位於基底中。高壓元件位於高壓電路區上。中壓元件位於中壓電路區上。低壓元件位於低壓電路區上。中壓元件之結構與高壓元件之結構相同，但與低壓元件之結構不同。另外，高壓元件、中壓元件與低壓元件分別具有第一閘介電層、第二閘介電層與第三閘介電層，其中第二閘介電層之厚度小於第一閘介電層的厚度。其中，高壓元件與中壓元件均分別包括一位於基底上的閘極結構；具有第二導電型並位於閘極結構兩側的基底中的二源極與汲極區；以及分別位於閘極結構與各源極與漏極區的之間的基底中的至少一隔離結構。

在本發明之一實施例中，上述之第二閘介電層之厚度與該第三閘介電層之厚度實質上相等。

在本發明之一實施例中，上述之高、中壓元件分別為場漂移金氧半導體元件；低壓元件為金氧半電晶體。

在本發明之一實施例中，上述至少一隔離結構包括一個隔離結構，位於閘極結構與二源極與汲極區其中之一之間的基底中。

在本發明之一實施例中，上述之中壓元件之隔離結構的寬度小於高壓元件之隔離結構的寬度。

在本發明之一實施例中，上述之高、中壓元件更分別包括具有第二導電型的二第二井區，其彼此分隔，分別位於高、中壓元件的各源極與汲極區周圍的第一井區中。

在本發明之一實施例中，上述之至少一隔離結構包括二個隔離結構，分別位於閘極結構與各源極與汲極區之間的基底中。

在本發明之一實施例中，上述之中壓元件之隔離結構的寬度小於高壓元件之隔離結構的寬度。

在本發明之一實施例中，上述之高、中壓元件更分別包括具有第二導電型的二第二井區，其彼此分隔，分別位於高、中壓元件的各源極與汲極區以及與其相鄰之隔離結構周圍的第一井區中。

在本發明之一實施例中，上述之高、中壓元件更分別包括具有第二導電型的二階區及具有第二導電型的二漂移區。二階區彼此分隔，分別位於高、中壓元件的各源極與 汲極區周圍的第一井區中。二漂移區彼此分隔，分別位於高、中壓元件的二隔離結構下方，鄰接高、中壓元件的各階區。

在本發明之一實施例中，上述之第一導電型為P型，第二導電型為N型；上述之第一導電型為N型，第二導電型為P型。

在本發明之一實施例中，上述之高壓元件的電壓操作範圍例如為大於30伏特。

在本發明之一實施例中，上述之中壓元件的電壓操作範圍例如為10~30伏特。

在本發明之一實施例中，上述之低壓元件的電壓操作範圍例如為小於10伏特。

本發明提供一種半導體元件，包括基底、高壓元件、中壓元件及低壓元件。基底包括高壓電路區、中壓電路區以及低壓電路區。高壓元件位於高壓電路區上。中壓元件位於中壓電路區上。低壓元件位於低壓電路區上。中壓元件之結構與高壓元件之結構相同，但與低壓元件之結構不同。另外，高壓元件、中壓元件與低壓元件分別具有第一閘介電層、第二閘介電層與第三閘介電層，其中第二閘介電層之厚度小於第一閘介電層的厚度。其中，高壓元件與中壓元件均分別包括一位於基底上的閘極結構；具有第二導電型並位於閘極結構兩側的基底中的二源極與汲極區；以及分別位於閘極結構與各源極與漏極區的之間的基底中的至少一隔離結構。

在本發明之一實施例中，上述之第二閘介電層之厚度與第三閘介電層之厚度實質上相等。

在本發明之一實施例中，上述之高、中壓元件分別為場漂移互補式金氧半導體元件；低壓元件為互補式金氧半電晶體。

本發明提供一種半導體元件的製造方法。首先，提供一基底，基底其包括高壓電路區、中壓電路區以及低壓電路區。接著，於高壓電路區、中壓電路區以及低壓電路區的基底中形成具有第一導電型之第一井區。然後，於高壓電路區、中壓電路區之第一井區中形成具有第二導電型之第二井區，其彼此分隔。之後，於高壓電路區、中壓電路區之各第二井區中分別形成二隔離結構，其彼此分隔。繼之，於高壓電路區、中壓電路區與低壓電路區上形成第一閘介電層。接著，移除中壓電路區與低壓電路區之第一閘介電層。然後，於中壓電路區與低壓電路區上分別形成第二閘介電層，第二閘介電層的厚度小於第一閘介電層的厚度。之後，於高壓電路區之第一閘介電層以及中壓電路區以及低壓電路區之各第二閘介電層上分別形成閘極。繼之，於高壓電路區與中壓電路區之各閘極兩側的第二井區中以及低壓電路區之閘極兩側的第一井區中分別形成二源極與汲極區。

在本發明之一實施例中，上述之第一導電型為P型，第二導電型為N型；上述之第一導電型為N型，第二導電型為P型。

在本發明之一實施例中，上述之移除中壓電路區與低壓區上之第一閘介電層的方法包括以下步驟。首先，於基底上形成光阻層，光阻層具有二開口，分別裸露出中壓電路區與低壓區上之第一閘介電層。接著，進行蝕刻製程，移除中壓電路區與低壓區上之第一閘介電層。然後，移除光阻層。

本發明之半導體元件的中壓元件具有較高之飽和電流，應用於閘極驅動器之電壓位準位移電路時具有較高之效能。此外，本發明之半導體元件的中壓元件的尺寸小於高壓元件的尺寸，因此整個產品的尺寸可以大幅縮小。另外，本發明之半導體元件的製造方法，其製程簡易，成本低，且符合市場需求。

為讓本發明之上述和其他目的、特徵和優點能更明顯易懂，下文特舉較佳實施例，並配合所附圖式，作詳細說明如下。

圖1是依照本發明實施例所繪示之一種半導體元件的剖面示意圖。

請參照圖1，本發明實施例之半導體元件10包括具有第一導電型之基底12或具有第一導電型之第一井區14之基底12、具有第二導電型之高壓元件200、具有第二導電型之中壓元件300與具有第二導電型之低壓元件400。在本發明實施例中，是以具有第一導電型之第一井區14之基 底12來說明之。第一導電型和第二導電型為具有不同導電型者，其可以分別為N型或是P型。

基底12之材質可以是半導體材料例如是矽。基底12包括高壓電路區20、中壓電路區30以及低壓電路區40。而本發明實施例之半導體元件10的高壓元件200、中壓元件300與低壓元件400，則分別位於高壓電路區20、中壓電路區30以及低壓電路區40上。本發明之半導體元件10的高壓元件200、中壓元件300與低壓元件400之間可以設置隔離結構16以彼此隔絕之。

請繼續參照圖1，本發明實施例之高壓元件200可以例如是場漂移金氧半導體(field drift metal-oxide semiconductor，FDMOS)元件，但不以此為限，其操作電壓例如是大於30伏特。更具體地說，高壓元件200包括具有第二導電型通道之金氧半電晶體202、隔離結構204a、204b以及具有第二導電型之兩個第二井區206a、206b。金氧半電晶體202包括閘極結構208與二源極與汲極區210a、210b。閘極結構208包括閘介電層212以及位於閘介電層212上的閘極214。閘介電層212的材質例如是氧化矽。閘極214之材質例如是摻雜多晶矽。二源極與汲極區210a、210b，為具有第二導電型之摻雜區，其二者分別位於閘極結構208兩側的第二井區206a、206b中。此處的源極與汲極區210a、210b是指在某種電壓操作條件之下，其中第一個源極與汲極區210a做為源極區；第二個源極與汲極區210b則做為汲極區，但，在另一種電壓操作條件之 下，第一個源極與汲極區210a做為汲極區；第二個源極與汲極區210b則做為源極區。隔離結構204a、204b的寬度為L1，其分別設置於閘極結構208與各個源極與汲極區210a、210b之間的第二井區206a、206b中。隔離結構204a、204b與第二井區206a、206b可用以減緩熱載子效應，以增加源極與汲極區210a、210b的崩潰電壓。在一些實施例中，高壓元件200還可以具有第二導電型之埋層205，位於第一井區14與第二井區206a、206b下方的基底12中。此外，高壓元件200還可以包括二個具有第一導電型的摻雜區216a、216b，位於第一井區14中，且各摻雜區216a、216b與各源極與汲極區210a、210b分別以隔離結構218a、218b分隔開。

請繼續參照圖1，本發明實施例之低壓元件400的操作電壓例如是小於10伏特，其可以例如是金氧半導體，但不以此為限。更具體地說，低壓元件400包括具有第二導電型通道之金氧半電晶體402。金氧半電晶體402包括閘極結構408與二源極與汲極區410a、410b。閘極結構408包括閘介電層412以及位於閘介電層412上的閘極414。閘介電層的材質例如是氧化矽。閘極414之材質例如是摻雜多晶矽。二源極與汲極區410a、410b，分別位於閘極結構408兩側的第一井區14中。源極與汲極區410a、410b分別包括具有第二導電型之濃摻雜區411a、411b與淡摻雜區409a、409b。此處的源極與汲極區410a、410b是指在某種電壓操作之下，其中第一個源極與汲極區410a做為源 極區；第二個源極與汲極區410b則做為汲極區，但，在另一種電壓操作之下，第一個源極與汲極區410a做為汲極區；第二個源極與汲極區410b則做為源極區。

換言之，在本發明實施例中，低壓元件400與高壓元件200的結構不同。此處所述的結構不同是指組成的構件不同。更具體地說，本實施例中低壓元件400的兩個源極與汲極區410a、410b與閘極結構408之間並不包括兩個隔離結構，且在第一井區14中並不包括兩個具有第二導電型之第二井區。而且低壓元件400的閘介電層412的厚度遠小於高壓元件200的閘介電層212的厚度。

請繼續參照圖1，本發明實施例之中壓元件300可以例如是場漂移金氧半導體元件，但不以此為限，其操作電壓例如是10~30伏特。更具體地說，中壓元件300包括具有第二導電型通道之金氧半電晶體302、隔離結構304a、304b以及具有第二導電型之兩個第二井區306a、306b。金氧半電晶體302包括閘極結構308與二源極與汲極區310a、310b。閘極結構308包括閘介電層312以及位於閘介電層312上的閘極314。閘介電層312的材質例如是氧化矽。閘極314之材質例如是摻雜多晶矽。二源極與汲極區310a、310b，為具有第二導電型之摻雜區，其二者分別位於閘極結構308兩側的第二井區306a、306b中。此處的源極與汲極區310a、310b是指在某種電壓操作條件之下，其中第一個源極與汲極區310a做為源極區；第二個源極與汲極區310b則做為汲極區，但，在另一種電壓操作條件之 下，第一個源極與汲極區310a做為汲極區；第二個源極與汲極區310b則做為源極區。隔離結構304a、304b的寬度為L2，其分別設置於閘極結構308與各個源極與汲極區310a、310b之間的第二井區306a、306b中。隔離結構304a、304b與第二井區306a、306b可用以減緩熱載子效應，以增加源極與汲極區310a、310b的崩潰電壓。在一些實施例中，中壓元件300還可以具有第二導電型之埋層305，位於第一井區14與第二井區306a、306b下方的基底12中。此外，中壓元件300還可以包括二個具有第一導電型的摻雜區316a、316b，位於第一井區14中，且各摻雜區316a、316b與各源極與汲極區310a、310b分別以隔離結構318a、318b分隔開。

換言之，本發明實施例之中壓元件300與低壓元件400之結構不同，但是，中壓元件300的閘介電層312的厚度與低壓元件400的閘介電層412的厚度大致相同。另一方面，本發明實施例之中壓元件300與高壓元件200具有相同的結構，但是，不同的是中壓元件300的閘介電層312的厚度遠小於高壓元件200的閘介電層212的厚度。另外，中壓元件300的隔離結構304a、304b的寬度L2小於高壓元件200的隔離結構204a、204b的寬度L1。此處所述的結構不同是指組成的構件不同；而結構相同，則是指組成的構件相同，但，尺寸不一定相同。

由於本發明實施例之中壓元件300的閘介電層312的厚度與低壓元件200的閘介電層212的厚度相當，因此， 相較於使用較厚之閘介電層的中壓元件，本發明實施例之中壓元件300可以提供較大的飽和電流，約為2.5至5倍，因此，本發明之半導體元件10應用於閘極驅動器之電壓位準位移電路時具有較高的效能。

此外，由於中壓元件300可以提供較大的飽和電流，因此，其隔離結構304a、304b的寬度可以L2縮小。另一方面，由於中壓元件300所需的隔離結構304a、304b的寬度可以大幅縮小，因此，可以有效縮小中壓元件300的尺寸。

再者，由於高壓元件200、中壓元件300以及低壓元件400可以同時形成在單一的晶片上，因此整個產品的尺寸可以大幅縮小。

請參照圖1，在以上的實施例中，高壓元件200的源極與汲極區210a、210b與中壓元件300的源極與汲極區310a、310b是指在某種電壓操作條件之下，其中第一個源極與汲極區210a、310a做為源極區；第二個源極與汲極區210b、310b則做為汲極區，但，在另一種電壓操作條件之下，第一個源極與汲極區210a、310a做為汲極區；第二個源極與汲極區210b、310b則做為源極區。因此，兩個源極與汲極區210a、210b、310a、310b與閘極結構208、308之間均形成了隔離結構204a、204b、304a、304b，使得高壓元件200與中壓元件300均分別呈對稱之結構。然而，在另一個實施例中，若是區域210b、310b固定做為汲極區；而區域210a、310a固定做為源極區，則僅需在做為汲 極區的區域210b、310b與閘極結構208、308之間設置隔離結構204b、304b；而選擇性在做為源極區的區域210a、310a與閘極結構208、308之間設置隔離結構204a、304a。如圖2所示者，高壓元件200與中壓元件300均只有在做為汲極區的區域210b、310b與閘極結構208、308之間設置隔離結構204b、304b，使其分別呈不對稱之結構。

此外，在以上的實施例是具有第一導電型之基底12或具有第一導電型之第一井區14之基底12、具有第二導電型之高壓元件200、具有第二導電型之中壓元件300與具有第二導電型之低壓元件400來說明本發明之半導體元件10。然而，本發明之半導體元件並不以此為限，高壓元件200、中壓元件300及低壓元件400均可以同時具有第一導電型之元件與第二導電型之元件。舉例來說，高壓元件200例如是同時包括FD NMOS元件以及FD PMOS元件的FD CMOS元件，中壓元件300例如是同時包括FD NMOS元件以及FD PMOS元件的FD CMOS元件，而低壓元件400例如是同時包括NMOS電晶體以及PMOS電晶體的CMOS電晶體，如圖5所示。

此外，在以上的實施例中的高壓元件200與中壓元件300均是以FD MOS元件說明之，但，本發明並不以此為限。高壓元件200與中壓元件300在不脫離本發明的精神範圍內，當可依據實際的需要作些許之更動與潤飾。例如，請參照圖3與圖1，圖1高壓元件200中具有第二導電型的第二井區206a、206b可分別變更為具有第二導電型的階 區220a與漂移區222a以及具有第二導電型的階區220b與漂移區222b。中壓元件300中具有第二導電型的第二井區306a、306b可分別變更為具有第二導電型的階區320a與漂移區322a以及具有第二導電型的階區320b與漂移區322b。階區220a、220b、320a、320b分別位於源極與汲極區210a、210b、310a、310b的周圍的第一井區14中。漂移區222a、222b、322a、322b則與階區220a、220b、320a、320b電性耦接，位於隔離結構204a、204b、304a、304b的下方。

依圖1以及圖2繪示之對稱以及非對稱之FD NMOS元件製作厚度分別為150埃以及850埃的閘介電層之中壓元件，並在閘極施加5伏特電壓，在汲極施加20伏特電壓以測量其電性，結果如表1所示。

由表1的結果顯示，將閘極介電層之厚度由850埃降為150埃，可以使得對稱的中壓元件的飽和電流提升2.5 倍；使得不對稱的中壓元件的飽和電流提升5倍。此外，150埃的閘介電層的中壓元件崩潰電壓仍有37伏特以上，符合閘極驅動器之電壓位準位移電路之需求。

圖4A至4D是依據本發明實施例所繪示之一種半導體元件的製造流程剖面示意圖。

請參照圖4A，提供基底12，基底12例如是P型矽基底或是N型矽基底。基底12包括高壓電路區20、中壓電路區30以及低壓電路區40。接著，在基底12的高壓電路區20、中壓電路區30以及低壓電路區40中形成具有第一導電型之第一井區14。然後，在高壓電路區20的第一井區14中形成具有第二導電型的第二井區206a、206b，並在中壓電路區30的第一井區14中形成具有第二導電型的第二井區306a、306b。在一實施例中，第一井區14與第二井區206a、206b、306a、306b的形成方法可以分別以具有第一導電型之離子植入製程以及具有第二導電型之離子植入製程直接形成在基底12之中。在另一實施例中，第一井區14與第二井區206a、206b、306a、306b的形成方法可以先在基底12表面上先形成一層具有第一導電型之磊晶層，再進行具有第二導電型之離子植入製程，以在磊晶層中形成第一井區14與第二井區206a、206b、306a、306b。具有第一導電型之磊晶層的形成方法例如是以化學氣相沈積法沈積非晶矽材料層並在沈積時臨場摻雜第一導電型離子，之後，再對非晶矽材料層進行固相磊晶製程。

在一些實施例中，在形成第一井區14之前，還會在高 壓電路區20、中壓電路區30中預定形成第一井區14的下方形成具有第二導電型之埋層205、305。之後，在基底12上形成罩幕層18，定義出主動區。罩幕層18例如是由依序堆疊在基底12上的墊氧化層24以及氮化矽層22所組成。

之後，請參照圖4B，進行熱氧化製程，在未被罩幕層18覆蓋的基底12表面上形成場氧化層，以做為隔離結構16、204a、204b、218a、218b、304a、304b、318a、318b。之後，於隔離結構218a、218b、318a、318b下方形成具有第一導電型之場植入區(未繪示)。然後，在高壓電路區20、中壓電路區30以及低壓電路區40所裸露的基底12表面上形成閘介電層212。閘介電層212的形成方法例如是進行熱氧化製程，以形成氧化矽層，氧化矽層的厚度約為850埃。之後，進行啟始電壓調整步驟。其後，在閘介電層212上形成光阻層26，光阻層26覆蓋住高壓電路區20上的閘介電層212，且光阻層26具有兩個開口28、32，分別裸露出中壓電路區30以及低壓電路區40上的閘介電層212。

其後，請參照圖4C，將開口28、32所裸露出的閘介電層212移除，裸露出中壓電路區30以及低壓電路區40的基底12表面。移除開口28、32所裸露出的閘介電層212的方法可以以氫氟酸浸蝕之。之後，移除光阻層26，再於中壓電路區30以及低壓電路區40所裸露的基底12表面上分別形成閘介電層312與412。閘介電層312與412的厚度大致相等且可以同時形成之。其形成方法例如是進行熱 氧化製程，以形成氧化矽層，氧化矽層的厚度約為150埃。然後，形成導電層34。導電層34的材質例如是摻雜多晶矽，形成的方法例如是化學氣相沈積法。

之後，請參照圖4D，將導電層34圖案化，以分別在高壓電路區20、中壓電路區30以及低壓電路區40上形成閘極214、314以及414。閘極214、314以及414分別與閘介電層212、312、412形成閘極結構208、308、408。之後，在低壓電路區40之閘極結構408的兩側形成具有第二導電型的淡摻雜區409a、409b。然後，在閘極結構208、308、408的側壁形成間隙壁36。其後，在高壓電路區20之閘極結構208之兩側的第二井區206a、206b中分別形成具有第二導電型的源極與汲極區210a、210b，在中壓電路區30之閘極結構308之兩側的第二井區306a、306b中分別形成具有第二導電型的源極與汲極區310a、310b，並且在低壓電路區40之閘極結構408之兩側的第一井區14中形成具有第二導電型的濃摻雜區411a、411b，其中濃摻雜區411a、411b分別與淡摻雜區409a、409b電性耦接，構成源極與汲極區410a、410b。之後，在高壓電路區20的第一井區14中形成摻雜區216a、216b，並在中壓電路區30的第一井區14中形成摻雜區316a、316b。

本發明實施例之半導體元件的製造方法簡易，成本低，且符合市場需求。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範 圍內，當可作些許之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

10‧‧‧半導體元件

12‧‧‧基底

14‧‧‧第一導電型之第一井區

16、204a、204b、218a、218b、304a、304b、318a、318b‧‧‧隔離結構

18‧‧‧罩幕層

20‧‧‧高壓電路區

22‧‧‧墊氧化層

24‧‧‧氮化矽層

26‧‧‧光阻層

28、32‧‧‧開口

30‧‧‧中壓電路區

34‧‧‧導電層

36‧‧‧間隙壁

40‧‧‧低壓電路區

200‧‧‧高壓元件

202、302、402‧‧‧金氧半電晶體

205、305‧‧‧埋層

206a、206b、306a、306b‧‧‧第二導電型之第二井區

208、308、408‧‧‧閘極結構

210a、210b、310a、310b、410a、410b‧‧‧第二導電型之源極與汲極區

212、312、412‧‧‧閘介電層

214、314、414‧‧‧閘極

216a、216b、316a、316b‧‧‧第一導電型摻雜區

220a、220b、320a、320b‧‧‧第二導電型之階區

222a、222b、322a、322b‧‧‧第二導電型之漂移區

300‧‧‧中壓元件

400‧‧‧低壓元件

409a、409b‧‧‧第二導電型之淡摻雜區

411a、411b‧‧‧第二導電型之濃摻雜區

圖1是依照本發明實施例所繪示之一種半導體元件的剖面示意圖。

圖2是依照本發明另一實施例所繪示之一種半導體元件的剖面示意圖。

圖3是依照本發明又一實施例所繪示之一種半導體元件的剖面示意圖。

圖4A至4D是依據本發明實施例所繪示之一種半導體元件的製造流程剖面示意圖。

圖5是依照本發明又一實施例所繪示之一種半導體元件的剖面示意圖

10‧‧‧半導體元件

12‧‧‧基底

14‧‧‧第一導電型之第一井區

16、204a、204b、218a、218b、304a、304b、318a、318b‧‧‧隔離結構

20‧‧‧高壓電路區

30‧‧‧中壓電路區

40‧‧‧低壓電路區

200‧‧‧高壓元件

202、302、402‧‧‧金氧半電晶體

205、305‧‧‧埋層

206a、206b、306a、306b‧‧‧第二導電型之第二井區

208、308、408‧‧‧閘極結構

210a、210b、310a、310b、410a、410b‧‧‧第二導電型源極與汲極區

212、312、412‧‧‧閘介電層

214、314、414‧‧‧閘極

216a、216b、316a、316b‧‧‧第一導電型摻雜區

300‧‧‧中壓元件

400‧‧‧低壓元件

409a、409b‧‧‧第二導電型之淡摻雜區

411a、411b‧‧‧第二導電型之濃摻雜區

Claims (20)

1. 一種半導體元件，包括：一基底，包括一高壓電路區、一中壓電路區以及一低壓電路區；具有一第一導電型的一第一井區，位於該基底中；具有一第二導電型的一高壓元件，位於該高壓電路區上；具有該第二導電型的一中壓元件，位於該中壓電路區上；以及具有該第二導電型的一低壓元件，位於該低壓電路區上，其中該中壓元件之結構與該高壓元件之結構相同，但與該低壓元件之結構不同，且該高壓元件、該中壓元件與該低壓元件分別具有一第一閘介電層、一第二閘介電層與一第三閘介電層，其中該第二閘介電層之厚度小於該第一閘介電層的厚度；其中該高壓元件與該中壓元件均分別包括：一閘極結構，位於該基底上；具有該第二導電型的二源極與汲極區，位於該閘極結構兩側的該基底中；以及至少一隔離結構，分別位於該閘極結構與各該源極與漏極區的之間的該基底中。
2. 如申請專利範圍第1項所述之半導體元件，其中該 第二閘介電層之厚度與該第三閘介電層之厚度實質上相等。
3. 如申請專利範圍第1項所述之半導體元件，其中該高、中壓元件分別為場漂移金氧半導體元件；該低壓元件為金氧半電晶體。
4. 如申請專利範圍第1項所述之半導體元件，其中該至少一隔離結構包括一個隔離結構，位於該閘極結構與該些源極與汲極區其中之一之間的該基底中。
5. 如申請專利範圍第4項所述之半導體元件，其中該中壓元件之該隔離結構的寬度小於該高壓元件之該隔離結構的寬度。
6. 如申請專利範圍第4項所述之半導體元件，其中該高、中壓元件更分別包括具有該第二導電型的二第二井區，其彼此分隔，分別位於該高、中壓元件的各該源極與汲極區周圍的該第一井區中。
7. 如申請專利範圍第1項所述之半導體元件，其中該至少一隔離結構包括二個隔離結構，分別位於該閘極結構與各該些源極與汲極區之間的該基底中。
8. 如申請專利範圍第7項所述之半導體元件，其中該中壓元件之該些隔離結構的寬度小於該高壓元件之該些隔離結構的寬度。
9. 如申請專利範圍第7項所述之半導體元件，其中該高、中壓元件更分別包括具有該第二導電型的二第二井區，其彼此分隔，分別位於該高、中壓元件的各該源極與 汲極區以及與其相鄰之該隔離結構周圍的該第一井區中。
10. 如申請專利範圍第7項所述之半導體元件，其中該高、中壓元件更分別包括：具有該第二導電型的二階區，其彼此分隔，分別位於該高、中壓元件的各該源極與汲極區周圍的該第一井區中；以及具有該第二導電型的二漂移區，其彼此分隔，分別位於該高、中壓元件的該二隔離結構下方，鄰接該高、中壓元件的各該階區。
11. 如申請專利範圍第1項所述之半導體元件，其中當該第一導電型為P型，該第二導電型為N型；當該第一導電型為N型，該第二導電型為P型。
12. 如申請專利範圍第1項所述之半導體元件，其中該高壓元件的電壓操作範圍為大於30伏特。
13. 如申請專利範圍第1項所述之半導體元件，其中該中壓元件的電壓操作範圍為10~30伏特。
14. 如申請專利範圍第1項所述之半導體元件，其中該低壓元件的電壓操作範圍為小於10伏特。
15. 一種半導體元件，包括：一基底，包括一高壓電路區、一中壓電路區以及一低壓電路區；一高壓元件，位於該高壓電路區上；一中壓元件，位於該中壓電路區上；以及一低壓元件，位於該低壓電路區上， 其中該中壓元件之結構與該高壓元件之結構相同，但與該低壓元件之結構不同，且該高壓元件、該中壓元件與該低壓元件分別具有一第一閘介電層、第二閘介電層與第三閘介電層，其中該第二閘介電層之厚度小於該第一閘介電層的厚度；其中該高壓元件與該中壓元件均分別包括：一閘極結構，位於該基底上；具有該第二導電型的二源極與汲極區，位於該閘極結構兩側的該基底中；以及至少一隔離結構，分別位於該閘極結構與各該源極與漏極區的之間的該基底中。
16. 如申請專利範圍第15項所述之半導體元件，其中該第二閘介電層之厚度與該第三閘介電層之厚度實質上相等。
17. 如申請專利範圍第15項所述之半導體元件，其中該高、中壓元件分別為場漂移互補式金氧半導體元件；該低壓元件為互補式金氧半電晶體。
18. 一種半導體元件的製造方法，包括：提供一基底，該基底其包括一高壓電路區、一中壓電路區以及一低壓電路區；於該高壓電路區、該中壓電路區以及該低壓電路區的該基底中形成具有一第一導電型之一第一井區；於該高壓電路區、該中壓電路區之該第一井區中形成具有一第二導電型之二第二井區，其彼此分隔； 於該高壓電路區、該中壓電路區之各該第二井區中分別形成二隔離結構，其彼此分隔；於該高壓電路區、該中壓電路區與該低壓電路區上形成一第一閘介電層；移除該中壓電路區與該低壓電路區之該第一閘介電層；於該中壓電路區與該低壓電路區上分別形成一第二閘介電層，該第二閘介電層的厚度小於該第一閘介電層的厚度；於該高壓電路區之該第一閘介電層以及該中壓電路區以及該低壓電路區之各該第二閘介電層上分別形成一閘極；以及於該高壓電路區與該中壓電路區之各該閘極兩側的該第二井區中以及該低壓電路區之該閘極兩側的該第一井區中分別形成二源極與汲極區。
19. 如申請專利範圍第18項所述之半導體元件的製造方法，其中當該第一導電型為P型，該第二導電型為N型；當該第一導電型為N型，該第二導電型為P型。
20. 如申請專利範圍第18項所述之半導體元件的製造方法，其中移除該中壓電路區與該低壓區上之該第一閘介電層的步驟包括：於該基底上形成一光阻層，該光阻層具有二開口，分別裸露出該中壓電路區與該低壓區上之該第一閘介電層；進行一蝕刻製程，移除該中壓電路區與該低壓區上之 該第一閘介電層；以及移除該光阻層。