TWI411027B - 用於製造一半導體裝置之方法以及用於製造一晶粒之方法 - Google Patents
用於製造一半導體裝置之方法以及用於製造一晶粒之方法 Download PDFInfo
- Publication number
- TWI411027B TWI411027B TW095121340A TW95121340A TWI411027B TW I411027 B TWI411027 B TW I411027B TW 095121340 A TW095121340 A TW 095121340A TW 95121340 A TW95121340 A TW 95121340A TW I411027 B TWI411027 B TW I411027B
- Authority
- TW
- Taiwan
- Prior art keywords
- substrate
- die
- backing material
- segment
- deposited
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Dicing (AREA)
- Recrystallisation Techniques (AREA)
- Weting (AREA)
Description
本發明一般而言係關於半導體晶粒,更特定言之,係關於將晶粒分開的方法。
晶粒變得愈來愈複雜,且可能包含許多的絕緣薄層和導電材料,用以在其上建構積體電路。此外,為了提高運作速度以及降低功率,而使用了低介電常數的材料。某些情況中,使用例如砷化鎵和氮化鎵等矽以外的材料來製造半導體晶圓,再從這些晶圓製造晶粒。這些新材料比傳統上所使用的材料脆弱。
為了有效率地使用前述的材料,一般而言是從單一晶圓製造數千顆晶粒。利用各式各樣的習知的分開或切割製程中的一種,將晶圓分離成個別的晶粒。在一範例中,切割製程使用旋轉鋸,其機械性碾磨半導體晶圓的非活性區,直到相連的晶粒互相分離。一般而言,拉鋸的動作是沿實質上直線路徑,因此晶粒通常是矩形或方形。一晶圓中的每一晶粒通常是相同的大小,或整數倍的大小,視晶圓拉鋸製程而定。
在過去,雖然鋸切已經能夠很有效率地用於分開晶粒,但這種方式並不適合用來分開較新的和更薄的晶粒以及較脆弱的晶圓材料。例如,旋轉拉鋸有可能不小心損害晶粒的邊緣。明確言之,拉鋸可能造成晶粒外圍邊緣或角之邊緣瑕疵,例如微裂縫。這些瑕疵可能形成裂縫傳播點。此外,邊緣瑕疵或裂縫之存在會造成晶粒在後續半導體組裝製程中或最終使用時,特別容易在沿其從晶圓上被拉鋸的周邊位置斷裂或破碎。前述問題可能造成產量損失,且可能有損於所做成的裝置的操作性。
因此,有必要提供一種用於製造一半導體裝置的方法,其能夠於組裝期間將晶粒斷裂或破碎所造成的損失最小化。此外,有必要提供一種用於製造一半導體裝置的方法,其能夠從各種基板材料(例如矽、砷化鎵、氮化鎵或類似的材料)在一單一的晶圓內製造出各種不同的尺寸和形狀的晶粒,而不會增加晶粒斷裂或破碎的事件。此外,從隨後對本發明之詳細說明及後附的申請專利範圍,並結合附圖及前述關於本發明之背景,將能夠明瞭本發明其它所需特點及特徵。
以下對本發明之詳細說明本質上僅係示範性,並非要限制本發明或本發明之應用及使用。此外,本發明亦不受前述發明背景或以下實施方式中出現的任何理論所限制。
圖1顯示一示範性的分開晶粒100,其包括一基板層102及一沉積於其上之背襯材料104。基板層102可用傳統上用於建構晶粒之眾多的基板材料中的任何一種製成,例如矽、砷化鎵以及氮化鎵等。基板層102亦可包含導體或絕緣材料,其內形成圖上未示出的裝置組件,例如電晶體、互連或其他傳統的電路組件。基板層102較佳地包含一平滑邊緣側壁106,其邊緣瑕疵已予以減輕。雖然圖1所示之側壁106為曲線的形狀,但亦可採用其它適合的組態。背襯材料104用於在製造晶粒100的蝕刻製程期間保護晶圓102,且較佳地係與後續封裝裝配相容的材料。背襯材料104可為金屬或非金屬。適合的金屬包括,但不限於,金、釩、鈦、Ti/NiV/Au、Cr/Ag、Ti/Au,適合的非金屬包括,但不限於,鈍態氧化矽、玻璃、氮化物、陶瓷或有機物等。
參考圖2,基板200較佳地係以前述關於基板層102的材料之材料製成焊接至一處理晶圓202。就這一點上,基板200具有一焊接至處理晶圓202的活性表面204及一維持曝露的非活性表面206。基板200可以用傳統的技術焊接至處理晶圓202,例如使用熱固性環氧、熱塑性或有機黏著劑或蠟的技術。處理晶圓202可以用任何適合的材料製成,例如藍寶石、石榴石、礬土、陶瓷、玻璃、石英或鐵氧體等。若需要,可從基板200之非活性表面206移除材料,使基板200的厚度減薄,如圖3所示。在另一示範性的具體實施例中,處理晶圓202並焊接至基板200,且活性表面204和非活性表面206兩者都維持曝露。
下一步,於基板200上將背襯材料104沉積於(圖4)一圖案中。在一基板200並不焊接至處理晶圓202的具體實施例中,背襯材料104可沉積於活性表面204上。若處理晶圓202焊接至基板200,則背襯材料104較佳地係沉積於非活性表面206上。可採用任何習知的沉積製程。例如,可使用濺鍍法把背襯材料104沉積到非活性表面206上。此外,可執行光蝕刻法將背襯材料104圖案化於基板200上。在此一製程中,背襯材料104沉積以覆蓋基板200的非活性表面206。於背襯材料104之上沉積光阻材料於所需圖案中,將背襯材料104未被光阻材料保護的部分蝕刻掉。在另一範例中,基板200上執行陰影遮罩製程。此情況中,於基板200的非活性表面之上放置一描繪出所需圖案的遮罩,並於基板200及該遮罩之上沉積背襯材料104。然後把該遮罩從基板200上移除,留在基板200上的背襯材料104便形成了所需圖案。
所需圖案可具有各種組態。圖5顯示一示範性圖案500。在此一具體實施例中,圖案500包含至少一第一晶粒區段210及一第二晶粒區段212,其藉由一細條216連接到該第一晶粒區段210。第一晶粒區段210和第二晶粒區段212彼此相鄰且各具有一邊緣224及226。第一及第二晶粒區段210及212具有與晶粒100之所需形狀對應的形狀。就這一點而言,第一及第二晶粒區段210及212可為,例如,多邊形(例如矩形228)、非矩形(例如圓形230),且可具有任何所需邊數(例如五邊形、六邊形232、七邊形等)。若需要,晶粒形狀可具有圓角234或尖角235。在此雖然只討論兩區段210和212,但應瞭解,圖案中可包含兩個以上之區段,如圖5所示。
提供細條216將相鄰晶粒區段(例如210和212)的邊緣(例如224和226)連接在一起。就此目的而言,細條216可相對較窄。應瞭解,必須要有足夠的細條數目,使其結構足以在後續的製程步驟中將所得之該第一及第二晶粒固持在一起。
在一示範性具體實施例中,將背襯材料104沉積於基板200上形成圖案500。參考圖4及圖5,一具有與第一晶粒區段210相同形狀的第一晶粒形狀區段250、一具有與第二晶粒區段212相同形狀的第二晶粒形狀區段252,以及一形狀類似於細條216的細條254形成於該背襯材料104中。細條254將第一晶粒區段250連接至第二晶粒區段252。
下一步,將基板200未受背襯材料104保護的該些部分移除而形成壁106,而將基板200部分分離成至少一第一晶粒236及一第二晶粒238,如圖6所示。此步驟可藉由,例如,化學蝕刻法;例如等向性乾式或溼式蝕刻,或非等向性蝕刻製程來執行。較佳地採用化學蝕刻製程橫向蝕刻基板200之一部分235。任何情況下,第一及第二晶粒236及238至少藉由細條254維持彼此附著。
然後,藉由任何一種傳統手段,例如藉由加熱或曝露於例如丙酮之適當的化學物質中,把處理晶圓202和基板200分離。在此步驟中,第一及第二晶粒236和238仍然藉由細條254維持彼此附著。接下來,一膠帶220可耦合至背襯材料104上,如圖7所示。應瞭解,可使用半導體製程中所慣用之任何型式的膠帶。
下一步,將細條254打斷而使第一及第二晶粒區段236和238分離,如圖8所示。例如,使用能夠切斷細條連接器的鋸子將細條254鋸開。若需要,利用雷射或將對高壓水流導向細條254使第一及第二晶粒區段236和238熱性分離。另外,使用傳統的移除工具240從膠帶220拉起第二晶粒212或其它任何的晶粒區段,使第一及第二晶粒區段236及238分離,如圖8所示。例如,可利用筒夾或其它任何適當的設備拔取及放置第一或第二晶粒區段236和238。在另一示範性具體實施例中,可移除細條254,如圖9所示。
一旦分離,便可針對最終的應用對半導體晶粒作進一步的處理。例如,背襯材料104可用於焊料晶粒附著或環氧晶粒附著製程。
提供用於從一具有一活性表面及一非活性表面之基板製造一半導體裝置的方法。在一示範的具體實施例中,該方法包括以下步驟:於該基板之非活性表面上沉積一背襯材料於一圖案中,該圖案具有至少一第一晶粒區段、一鄰接該第一晶粒區段之第二晶粒區段,及一連接該第一晶粒區段與該第二晶粒區段的細條;從基板非活性表面上未沉積背襯材料的部分移除材料,使基板部分分離成一第一晶粒及一第二晶粒,兩者藉由背襯材料細條互相連接;以及打斷該細條連接器使該第一晶粒與該第二晶粒分離。
在另一示範性具體實施例中,該沉積步驟可包括以下步驟;於基板之非活性表面之上放置一其中具有形成一圖案輪廓的陰影遮罩;以及於該陰影遮罩及該基板之非活性表面上沉積背襯材料,從而在該基板上形成該圖案。另外,該沉積步驟可包括沉積一金屬。另外,該沉積步驟可包括沉積一非金屬。在另一示範性具體實施例中,該沉積步驟可包括於該基板之非活性表面之上沉積背襯材料;於沉積之該背襯材料之上沉積光阻材料於該圖案中,其中該沉積之背襯材料至少一部分曝露;以蝕刻該曝露之背襯材料。
在另一具體實施例中,該第一晶粒區段係圓形。在另一示範性具體實施例中,該第一晶粒區段係具有圓角或尖角的多邊形。在另一具體實施例中,該方法進一步包括將一處理晶圓焊接至該基板之活性表面上。另外,該方法可包括,在將該基板之活性表面結焊接至該處理晶圓步驟之後,降低將該基板的厚度。在另一示範性具體實施例中,該方法包括從該處理晶圓移除該基板,並在該移除步驟之後,將該基板耦合於膠帶上。另外,該方法包括,在從該基板之非活性表面上未沉積背襯材料的部分移除材料步驟之後,將該基板耦合於膠帶上。
在一示範性具體實施例中,從該基板之非活性表面上未沉積背襯材料的部分移除材料的步驟包括蝕刻該基板。在另一示範性具體實施例中,該蝕刻基板的步驟包括等向性乾式蝕刻該基板。在另一示範性具體實施例中,該蝕刻基板的步驟包括等向性溼式蝕刻該基板。另外,該打斷細條連接器的步驟包括拉鋸該細條連接器。
在另一示範性具體實施例中,該方法包括:將一處理晶圓焊接至該基板之一活性表面上;降低該基板之一非活性表面的厚度;於該基板之該非活性表面上沉積一背襯材料於一圖案,該圖案具有至少一第一晶粒區段、一與該第一晶粒區段鄰接之第二晶粒區段、及一連接該第一晶粒區段至該第二晶粒區段之細條;以化學方式移除該基板之該非活性表面上未沉積該背襯材料的部分,以將該基板部分分離成一第一晶粒及一第二晶粒,兩者藉由該沉積之背襯材料細條互相連接;從該基板移除該處理晶圓;將該沉積之背襯材料耦合於膠帶上;以及打斷該細條使該第一晶粒與該第二晶粒分開。在本方法之一具體實施例中,該化學方式去除的步驟包括對該基板之曝露部分進行蝕刻的步驟。在另一具體實施例中,該第一晶粒區段係圓形。在又另一具體實施例中,該第一晶粒區段係具有圓角或尖角之多邊形。
在又另一示範性具體實施例中,提供一用於從一基板製造一晶粒的方法,該方法包括以下步驟:於該基板之一活性表面上沉積一背襯材料於一圖案,該圖案具有至少一第一晶粒區段、一與該第一晶粒區段鄰接之一第二晶粒區段及一連接該第一晶粒區段至該第二晶粒區段之細條;對該基板之該活性表面上未沉積背襯材料的區段進行蝕刻,使該基板部分分離成一第一晶粒及一第二晶粒,同時維持該第一晶粒及該第二晶粒藉由該細條互相連接;以及打斷該細條而使該第一晶粒與該第二晶粒分開。
前述雖已提出至少一項示範例性具體實施例來詳細描述本發明,但應明白仍存在著眾多的變化。亦應明白,示範性具體實施例僅係範例,並非意欲以任何方式限制本發明之範圍、適用性或組態。相反地,前述實施方式將為熟習技術人士提供一方便的途徑來實施本發明之示範性具體實施例,應能夠明白,示範性具體實施例中所述元件之功能及配置可以作各種不同的變化,並不背離後附申請專利範圍及其同等法律效力所視範之本發明的範圍。
100...晶粒
102...基板層
104...圖案背襯材料
106...平滑邊緣之側壁
200...基板
202...處理晶圓
204...表面
206...非活性表面
210...晶粒區段
212...晶粒區段
216...細條
220...膠帶
224...邊緣
226...邊緣
228...矩形
230...圓形
232...六邊形
234...角
235...部分
236...晶粒區段
238...晶粒區段
240...傳統移除工具
250...晶粒區段
252...晶粒區段
254...細條
500...圖案
以下將參考圖式來說明本發明,其中相同數字代表相同的元件,以及圖1為一示範性晶粒之斷面圖;圖2-4為一示範性基板之簡化斷面圖,該基板可用於製造圖1所示之示範性晶粒之一示範性方法的各個步驟中;圖5為圖4所示基板之俯視圖;圖6-9為一示範性基板之簡化斷面圖,該基板可用於製造圖1所示之示範性晶粒之一示範性方法的各個步驟中。
104...圖案背襯材料
200...基板
202...處理晶圓
206...非活性表面
224...邊緣
226...邊緣
252...晶粒區段
254...細條
Claims (19)
- 一種用於從一具有一第一表面及一第二表面之基板製造一半導體裝置之方法,其中該第二表面係在該基板之相對於該第一表面之一側上,該方法包括:於該基板之第二表面上沉積一背襯材料於一圖案,該圖案具有至少一第一晶粒區段、一與該第一晶粒區段鄰接之第二晶粒區段,及一連接該第一晶粒區段至該第二晶粒區段之細條;從該基板之該第二表面上未沉積該背襯材料的部分移除材料,以將該基板部分分離成一第一晶粒及一第二晶粒,兩者藉由該沉積之背襯材料細條互相連接;及打斷該細條連接器,使該第一晶粒與該第二晶粒分離。
- 如請求項1之方法,其中該沉積步驟包括:於該基板之該第二表面之上放置一其中具有形成該圖案之輪廓的陰影遮罩;以及於該陰影遮罩及該基板之該第二表面上沉積該背襯材料,從而在該基板上形成該圖案。
- 如請求項1之方法,其中該沉積步驟包括沉積一金屬。
- 如請求項1之方法,其中該沉積步驟包括沉積一非金屬。
- 如請求項1之方法,其中該沉積步驟包括:於該基板之該第二表面之上沉積該背襯材料;於該沉積之背襯材料上沉積光阻材料於該圖案,其中該沉積之背襯材料至少一部分曝露;及蝕刻該曝露的背襯材料。
- 如請求項1之方法,其中該第一晶粒區段係圓形。
- 如請求項1之方法,其中該第一晶粒區段係具有圓角或尖角之多邊形。
- 如請求項1之方法,其進一步包括:將一處理晶圓焊接至該基板之該第一表面上。
- 如請求項8之方法,其進一步包括:將該基板之該第一表面焊接至一處理晶圓步驟之後,降低該基板之厚度。
- 如請求項9之方法,其進一步包括:從該處理晶圓移除該基板;及在該移除步驟之後,將該基板耦合至附著膠帶上。
- 如請求項1之方法,其進一步包括:在從該基板之該第二表面上未沉積背襯材料的部分移除材料的步驟之後,將該基板耦合至附著膠帶上。
- 如請求項1之方法,其中該從基板之第二表面上未沉積背襯材料的部分移除材料的步驟包括蝕刻該基板。
- 如請求項12之方法,其中該蝕刻基板的步驟包括對該基板使用乾式蝕刻製程。
- 如請求項12之方法,其中該蝕刻基板的步驟包括對該基板使用溼式蝕刻製程。
- 如請求項1之方法,其中該打斷細條連接器的步驟包括拉鋸該細條連接器。
- 一種用於從一基板製造一晶粒的方法,該方法包括:將一處理晶圓焊接至該基板之一第一表面上;降低該基板之一第二表面的厚度,其中該第二表面係在該基板之相對於該第一表面之一側上; 於該基板之該第二表面上沉積一背襯材料於一圖案,該圖案具有至少一第一晶粒區段、一與該第一晶粒區段鄰接之第二晶粒區段,及一連接該第一晶粒區段至該第二晶粒區段之細條;以化學方式移除該基板之該第二表面上未沉積該背襯材料的一部分,而將該基板部分分離成一第一晶粒及一第二晶粒,兩者藉由該沉積之背襯材料細條互相連接;從該基板去除該處理晶圓;將該沉積的背襯材料耦合至附著膠帶上;及打斷該細條使該第一晶粒與該第二晶粒分開。
- 如請求項16之方法,其中以化學方式移除的步驟包括對該基板之曝露部分進行蝕刻的步驟。
- 如請求項16之方法,其中該第一晶粒區段係圓形。
- 如請求項16之方法,其中該第一晶粒區段係具有圓角或尖角之多邊形。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/159,553 US7332414B2 (en) | 2005-06-22 | 2005-06-22 | Chemical die singulation technique |
Publications (2)
Publication Number | Publication Date |
---|---|
TW200705559A TW200705559A (en) | 2007-02-01 |
TWI411027B true TWI411027B (zh) | 2013-10-01 |
Family
ID=37568085
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW095121340A TWI411027B (zh) | 2005-06-22 | 2006-06-15 | 用於製造一半導體裝置之方法以及用於製造一晶粒之方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US7332414B2 (zh) |
JP (1) | JP5075815B2 (zh) |
CN (1) | CN101203938B (zh) |
TW (1) | TWI411027B (zh) |
WO (1) | WO2007001854A2 (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8609512B2 (en) * | 2009-03-27 | 2013-12-17 | Electro Scientific Industries, Inc. | Method for laser singulation of chip scale packages on glass substrates |
US8072044B2 (en) * | 2009-09-17 | 2011-12-06 | Fairchild Semiconductor Corporation | Semiconductor die containing lateral edge shapes and textures |
US11488923B2 (en) | 2019-05-24 | 2022-11-01 | Wolfspeed, Inc. | High reliability semiconductor devices and methods of fabricating the same |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5919713A (en) * | 1994-01-28 | 1999-07-06 | Fujitsu Limited | Semiconductor device and method of making |
TW200511474A (en) * | 2003-09-09 | 2005-03-16 | Ind Tech Res Inst | Manufacturing method of chemical sensor |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5270781A (en) * | 1975-11-12 | 1977-06-13 | Nec Corp | Manufacture of semiconductor laser crystal piece |
JPH0517887Y2 (zh) * | 1986-03-18 | 1993-05-13 | ||
JPH02132844A (ja) * | 1988-07-19 | 1990-05-22 | Matsushita Electric Ind Co Ltd | 化合物半導体ウェハの分割方法 |
JP2616247B2 (ja) * | 1993-07-24 | 1997-06-04 | 日本電気株式会社 | 半導体装置の製造方法 |
US5904546A (en) | 1996-02-12 | 1999-05-18 | Micron Technology, Inc. | Method and apparatus for dicing semiconductor wafers |
DE19613561C2 (de) * | 1996-04-04 | 2002-04-11 | Micronas Gmbh | Verfahren zum Vereinzeln von in einem Körper miteinander verbundenen, elektrisch getesteten elektronischen Elementen |
CN1272222A (zh) * | 1997-08-21 | 2000-11-01 | Memc电子材料有限公司 | 处理半导体晶片的方法 |
US6048777A (en) | 1997-12-18 | 2000-04-11 | Hughes Electronics Corporation | Fabrication of high power semiconductor devices with respective heat sinks for integration with planar microstrip circuitry |
JP3447602B2 (ja) | 1999-02-05 | 2003-09-16 | シャープ株式会社 | 半導体装置の製造方法 |
JP2001185519A (ja) * | 1999-12-24 | 2001-07-06 | Hitachi Ltd | 半導体装置及びその製造方法 |
US6573156B1 (en) | 2001-12-13 | 2003-06-03 | Omm, Inc. | Low defect method for die singulation and for structural support for handling thin film devices |
CN1200447C (zh) * | 2002-03-29 | 2005-05-04 | 连威磊晶科技股份有限公司 | 半导体元件及其制造方法 |
US7042103B2 (en) | 2002-12-30 | 2006-05-09 | Motorola, Inc. | Low stress semiconductor die attach |
JP2004259872A (ja) * | 2003-02-25 | 2004-09-16 | Canon Inc | 基板分割方法 |
-
2005
- 2005-06-22 US US11/159,553 patent/US7332414B2/en not_active Expired - Fee Related
-
2006
- 2006-06-13 JP JP2008518237A patent/JP5075815B2/ja not_active Expired - Fee Related
- 2006-06-13 CN CN2006800225032A patent/CN101203938B/zh not_active Expired - Fee Related
- 2006-06-13 WO PCT/US2006/023120 patent/WO2007001854A2/en active Application Filing
- 2006-06-15 TW TW095121340A patent/TWI411027B/zh not_active IP Right Cessation
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5919713A (en) * | 1994-01-28 | 1999-07-06 | Fujitsu Limited | Semiconductor device and method of making |
TW200511474A (en) * | 2003-09-09 | 2005-03-16 | Ind Tech Res Inst | Manufacturing method of chemical sensor |
Also Published As
Publication number | Publication date |
---|---|
CN101203938A (zh) | 2008-06-18 |
JP5075815B2 (ja) | 2012-11-21 |
CN101203938B (zh) | 2012-07-11 |
WO2007001854A2 (en) | 2007-01-04 |
JP2008544549A (ja) | 2008-12-04 |
TW200705559A (en) | 2007-02-01 |
US7332414B2 (en) | 2008-02-19 |
WO2007001854A3 (en) | 2007-12-06 |
US20060292827A1 (en) | 2006-12-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW559876B (en) | Method and apparatus for dicing a semiconductor wafer | |
CN102687288B (zh) | 第iii族氮化物半导体纵向结构led芯片及其制造方法 | |
US7485547B2 (en) | Method of fabricating semiconductor device | |
JP5591181B2 (ja) | 半導体チップの製造方法 | |
US8084335B2 (en) | Method of thinning a semiconductor wafer using a film frame | |
JP2006344816A (ja) | 半導体チップの製造方法 | |
US20140120699A1 (en) | Fabrication method for dicing of semiconductor wafers using laser cutting techniques | |
US20100015782A1 (en) | Wafer Dicing Methods | |
US20120115308A1 (en) | Fabrication method for dicing of semiconductor wafers using laser cutting techniques | |
JP2009099681A (ja) | 基板の個片化方法 | |
EP2530709B1 (en) | Method of producing a semiconductor wafer | |
US9490103B2 (en) | Separation of chips on a substrate | |
US6974721B2 (en) | Method for manufacturing thin semiconductor chip | |
CN110931428A (zh) | 分割多个半导体管芯的方法 | |
JP2006237056A (ja) | 半導体装置の製造方法 | |
TWI411027B (zh) | 用於製造一半導體裝置之方法以及用於製造一晶粒之方法 | |
US6465344B1 (en) | Crystal thinning method for improved yield and reliability | |
JPH11111648A (ja) | スクライブリング及びそれを用いたテープの除去方法 | |
JP2004221423A (ja) | 半導体装置の製造方法 | |
JPH0774131A (ja) | ダイシング装置及び半導体チップの加工方法 | |
US7772038B2 (en) | CMOS process for fabrication of ultra small or non standard size or shape semiconductor die | |
JPH1064855A (ja) | 半導体装置の製造方法 | |
JPH0595046A (ja) | センサー形成済基板のダイシング方法 | |
JP2890855B2 (ja) | 半導体チップの製造方法 | |
JP2013247175A (ja) | 半導体装置の製造方法及び半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |