TWI406373B - 可選擇線路之基板及覆晶接合結構 - Google Patents

可選擇線路之基板及覆晶接合結構 Download PDF

Info

Publication number
TWI406373B
TWI406373B TW098101263A TW98101263A TWI406373B TW I406373 B TWI406373 B TW I406373B TW 098101263 A TW098101263 A TW 098101263A TW 98101263 A TW98101263 A TW 98101263A TW I406373 B TWI406373 B TW I406373B
Authority
TW
Taiwan
Prior art keywords
substrate
pad
wafer
line
conductive trace
Prior art date
Application number
TW098101263A
Other languages
English (en)
Other versions
TW201027689A (en
Inventor
Ko Wei Lin
Yun Hsiang Tien
Kun Ting Hung
Original Assignee
Advanced Semiconductor Eng
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Eng filed Critical Advanced Semiconductor Eng
Priority to TW098101263A priority Critical patent/TWI406373B/zh
Priority to US12/586,491 priority patent/US8089164B2/en
Publication of TW201027689A publication Critical patent/TW201027689A/zh
Application granted granted Critical
Publication of TWI406373B publication Critical patent/TWI406373B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0286—Programmable, customizable or modifiable circuits
    • H05K1/029—Programmable, customizable or modifiable circuits having a programmable lay-out, i.e. adapted for choosing between a few possibilities
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0286—Programmable, customizable or modifiable circuits
    • H05K1/0295—Programmable, customizable or modifiable circuits adapted for choosing between different types or different locations of mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06131—Square or rectangular array being uniform, i.e. having a uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

可選擇線路之基板及覆晶接合結構
本發明係關於一種基板及接合結構，詳言之，係關於一種可選擇線路之基板及覆晶接合結構。
參考圖1，顯示習知第一種打線接合結構之俯視示意圖。該打線接合結構1A包括一基板11、一晶片12及複數條導線13。該基板11包括一第一基板銲墊111及一第二基板銲墊112。該第一基板銲墊111連接至一第一線路113。該第二基板銲墊112連接至一第二線路114。該晶片12係黏附於該基板11上，且包括至少一晶片銲墊121。該等導線13係用以電性連接該基板11及該晶片12。如圖所示，最下方之導線13係電性連接該基板11之第一基板銲墊111及該晶片12最下方之晶片銲墊121。然而在其他應用中，該等導線13係可電性連接該基板11之第二基板銲墊112及該晶片12之晶片銲墊121，以形成習知第二種打線接合結構1B，如圖2所示。因此，藉由打線製程中將該導線13連接不同的基板銲墊(該第一基板銲墊111或該第二基板銲墊112)，可使該基板11及該晶片12選擇性的導通不同線路，而無須另外製造不同結構之基板或晶片。
上述習知打線接合結構1A,1B可利用該導線13連接不同基板銲墊而導通不同線路，然而，習知覆晶接合結構則無此功能。亦即，在習知覆晶結構中，一旦晶片及基板製作完成且接合後，其導通之線路即已固定而無法做選擇。
因此，有必要提供一種可選擇線路之基板及覆晶接合結構，以解決上述問題。
本發明提供一種可選擇線路之基板，該基板包括一基板本體、至少一基板銲墊、一第一導電跡線及一第二導電跡線。該基板本體具有一表面。該基板銲墊位於該基板本體之表面。該第一導電跡線連接至一第一線路，該第一導電跡線具有一第一中斷區域，使得該第一導電跡線形成一不連續線段。該第二導電跡線連接至一第二線路，該第二導電跡線具有一第二中斷區域，使得該第二導電跡線形成一不連續線段，該第二導電跡線及該第一導電跡線連接至同一個基板銲墊。
本發明另提供一種可選擇線路之基板，該基板包括一基板本體、至少一基板銲墊、一第一導電跡線及一第二導電跡線。該基板本體具有一表面。該基板銲墊位於該基板本體之表面。該第一導電跡線連接至一第一線路。該第二導電跡線連接至一第二線路，該第二導電跡線及該第一導電跡線連接至同一個基板銲墊。
本發明再提供一種可選擇線路之基板，該基板包括一基板本體、一第一基板銲墊、一第二基板銲墊及一基板保護材料。該基板本體具有一表面。該第一基板銲墊位於該基板本體之表面，且連接至一第一線路。該第二基板銲墊位於該基板本體之表面，且連接至一第二線路。該基板保護材料覆蓋該第一基板銲墊且顯露該第二基板銲墊。
本發明又提供一種覆晶接合結構，該覆晶接合結構包括一晶片及一基板。該晶片具有一線路面及一非線路面，其中該線路面具有至少一凸塊。該基板包括一基板本體、至少一基板銲墊、一第一導電跡線及一第二導電跡線。該基板本體具有一表面。該基板銲墊位於該基板本體之表面，該凸塊係連接該基板銲墊。該第一導電跡線連接至一第一線路，該第二導電跡線連接至一第二線路，該第二導電跡線及該第一導電跡線連接至同一個基板銲墊，其中該第一導電跡線及該第二導電跡線之其中之一係為導通狀態，另一則為斷路狀態。
本發明更提供一種覆晶接合結構，該覆晶接合結構包括一晶片及一基板。該晶片包括一晶片本體、一第一晶片銲墊、一第二晶片銲墊、一晶片保護材料及一凸塊。該晶片本體具有一表面。該第一晶片銲墊位於該晶片本體之表面。該第二晶片銲墊位於該晶片本體之表面，該第二晶片銲墊係利用一連接線路連接至該第一晶片銲墊。該晶片保護材料覆蓋該第一晶片銲墊或該第二晶片銲墊，而顯露另一晶片銲墊。該凸塊位於顯露之晶片銲墊。該基板包括一基板本體、一第一基板銲墊、一第二基板銲墊及一基板保護材料。該基板本體具有一表面。該第一基板銲墊位於該基板本體之表面，且連接至一第一線路，該第一基板銲墊之位置係對應該第一晶片銲墊。該第二基板銲墊位於該基板本體之表面，且連接至一第二線路，該第二基板銲墊之位置係對應該第二晶片銲墊，該晶片之凸塊係連接所對應之基板銲墊。該基板保護材料覆蓋該基板本體之表面且顯露該第一基板銲墊及該第二基板銲墊。
本發明亦提供一種覆晶接合結構，該覆晶接合結構包括一晶片及一基板。該晶片包括一晶片本體、一第一晶片銲墊、一第二晶片銲墊、一晶片保護材料及至少一凸塊。該晶片本體具有一表面。該第一晶片銲墊位於該晶片本體之表面。該第二晶片銲墊位於該晶片本體之表面，該第二晶片銲墊係利用一連接線路連接至該第一晶片銲墊。該晶片保護材料覆蓋該晶片本體之表面且顯露該第一晶片銲墊及該第二晶片銲墊。該凸塊位於該第一晶片銲墊及該第二晶片銲墊。該基板包括一基板本體、一第一基板銲墊、一第二基板銲墊及一基板保護材料。該基板本體具有一表面。該第一基板銲墊位於該基板本體之表面，且連接至一第一線路，該第一基板銲墊之位置係對應該第一晶片銲墊。該第二基板銲墊位於該基板本體之表面，且連接至一第二線路，該第二基板銲墊之位置係對應該第二晶片銲墊。該基板保護材料覆蓋該第一基板銲墊或該第二基板銲墊，而顯露另一基板銲墊。該晶片之凸塊係連接顯露之基板銲墊。藉此，該可選擇線路之基板及該覆晶接合結構可選擇導通不同線路，因此該可選擇線路之基板及該覆晶接合結構可配合不同產品(例如高階產品或低階產品)選擇導通所需線路，以降低製造成本。
參考圖3，顯示本發明可選擇線路之基板之第一實施例之俯視示意圖。該基板31包括一基板本體311、至少一基板銲墊312、一第一導電跡線313及一第二導電跡線314。該基板本體311具有一表面3111。該基板銲墊312位於該基板本體311之表面3111。該第一導電跡線313連接至一第一線路315，該第一導電跡線313具有一第一中斷區域3131，使得該第一導電跡線313形成一不連續線段。該第二導電跡線314連接至一第二線路316，該第二導電跡線314具有一第二中斷區域3141，使得該第二導電跡線314形成一不連續線段，該第二導電跡線314及該第一導電跡線313連接至同一個基板銲墊312。在本實施例中，該基板銲墊312、該第一導電跡線313、該第一線路315、該第二導電跡線314及該第二線路316係位於同一層。可以理解的是，該基板31亦可具有三個以上的導電跡線，每一導電跡線連接至一線路，且具有一中斷區域，使得該導電跡線形成一不連續線段，而該等導電跡線都連接至同一個基板銲墊。
參考圖4，顯示本發明可選擇線路之基板之第二實施例之俯視示意圖。該基板33包括一基板本體331、至少一基板銲墊332、一第一導電跡線333及一第二導電跡線334。該基板本體331具有一表面3311。該基板銲墊332位於該基板本體331之表面3311。該第一導電跡線333連接至一第一線路335。該第二導電跡線334連接至一第二線路336，該第二導電跡線334及該第一導電跡線333連接至同一個基板銲墊332。在本實施例中，該基板銲墊332、該第一導電跡線333、該第一線路335、該第二導電跡線334及該第二線路336係位於同一層。可以理解的是，該基板33亦可具有三個以上的導電跡線，每一導電跡線連接至一線路，且該等導電跡線都連接至同一個基板銲墊。
參考圖5及6，分別顯示本發明覆晶接合結構之第一實施例之組合及分解示意圖。該覆晶接合結構4包括一晶片41及一基板42。該晶片41具有一線路面411及一非線路面412，其中該線路面411具有至少一凸塊4111。該基板42係與圖3之基板31大致相同，所不同之處在於，在該覆晶接合結構4中，該第一導電跡線313及該第二導電跡線314之其中之一係為導通狀態，另一則為斷路狀態。在本實施例中，當該晶片41接合至該基板42後，該覆晶接合結構4更包括一導體43。該導體43係為導電材料或被動元件(電阻、電容或電感)，位於該第一中斷區域3131，使得該第一導電跡線313係為導通狀態。因此，該凸塊4111係電性連接至該第一線路315。可以理解的是，該導體43也可以置於該第二中斷區域3141，使得該第二導電跡線314係為導通狀態(此時，該第一導電跡線313係為斷路狀態)。藉此，當該晶片41接合至該基板42後，使用者可選擇性的導通該第一導電跡線313或該第二導電跡線314，使得該凸塊4111可電性連接至該第一線路315或該第二線路316。可以理解的是，該基板42亦可具有三個以上的導電跡線，其中一個導電跡線係為導通狀態，其餘導電跡線則為斷路狀態。參考圖7，顯示本發明覆晶接合結構之第二實施例之分解示意圖。該覆晶接合結構6包括一晶片41及一基板62。該晶片41具有一線路面411及一非線路面412，其中該線路面411具有至少一凸塊4111。該基板62係與圖4之基板33大致相同，所不同之處在於，在該覆晶接合結構6中，該第一導電跡線333及該第二導電跡線334之其中之一係為導通狀態，另一則為斷路狀態。在本實施例中，當該晶片41接合至該基板62後，該第二導電跡線334係被切斷，使得該第二導電跡線334係為斷路狀態。因此，該凸塊4111係電性連接至該第一線路335。可以理解的是，該基板62亦可具有三個以上的導電跡線，當該晶片41接合至該基板62後，可選擇保留任一導電跡線，而切斷其餘的導電跡線。
參考圖8，顯示本發明覆晶接合結構之第三實施例之分解示意圖。該覆晶接合結構7A包括一晶片71及一基板72。該晶片71包括一晶片本體711、一第一晶片銲墊712、一第二晶片銲墊713、一晶片保護材料714及一凸塊715。該晶片本體711具有一表面(圖中未示)。該第一晶片銲墊712及該第二晶片銲墊713位於該晶片本體711之表面，且該第二晶片銲墊713係利用一連接線路716連接至該第一晶片銲墊712。在本實施例中，該連接線路716更連接至一打線銲墊717，且該第一晶片銲墊712、該第二晶片銲墊713、該連接線路716及該打線銲墊717係位於同一層。該晶片保護材料714覆蓋該第一晶片銲墊712且顯露該第二晶片銲墊713。該凸塊715位於顯露之第二晶片銲墊713。可以理解的是，該晶片保護材料714亦可更覆蓋其他晶片銲墊，且該等晶片銲墊皆利用該連接線路716連接。
該基板72包括一基板本體721、一第一基板銲墊722、一第二基板銲墊723及一基板保護材料724。該基板本體721具有一表面(圖中未示)。該第一基板銲墊722位於該基板本體721之表面，且連接至一第一線路725，該第一基板銲墊722之位置係對應該第一晶片銲墊712。該第二基板銲墊723位於該基板本體721之表面，且連接至一第二線路726，該第二基板銲墊723之位置係對應該第二晶片銲墊713，該晶片71之凸塊715係連接該第二基板銲墊723。在本實施例中，該第一基板銲墊722、該第二基板銲墊723、該第一線路725及該第二線路726係位於同一層。該基板保護材料724覆蓋該基板本體721之表面且顯露該第一基板銲墊722及該第二基板銲墊723。
在本實施例中，當該晶片71接合至該基板72後，該晶片71經由該凸塊715導通位於左邊之第二線路726。
參考圖9，顯示本發明覆晶接合結構之第四實施例之分解示意圖。本實施例之覆晶接合結構7B與第三實施例之覆晶接合結構7A(圖8)大致相同，其中該基板74與第三實施例之基板72完全相同，但是元件標號稍有不同，位於該基板74左邊之第一基板銲墊742係與該基板72(圖8)左邊之第二基板銲墊723相同，位於該基板74右邊之第二基板銲墊743係與該基板72(圖8)右邊之第一基板銲墊722相同，位於該基板74左邊之第一線路745係與該基板72(圖8)左邊之第二線路726相同，位於該基板74右邊之第二線路746係與該基板72(圖8)右邊之第一線路725相同。
在本實施例中，位於該晶片73右邊之第一晶片銲墊732係對應該晶片71(圖8)右邊之第二晶片銲墊713，且該第一晶片銲墊732係被該晶片保護材料714所覆蓋。位於該晶片73左邊之第二晶片銲墊733係對應該晶片71(圖8)左邊之第一晶片銲墊712，且該第二晶片銲墊733係不被該晶片保護材料714所覆蓋，而顯露出。一凸塊735係位於該第二晶片銲墊733。
在本實施例中，當該晶片73接合至該基板74後，該晶片73經由該凸塊735導通位於右邊之第二線路746。
圖8及圖9之使用方式如下。首先，需決定欲導通之線路(例如位於該基板72左邊之第二線路726或位於該基板74右邊之第二線路746)。之後，在形成該晶片保護材料714時，再選擇性覆蓋不需要的晶片銲墊(分別是位於該晶片71左邊之第一晶片銲墊712及位於該晶片73右邊之第一晶片銲墊732)，並顯露需要的晶片銲墊(分別是位於該晶片71右邊之第二晶片銲墊713及位於該晶片73左邊之第二晶片銲墊733)，最後再於顯露之晶片銲墊上形成凸塊715,735，以連接相對應之基板銲墊(分別是位於該基板72左邊之第二基板銲墊723及位於該基板74右邊之第二基板銲墊743)。藉此，在同一型式之基板(該基板72及該基板74係為相同之基板)上可以接合上不同型式之晶片(該晶片71及該晶片73係為不同之晶片)而導通不同線路，因此可以節省基板之型式，以降低設計及製造之成本。
參考圖10，顯示本發明覆晶接合結構之第五實施例之分解示意圖。該覆晶接合結構8A包括一晶片81及一基板82。該晶片81包括一晶片本體811、一第一晶片銲墊812、一第二晶片銲墊813、一晶片保護材料814及一凸塊815。該晶片本體811具有一表面(圖中未示)。該第一晶片銲墊812及該第二晶片銲墊813位於該晶片本體811之表面，且該第二晶片銲墊813係利用一連接線路816連接至該第一晶片銲墊812。在本實施例中，該晶片81之連接線路816更連接至一打線銲墊817，且該第一晶片銲墊812、該第二晶片銲墊813、該連接線路816及該打線銲墊817係位於同一層。該晶片保護材料814覆蓋該晶片本體811之表面且顯露該第一晶片銲墊812及該第二晶片銲墊813。該凸塊815位於該第二晶片銲墊813。
該基板82包括一基板本體821、一第一基板銲墊822、一第二基板銲墊823及一基板保護材料824。該基板本體821具有一表面(圖中未示)。該第一基板銲墊822位於該基板本體821之表面，且連接至一第一線路825，該第一基板銲墊822之位置係對應該第一晶片銲墊812。該第二基板銲墊823位於該基板本體821之表面，且連接至一第二線路826，該第二基板銲墊823之位置係對應該第二晶片銲墊813，該晶片81之凸塊815係連接該第二基板銲墊823。在本實施例中，該第一基板銲墊822、該第二基板銲墊823、該第一線路825及該第二線路826係位於同一層。該基板保護材料824覆蓋該第一基板銲墊822且顯露該第二基板銲墊823。可以理解的是，該基板保護材料824亦可更覆蓋其他基板銲墊。
在本實施例中，當該晶片81接合至該基板82後，該晶片81經由該凸塊815導通位於左邊之第二線路826。
參考圖11，顯示本發明覆晶接合結構之第六實施例之分解示意圖。本實施例之覆晶接合結構8B與第五實施例之覆晶接合結構8A(圖10)大致相同，其中該晶片81與第五實施例之晶片83完全相同，但是元件標號稍有不同，位於該晶片83左邊之第二晶片銲墊833係與該晶片81(圖10)左邊之第一晶片銲墊812相同，位於該晶片83右邊之第一晶片銲墊832係與該晶片81(圖10)右邊之第二晶片銲墊813相同。一凸塊835係位於該第二晶片銲墊833。
在本實施例中，位於該基板84左邊之第一基板銲墊842係對應該基板82(圖10)左邊之第二基板銲墊823，且該第一基板銲墊842係被該基板保護材料824所覆蓋。位於該基板84右邊之第二基板銲墊843係對應該基板82(圖10)右邊之第一基板銲墊822，且該第二基板銲墊843係不被該基板保護材料824所覆蓋，而顯露出。
在本實施例中，當該晶片83接合至該基板84後，該晶片83經由該凸塊835導通位於右邊之第二線路846。
圖10及圖11之使用方式如下。首先，需決定欲導通之線路(例如位於該基板82左邊之第二線路826或位於該基板84右邊之第二線路846)。之後，在形成該基板保護材料824時，再選擇性覆蓋不需要的基板銲墊(分別是位於該基板82右邊之第一基板銲墊822及位於該基板84左邊之第一基板銲墊842)，並顯露需要的基板銲墊(分別是位於該基板82左邊之第二基板銲墊823及位於該基板84右邊之第二基板銲墊843)。藉此，同一型式之晶片(該晶片81及該晶片83係為相同之晶片)可以接合至不同型式之基板(該基板82及該基板84係為不同之基板)而導通不同線路，因此可以節省晶片之型式，以降低設計及製造之成本。
惟上述實施例僅為說明本發明之原理及其功效，而非用以限制本發明。因此，習於此技術之人士對上述實施例進行修改及變化仍不脫本發明之精神。本發明之權利範圍應如後述之申請專利範圍所列。
1A．．．習知第一種打線接合結構
1B．．．習知第二種打線接合結構
4．．．本發明覆晶接合結構之第一實施例
6．．．本發明覆晶接合結構之第二實施例
7A．．．本發明覆晶接合結構之第三實施例
7B．．．發明覆晶接合結構之第四實施例
8A．．．本發明覆晶接合結構之第五實施例
8B．．．本發明覆晶接合結構之第六實施例
11．．．基板
12．．．晶片
13．．．導線
31．．．本發明可選擇線路之基板之第一實施例
33．．．本發明可選擇線路之基板之第二實施例
41．．．晶片
42．．．基板
43．．．導體
62．．．基板
71．．．晶片
72．．．基板
73．．．晶片
74．．．基板
81．．．晶片
82．．．基板
83．．．晶片
84．．．基板
111．．．第一基板銲墊
112．．．第二基板銲墊
113．．．第一線路
114．．．第二線路
121．．．晶片銲墊
311．．．基板本體
312．．．基板銲墊
313．．．第一導電跡線
314．．．第二導電跡線
315．．．第一線路
316．．．第二線路
331．．．基板本體
332．．．基板銲墊
333．．．第一導電跡線
334．．．第二導電跡線
335．．．第一線路
336．．．第二線路
411．．．線路面
412．．．非線路面
711．．．晶片本體
712．．．第一晶片銲墊
713．．．第二晶片銲墊
714．．．晶片保護材料
715．．．凸塊
716．．．連接線路
717．．．打線銲墊
721．．．基板本體
722．．．第一基板銲墊
723．．．第二基板銲墊
724．．．基板保護材料
725．．．第一線路
726．．．第二線路
732．．．第一晶片銲墊
733．．．第二晶片銲墊
735．．．凸塊
742．．．第一基板銲墊
743．．．第二基板銲墊
745．．．第一線路
746．．．第二線路
811．．．晶片本體
812．．．第一晶片銲墊
813．．．第二晶片銲墊
814．．．晶片保護材料
815．．．凸塊
816．．．連接線路
817．．．打線銲墊
821．．．基板本體
822．．．第一基板銲墊
823．．．第二基板銲墊
824．．．基板保護材料
825．．．第一線路
826．．．第二線路
832．．．第一晶片銲墊
833．．．第二晶片銲墊
835．．．凸塊
842．．．第一基板銲墊
843．．．第二基板銲墊
845．．．第一線路
846．．．第二線路
3111．．．表面
3131．．．第一中斷區域
3141．．．第二中斷區域
3311．．．表面
4111．．．凸塊
圖1顯示習知第一種打線接合結構之俯視示意圖；
圖2顯示習知第二種打線接合結構之俯視示意圖；
圖3顯示本發明可選擇線路之基板之第一實施例之俯視示意圖；
圖4顯示本發明可選擇線路之基板之第二實施例之俯視示意圖；
圖5顯示本發明覆晶接合結構之第一實施例之組合示意圖；
圖6顯示本發明覆晶接合結構之第一實施例之分解示意圖；
圖7顯示本發明覆晶接合結構之第二實施例之分解示意圖；
圖8顯示本發明覆晶接合結構之第三實施例之分解示意圖；
圖9顯示本發明覆晶接合結構之第四實施例之分解示意圖；
圖10顯示本發明覆晶接合結構之第五實施例之分解示意圖；及
圖11顯示本發明覆晶接合結構之第六實施例之分解示意圖。
31．．．本發明可選擇線路之基板之第一實施例
311．．．基板本體
312．．．基板銲墊
313．．．第一導電跡線
314．．．第二導電跡線
315．．．第一線路
316．．．第二線路
3111．．．表面
3131．．．第一中斷區域
3141．．．第二中斷區域

Claims (21)

  1. 一種可選擇線路之基板，包括：一基板本體，具有一表面；至少一基板銲墊，位於該基板本體之表面；一第一導電跡線，連接至一第一線路，該第一導電跡線具有一第一中斷區域，使得該第一導電跡線形成一不連續線段；及一第二導電跡線，連接至一第二線路，該第二導電跡線具有一第二中斷區域，使得該第二導電跡線形成一不連續線段，該第二導電跡線及該第一導電跡線連接至同一個基板銲墊。
  2. 如請求項1之基板，其中該基板銲墊、該第一導電跡線、該第一線路、該第二導電跡線及該第二線路係位於同一層。
  3. 一種可選擇線路之基板，包括：一基板本體，具有一表面；至少一基板銲墊，位於該基板本體之表面；一第一導電跡線，連接至一第一線路；及一第二導電跡線，連接至一第二線路，該第二導電跡線及該第一導電跡線連接至同一個基板銲墊。
  4. 如請求項3之基板，其中該基板銲墊、該第一導電跡線、該第一線路、該第二導電跡線及該第二線路係位於同一層。
  5. 一種可選擇線路之基板，包括：一基板本體，具有一表面；一第一基板銲墊，位於該基板本體之表面，且連接至一第一線路；一第二基板銲墊，位於該基板本體之表面，且連接至一第二線路；及一基板保護材料，覆蓋該第一基板銲墊且顯露該第二基板銲墊。
  6. 如請求項5之基板，其中該第一基板銲墊之位置係對應一晶片之一第一晶片銲墊，該第二基板銲墊之位置係對應該晶片之一第二晶片銲墊，該第二基板銲墊係用以連接該晶片之一凸塊。
  7. 一種覆晶接合結構，包括：一晶片，該晶片具有一線路面及一非線路面，其中該線路面具有至少一凸塊；及一基板，包括：一基板本體，具有一表面；至少一基板銲墊，位於該基板本體之表面，該凸塊係連接該基板銲墊；一第一導電跡線，連接至一第一線路，該第一導電跡線具有一第一中斷區域，使得該第一導電跡線形成一不連續線段；及一第二導電跡線，連接至一第二線路，該第二導電跡線具有一第二中斷區域，使得該第二導電跡線形成一不連續線段，該第二導電跡線及該第一導電跡線連接至同一個基板銲墊，其中該第一導電跡線及該第二導電跡線之其中之一係為導通狀態，另一則為斷路狀態。
  8. 如請求項7之覆晶接合結構，更包括一導體，位於該第一中斷區域及該第二中斷區域之其中之一，使得該第一導電跡線及該第二導電跡線之其中之一係為導通狀態。
  9. 如請求項8之覆晶接合結構，其中該導體係為導電材料或被動元件。
  10. 如請求項7之覆晶接合結構，其中該基板銲墊、該第一導電跡線、該第一線路、該第二導電跡線及該第二線路係位於同一層。
  11. 一種覆晶接合結構，包括：一晶片，該晶片具有一線路面及一非線路面，其中該線路面具有至少一凸塊；及一基板，包括：一基板本體，具有一表面；至少一基板銲墊，位於該基板本體之表面，該凸塊係連接該基板銲墊；一第一導電跡線，連接至一第一線路；及一第二導電跡線，連接至一第二線路，該第二導電跡線及該第一導電跡線連接至同一個基板銲墊，其中該第一導電跡線及該第二導電跡線之其中之一係為導通狀態，另一則為斷路狀態。
  12. 如請求項11之覆晶接合結構，其中該第一導電跡線及該第二導電跡線之其中之一係被切斷，使得該第一導電跡線及該第二導電跡線之其中之一係為斷路狀態。
  13. 如請求項11之覆晶接合結構，其中該基板銲墊、該第一導電跡線、該第一線路、該第二導電跡線及該第二線路係位於同一層。
  14. 一種覆晶接合結構，包括：一晶片，包括：一晶片本體，具有一表面；一第一晶片銲墊，位於該晶片本體之表面；一第二晶片銲墊，位於該晶片本體之表面，該第二晶片銲墊係利用一連接線路連接至該第一晶片銲墊；一晶片保護材料，覆蓋該第一晶片銲墊且顯露該第二晶片銲墊；及一凸塊，位於顯露之第二晶片銲墊；及一基板，包括：一基板本體，具有一表面；一第一基板銲墊，位於該基板本體之表面，且連接至一第一線路，該第一基板銲墊之位置係對應該第一晶片銲墊；一第二基板銲墊，位於該基板本體之表面，且連接至一第二線路，該第二基板銲墊之位置係對應該第二晶片銲墊，該晶片之凸塊係連接該第二基板銲墊；及一基板保護材料，覆蓋該基板本體之表面且顯露該第一基板銲墊及該第二基板銲墊。
  15. 如請求項14之覆晶接合結構，其中該第一晶片銲墊、該第二晶片銲墊及該連接線路係位於同一層。
  16. 如請求項14之覆晶接合結構，其中該第一基板銲墊、該第二基板銲墊、該第一線路及該第二線路係位於同一層。
  17. 如請求項14之覆晶接合結構，其中該晶片之連接線路更連接至一打線銲墊。
  18. 一種覆晶接合結構，包括：一晶片，包括：一晶片本體，具有一表面；一第一晶片銲墊，位於該晶片本體之表面；一第二晶片銲墊，位於該晶片本體之表面，該第二晶片銲墊係利用一連接線路連接至該第一晶片銲墊；一晶片保護材料，覆蓋該晶片本體之表面且顯露該第一晶片銲墊及該第二晶片銲墊；及一凸塊，位於該第二晶片銲墊；及一基板，包括：一基板本體，具有一表面；一第一基板銲墊，位於該基板本體之表面，且連接至一第一線路，該第一基板銲墊之位置係對應該第一晶片銲墊；一第二基板銲墊，位於該基板本體之表面，且連接至一第二線路，該第二基板銲墊之位置係對應該第二晶片銲墊，該晶片之凸塊係連接該第二基板銲墊；及一基板保護材料，覆蓋該第一基板銲墊且顯露該第二基板銲墊。
  19. 如請求項18之覆晶接合結構，其中該第一晶片銲墊、該第二晶片銲墊及該連接線路係位於同一層。
  20. 如請求項18之覆晶接合結構，其中該第一基板銲墊、該第二基板銲墊、該第一線路及該第二線路係位於同一層。
  21. 如請求項18之覆晶接合結構，其中該晶片之連接線路更連接至一打線銲墊。
TW098101263A 2009-01-14 2009-01-14 可選擇線路之基板及覆晶接合結構 TWI406373B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW098101263A TWI406373B (zh) 2009-01-14 2009-01-14 可選擇線路之基板及覆晶接合結構
US12/586,491 US8089164B2 (en) 2009-01-14 2009-09-23 Substrate having optional circuits and structure of flip chip bonding

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW098101263A TWI406373B (zh) 2009-01-14 2009-01-14 可選擇線路之基板及覆晶接合結構

Publications (2)

Publication Number Publication Date
TW201027689A TW201027689A (en) 2010-07-16
TWI406373B true TWI406373B (zh) 2013-08-21

Family

ID=42318476

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098101263A TWI406373B (zh) 2009-01-14 2009-01-14 可選擇線路之基板及覆晶接合結構

Country Status (2)

Country Link
US (1) US8089164B2 (zh)
TW (1) TWI406373B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN203225947U (zh) * 2013-03-28 2013-10-02 富士康(昆山)电脑接插件有限公司 印刷电路板组件

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6472749B1 (en) * 1999-02-15 2002-10-29 Hitachi, Ltd. Semiconductor device having a shortened wiring length to reduce the size of a chip
US20040113253A1 (en) * 2002-10-08 2004-06-17 Chippac, Inc. Semiconductor stacked multi-package module having inverted second package
US20080088011A1 (en) * 2006-10-12 2008-04-17 Siliconware Precision Industries Co., Ltd. Semiconductor package on which a semiconductor device can be stacked and fabrication method thereof
US20080203555A1 (en) * 2007-02-23 2008-08-28 Powertech Technology Inc. Universal substrate and semiconductor device utilizing the substrate

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6472749B1 (en) * 1999-02-15 2002-10-29 Hitachi, Ltd. Semiconductor device having a shortened wiring length to reduce the size of a chip
US20040113253A1 (en) * 2002-10-08 2004-06-17 Chippac, Inc. Semiconductor stacked multi-package module having inverted second package
US20080088011A1 (en) * 2006-10-12 2008-04-17 Siliconware Precision Industries Co., Ltd. Semiconductor package on which a semiconductor device can be stacked and fabrication method thereof
US20080203555A1 (en) * 2007-02-23 2008-08-28 Powertech Technology Inc. Universal substrate and semiconductor device utilizing the substrate

Also Published As

Publication number Publication date
US8089164B2 (en) 2012-01-03
TW201027689A (en) 2010-07-16
US20100176516A1 (en) 2010-07-15

Similar Documents

Publication Publication Date Title
TWI240389B (en) High-density layout substrate for flip-chip package
JP5185885B2 (ja) 配線基板および半導体装置
JP5342154B2 (ja) 半導体装置の製造方法
JP2006093189A5 (zh)
JP2014515187A5 (zh)
JP2010245455A5 (ja) 基板
TW200743199A (en) Bonding pad structure and semiconductor chip
TWI699147B (zh) 軟性電路板及包括其的電子裝置
JPWO2021111604A5 (zh)
JP4137929B2 (ja) 半導体装置
TW201448140A (zh) 具金屬柱組之基板及具金屬柱組之封裝結構
KR20200011820A (ko) 반도체 패키지
TWI406373B (zh) 可選擇線路之基板及覆晶接合結構
KR20100004790A (ko) 반도체 패키지
JP2007053346A5 (zh)
TWI795630B (zh) 封裝結構
TWI501370B (zh) 半導體封裝件及其製法
JP5000130B2 (ja) 半導体チップ
JP3160545U (ja) チップ集積回路構造
TWI505422B (zh) 分散晶片角隅應力之窗口型球格陣列封裝構造
US20070235870A1 (en) Common Assembly Substrate and Applications Thereof
JP2007059430A (ja) 半導体装置
CN103515329A (zh) 基板结构与使用该基板结构的半导体封装件
TWI459522B (zh) 電路裝置
TWI491001B (zh) 積體電路總成