TWI404945B

TWI404945B - 一種測試具有負載阻抗之積體電路的方法、設備及系統

Info

Publication number: TWI404945B
Application number: TW098138130A
Authority: TW
Inventors: Yunghsin Kuo
Original assignee: Taiwan Semiconductor Mfg
Priority date: 2008-11-26
Filing date: 2009-11-10
Publication date: 2013-08-11
Also published as: US20100127721A1; CN101738576B; US8134380B2; CN101738576A; TW201020560A

Description

一種測試具有負載阻抗之積體電路的方法、設備及系統

本發明是有關於一種測試積體電路的方法，且特別是有關於一種測試具有負載阻抗之積體電路的方法。

半導體積體電路(integrated circuit,IC)產業經歷了快速的成長。在IC材料和設計技術方面的技術精進使IC有世代的演進，相較於前一世代，下一世代的IC體積更小且電路更為複雜。然而，技術的精進也增加了處理和製造IC的複雜度，為了實現這些先進技術，IC的處理和製造方法也必須有相應的發展。在積體電路進化的過程中，功能性密度(亦即在每個晶片中，互相連接的元件個數)不斷地增加，而幾何體積(亦即可利用製程製造之最小元件(或線))不斷地縮小。這種尺度縮小的過程通常可增加製程效率並降低相關成本。但尺度縮小的過程也會造成相當高的能量消散值，這個問題可通過利用低功率消散元件來解決，例如互補式金屬-氧化物-半導體(CMOS)元件。可封裝這類元件並以IC晶片的形式販賣。

隨著技術持續地演進，IC晶片也常會在高頻率的環境下使用，例如無線射頻(radio frequency,RF)環境下。並且，當半導體元件愈來愈小且晶片的功能持續在增加時，IC晶片可在較小的面積中同時擁有更多輸入/輸出(I/O)接腳，這些接腳可控制IC並將IC程式化。結果是，腳距(接腳之間的距離)同時也須變的更小。想要在IC晶片上所有相隔一小腳距的接腳上建立合適的電性連接，並且測試IC晶片的高頻反應特性，在現階段的技術下是無法同時達成。所以，需要一個更有效的測試方法及設備，以有效地測試小腳距IC晶片在高頻下的反應。

本發明最廣之具體實施方式係有關用來測試具有一負載阻抗之積體電路的方法。此方法包含產生具有一第一頻率之第一測試訊號及一具有一第二頻率的第二測試訊號，其中該第二頻率大於該第一頻率；提供該第一測試訊號給一第一基板，其中該第一基板具有一電路，此電路適以處理該第一測試訊號；提供該第二測試訊號給一第二基板，其中該第二基板具有一阻抗匹配電路，此阻抗匹配電路適以將該負載阻抗轉換成適合該第二頻率的一欲求阻抗；及將該第一及第二測試訊號經由該第二基板傳送至該積體電路。

本發明最廣之具體實施方式係有關於一種測試一積體電路的設備，此積體電路具有一負載阻抗及複數個彼此以第一腳距相間隔的接腳。該設備包含一第一基板，適以處理一具有一第一頻率之第一測試訊號；一第二基板，耦接至該第一基板，其中該第二基板適以處理一具有一第二頻率之第二測試訊號，其中該第一頻率不大於該第二頻率；及一阻抗匹配電路，位於該第二基板之上，其中該阻抗匹配電路適以將該負載阻抗轉換成適合該第二頻率的一欲求阻抗。

本發明另一較廣之具體實施方式係有關於一種用以測試一積體電路的系統，此積體電路具有一負載阻抗及複數個彼此以第一腳距相間隔的接腳。此系統包含：一測試器，具有一源阻抗，適以產生一具有一第一頻率之第一測試訊號和一具有一第二頻率之第二測試訊號，以測試該積體電路，其中該第二頻率大於該第一頻率；一第一基板，耦接至該測試器，適以處理該第一測試訊號；一第二基板，耦接至該第一基板，適以處理該第二測試訊號，其中該第二基板包含一阻抗匹配電路，適以將該負載阻抗轉換成適合該第二頻率之一欲求阻抗；及一探針頭，具有複數個探針感測器，適以傳送和接收該第一及第二測試訊號，其中該些探針感測器將該第二基板耦接至該積體電路。

需要瞭解的是，以下揭示內容提供了可用來實施本發明不同特徵之多種不同實施態樣。為簡化揭示內容，只就特定組合和配置加以說明，這些例子是為了舉例說明之用，而非為了限制本發明範疇。更應瞭解的是，若本發明之第一特徵和第二特徵在一具體實施例被描述為直接連接，而在另一具體實施例中有一外加的特徵介於此第一特徵和第二特徵之中，表示可允許該第一特徵和第二特徵為非直接連接。為了簡潔清晰地呈現本發明，各種特徵可能以不同的尺度繪示。

第1圖係依據本發明之各種不同態樣所繪示之測試IC晶片的方法100流程圖。第2-3圖係一用以測試在第1圖方法100中，處於不同階段之IC晶片的系統實施例示意圖。第4A-4D圖繪示了用於測試IC晶片之高頻電路的具體實施例。這裡要注意的是，其它的儀器也可用於測試系統，但為了簡單清晰的原因而未繪出。也要瞭解的是，在第1圖方法被提出時或提出前後，可能會出現其它的製程方法，這裡僅會簡短地描述那些方法。

首先，請參考第1圖，方法100從方塊110開始，產生一具有一第一頻率的第一測試訊號和具有一第二頻率的第二測試訊號，其中第二訊號的頻率大於第一訊號的頻率。接著請參考第2圖，以一測試器210來產生用以測試積體電路元件290的測試訊號，此積體電路元件具有一負載阻抗295。也可用測試器200來接收從被測試之積體電路元件290所發出之回應訊號。測試器210為一自動測試設備(automatic test equipment；ATE)。測試器210包含複數個高速且高精確度的測試電路220。測試器210也包含複數個測試軟體230。使用者240可由電腦介面250或是其它合適的介面，選擇或修改該複數個測試軟體230。藉由選擇合適的測試軟體230，測試器210具有較大的彈性且可測試數種不同的IC晶片。

在本發明之一具體實施例中，測試器210產生具有一頻率265的測試訊號260及具有一頻率275的另一個測試訊號270，其中頻率265不大於頻率275。除了高頻反應特性外，測試訊號260還可用來測試積體電路元件290的執行效能或電性表現。例如，可以測試訊號260來測試積體電路元件290的數位處理基頻或功率控制特性。在本發明一實施例中，測試訊號260的頻率265不會超過數百MHz。可使用測試訊號270來測試積體電路元件290的高頻反應特性，特別是在特高頻(UHF)範圍或超高頻(SHF)的範圍。上述特高頻的範圍為300MHz至3GHz，超高頻的範圍為3GHz至30GHz。在本發明之一實施例中，測試訊號270的頻率275大於800MHz，且有可能高達3-5GHz。

接下來請參考方法100中的方塊120，其中第一測試訊號被傳送到一電路板，此電路板上的電路可處理第一測試訊號。接著請參考第3圖，一基板310被耦接至測試器210。此基板310為印刷電路板(PCB)，並具有複數個導電層312、314、316和複數個絕緣層318、319，絕緣層與導電層為平面。導電層312、314、316包含銅箔。絕緣層318、319包含介電材料。基板310也包含複數個通孔(via)或接點(contact)322、324，以此做為導電層312、314、316的內連接。在本發明具體實施例中，基板310的厚度360大約為6.35mm。基板310通常由廠商提供。

測試訊號260經由一連接構件315傳送至基板310。連接構件315包含一連接器和一電纜。連接器包含SNA、SNB、SMA或其它合適的連接器。電纜可包含同軸電纜或其它合適的纜線。連接器和電纜適以在測試器210和基板310間來回繞送訊號。基板310包含一電路320。除了高頻反應特性外，電路320還適以測試積體電路元件290的執行效能和電性表現。例如，電路320包含一數位處理電路。在一些具體實施例中，電路320包含功率控制電路。電路320包含集積或分散的電路元件，其中包含電容、電感或電阻。在本發明之一具體實施例中，測試訊號260被傳導至電路320，且在電路320中進行處理。電路320可經由通孔322和/或324而與基板310上的複數個襯墊330電性連接。襯墊330包含任何在此技藝中已知之合適的接觸型襯墊。襯墊330之間的間隔為一腳距(pitch)340。在本發明之一具體實施例中，腳距340約為300μm。同樣在本發明之一具體實施例中，測試訊號260在經過電路320處理後被繞送至襯墊330。需要注意的是，上述之特定腳距僅為本發明之一態樣，其它大小的腳距也可使用於本發明。腳距的大小決定於印刷電路板出廠的規格。

接下請參考方法100的方塊130，其中第二測試訊號被傳送至一基板，此基板包含一高頻電路，適以將積體電路元件之負載阻抗轉變為適合第二頻率的一欲求阻抗。請參考第3圖，基板410被耦接至基板310。一般而言，基板410與電路板310為相同的供應商。基板410包含陶瓷材料。或者，基板410可包含有機材料。在本發明之一具體實施例中，基板410的厚度為1.53mm。基板410也包含複數個上表面襯墊425，該些襯墊彼此間隔一腳距440。基板上具有球柵陣列(ball-grid-array,BGA)的一面定義為上表面412。在本發明之一具體實施例中，基板410上表面襯墊425間的腳距440與基板310的襯墊330間的腳距340大約相等。基板410的一或多個上表面襯墊425與基板310上的一或多個襯墊330耦接，使電路訊號可在基板410和基板310之間傳送和接收。基板上表面的襯墊425和基板310的襯墊330可以焊接方式來連接。焊料可做為基板310和基板410間的界面。需注意的是，從基板310中發出之測試訊號270，經由上述之焊料界面而到達基板410後，此測試訊號270可能會產生訊號衰減的情況，反之亦然，亦即由基板410所發出的測試訊號若通過焊料界面到達基板310，也會發生同樣情況。這種訊號衰減的現象可能是阻抗不一致(或不匹配)所造成。

基板410包含複數個下表面襯墊430，襯墊間彼此間隔一腳距445，其中這些下表面襯墊位於基板410的下表面413。此下表面413又稱為C4側(即，基板上之塌陷高度控制晶片(Controlled Collapse Chip Connection；C4))。在本實施例中，腳距445約為130mm。測試訊號可直接由測試器210或先經由基板310再傳送至基板410。在本實施例中，測試訊號270經由連接構件415，繞過基板310而傳送至基板410。連接構件415包含一連接器和一電纜。連接器可包含SNA、SNB、SMA或其它合適的連接器。電纜包含同軸電纜。連接器和電纜適以在測試器210和基板410間來回地繞送訊號。本實施例的優點在於，因測試訊號270繞過了基板310之故，因此基板310上可能有的雜訊和干擾訊號並不會被耦接至測試訊號270。另一個優點在於，因為測試訊號270不會通過基板310和基板410的焊料界面，測試訊號270的衰減幅度可能會因此減小。如此，可更加準確地測量積體電路元件290在高頻下的反應特性。

基板410也包含一高頻電路450。此高頻電路450可從主要基板310上分離。高頻電路450包含一阻抗匹配電路，此阻抗匹配電路經由一或多個具有特徵阻抗的傳導線路，使源端及負載端耦接。高頻電路450的阻抗匹配電路包含一或多個電感、電容或電阻，可將負載端的阻抗轉變為適合源端的阻抗。在本實施例中，負載端為具有負載阻抗295的積體電路元件290，源端為產生測試訊號270的測試器210，其中此源端具有一源阻抗。高頻電路450的阻抗匹配電路依電路配置形態而有不同功能，例如減少高頻信號的反射、將功率傳導最大化、提升訊雜比或減少相位和振幅變形的機會。例如，負載阻抗295被調整為接近於傳導線中之特徵阻抗，適以減少訊號的反射。或者，負載阻抗295被調整為接近於源阻抗的共軛複數(a complex conjugate of the source impedance)，適以使傳導功率最大化。若高頻電路450不具備此阻抗匹配電路，會使得積體電路元件490中之高頻反應特性難以測量，且測量出來之數據可信度低也沒有參考價值。接著，請參考第4A-4D圖，這些圖繪示了高頻電路450之阻抗匹配電路的各種實施態樣。

高頻電路450包含其它高頻處理電路，以適用於特高頻和超高頻的功率範圍。在本發明之一實施例中，高頻電路450包含產生高頻訊號的振盪器、傳導高頻訊號的RF信號轉換器、用以減弱高頻訊號的RF衰減器、用以增強高頻訊號的RF放大器、將複數個訊號混合成一新頻率的混合器、以及將不適用範圍的頻率過濾掉的濾波器。測試訊號270也通過在高頻電路450中的其它電路，並由此電路進行處理。

接下來請參考方法100的方塊140，其中第一測試訊號經由基板繞送至探針頭。請再參考第3圖，探針頭510耦接至基板410。探針頭510包含複數個探針感測器520，彼此間隔一腳距530。在本發明之一具體實施例中，腳距530的大小接近於基板410下表面的襯墊430的腳距445，其中腳距530的大小約為130μm。同樣地，在本實施例中，測試訊號260從基板310的襯墊340被繞送至基板410的上表面襯墊425。之後，測試訊號260從上表面襯墊425被繞送至基板410的下表面襯墊430。之後，測試訊號260被繞送至探針頭510的探針感測器520。

接下來請參考方法100的方塊150，其中第二測試訊號被傳送至探針頭。請參考第3圖，測試訊號270被繞送經過高頻電路450之後，測試訊號270被繞送至下表面襯墊430，並再被繞送至探針頭510之探針感測器520。

接下來請參考方法100的方塊160，其中第一及第二測試訊號被傳送到積體電路元件。請參考第3圖，積體電路元件290包含複數個接腳(pin)297，其中相鄰接腳297的間隔為一腳距299。在本實施例中，腳距299與探針感測器520之腳距530幾乎相同。探針感測器520電性耦接至接腳297，並且測試訊號260、270經由探針感測器520和接腳297傳送至積體電路元件290。之後，測試訊號260、270可在積體電路元件290中進行處理。

可以瞭解的是，方法100可經由加上其它步驟來完成積體電路元件290的測試。例如，在測試訊號260、270經由積體電路元件290處理完成之後，積體電路元件290產生一或多個回應訊號720。回應訊號720經由探針感測器520由探針頭510接收。之後，測試訊號720經由基板410和基板310繞送回測試器210，且通過高頻電路450並經由其進行處理。測試器依據回應訊號720和測試訊號260、270，測量一或多個積體電路元件290中之執行效能特性。

本發明之具體實施例具有幾個超過先前技術元件的優點。其中一個優點是探針頭的腳距較小，可測量具有很多小腳距(例如，130μm)接腳的IC(例如，可超過150個接腳)。另一個優點在於可測試在高頻範圍操作的元件，例如，頻率範圍可高達3-5GHz。又一個優點在於，本發明之具體實施例的前置時間(lead time)為5-7星期，比先前技術元件的前置時間8-10星期為短。本發明實施方式其中一個優點為易於實施。本發明實施方式的又一個優點在於製造成本較低。

總結上述，所揭露為一個有效且高效率的測試積體電路元件的方法和裝置。這裡所揭露的方法為在基板上安裝一具有阻抗匹配電路的高頻電路。並且，這裡所揭露的元件和裝置價格較低且容易安裝。需要瞭解的是，這裡所揭露之不同具體實施方式提供了不同的優點，且所有的具體實施方式不需具備獨特的優點。

前述已揭露了本發明數個具體實施方式的特徵，使此領域中具有通常技藝者得更加瞭解本發明細節的描述。此領域中具有通常技藝者應能完全明白且能使用所揭露之技術特徵，做為設計或改良其他製程和結構的基礎，以實現和達成在此所介紹實施態樣之相同的目的和優點。此領域中具有通常技藝者應也能瞭解這些對應的說明，並沒有偏離本發明所揭露之精神和範圍，且可在不偏離本發明所揭露之精神和範圍下進行各種改變、替換及修改。

100．．．方法

110．．．步驟

120．．．步驟

130．．．步驟

140．．．步驟

150．．．步驟

160．．．步驟

210．．．測試器

220．．．測試電路

230．．．測試軟體

240．．．使用者

250．．．電腦介面

260．．．測試訊號

265．．．頻率

270．．．測試訊號

275．．．頻率

290．．．積體電路元件

295．．．負載阻抗

297．．．接腳

299．．．腳距

310．．．基板

312．．．導電層

314．．．導電層

315．．．連接構件

316．．．導電層

318．．．絕緣層

319．．．絕緣層

320．．．電路

322．．．通孔或接點

324．．．通孔或接點

330．．．襯墊

340．．．腳距

360．．．厚度

410．．．基板

412．．．上表面

413．．．下表面

425．．．上表面襯墊

430．．．下表面襯墊

440．．．腳距

445．．．腳距

450．．．高頻電路

460．．．厚度

510．．．探針頭

520．．．探針感測器

530．．．腳距

720．．．回應訊號

附圖有助於瞭解所揭露態樣之詳細敘述。這裡需要強調的是，圖中各種特徵未依據實際在產業中之標準尺寸進行繪製。為了簡明敘述之故，各種特徵的尺寸有進行增減。

第1圖係依據本發明所揭露方法之各種態樣所繪示之測試IC晶片之方法流程。

第2-3圖係依據本發明所揭露方法之各種態樣所繪示之IC晶片測試系統之示意圖。

第4A-4D圖係用於本發明之數個用於測試IC晶片之高頻線路實施態樣。

Claims

一種用以測試具有負載阻抗之積體電路的方法，包含：產生一具有一第一頻率的第一測試訊號及一具有一第二頻率的第二測試訊號，其中該第二頻率大於該第一頻率；提供該第一測試訊號給一第一基板，其中該第一基板具有一電路，其適以處理該第一測試訊號；將該第二測試訊號繞過該第一基板，且經由一阻抗匹配電路來繞送該第二測試訊號給一第二基板，其中該第二基板具有該阻抗匹配電路，適以將該負載阻抗轉變為一適合該第二頻率的一欲求阻抗；及將該第一和第二測試訊號經由該第二基板傳送至該積體電路。
如申請專利範圍第1項所述之方法，其中傳送該第一和第二測試訊號的步驟包含經由該第二基板繞送該第一測試訊號至一探針頭，並繞送該第二測試訊號至該探針頭，其中該探針頭與該積體電路電性耦接。
如申請專利範圍第2項所述之方法，更包含：以該積體電路處理該第一及第二測試訊號；以該積體電路產生一回應訊號；經由該第二基板及該第一基板繞送該回應訊號至一測試器，其中該測試器適以產生該第一及第二測試訊號並接收該回應訊號；依據該第一及第二測試訊號與該回應訊號，來測量該積體電路的一特性。
如申請專利範圍第1項所述之方法，更包含將該積體電路之該負載阻抗調整至近似於一傳輸線的一特徵阻抗，其中該傳輸線將該阻抗匹配電路耦接於該積體電路和該測試器。
如申請專利範圍第1項所述之方法，更包含將該積體電路之該負載阻抗調整至近似於該測試器之一源阻抗的共軛複數。
一種測試具有一負載阻抗及複數個彼此以一第一腳距間隔的接腳之積體電路的設備，包含：一第一基板，適以處理一具有一第一頻率之第一測試訊號；一第二基板，耦接至該第一基板，其中該第二基板適以處理一具有一第二頻率之第二測試訊號，其中該第一頻率不大於該第二頻率，其中該第二基板包含一連接構件，適以繞送該第二測試訊號，其中該第二測試訊號在以該連接構件繞送之前，已先繞過了該第一基板；及一阻抗匹配電路，位於該第二基板之上，其中該阻抗匹配電路適以將該負載阻抗轉換成適合該第二頻率之一欲求阻抗。
如申請專利範圍第6項所述之設備，其中該第一基板包含複數個襯墊，該些襯墊彼此以一第二腳距相間隔，其中該第二腳距大於該第一腳距。
如申請專利範圍第7項所述之設備，其中該第二基板包含複數個上表面襯墊和複數個下表面襯墊，其中一或多個該些上表面襯墊與一或多個該些下表面襯墊彼此電性耦接。
如申請專利範圍第8項所述之設備，其中該些上表面襯墊彼此以一腳距相間隔，且此腳距與該第二腳距實質相等。
如申請專利範圍第8項所述之設備，其中該些下表面襯墊彼此以一腳距相間隔，且此腳距與該第一腳距實質相等。
如申請專利範圍第9項所述之設備，其中該些上表面襯墊位於該第二基板之一球柵陣列(BGA)側，且其中該些下表面襯墊位於該第二基板之下表面上。
如申請專利範圍第11項所述之設備，更包含一高頻處理電路，位於該第二基板之上，其中該高頻處理電路適以在一RF頻率範圍內運作以處理該第二測試訊號。
如申請專利範圍第11項所述之設備，其中該高頻處理電路包含一振盪器、一混頻器、一濾波器、一低雜訊放大器、一RF切換器、一RF衰減器、一RF放大器、或上述元件之組合。
如申請專利範圍第13項所述之設備，其中該高頻處理電路與該阻抗匹配電路係位於該第二基板之下表面。
如申請專利範圍第14項所述之設備，其中該連接構件位於該第二基板之該球柵陣列側，其中該連接構件適以將該第二基板耦接至一測試器。
一種測試一積體電路的系統，其中該積體電路具有一負載阻抗及複數個彼此以一第一腳距相間隔的接腳，此系統包含：一測試器，具有一源阻抗，適以產生一具有一第一頻率之第一測試訊號和一具有一第二頻率之第二測試訊號，以測試該積體電路，其中該第二頻率大於該第一頻率；一第一基板，耦接至該測試器，適以處理該第一測試訊號；一第二基板，耦接至該第一基板，適以處理該第二測試訊號，其中該第二基板包含一阻抗匹配電路，適以將該負載阻抗轉換成適合該第二頻率之一欲求阻抗，其中該第二基板包含一連接構件，適以繞送該第二測試訊號，其中該第二測試訊號在以該連接構件繞送之前，已先繞過了該第一基板；及一探針頭，具有複數個探針感測器，適以傳送和接收該第一及第二測試訊號，其中該些探針感測器適以將該第二基板耦接至該積體電路。
如申請專利範圍第16項所述之系統，其中第二頻率的範圍包含從特高頻至超高頻的頻率。
如申請專利範圍第16項所述之系統，其中該第二基板包含複數個下表面襯墊(其彼此以一第一腳距相間隔)，和複數個上表面襯墊(其彼此以一第二腳距相間隔)，其中該第二腳距大於該第一腳距；及其中該第一基板包含複數個襯墊(其彼此以一第二腳距相間隔)，用以電性耦接至該第二基板上該複數個上表面襯墊。