TWI404191B - 電子裝置 - Google Patents

電子裝置 Download PDF

Info

Publication number
TWI404191B
TWI404191B TW095118271A TW95118271A TWI404191B TW I404191 B TWI404191 B TW I404191B TW 095118271 A TW095118271 A TW 095118271A TW 95118271 A TW95118271 A TW 95118271A TW I404191 B TWI404191 B TW I404191B
Authority
TW
Taiwan
Prior art keywords
transistor
active
total
area
abc
Prior art date
Application number
TW095118271A
Other languages
English (en)
Other versions
TW200707705A (en
Inventor
Der Zanden Josephus Henricus Bartholomeus Van
Original Assignee
Nxp Bv
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nxp Bv filed Critical Nxp Bv
Publication of TW200707705A publication Critical patent/TW200707705A/zh
Application granted granted Critical
Publication of TWI404191B publication Critical patent/TWI404191B/zh

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/04Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203Particular design considerations for integrated circuits
    • H01L27/0207Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H01L27/0211Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique adapted for requirements of temperature
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203Particular design considerations for integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Amplifiers (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

電子裝置
本發明係關於一種包含一半導體晶粒之電子裝置,該半導體晶粒具有在該晶粒上佔據一總RF電晶體主動區域之至少一RF電晶體。
RF MM IC(射頻單石微波積體電路)及具有積體偏壓電路之離散電晶體需要使靜態電流在特定之環境溫度範圍內保持恆定之偏壓電路。RF電晶體之特徵(例如,線性)對偏壓電路之設定非常敏感。通常,偏壓電路係經電流驅動,意即,RF電晶體中之電流係藉由電流鏡(current mirror)來判定。根據該原理,將偏壓電晶體與RF電晶體耦合,使得流過偏壓單元之電流判定流過RF電晶體之電流,意即,將流過偏壓電晶體之電流"鏡射"至RF電晶體中。電流鏡在此項技術中為吾人所熟知。
對於MOSFET(金屬氧化物矽場效電晶體)而言,流過經配置於電流鏡中之偏壓電晶體與RF電晶體之電流的比例取決於該等電晶體之總有效指狀物長度(主動區域(通道)之寬度與長度)。包括流過RF電晶體之電流之RF電晶體的特徵係藉由RF MM IC所專用之應用來預定。為使整個電路之功率消耗保持較小,以一使流過偏壓單元之電流最小化之方式來界定偏壓單元之設計參數。為達到此目的,偏壓單元具有一小於RF電晶體之主動區域的主動區域。因此,偏壓電流亦小於流過RF電晶體之電流。
RF電晶體之偏壓電流與靜態電流之間的比率應保持恆定,而與大量生產時發生之技術擴展(technology spread)無關。由於RF電晶體之區域經選擇成大於偏壓單元之區域,所以RF電晶體歸因於大區域而得益於更好之平均效應。偏壓單元之平均效應較小或在最壞情況下根本不存在。因此,偏壓單元遭受大體上較高之參數擴展(parameter spread)。該參數擴展導致靜態電流之顯著變化。歸因於偏壓單元與RF電晶體之間之高電流比率,將偏壓單元電流中之誤差直接傳送至RF電晶體電流。此誤差可削弱RF MM IC之特徵。
此項技術中已知之第二問題係整合於相同晶粒上之電晶體之熱耦合。視操作模式(例如,類別AB)而定,一些RF電晶體需要高電流,從而導致產生熱之大量的輸出功率,該熱係經由基板而被傳送至偏壓單元。該等熱效應可導致電路之進一步降級。
為克服該等問題,先前技術之解決方案建議將偏壓單元與RF電晶體分開建構,意即,不在同一晶粒(或基板)上。根據該已知解決方案,可在任一時間為整合RF電晶體來調節偏壓電路。然而,該等電路需要調諧,與對於完全整合之解決方案相比,其更為複雜且生產更為昂貴。
US2002/6,448,859係關於一具有雙極電晶體之高頻功率放大器。該美國專利之描述揭示了一包括具有雙極電晶體之複數個電晶體區塊之高頻功率放大器,其中每一電晶體區塊均包括一連接至該雙極電晶體之發射極的電阻、一用於產生一參考電壓作為雙極電晶體之基極偏壓的參考電壓產生電路、及一連接至雙極電晶體之基極的偏壓產生電路,該偏壓產生電路藉由轉換該參考電壓來產生一基極偏壓電壓。
US 6,661,290係關於一具有特定偏壓電路之高頻功率放大器。
US 6,018,270揭示一用於單一或多個低電壓RF電路之單一偏壓區塊,該或該等RF電路包括一或多個放大器及一或多個單或雙平衡混合器,其補償溫度及積體電路製程參數。
US 5,623,232係關於一用於積體電路運算放大器之構形,該積體電路運算放大器對於電流反饋具有低阻抗輸入。建議採用一平衡對稱構形來避免歸因於熱敏電晶體對內熱產生之不平衡熱回應而導致之降級。
US2004/0222848係關於一具有溫度補償之平衡射頻功率放大器。雙電晶體射頻功率放大器得以揭示,其具有通常對稱之分路輸入與輸出,該等輸入與輸出經組態以便提供所要之電平衡,該射頻功率放大器亦具有一溫度補償電路,該溫度補償電路經組態以在操作溫度之範圍內提供大體均勻增益。
本發明之一目的係提供一種具有減縮尺寸及改良型熱穩定性之電子裝置。藉由如請求項1之電子裝置來解決該目的。
因此,一電子裝置具備一半導體晶粒,該半導體晶粒包含在該晶粒上佔據一總RF電晶體主動區域之至少一RF電晶體。該總RF電晶體主動區域包括具有一特定通道寬度及一特定通道長度之至少一電晶體通道。用於對RF電晶體進行偏壓之至少一偏壓單元亦配置於該晶粒上,其中該至少一偏壓單元在該晶粒上佔據一總偏壓單元主動區域。偏壓單元可由一或多個電晶體組成。總偏壓單元主動區域(ABC)包括具有一特定通道寬度及一特定通道長度之至少一電晶體通道。總RF電晶體主動區域大體上大於總偏壓單元主動區域。總偏壓單元主動區域具有一共同區域中心。總RF電晶體主動區域亦具有一共同區域中心。偏壓單元與RF電晶體之主動區域經配置以使得該RF電晶體之共同區域中心與該偏壓單元之共同區域中心定位於一軸線上,其中該軸線大體上垂直於或平行於該RF電晶體之至少一通道的長度。
根據上述配置之電子裝置允許將偏壓單元(通常為一或多個偏壓電晶體)與RF電晶體一起配置於相同晶粒上,雖然由於下列原因而認為此配置係不切實際的。為了省電,偏壓單元通常係具有遠小於RF電晶體之主動區域的主動區域之電晶體。因此,RF電晶體與偏壓電晶體之電子特性及參數大體上不同。與較大之RF電晶體相比,較小之偏壓電晶體經歷更多之參數變化。因此,需要額外組件來自動或手動地調節流過偏壓單元之電流,該等組件通常係在RF電晶體之積體電路的外部得以建構。因此,在建構電路時之任何時間調節偏壓電流或偏壓電壓之可能性得以保持。
此外,根據本發明之電子裝置藉由一配置來補償強烈的參數變化,在該配置中,RF電晶體之共同區域中心與偏壓單元之共同區域中心在晶粒之表面上之至少一方向上重合。此配置可在晶粒之表面上之一或多個方向上補償一階參數梯度。亦可根據高階之參數梯度來選擇該配置。
對於單一主動區域而言,共同區域中心為其自身區域之幾何中心。對於兩個或兩個以上之獨立主動區域而言,首先判定每一獨立部分之區域中心。對於多個主動區域而言,基於所有部分之個別區域之尺寸來判定共同區域中心。即使劃分較小之偏壓單元區域,亦藉由共同區域中心之適當配置來補償每一子區域之參數擴展的增加。最容易之方法在於將總主動區域劃分為相等尺寸之主動子區域。可根據共同質心原理(principle of common centroid)來執行適當配置,以便補償一階參數梯度。該共同質心原理考慮到以特定尺寸之每一區域之個別尺寸。該區域在一方向上延伸得愈遠,則其在該方向上之考慮以成比例之方式愈高。因此,可能足以將共同區域中心配置於一平行於或垂直於通道之長度之軸線上。
防止熟練技工將偏壓單元與RF電晶體置放於相同晶粒上之另一缺點為熱耦合之危險。RF需求需要使大電流流過RF電晶體,從而在該RF電晶體中導致顯著的熱。耦合至偏壓單元之該熱另外削弱了偏壓單元之參數,藉此使其效能降級。根據本發明,有可能將偏壓單元與RF電晶體之區域彼此分隔得足夠遠以減少熱耦合。
根據本發明之一態樣,將總RF電晶體主動區域與總偏壓單元主動區域中之至少一者劃分為至少兩個主動子區域。該等子區域包含個別裝置之一大體部分。若將區域劃分為若干子區域,則如以上所解釋之共同區域中心之配置可更為容易。
根據本發明之另一態樣,將RF電晶體之主動區域劃分為偶數個RF電晶體主動子區域。根據該配置,可更為有效地最優化熱耦合及參數變化補償。
根據本發明之另一態樣,偏壓單元主動區域係位於RF電晶體主動子區域之間,且偏壓單元主動區域在相對側上具有RF電晶體主動子區域之一半。因此,更容易使RF電晶體與偏壓單元之主動區域的共同區域中心匹配。
根據本發明之一態樣,電子裝置具有偶數個偏壓單元主動子區域。對於RF電晶體主動區域而言,偶數個偏壓單元主動區域使得判定子區域相對於共同區域中心之正確位置的程序變得容易。
根據本發明之另一態樣,電子裝置具有四個偏壓單元主動子區域。RF電晶體主動區域具有一矩形形狀。四個偏壓單元主動區域各被配置於矩形RF電晶體主動區域之四個角中的一者附近。根據該配置,容易使共同區域中心匹配且同時使熱耦合最小化。偏壓單元主動區域之四個部分可各被大體上配置於矩形RF電晶體主動區域之一角的區域中。此係改良型配置以減少熱耦合且仍保持對參數變化之良好補償。
根據本發明之一態樣,電子裝置具有兩個相等尺寸之偏壓單元主動子區域。偏壓單元主動區域之兩個部分對稱地配置於RF電晶體主動區域之相對側上。
根據本發明之再一態樣,主動區域或子區域經配置以使得RF電晶體之共同區域中心或共同子區域中心與偏壓單元之共同區域中心或共同子區域中心均位於一軸線上。該軸線大體上垂直於RF電晶體之至少一通道的長度。對於一特定技術而言,在一方向上之參數擴展可盛行(prevail)。通常,擴展係由通道之長度之方向上之小缺陷所支配。通道之特性對該方向上之缺陷非常敏感。導致擴展之參數係(例如)有效通道長度、閘極氧化物厚度、摻雜概況(陰影效應)、或摻雜濃度、及許多其他參數。在垂直於通道長度之方向的方向上,意即,在通道寬度之方向上,缺陷之影響不是同樣地強烈。在該等情況下,可足以僅補償在晶粒之表面上之一方向上的參數降級。若RF電晶體與偏壓單元之主動區域的共同區域中心係定位於一經定向成垂直於RF電晶體之通道之長度的軸線上,則可避免大多數參數擴展。
根據本發明之另一態樣,每一RF電晶體主動子區域均包含複數個通道。另外或其他,每一偏壓單元主動子區域均包含複數個通道。為此目的,減小指狀物長度(通道寬度)。因此,即使維持電晶體(偏壓電晶體或RF電晶體)之總通道長度與通道寬度,亦可將更高數目之通道(指狀物)並排地配置。增加之通道(指狀物)數目用來改良參數擴展之平均效應。若增加指狀物之數目,則若應維持總主動區域,則必須縮短指狀物長度。因此,亦可減小RF電晶體之通道的指狀物長度以改良平均效應。
圖1展示偏壓單元BC及RF電晶體RFT之簡化示意性電路圖。電流源CS向偏壓單元BC供應電流IB。RF電晶體RFT與偏壓單元BC係以一習知電流鏡方式來耦合。因此,將流過偏壓單元BC之電流IB"鏡射"至RF電晶體RFT。對於MOSFET電晶體(金屬氧化物矽場效電晶體)而言,流過RF電晶體RFT之電流IB與電流IDQ之間的比率係藉由諸如電晶體之寬度W與長度L之典型設計參數來判定。RF電晶體RFT之設計參數主要係藉由該電晶體所專用之應用來預定。設計參數(意即,偏壓單元BC之寬度W及長度L)係根據不同需要來判定。
由於功率消耗係關於積體電路之一主要關注問題,所以需要僅僅使小偏壓電流IB流過偏壓單元BC。因此,有必要僅僅設計偏壓單元之小主動區域ABC。雖然通常需要具有僅僅佔據晶粒(微晶片)之少許部分的小積體電路,但是小區域亦存在缺點。關於小區域之一主要問題係參數擴展或技術參數變化。
圖2展示RF電晶體之偏壓電流與靜態電流之間之比率的圖。在典型製造條件下,預期參數變化具有高斯(Gaussian)分佈或正態分佈。該等分佈在此項技術中係已知的。由偏壓單元所佔據之區域ABC相對於由RF電晶體所佔據之區域RFTA愈小,則擴展就愈大,意即,高斯分佈就愈廣且愈多。
圖3描繪作為矽晶粒上之位置之函數之參數變化的典型模型。上部圖展示特定參數可沿著第一軸線AX1改變之方式的三種可能性。曲線(a)係無擴展之理想平坦分佈。曲線(b)對應於線性(一階)梯度,其係變化類型之最普通的近似。曲線(c)可代表其他一些變化類型,其可能為線性的或甚至為非線性的。在三個曲線之下,圖3展示代表矽晶粒上具有寬度W及長度L之電晶體之主動區域之矩形區域的圖。該主動區域提供電晶體之通道C。一隔離閘極位於該通道上方以控制流過該通道之電流流動。通道之最小長度L係MOS技術之一主要特徵。第一軸線AX1大體上平行於通道C之寬度W。根據本發明,假設參數分佈遵循曲線(b)。因此,晶粒之較接近於左邊的區域與較接近於右邊的區域相比提供不同的參數。在晶粒上佔據大區域之組件得益於所示之參數變化的平均效應,而小區域經受較強的參數擴展。
圖4展示典型的先前技術電路(AN 1987),其中用於將RF電晶體RFT進行偏壓之偏壓電晶體Q1與Q2配置於積體電路(晶粒)外部,在其上建構該RF電晶體。本發明之一態樣係將偏壓電晶體(偏壓單元)連同RF電晶體一起整合於一晶粒上。
圖5展示偏壓單元BC中之RF電晶體RFT之配置。RF電晶體RFT在晶粒上佔據一區域ARFT,且偏壓單元佔據一區域ABC,該區域ABC顯著小於由RF電晶體所佔據之區域ARFT。由於由RF電晶體所佔據之區域ARFT大於偏壓單元區域ABC,所以使RF電晶體內之擴展平均達到高於較小偏壓單元區域ABC內之擴展的程度。單一且小的偏壓單元將不能得益於相同的平均效應,且其與RF電晶體相比經受更多的參數偏差。然而,偏壓單元參數之較大變化會影響流過RF電晶體之靜態電流IB與偏壓電流IDQ之間的比率。此為圖5中所示之配置的情況,其中RF電晶體之主動區域ARFT與偏壓單元之主動區域ABC並排地配置於晶粒上。RF電晶體之主動區域的共同區域中心COARF與偏壓單元的共同區域中心COABC不重合。
圖6展示根據本發明之一配置之簡化示意圖,其中偏壓單元之總主動區域ABC與RF電晶體之總主動區域ARFT經配置以使得偏壓單元之區域中心COABC與RF電晶體之區域中心COARFT係位於一軸線AX2上。若參數擴展係受到晶片之表面上之僅一方向上之效應的支配,則根據圖6之配置將足以補償該一方向上之參數變化。因此,沒有必要使區域中心完全匹配,但有必要將其置放於一共同軸線AX2上,該軸線AX2為(例如)主動區域ARFT與ABC兩者之共同對稱軸線。
圖7展示一簡化圖,其中將偏壓單元之主動區域ABC分為兩個主要部分ABC1與ABC2。該等兩個子區域ABC1、ABC2具有一位於軸線AX2上之共同區域中心COABC。RF電晶體之主動區域ARFT具有一亦位於軸線AX2上之共同區域中心COARFT。因此,圖6所示之補償一方向上之參數變化的配置亦適於設計,其中將主動區域AFRT、ABC中之一者或兩者劃分成若干子區域。該配置已經補償垂直於AX2之方向上的擴展,且若該方向支配該擴展,則該配置係足夠的。
圖8展示相對於RF電晶體之相等尺寸之主動子區域ARFT1、ARFT2之理想偏壓單元位置ABC的簡化圖。在該特定配置中,將RF電晶體之主動區域劃分成兩個主要部分,使得偏壓單元之主動區域ABC可置放於該兩個部分中間。若區域及子區域之配置相對於圖8中間之虛線對稱,則由區域ABC所代表之偏壓單元BC受益於該位置。另外,RF電晶體之主動子區域ARFT1、ARFT2的共同區域中心COARF與偏壓單元之共同區域中心COABC重合。若假設一用於參數變化之線性模型(根據圖3中之曲線(b)),則RF電晶體RFT中間之位置係特別有利的。然而,此配置經受顯著的熱耦合。
圖9展示根據本發明之一配置的另一簡化示意圖,其中為較少熱耦合而將偏壓單元之區域ABC分為兩個部分ABC1、ABC2。可藉由.改變ABC1、ABC2與RFT之間的距離d1、d2來控制熱耦合。兩個主動子區域ABC1、ABC2定位於RF電晶體之主動區域ARFT的相對側處。亦需要相對於圖9中之虛中線建立完美之對稱性。將特別注意使RF電晶體之共同區域中心COARF與偏壓單元之共同區域中心COABC匹配。
圖10展示另一配置,其中將偏壓電晶體之主動區域ABC分為四個部分ABC1、ABC2、ABC3、ABC4。此等四個主動子區域ABC1、ABC2、ABC3、ABC4待以一對稱方式而分佈於RF電晶體之主動區域ARFT周圍。若RF電晶體之中心或RF電晶體附近之偏壓單元BC之間的熱耦合太強,則此配置係有用的。藉由增加RF電晶體之主動區域ARFT與子區域ABC1至ABC4之間的距離d2,可降低熱耦合。相對於圖8及圖9中之配置,圖10之配置允許較少熱耦合。對於其他配置而言,應使RF電晶體之共同區域中心及共同子區域中心COARF與偏壓單元之共同區域中心及共同子區域中心COABC匹配。
圖11展示根據本發明之一配置,其中將RF電晶體之主動區域ARFT分為多個部分,在此情況下為四個部分ARFT1、ARFT2、ARFT3、ARFT4。對於此種平行RF電晶體主動子區域而言,偏壓單元之主動區域ABC係位於理想位置上。RF電晶體之共同區域中心及共同子區域中心COARF與偏壓單元之共同區域中心及共同子區域中心COABC重合。
圖12展示根據本發明之一配置,其具有四個RF電晶體主動子區域ARFT1、ARFT2、ARFT3、ARFT4及兩個偏壓單元主動子區域ABC1、ABC2。與圖11相比,該配置具有降低之熱耦合。
圖13展示配置,其中四個偏壓單元主動子區域ABC1、ABC2、ABC3、ABC4配置於RF電晶體周圍,將該RF電晶體分為四個主動子區域ARFT1、ARFT2、ARFT3、ARFT4。該配置可用作極低熱耦合。
圖14展示此項技術中所熟知之MOSFET之簡化圖。閘極G覆蓋通道C(主動區域)。閘極G控制電晶體之操作。汲極與源極區域S、D分別位於閘極G之左側與右側。有效通道長度L係用於製造電晶體之技術之一最重要特徵。通道長度L平行於軸線AX1,通道寬度W遵循軸線AX2。通道寬度W通常大於通道長度L以允許大電流。歸因於其特徵形狀,閘極區域(且因此通道)被稱作指狀物。因此,通道之寬度W則係藉由"指狀物長度"來參考。
圖15展示MOSFET之另一簡化圖。通常,將MOSFET分為許多閘極G及個別通道C(未圖示),其各被汲極與源極區域封閉(為簡單起見,僅用D指示汲極)。在圖15中,閘極、汲極與源極係藉由許多並排放置之矩形區域來代表。該等矩形區域耦合在一起以形成MOSFET RFT或待匹配之一對MOSFET RFT。圖15中省略了用於耦合不同汲極、源極與閘極之導線。圖15展示電晶體區域ARFT下方以不穩定線之形式之在方向AX1上之例示性參數變化。由於在軸線AX1之方向上存在並排放置之複數個閘極G(及未圖示之相應通道C),所以MOSFET之主動區域的參數擴展在AX1方向上得以平均。
圖16展示RF電晶體RFT及偏壓單元BC之簡化示意圖。RF電晶體RFT具有大得多的主動區域。因此,RF電晶體主動區域提供較多閘極G。具有較小主動區域之偏壓單元BC僅提供一單一閘極G。因此,與偏壓單元BC相比,RF電晶體RFT受益於AX1方向上之所指示之參數擴展之更好的平均效應。然而,若需要改良型平均效應,則RF電晶體亦會得益於減縮之通道長度(指狀物長度)。
與圖16相比,圖17展示RF電晶體RFT與偏壓單元BC之改良型配置。根據本發明之該實施例,減縮偏壓單元(及/或RF電晶體)之指狀物長度(MOSFET之寬度W),因此允許將電晶體分為複數個較小部分。因此,與圖16相比,偏壓單元BC(意即,該偏壓單元BC所包含之電晶體)受益於改良型平均效應。所有指狀物(通道)均具有相同定向,意即,RF電晶體之指狀物與偏壓單元之通道的指狀物經定向成垂直於AX1。此外,如已經關於圖6與圖7所做出之解釋,偏壓單元主動區域ABC與RF電晶體主動區域ARFT應根據一共同質心原理來配置,使得區域中心COARFT與COABC至少在共同對稱軸線AX2上重合。該配置補償方向AX1(其係最至關重要之方向)上之參數擴展。
圖18展示根據本發明之一配置,其中將總偏壓單元主動區域ABC劃分成兩個子區域ABC1與ABC2。如關於圖17所做出之解釋,兩個子區域ABC1、ABC2均具有減縮之指狀物長度。因此,偏壓單元BC在晶片表面上之方向AX1上具有改良型平均效應。以與圖17所示之方式相同的方式,所有指狀物(RF電晶體及偏壓單元)均具有相同定向。然而,根據圖18,RF電晶體主動區域之區域中心COARFT與偏壓單元主動區域之區域中心COABC在圖18中間完全重合。該配置對軸線AX2之方向上的參數變化做出額外貢獻。
圖19展示一大體上類似於圖10及圖13之配置的配置。偏壓單元主動區域ABC之四個子區域ABC1至ABC4得以提供。然而,除了先前所描述之實施例以外,圖19還展示了如何對通道(指狀物)進行定向。此應根據關於圖17與圖18所給出之解釋來完成(其係關於根據該等解釋之MOSFET)。雖然展示了區域中心相對於軸線AX2之對準,但是對於熟習此項技術者顯而易見的係,在AX2之方向上對短指狀物長度之補償可能變得愈來愈重要。
本發明係關於作為偏壓電路之電流鏡而得以解釋,但是熟習此項技術者會知道出於偏壓目的(本發明之要旨亦將有益於此等目的)之其他電路,且該等電路因此被認為係在本發明之範疇內。
應注意,上述實施例說明而非限制本發明,且熟習此項技術者將能夠在不脫離隨附申請專利範圍之範疇的情況下設計出許多替代實施例。在申請專利範圍中,置放於圓括號之間的任何參考符號均不應被理解為限制申請專利範圍。詞語"包含"(comprising)並不排除存在除了申請專利範圍中所列出之元件或步驟以外之元件或步驟。在一元件之前的詞語"一"(a或an)並不排除存在複數個該等元件。在列舉若干構件之裝置請求項中,該等構件中之若干個可藉由一個及相同硬體項來體現。某些措施存在於相互不同之從屬請求項中的純粹事實並不指示不能有利地使用該等措施之組合。
此外,申請專利範圍中之任何參考符號均不應被理解為限制申請專利範圍之範疇。
ABC1...總偏壓單元之主動子區域
ABC2...總偏壓單元之主動子區域
ABC3...總偏壓單元之主動子區域
ABC4...總偏壓單元之主動子區域
ABC...總偏壓單元主動區域
ARFT1...ARFT之主動子區域
ARFT2...ARFT之主動子區域
ARFT3...ARFT之主動子區域
ARFT4...ARFT之主動子區域
ARFT...總RF電晶體主動區域
AX1...軸線
AX2...軸線
BC...偏壓單元
COABC...ABC之共同區域中心
COARF...ARFT之共同區域中心
d1...距離
d2...距離
D...汲極區域
G...閘極
IB...電流
IDQ...電流
L...長度
Q1...偏壓電晶體
Q2...偏壓電晶體
RFT...RF電晶體
S...源極區域
W...寬度
圖1展示偏壓單元及RF電晶體之簡化示意圖;圖2展示在製造條件下RF電晶體之偏壓電流與靜態電流之間之比率的典型分佈(例如,高斯);圖3展示作為晶片之表面上之位置之函數的典型參數變化;圖4展示晶片外配置之典型的先前技術電路;圖5展示一晶粒上之RF電晶體與偏壓單元之習知配置;圖6展示根據一實施例之一改良型偏壓單元與RF電晶體配置,其中區域中心在一對稱軸線上重合;圖7展示根據一實施例之另一改良型偏壓單元與RF電晶體配置,其中區域中心在一對稱軸線上重合;圖8展示根據一實施例之理想偏壓單元位置;圖9展示根據一實施例之一配置,其中為較少熱耦合而將偏壓單元分為兩個部分;圖10展示根據一實施例之另一配置,其中為低熱耦合而將偏壓電晶體分為四個部分;圖11展示根據一實施例之用於一配置的另一偏壓單元位置,在該配置中將RF電晶體分為四個部分;圖12展示根據一實施例之一配置,其中將RF電晶體分為四個部分且將偏壓單元分為兩個部分;圖13展示根據一實施例之為極低熱耦合而分為四個部分之偏壓單元及分為四個部分之RF電晶體的配置;圖14展示MOSFET之簡化圖;圖15展示具有多個閘極之MOSFET之簡化圖;圖16展示根據一實施例之均具有多個閘極之RF電晶體與偏壓單元之簡化配置;圖17展示根據一實施例之RF電晶體與偏壓單元的另一配置;圖18展示根據一實施例之RF電晶體與偏壓單元之配置;且圖19展示根據一實施例之RF電晶體與偏壓單元之配置。
ABC1...總偏壓單元之主動子區域
ABC2...總偏壓單元之主動子區域
ABC3...總偏壓單元之主動子區域
ABC4...總偏壓單元之主動子區域
ARFT...總RF電晶體主動區域
COABC...ABC之共同區域中心
COARF...ARFT之共同區域中心
d2...距離

Claims (12)

  1. 一種電子裝置,其具有:一半導體晶粒(SD),其包含:-至少一RF電晶體(RFT),其在該晶粒(SD)上佔據一總RF電晶體主動區域(ARFT),該總RF電晶體主動區域(ARFT)包括具有一通道寬度(W)與一通道長度(L)之至少一電晶體通道(C);及-至少一偏壓單元(BC),用於對該RF電晶體(RFT)進行偏壓,一總偏壓單元主動區域(ABC)包括具有一通道寬度(W)與一通道長度(L)之至少一電晶體通道(C),該至少一偏壓單元(BC)在該晶粒(SD)上佔據該總偏壓單元主動區域(ABC);-該總偏壓單元主動區域(ABC)具有一共同區域中心(COABC);-該總RF電晶體主動區域(ARFT)具有一共同區域中心(COARF);其特徵在於:-該總RF電晶體主動區域(ARFT)實質上大於該總偏壓單元主動區域(ABC);-該等主動區域(ABC、ARFT)經配置以使得該RF電晶體之該共同區域中心(COARF)與該偏壓單元之該共同區域中心(COABC)均定位於一軸線(AX2)上,該軸線(AX2)實質上垂直於或平行於該RF電晶體(RFT)之該至少一通道(C)的該長度(L)。
  2. 如請求項1之電子裝置,其特徵在於:將該總RF電晶體主動區域(ARFT)與該總偏壓單元主動區域(ABC)中之至少一者劃分為至少兩個分開的主動子區域(ARFT1至ARFT4、ABC1至ABC4)。
  3. 如請求項2之電子裝置,其特徵在於偶數個RF電晶體主動子區域(ARFT1、ARFT2、ARFT3、ARFT4)。
  4. 如請求項3之電子裝置,其特徵在於:該總偏壓單元主動區域(ABC)係位於該等RF電晶體主動子區域(ARFT1、ARFT2、ARFT3、ARFT4)之間,且該總偏壓單元主動區域(ABC)在相對側上具有該等RF電晶體主動子區域(ARFT1、ARFT2、ARFT3、ARFT4)之一半。
  5. 如請求項2之電子裝置,其特徵在於偶數個偏壓單元主動子區域(ABC1、ABC2、ABC3、ABC4)。
  6. 如請求項5之電子裝置,其特徵在於四個偏壓單元主動子區域(ABC1、ABC2、ABC3、ABC4),該RF電晶體主動區域(ARFT)具有一矩形形狀,該四個偏壓單元主動區域(ABC1、ABC2、ABC3、ABC4)各被配置於該矩形RF電晶體主動區域(ARFT)之四個角中的一者附近。
  7. 如請求項5之電子裝置,其特徵在於兩個相等尺寸之偏壓單元主動子區域(ABC1、ABC2),該偏壓單元主動區域(ABC1、ABC2)之該兩個部分對稱地配置於該RF電晶體主動區域(ARFT)之相對側上。
  8. 如請求項2之電子裝置,其特徵在於:該等主動區域或子區域(ABC1至ABC4、ARFT1至ARFT4)經配置以使得 該RF電晶體之該共同區域中心或共同子區域中心(COARF)與該偏壓單元之該共同區域中心或共同子區域中心(COABC)均定位於一軸線(AX2)上,該軸線(AX2)實質上垂直於該RF電晶體(RFT)之該至少一通道(C)的該長度(L)。
  9. 如請求項8之電子裝置,其特徵在於:該等RF電晶體主動子區域(ARFT1、ARFT2、ARFT3、ARFT4)中之每一者均包含複數個通道(C)。
  10. 如請求項8之電子裝置,其特徵在於:該等偏壓單元主動子區域(ABC1、ABC2、ABC3、ABC4)中之每一者均包含複數個通道(C)。
  11. 如請求項9或10之電子裝置,其特徵在於:所有通道(C)均係平行地對準。
  12. 一種用於設計如請求項1之電子裝置之方法,其包含以下步驟:-選擇至少一RF電晶體(RFT),其在晶粒(SD)上佔據一總RF電晶體主動區域(ARFT),該總RF電晶體主動區域(ARFT)包含具有一通道寬度(W)與一通道長度(L)之至少一電晶體通道(C);及-選擇至少一偏壓單元(BC),其用於對該RF電晶體(RFT)進行偏壓,總偏壓單元主動區域(ABC)包括具有一通道寬度(W)與一通道長度(L)之至少一電晶體通道(C),該至少一偏壓單元(BC)在該晶粒(SD)上佔據一總偏壓單元主動區域(ABC); -該總RF電晶體主動區域(ARFT)實質上大於該總偏壓單元主動區域(ABC);-判定該總偏壓單元主動區域(ABC)之一共同區域中心(COABC);判定該總RF電晶體主動區域(ARFT)之一共同區域中心(COARF);-配置該等主動區域(ABC、ARFT)以使得該RF電晶體之該共同區域中心或共同子區域中心(COARF)與該偏壓單元之該共同區域中心或共同子區域中心(COABC)均定位於一軸線(AX2)上,該軸線(AX2)實質上垂直於或平行於該RF電晶體(RFT)之該至少一通道(C)的該長度(L)。
TW095118271A 2005-05-26 2006-05-23 電子裝置 TWI404191B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
EP05104508 2005-05-26

Publications (2)

Publication Number Publication Date
TW200707705A TW200707705A (en) 2007-02-16
TWI404191B true TWI404191B (zh) 2013-08-01

Family

ID=36950535

Family Applications (1)

Application Number Title Priority Date Filing Date
TW095118271A TWI404191B (zh) 2005-05-26 2006-05-23 電子裝置

Country Status (7)

Country Link
US (1) US7948014B2 (zh)
EP (1) EP1889293B1 (zh)
JP (1) JP4964875B2 (zh)
KR (1) KR20080018905A (zh)
CN (1) CN101180729B (zh)
TW (1) TWI404191B (zh)
WO (1) WO2006126125A1 (zh)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7446352B2 (en) 2006-03-09 2008-11-04 Tela Innovations, Inc. Dynamic array architecture
US8653857B2 (en) 2006-03-09 2014-02-18 Tela Innovations, Inc. Circuitry and layouts for XOR and XNOR logic
US8658542B2 (en) 2006-03-09 2014-02-25 Tela Innovations, Inc. Coarse grid design methods and structures
US9035359B2 (en) 2006-03-09 2015-05-19 Tela Innovations, Inc. Semiconductor chip including region including linear-shaped conductive structures forming gate electrodes and having electrical connection areas arranged relative to inner region between transistors of different types and associated methods
US7956421B2 (en) 2008-03-13 2011-06-07 Tela Innovations, Inc. Cross-coupled transistor layouts in restricted gate level layout architecture
US7908578B2 (en) 2007-08-02 2011-03-15 Tela Innovations, Inc. Methods for designing semiconductor device with dynamic array section
US9230910B2 (en) 2006-03-09 2016-01-05 Tela Innovations, Inc. Oversized contacts and vias in layout defined by linearly constrained topology
US8448102B2 (en) 2006-03-09 2013-05-21 Tela Innovations, Inc. Optimizing layout of irregular structures in regular layout context
US7763534B2 (en) 2007-10-26 2010-07-27 Tela Innovations, Inc. Methods, structures and designs for self-aligning local interconnects used in integrated circuits
US8839175B2 (en) * 2006-03-09 2014-09-16 Tela Innovations, Inc. Scalable meta-data objects
US8541879B2 (en) 2007-12-13 2013-09-24 Tela Innovations, Inc. Super-self-aligned contacts and method for making the same
US9563733B2 (en) 2009-05-06 2017-02-07 Tela Innovations, Inc. Cell circuit and layout with linear finfet structures
US8667443B2 (en) 2007-03-05 2014-03-04 Tela Innovations, Inc. Integrated circuit cell library for multiple patterning
US8453094B2 (en) 2008-01-31 2013-05-28 Tela Innovations, Inc. Enforcement of semiconductor structure regularity for localized transistors and interconnect
US7939443B2 (en) 2008-03-27 2011-05-10 Tela Innovations, Inc. Methods for multi-wire routing and apparatus implementing same
KR101749351B1 (ko) 2008-07-16 2017-06-20 텔라 이노베이션스, 인코포레이티드 동적 어레이 아키텍쳐에서의 셀 페이징과 배치를 위한 방법 및 그 구현
US9122832B2 (en) 2008-08-01 2015-09-01 Tela Innovations, Inc. Methods for controlling microloading variation in semiconductor wafer layout and fabrication
US8661392B2 (en) 2009-10-13 2014-02-25 Tela Innovations, Inc. Methods for cell boundary encroachment and layouts implementing the Same
US9159627B2 (en) 2010-11-12 2015-10-13 Tela Innovations, Inc. Methods for linewidth modification and apparatus implementing the same
JP7075172B2 (ja) * 2017-06-01 2022-05-25 エイブリック株式会社 基準電圧回路及び半導体装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2213320A (en) * 1987-12-28 1989-08-09 Mitsubishi Electric Corp Method of producing an mmic amplifier
JP2000036582A (ja) * 1998-04-09 2000-02-02 Matsushita Electronics Industry Corp Mosトランジスタ対装置
JP2000091504A (ja) * 1998-09-16 2000-03-31 Nec Ic Microcomput Syst Ltd 半導体集積回路及びそのレイアウト方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5021853A (en) 1990-04-27 1991-06-04 Digital Equipment Corporation N-channel clamp for ESD protection in self-aligned silicided CMOS process
US5809410A (en) 1993-07-12 1998-09-15 Harris Corporation Low voltage RF amplifier and mixed with single bias block and method
US5623232A (en) * 1995-09-26 1997-04-22 Burr-Brown Corporation Topography for integrated circuit operational amplifier having low impedance input for current feedback
US6426680B1 (en) * 1999-05-26 2002-07-30 Broadcom Corporation System and method for narrow band PLL tuning
US7092043B2 (en) * 1998-11-12 2006-08-15 Broadcom Corporation Fully integrated tuner architecture
JP2000269426A (ja) * 1999-03-17 2000-09-29 Toshiba Corp ミラー回路
JP3641184B2 (ja) 2000-03-28 2005-04-20 株式会社東芝 バイポーラトランジスタを用いた高周波電力増幅器
JP2002217378A (ja) 2001-01-19 2002-08-02 Toshiba Corp 高周波電力増幅器
JP2003037456A (ja) * 2001-07-23 2003-02-07 Niigata Seimitsu Kk カレントミラーを備えたmos集積回路
US7158386B2 (en) * 2003-05-08 2007-01-02 Powerwave Technologies, Inc. Balanced radio frequency power amplifier with temperature compensation
WO2004112236A1 (en) * 2003-06-16 2004-12-23 Paragon Communications Ltd. Method and apparatus for dynamically regulating the supply voltage of a power amplifier
JP2005033350A (ja) * 2003-07-09 2005-02-03 Renesas Technology Corp 高周波電力増幅モジュールおよび半導体集積回路装置
EP1730506B1 (en) * 2004-04-02 2018-09-26 Silicon Laboratories Inc. An integrated electronic sensor
US7284214B2 (en) * 2004-10-22 2007-10-16 Mentor Graphics Corporation In-line XOR checking of master cells during integrated circuit design rule checking
US7665054B1 (en) * 2005-09-19 2010-02-16 Cadence Design Systems, Inc. Optimizing circuit layouts by configuring rooms for placing devices
US8028265B2 (en) * 2008-07-31 2011-09-27 International Business Machines Corporation System and method for improved placement in custom VLSI circuit design with schematic-driven placement

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2213320A (en) * 1987-12-28 1989-08-09 Mitsubishi Electric Corp Method of producing an mmic amplifier
JP2000036582A (ja) * 1998-04-09 2000-02-02 Matsushita Electronics Industry Corp Mosトランジスタ対装置
JP2000091504A (ja) * 1998-09-16 2000-03-31 Nec Ic Microcomput Syst Ltd 半導体集積回路及びそのレイアウト方法

Also Published As

Publication number Publication date
EP1889293A1 (en) 2008-02-20
JP4964875B2 (ja) 2012-07-04
TW200707705A (en) 2007-02-16
US7948014B2 (en) 2011-05-24
CN101180729A (zh) 2008-05-14
JP2008543042A (ja) 2008-11-27
WO2006126125A1 (en) 2006-11-30
CN101180729B (zh) 2011-11-30
US20100252865A1 (en) 2010-10-07
KR20080018905A (ko) 2008-02-28
EP1889293B1 (en) 2013-03-06

Similar Documents

Publication Publication Date Title
TWI404191B (zh) 電子裝置
JP3918090B2 (ja) 温度補償回路及びfet増幅器
JP2002222944A (ja) 半導体素子
KR101409797B1 (ko) 트랜지스터 디바이스들에서 역 단채널 효과를 활용하기 위한 장치 및 방법
US6911861B2 (en) Current biasing circuit with temperature compensation and related methods of compensating output current
US20100032671A1 (en) Degradation correction for finfet circuits
US20090096526A1 (en) Cascoded circuit
TWI264175B (en) Radio frequency power amplifier adaptive bias control circuit
US5537080A (en) Gain stability arrangement for HV MOSFET power amplifier
JP2005020518A (ja) 高周波電力増幅回路および高周波電力増幅用電子部品並びにその製造方法
KR20010023199A (ko) 액티브 동작 포인트가 조정되는 파워 증폭기
US6917084B2 (en) Interdigitated layout methodology for amplifier and H-bridge output stages
US7420420B2 (en) FET bias circuit
JP4719412B2 (ja) 半導体差動回路、それを用いた発振装置、増幅装置、スイッチ装置、ミキサ装置、回路装置、半導体差動回路の配置方法
US11431334B2 (en) Closed loop switch control system and method
Blair Biasing LDMOS FETs for linear operation
CN109565262B (zh) 用于mmic hemt放大器的补偿器器件
JPH1187628A (ja) 半導体集積回路
Lee et al. A 300-$\mu $ W 2.4-GHz PVT-Insensitive Subthreshold Reference-Based LNA
JP2006222645A (ja) 温度補償型発振器
JP2004235334A (ja) 半導体素子
JPS6228089Y2 (zh)
Lee et al. A broadband flat gain high linearity gain block MMIC amplifier with built-in temperature compensation active bias circuitry
JP2002305275A (ja) 温度分布均一化電子冷却装置
JPH0437207A (ja) 演算増幅器