TWI401914B - 測試裝置與測試方法 - Google Patents

測試裝置與測試方法 Download PDF

Info

Publication number
TWI401914B
TWI401914B TW098141770A TW98141770A TWI401914B TW I401914 B TWI401914 B TW I401914B TW 098141770 A TW098141770 A TW 098141770A TW 98141770 A TW98141770 A TW 98141770A TW I401914 B TWI401914 B TW I401914B
Authority
TW
Taiwan
Prior art keywords
packet
unit
test
data
communication
Prior art date
Application number
TW098141770A
Other languages
English (en)
Other versions
TW201032529A (en
Inventor
Shinichi Ishikawa
Masaru Goishi
Hiroyasu Nakayama
Masaru Tsuto
Original Assignee
Advantest Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corp filed Critical Advantest Corp
Publication of TW201032529A publication Critical patent/TW201032529A/zh
Application granted granted Critical
Publication of TWI401914B publication Critical patent/TWI401914B/zh

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L43/00Arrangements for monitoring or testing data switching networks
    • H04L43/50Testing arrangements
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2832Specific tests of electronic circuits not provided for elsewhere
    • G01R31/2834Automated test systems [ATE]; using microprocessors or computers

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Maintenance And Management Of Digital Transmission (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Description

測試裝置與測試方法
本發明是有關於一種測試裝置與測試方法。
於測試裝置中,表示測試信號的波形以及期待值的資料(測試向量(test vector))例如是由對在被測試元件的設計階段製作成的模型(model)進行模擬(simulation)所得的資料(波形轉儲(dump))而生成。例如,測試向量是由對藉由端子間的連接關係來表示內部電路的網表層級(netlist level)的模型進行模擬所得的波形轉儲而生成。
[先行技術文獻]
[專利文獻]
[專利文獻1]日本專利特開2001-67395號公報
然而,近年來,於元件的模擬中,逐漸使用以功能區塊(block)間的一系列交換(交易(transaction))的單位來表示動作的交易層級(transaction level)的邏輯設計模型。然而,在使用此種模型的模擬中,難以製作於先前的測試裝置中所用的測試向量。
進而,近年來,元件的大規模化不斷發展。因此,用於測試此種元件的測試向量亦變得龐大,從而變得難以使先前的測試裝置存儲測試向量。
而且,近年來,進行信號的輸出週期並非固定,或者輸出值依存於某些狀態而變化的非決定性動作的元件正在增加。因此,於使用內容已確定的測試向量的先前的測試裝置中,難以測試此種元件。
為了解決上述課題,在本發明的第1形態中,提供一種測試裝置與測試方法,該測試裝置對至少1個被測試元件進行測試,此測試裝置包括:封包列表記憶部,記憶多個封包列表,上述多個封包列表分別包含在與上述至少1個被測試元件之間進行通信的一系列封包;流程控制部,根據對上述至少1個被測試元件進行測試的測試程式的執行流程,來指定執行上述多個封包列表的各個的順序;以及封包通信部,將由上述流程控制部依序指定的封包列表中,所含的一系列封包在與上述至少1個被測試元件之間依序通信,以對上述至少1個被測試元件進行測試。
再者,上述的發明概要並未列舉本發明的所有必要特徵。而且,該些特徵群的次(sub)組合亦可成為發明。
為讓本發明之上述和其他目的、特徵和優點能更明顯易懂,下文特舉較佳實施例,並配合所附圖式,作詳細說明如下。
以下,透過發明的實施形態來說明本發明,但以下的實施形態並未限定申請專利範圍的發明。而且,實施形態中所說明的所有特徵組合未必限於發明內容所必需。
圖1是表示本實施形態的測試裝置100的構成與被測試元件500。測試裝置100是在與至少1個被測試元件500之間進行封包通信,以對被測試元件500進行測試。亦即,測試裝置100對被測試元件500發送封包以及自被測試元件500接收封包,以對被測試元件500進行測試。
測試裝置100包括模擬器(simulator)200、轉換部300以及測試部400。模擬器200藉由模擬(simulation)環境600來模擬被測試元件500的動作。模擬環境600具有在被測試元件500的設計階段製作成的元件模擬模型(model)610。作為一例,元件模擬模型610是描述在交易層級(transaction level)的功能區塊(block)間的一系列交換(交易(transaction))的單位表現之內部動作。
轉換部300根據模擬被測試元件500的動作的模擬環境600,而生成由該測試裝置100來執行的、用於對被測試元件500進行測試的測試用封包通信程式(program)。轉換部300對所生成的測試用封包通信程式進行編譯(compile),並存儲至測試部400。再者,模擬器200以及轉換部300亦可藉由在具備測試部400的測試裝置本體的外部所設的工作站(workstation)等的電腦(computer)來實現。
測試部400執行由轉換部300所生成的測試用封包通信程式,在與被測試元件500之間進行封包通信,以對被測試元件500進行測試。更詳細而言,測試部400對被測試元件500發送包含測試資料的封包,並接收與此相應地自被測試元件500輸出的封包。繼而,測試部400將所接收的封包中所含的資料與期待資料進行比較,以判定被測試元件500的良否。
此處,測試用封包通信程式具有程序(procedure)以及封包函數。程序描述對被測試元件500所執行的測試的過程。作為一例,程序描述與在模擬環境600下執行的交易單位的模擬過程對應的測試過程。程序例如可描述與封包交換單位的模擬過程對應的測試過程。
程序包括封包函數的調用的控制程序。而且,程序包括調用條件分支、無條件分支以及其他程序的次程式(subroutine)調用等的控制語法作為測試程序。
而且,程序可處理變數。變數可取代藉由程序內的運算式、代入式等所獲得的值,而存儲封包內的資料行。作為一例,程序可在與封包函數之間授受變數。
封包函數包含該封包的資料行以及用於生成該資料行的命令行。測試用封包通信程式可具有多種封包函數。作為一例,測試用封包通信程式具有用於生成寫(write)封包、讀(read)封包以及空閒(idle)封包等的各個封包的封包函數。
圖2表示本實施形態的測試用封包通信程式的層級構成。測試用封包通信程式例如具有1個或多個程序。各個程序包含1個或多個封包列表(list)。
封包列表包含在與被測試元件500之間進行通信的一系列封包。作為一例,封包列表包含:命令行,用於依序調用與在被測試元件500之間進行通信的多個封包對應的多個封包函數;以及變數,用於與封包函數授受針對每個封包而變更的各別資料。
封包包含多個資料。作為一例,無論封包的種類如何,封包均包含固定的資料。作為一例,封包包含封包的開始碼(start code)以及結束碼(end code)。
而且,作為一例,封包亦可包含每個封包的種類所共用的共用資料。作為一例,封包可包含表示封包種類的指令(command)以作為共用資料。
而且,作為一例,封包亦可包含針對每個封包而變更的各別資料。作為一例,封包可包含位址(address)以及實體的資料。各別資料是由程序或封包列表提交的變數來指定。
而且,作為一例,封包亦可包含視狀態而變化的資料。而且,作為一例,封包亦可包含用於對該封包內所含的資料行的錯誤進行檢測的檢查碼(check code)。
此種測試用封包通信程式將與被測試元件500進行通信的內容,在層級上分為表示封包的通信過程的程序、與表示各個封包的資料內容的封包函數。藉此,測試裝置100可將程序設為與在模擬環境600中執行的交易單位的模擬過程對應的描述。
而且,此種測試用封包通信程式可反覆調用程序相同的封包函數。藉此,根據測試用封包通信程式,可使用共用的封包函數來描述在測試中反覆生成的資料行,因此可縮小測試裝置100所存儲的資料量。
圖3表示本實施形態的模擬器200以及轉換部300的構成的第1例。第1例的模擬器200以交易層級來模擬被測試元件500的動作。此種模擬環境600具有元件模擬模型610;以及交易激源(transaction stimulus)620。
元件模擬模型610包含以交易層級來描述的被測試元件500的邏輯模型。交易激源620以交易單位來指定被測試元件500與外部之間的信號授受。
交易激源620可為表示自外部輸入被測試元件500的封包,以及自被測試元件500向外部輸出的封包的授受的描述。模擬環境600使用此種元件模擬模型610以及交易激源620來執行模擬,以判定被測試元件500是否進行妥當的動作。
第1例的轉換部300具有封包定義資料記憶部310、獲取部320以及封包通信程式生成部330。封包定義資料記憶部310記憶對多種封包的各個中所含的資料行進行定義的封包定義資料。
獲取部320提取模擬環境600中所含的交易激源620的描述,以獲取在該測試裝置100以及被測試元件500之間進行通信的封包行。作為一例,獲取部320基於封包定義資料,根據交易激源620的描述來指定在測試裝置100以及被測試元件500之間進行通信的封包的種類以及順序。進而,作為一例,獲取部320根據交易激源620的描述來指定各個封包中所含的資料。
封包通信程式生成部330根據由獲取部320所獲取的封包行來生成測試用封包通信程式,該測試用封包通信程式是由該測試裝置100來執行,用於在與被測試元件500之間進行封包行中所含的封包的通信。作為一例,封包通信程式生成部330根據由獲取部320所指定的封包的種類以及順序而生成表示封包的通信過程的程序。
進而,作為一例,封包通信程式生成部330根據由獲取部320所指定的封包的種類而生成封包函數。進而,作為一例,封包通信程式生成部330根據由獲取部320所指定的各個封包中所含的資料而生成變數的值。根據此種轉換部300,可根據模擬環境600中的交易激源620的描述而自動生成測試用封包通信程式。
圖4表示本實施形態的模擬器200以及轉換部300的構成的第2例。第2例的模擬器200以及轉換部300具有與第1例大致相同的構成以及功能,因此以下除了不同點以外省略說明。
第2例的模擬器200具有在模擬的執行中可對被測試元件500所通信的封包進行監控(monitoring)的監控點(monitoring point)。第2例的獲取部320在模擬環境600的模擬的執行中對被測試元件500所通信的封包進行監控,以獲取在該測試裝置100以及被測試元件500之間進行通信的封包行。作為一例,獲取部320根據封包定義資料,來指定在模擬的執行中監控的被測試元件500所通信的封包的種類。亦即,例如獲取部320檢查所監控的封包與封包定義資料中的哪種封包定義相匹配(match),並根據檢查結果來指定監控的封包的種類。
根據此種轉換部300,可根據交易層級下的模擬的執行中的被測試元件500所通信的封包,而自動生成測試用封包通信程式。
圖5表示本實施形態的模擬器200以及轉換部300的構成的第3例。第3例的模擬器200以及轉換部300具有與第1例大致相同的構成以及功能,因此以下除了不同點以外省略說明。
第3例的模擬環境600具有元件模擬模型610、交易激源620以及配接器(adapter)630。第3例的模擬器200以網表層級(netlist level)來模擬被測試元件500的動作。第3例的元件模擬模型610是以網表層級來描述。
配接器630執行由交易激源620所描述的交易、與藉由以網表層級所描述的元件模擬模型610來授受的信號之間的轉換。模擬環境600使用此種元件模擬模型610、交易激源620以及配接器630來執行模擬,以判斷被測試元件500是否進行妥當的動作。
第3例的轉換部300更具有波形轉儲(dump)記憶部340。波形轉儲記憶部340獲取並記憶藉由模擬環境600執行模擬的結果所得的被測試元件500的輸出入信號的波形轉儲。
而且,第3例的獲取部320自波形轉儲記憶部340中記憶的波形轉儲,提取在該測試裝置100以及被測試元件500之間進行通信的封包行。作為一例,獲取部320對波形轉儲記憶部340中記憶的波形轉儲與由封包定義資料規定義的資料進行比較,以指定被測試元件500所通信的封包的種類。
根據此種轉換部300,可根據交易層級下的模擬的執行中的被測試元件500所通信的信號的波形轉儲,而自動生成測試用封包通信程式。
圖6表示本實施形態的測試部400的構成的一例。測試部400執行由轉換部300所生成的測試用封包通信程式(以下,亦稱作測試程式),以對至少1個被測試元件500進行測試。
測試部400包括運算處理部410、一個或多個執行處理部420、一個或多個通信處理部430、測試程式記憶部440以及程式供給部450。各個執行處理部420例如經由匯流排(bus)而連接於運算處理部410。各個通信處理部430連接於任一個執行處理部420。
運算處理部410對測試程式中的運算式進行處理。各個執行處理部420對測試程式中的多個封包列表中,連接於該執行處理部420的各個通信處理部430應執行的封包列表進行指定。各個通信處理部430將由對應的執行處理部420所指定的封包列表中所含的封包,在與對應的被測試元件500之間依序進行通信。
作為一例,測試部400可包括1個運算處理部410、8個執行處理部420以及256個通信處理部430。此時,作為一例,於8個執行處理部420的各個上連接32個通信處理部430。測試部400並不限於此種連接構成,可為其他連接構成。
測試程式記憶部440記憶測試程式。程式供給部450在測試之前,將測試程式加載(load)至運算處理部410、執行處理部420以及通信處理部430。
圖7表示本實施形態的運算處理部410的構成的一例、以及多個執行處理部420及多個通信處理部430中的代表的一個執行處理部420以及通信處理部430的構成。運算處理部410具有變數記憶部412以及運算部414。各個執行處理部420具有流程(flow)控制部426。而且,各個通信處理部430具有封包列表記憶部432以及封包通信部434。再者,封包列表記憶部432是記載於封包通信部434的外部,但亦可設於封包通信部434的內部。
程式供給部450自測試程式記憶部440中記憶的測試程式,提取分別包含由對應的通信處理部430進行通信的一系列封包的多個封包列表,並存儲至對應的通信處理部430內的封包列表記憶部432。而且,程式供給部450生成描述有使自測試程式提取的多個封包列表依序執行的控制流程的控制程式,並供給至流程控制部426。而且,程式供給部450生成執行自測試程式提取的運算式的運算程式,並供給至運算部414。
流程控制部426根據測試程式的執行流程,對於對應的通信處理部430內的封包通信部434,而指定執行多個封包列表的各個的順序。更具體而言,流程控制部426執行自程式供給部450供給的控制程式,對於對應的通信處理部430內的封包通信部434,而指定封包列表記憶部432中存儲的多個封包列表中接下來應執行的封包列表。作為一例,流程控制部426將接下來應執行的封包列表在封包列表記憶部432中的位址(address)發送至封包通信部434。
而且,當控制程式中含有運算式時,流程控制部426調用執行該運算式的運算程式,使運算處理部410內的運算部414執行該運算式。繼而,流程控制部426根據運算處理部410對運算式的運算結果,來指定接下來應執行的封包列表。此時,流程控制部426可等待下個封包列表的指定,直至接收運算處理部410的運算結果為止,並根據運算結果來選擇所指定的封包列表。
封包列表記憶部432記憶自程式供給部450供給的多個封包列表。封包通信部434將由對應的執行處理部420內的流程控制部426依序指定的封包列表中所含的一系列封包,在與對應的被測試元件500之間依序通信,以測試對應的被測試元件500。
作為一例,封包通信部434根據自流程控制部426接收的位址讀出封包列表,將讀出的封包列表中所含的一系列封包在與對應的被測試元件500之間依序通信。而且,封包通信部434將自被測試元件500接收的封包中所含的資料值作為變數值而經由流程控制部426發送至運算處理部410內的變數記憶部412。
變數記憶部412將自多個通信處理部430所具有的多個封包通信部434的各個接收的資料值作為變數值而予以記憶。運算部414執行測試程式中所含的運算式,並將執行結果發送至多個執行處理部420內的流程控制部426。而且,當運算式中包含自被測試元件500接收的資料值時,運算部414自變數記憶部412讀出成為運算式的參數(parameter)的變數值,以進行由運算式所指定的計算。而且,運算部414亦可將發送至被測試元件500的封包中所含的資料值作為變數值而發送至封包通信部434。
此種測試部400使上位側的運算處理部410執行測試程式中的運算式,使下位側的流程控制部426以及封包通信部434執行流程控制。藉此,根據測試部400,藉由運算能力較高的處理器(processor)來實現上位側的運算處理部410而使變數得到集中管理,並藉由動作頻率較高的處理器或定序器來實現下位側的流程控制部426以及封包通信部434,從而可構築整體上效率良好的系統(system)。
而且,此種測試部400在上位側的運算處理部410中將自被測試元件500接收的資料值作為變數而予以記憶。因此,根據此種測試部400,可使自一個被測試元件500接收的封包的內容反映於對其他被測試元件500發送的封包中。
圖8表示本實施形態的程式供給部450的構成。程式供給部450包括通信區塊提取部442、封包列表生成部444、控制區塊提取部446以及控制程式生成部448。
測試程式被分割為:通信區塊,包含應按序通信的一系列封包;運算區塊,包含運算式;以及控制區塊,包含條件分支、無條件分支以及次程式調用,並對接下來應執行的通信區塊進行指定。程式供給部450提取測試程式中的多個通信區塊,該多個控制區塊包含應按序通信的一系列封包。封包列表生成部444生成與通信區塊提取部442所提取的多個通信區塊對應的多個封包列表,並存儲至封包列表記憶部432中。
控制區塊提取部446提取多個控制區塊,對上述多個控制區塊執行測試程式中的條件分支、無條件分支以及次常式調用的至少1種,並對接下來應執行的通信區塊進行指定。控制程式生成部448生成執行控制區塊提取部446所提取的多個控制區塊的控制程式,並供給至流程控制部426。
運算區塊提取部452提取測試程式中的包含運算式的多個運算區塊。運算程式生成部454生成執行運算區塊提取部452所提取的多個運算區塊的運算程式,並供給至運算部414。
此種程式供給部450可使封包通信部434執行不包含條件分支、無條件分支或次程式調用,而包含依序執行的命令的封包列表。進而,程式供給部450可使運算處理部410對運算式進行運算。並且,程式供給部450可根據運算結果來使封包通信部434執行條件分支、無條件分支或次程式調用,以使流程控制部426指定接下來應執行的封包列表。
圖9表示本實施形態的封包通信部434的構成。封包通信部434包含發送側區塊12以及接收側區塊14。發送側區塊12以由封包列表所指定的順序來將封包發送至被測試元件500。接收側區塊14自被測試元件500接收封包,並對封包列表所指定的封包與所接收的封包進行比較,以判定被測試元件500的良否。
圖10表示本實施形態的發送側區塊12的構成。發送側區塊12包括封包列表記憶部432、封包列表處理部22、封包命令行記憶部24、封包資料行記憶部26、下位定序器28、資料處理部32、資料轉換部34以及發送部36。封包列表記憶部432記憶自程式供給部450所供給的多個封包列表。
封包列表處理部22執行封包列表記憶部432所記憶的多個封包列表中,由流程控制部426所指定的封包列表,依序指定與被測試元件500進行通信的各封包。作為一例,封包列表處理部22根據自流程控制部426接收的位址來執行封包列表,依序指定發送至被測試元件500的封包。
作為一例,封包列表處理部22指定封包命令行記憶部24上的位址,該封包命令行記憶部24記憶有用於產生所指定的封包的命令行。進而,作為一例,封包列表處理部22針對在與被測試元件500之間進行通信的封包,指定該封包中所含的資料行在封包資料行記憶部26內的位址(例如資料行的先頭位址)。
如此,封包列表處理部22各別地指定用於產生封包的命令行的位址、與該封包中所含的資料行的位址。再者,此時,當在封包列表中,對大於等於2個的封包而指定有共用的命令行或資料行時,封包列表處理部22亦可針對該大於等於2個的封包而指定相同的命令行的位址或相同的資料行的位址。
封包命令行記憶部24對應每個封包的種類而記憶用於產生多種封包的各個的命令行。作為一例,封包命令行記憶部24記憶用於產生寫封包的命令行、用於產生讀封包的命令行以及用於產生空閒封包的命令行等。
封包資料行記憶部26對應每個封包的種類而記憶多種封包的各個中所含的資料行。作為一例,封包資料行記憶部26可包含寫封包中所含的資料行、讀封包中所含的資料行以及空閒封包中所含的資料行等。
作為一例,封包資料行記憶部26可包含共用資料記憶部40、共用資料指示器(pointer)42、第1各別資料記憶部44-1、第2各別資料記憶部44-2、第1各別資料指示器46-1以及第2各別資料指示器46-2。共用資料記憶部40記憶多種封包的各個中所含的資料行中的、每個封包的種類所共用的共用資料。作為一例,共用資料記憶部40針對每個封包的種類而記憶表示封包的開始的開始碼、表示封包的結束的結束碼以及用於識別該封包的種別的指令碼等。
共用資料指示器42自封包列表處理部22獲取存儲有由封包列表處理部22所指定的封包中所含的共用資料的區塊的先頭位址。進而,共用資料指示器42自下位定序器28獲取該區塊內的偏移(offset)位置。繼而,共用資料指示器42將根據先頭位址以及偏移位置而確定的位址(例如將先頭位址加上偏移位置所得的位址)給予至共用資料記憶部40,並將存儲於該位址的共用資料供給至資料處理部32。
第1各別資料記憶部44-1以及第2各別資料記憶部44-2,記憶多種封包的各個中所含的資料行中的、針對每個封包而變更的各別資料。作為一例,第1各別資料記憶部44-1以及第2各別資料記憶部44-2可記憶各封包中所含的、對被測試元件500發送的實體資料或者自被測試元件500接收的實體資料。
第1各別資料記憶部44-1不論所執行的封包列表如何,均記憶預定的各別資料。第2各別資料記憶部44-2記憶針對所執行的每個封包列表而變更的各別資料。作為一例,第2各別資料記憶部44-2在測試之前或在測試中適當地自執行處理部420內的流程控制部426接受各別資料的傳輸。
第1各別資料指示器46-1以及第2各別資料指示器46-2自封包列表處理部22接收存儲有由封包列表處理部22所指定的封包中,所含的各別資料的區塊的先頭位址。進而,第1各別資料指示器46-1以及第2各別資料指示器46-2自下位定序器28獲取該區塊內的偏移位置。繼而,第1各別資料指示器46-1以及第2各別資料指示器46-2將根據先頭位址以及偏移位置而確定的位址(例如將先頭位址加上偏移位置所得的位址)給予至第1各別資料記憶部44-1以及第2各別資料記憶部44-2,並使存儲於該位址上的各別資料供給至資料處理部32。
下位定序器28自封包命令行記憶部24讀出由封包列表處理部22所指定的封包的命令行,亦即讀出由封包列表處理部22指定了位址的命令行,並依序執行所讀出的命令行中所含的各命令。進而,下位定序器28將由封包列表處理部22所指定的封包的資料行,亦即輸出由封包列表處理部22指定了位址的資料行,依照命令行的執行而依序自封包資料行記憶部26輸出,以生成在與被測試元件500之間的測試中所用的測試資料行。
作為一例,下位定序器28將偏移位置供給至共用資料指示器42、各別資料指示器46-1以及各別資料指示器46-2,該偏移位置表示在存儲著由封包列表處理部22所指定的封包中所含的資料行的區塊中的、與所執行的命令對應的資料的位置。此時,下位定序器28亦可在最初的命令中產生初始值,並產生每當執行的命令轉變時所增量(increment)的計數(count)值,以作為偏移位置。
而且,下位定序器28每當命令的執行時,將控制資料給予至資料處理部32以及資料轉換部34,該控制資料指示對讀出的各別資料以及共用資料實施指定的處理(運算或資料轉換)。藉此,下位定序器28可將由封包列表處理部22所指定的封包中的、被指定的資料部分作為對讀出的資料實施有指定處理的資料。
而且,下位定序器28每當命令的執行時,對資料處理部32指定是否輸出共用資料、各別資料(無論所執行的封包列表如何均為預定的各別資料或者針對所執行的每個封包列表而變更的各別資料)以及資料處理部32實施有處理的資料中的任一個。亦即,下位定序器28每當命令的執行時,對資料處理部32指定是否自共用資料記憶部40、第1各別資料記憶部44-1、第2各別資料記憶部44-2或資料處理部32內存儲有實施了指定處理的資料的暫存器(register)的任一個讀出並輸出資料。
藉此,下位定序器28可根據自各別資料記憶部44讀出的各別資料,而生成由封包列表處理部22,所指定的封包中的、應針對每個封包而變更的資料部分。進而,下位定序器28可根據自共用資料記憶部40讀出的共用資料而生成由封包列表處理部22所指定的封包中的、每個封包的種類所共用的資料部分。而且,進而,下位定序器28可對由封包列表處理部22所指定的封包中被指定的資料部分實施指定的處理。
而且,下位定序器28可對應於由封包列表處理部22所指定的封包的命令行的執行已完成,而將結束通知給予至封包列表處理部22。藉此,封包列表處理部22可對應於下位定序器28對命令行的執行的進展,來依序指定封包。
而且,下位定序器28對發送部36指定對被測試元件500發送的信號的邊緣時序(edge timing)。作為一例,下位定序器28對發送部36給予時序信號,以對每個封包控制邊緣時序。
而且,下位定序器28與後述的圖13所示的接收側區塊14所具有的接收側的下位定序器28進行通信。藉此,發送側區塊12所具有的發送側的下位定序器28,可與接收側區塊14所具有的接收側的下位定序器28進行訊號交換,以與接收側的下位定序器28同步地執行命令行。
作為一例,發送側的下位定序器28通知接收側的下位定序器28,已將預先指定的封包的測試資料行發送至被測試元件500。藉此,發送側的下位定序器28在直至接收側的下位定序器28,接收到來自發送側的下位定序器28的通知為止的期間,可禁止對所接收的資料行的良否判定。
而且,作為一例,發送側的下位定序器28自接收側的下位定序器28接收,已收到與所生成的測試資料行一致的資料行的通知後,生成預先指定的封包的測試資料行。藉此,發送側的下位定序器28可在自被測試元件500接收到規定的封包之後,將預先指定的封包發送至被測試元件500。
資料處理部32自封包資料行記憶部26讀出由封包列表處理部22所指定的封包的資料行,以生成在被測試元件500的測試中所用的測試資料行。作為一例,資料處理部32輸入來自共用資料記憶部40、第1各別資料記憶部44-1以及第2各別資料記憶部44-2的資料,對所輸入的資料進行由下位定序器28所指定的處理,並作為測試資料行的各資料而輸出。
再者,資料處理部32亦可將所輸入的資料直接作為測試資料行的資料而輸出。對於資料處理部32的構成的一例,於圖11中進行說明。
資料轉換部34在由下位定序器28所指定的時序中,對自資料處理部32輸出的測試資料行進行資料轉換。作為一例,資料轉換部34根據預先設定的表格(table)等來對測試資料行進行8b-10b轉換等。進而,作為一例,資料轉換部34亦可對測試資料行進行加擾(scramble)處理。繼而,資料轉換部34輸出轉換後的資料行。
發送部36對被測試元件500發送資料轉換部34所生成的測試資料行。對於發送部36的構成的一例,於圖12中進行說明。
圖11表示本實施形態的發送側區塊12內的資料處理部32的構成的一例。作為一例,發送側區塊12內的資料處理部32包括至少1個暫存器52、前段選擇部54、至少1個運算器56以及後段選擇部60。
至少1個暫存器52的各個記憶前週期(cycle)的運算處理結果。在本例中,資料處理部32包含第1暫存器52-1以及第2暫存器52-2。
前段選擇部54在每個週期選擇來自共用資料記憶部40的共用資料、來自各個各別資料記憶部44(本例中為第1各別資料記憶部44-1以及第2各別資料記憶部44-2)的各別資料、以及各個暫存器52(本例中為第1暫存器52-1以及第2暫存器52-2)的資料中由下位定序器28所指定的資料。並且,前段選擇部54在每個週期中將所選擇的各個資料供給至由下位定序器28所指定的運算器56或後段選擇部60。
至少1個運算器56的各個是對應於至少1個暫存器52的各個而設置。於本例中,資料處理部32包含與第1暫存器52-1對應的第1運算器56-1以及與第2暫存器52對應的第2運算器56-2。作為一例,各個運算器56進行邏輯運算、四則運算、擬隨機數產生以及錯誤訂正符號生成等的運算。各個運算器56在每個週期,對由前段選擇部54所選擇的資料,進行由下位定序器28所指定的運算並存儲至對應的暫存器52。
後段選擇部60在每個週期,選擇前段選擇部54所選擇的資料(本例中為來自共用資料記憶部40、第1各別資料記憶部44-1或第2各別資料記憶部44-2的資料)以及至少1個暫存器52內的資料中由下位定序器28所指定的資料。並且,後段選擇部60將所選擇的資料作為測試資料行的各資料而輸出。
圖12表示本實施形態的發送側區塊12內的發送部36的構成的一例。作為一例,發送部36包含串聯器(serializer)72、格式控制器(format controller)74以及驅動器(driver)76。
串聯器72將自資料處理部32接收的測試資料行轉換為串列的波形圖案(pattern)。格式控制器74生成具有與自串聯器72接收的波形圖案相應的波形的信號。進而,格式控制器74在由下位定序器28所指定的邊緣時序,輸出邏輯發生變化的波形的信號。驅動器76將自格式控制器74輸出的信號供給至被測試元件500。
圖13表示本實施形態的接收側區塊14的構成。接收側區塊14具有與圖10所示的發送側區塊12大致相同的構成以及功能。對於接收側區塊14所具有的構件中,與發送側區塊12所具有的構件大致相同的構成以及功能的構件,標注相同的符號,除了不同點以外省略說明。
接收側區塊14包含封包列表記憶部432、封包列表處理部22、封包命令行記憶部24、封包資料行記憶部26、下位定序器28、資料處理部32、資料轉換部34、接收部82以及判定部84。接收部82自被測試元件500接收封包的資料行。在圖14中說明接收部82的構成的一例。
接收側區塊14內的資料轉換部34在由下位定序器28所指定的時序,對由接收部82所接收的資料行進行資料轉換。作為一例,接收側區塊14內的資料轉換部34根據預先設定的表格等來對所接收的資料行進行8b-10b轉換等。進而,作為一例,接收側區塊14內的資料轉換部34亦可對所接收的資料行進行解擾處理。繼而,接收側區塊14內的資料轉換部34輸出轉換後的資料行。
繼而,接收側區塊14內的資料轉換部34,將轉換後的資料行供給至判定部84。進而,接收側區塊14內的資料轉換部34亦可使轉換後的資料行存儲至封包資料行記憶部26內的第2各別資料記憶部44-2的指定的位址上。藉此,流程控制部426可將自被測試元件500所接收的資料行作為變數值,而自封包資料行記憶部26讀出並傳輸至運算處理部410。
作為一例,接收側區塊14內的封包列表處理部22,根據自流程控制部426所接收的位址而執行封包列表。並且,接收側區塊14內的封包列表處理部22,依序指定自被測試元件500接收的以及期待的封包。
接收側區塊14內的下位定序器28自封包資料行記憶部26輸出期待自被測試元件500輸出的封包的資料行,以作為測試資料行。而且,接收側區塊14內的下位定序器28對接收部82指定選通(strobe)時序,該選通時序用於導入自被測試元件500輸出的信號的資料值。接收側區塊14內的資料處理部32將所生成的測試資料行供給至判定部84。
判定部84自資料處理部32接收測試資料行,並且接收自資料轉換部34所接收的資料行。判定部84根據將接收的資料行與測試資料行進行比較的結果,來判定與被測試元件500之間的通信的良否。作為一例,判定部84包含:對接收部82所接收的資料行與測試資料行是否一致進行比較的邏輯比較部;以及記憶比較結果的失效記憶體(fail memory)。而且,作為一例,判定部84亦可對下位定序器28通知接收部82所接收的資料行與所指定的資料行一致。
而且,接收側區塊14內的下位定序器28與圖10所示的發送側區塊12所具有的發送側的下位定序器28進行通信。藉此,接收側區塊14所具有的接收側的下位定序器28可與發送側區塊12所具有的發送側的下位定序器28進行訊號交換,以與發送側的下位定序器28同步地執行命令行。
作為一例,接收側的下位定序器28對發送側的下位定序器28,通知已接收到與該接收側的下位定序器28所生成的測試資料行一致的資料行。藉此,發送側的下位定序器28可自接收側的下位定序器28接收已接收到與所生成的測試資料行一致的資料行的通知,以生成預先指定的封包的測試資料行。
而且,作為一例,接收側的下位定序器28在直至自發送側的下位定序器28接收到已將預先指定的封包的測試資料行發送至被測試元件500的通知為止的期間,禁止判定部84對接收部82所接收的資料行的良否判定。藉此,接收側的下位定序器28可在將規定的封包發送至被測試元件500之後,判定是否自被測試元件500輸出有與該規定的封包相應的響應。
圖14表示本實施形態的接收側區塊14內的接收部82的構成的一例。作為一例,接收部82包含位準比較器(level comparator)86、時序比較器(timing comparator)88、解串器(deserializer)90、相位調整部92以及搜尋(hunt)部94。
位準比較器86將自被測試元件500輸出的信號與臨限值進行比較,並輸出邏輯信號。時序比較器88以由下位定序器28所指定的選通時序,依序導入由位準比較器86所輸出的邏輯信號的資料。
解串器90將由時序比較器88所導入的資料行轉換為並行(parallel)的資料行。相位調整部92檢測封包的先頭的指定碼,並調整解串器90對並行的資料行的切出相位。搜尋部94將由時序比較器88所導入的資料行與封包的先頭的指定碼進行比較,以位元(bit)為單位來調整封包的先頭位置。
如此之接收部82可接收自被測試元件500以非確定的時序而輸出的封包。藉此,根據接收側區塊14,可對自被測試元件500以非確定的時序而輸出的封包中,所含的資料行、與期待自被測試元件500輸出的測試資料行進行比較。
圖15表示本實施形態的封包列表的一例。於封包列表中,描述依序執行的多個命令。作為一例,於封包列表中,描述NOP命令、IDXI命令以及EXIT命令等。NOP命令使執行轉變為下一個命令。IDXI命令反覆執行所指定的次數後,使執行轉變為下一個命令。EXIT命令使該封包序列的執行結束。
而且,於封包列表中,對應於各命令而描述封包函數。作為一例,於封包列表中,描述產生寫封包、讀封包以及用於產生規定的碼的空閒封包等的封包函數。
進而,於封包列表中,對應於各封包函數而描述用於產生由該封包函數所指定的封包的命令行的先頭位址、由該封包函數所指定的封包中所含的共用資料以及各別資料的先頭位址。封包列表處理部22藉由執行如此之封包列表,從而每當依序執行各命令時,可調用與所執行的命令對應的封包函數。
圖16表示本實施形態的封包通信部434中編譯並加載的封包函數的一例。在加載至封包通信部434的封包函數中,描述依序執行的多個命令。
作為一例,於封包函數中,描述NOP命令、IDXI命令以及RTN命令等。NOP命令將存儲於由指示器所指定的位址上的資料輸出1次,以使執行轉變至下一個命令。IDXI命令反覆以指定的次數輸出存儲於由指示器所指定的位址上的資料,以使執行轉變至下一個命令。RTN命令將存儲於由指示器所指定的位址上的資料輸出1次,以使執行返回封包列表。
而且,於封包函數中,對應於各命令而描述控制資料。作為一例,控制資料包含給予至運算器56的運算式。於圖16的例中,控制資料包含將該第1暫存器52-1的資料與輸出的資料的排他性邏輯和回寫至第1暫存器52-1的運算式(REG1=REG1^ DB1或REG1=REG1^ DB2)。亦可取代於此,控制資料指定資料轉換部34的轉換處理。
而且,封包函數對應於各命令,而描述指定應對應於該命令而輸出的資料的存儲場所的資訊。作為一例,封包函數指定共用資料記憶部40、各別資料記憶部44以及暫存器52的任一者,以作為存儲場所。
於圖16的例中,0x0F或0x01之類的十六進制數值表示作為資料的存儲場所的共用資料記憶部40的位址。而且,DB1表示作為資料的存儲場所的第1各別資料記憶部44-1。DB2表示作為資料的存儲場所的第2各別資料記憶部44-2。REG1表示作為資料的存儲場所的第1暫存器52-1。下位定序器28藉由執行此種封包函數中所示的命令行,從而可輸出由各封包函數所指定的資料行。
圖17表示本實施形態的測試部400的處理流程。首先,封包列表處理部22執行封包列表,以依序指定在與被測試元件500之間進行通信的各封包(S11、S16)。繼而,下位定序器28當接收到封包列表處理部22對封包的指定時,反覆執行步驟S12至步驟S15的處理。
下位定序器28當接收到封包的指定時,自封包命令行記憶部24調用用於產生該封包的命令行,自先頭的命令開始依序執行。下位定序器28每當各命令的執行時,進行步驟S13以及步驟S14的處理(S12、S15)。
於步驟S13中,下位定序器28輸出與該命令對應的資料。而且,於步驟S14中,下位定序器28執行與該命令對應的運算或資料轉換。下位定序器28並行地執行步驟S13以及步驟S14。
下位定序器28當執行最後的命令時,使處理返回封包列表處理部22,自封包列表處理部22接收下一個封包的指定(S15)。繼而,封包列表處理部22當直至封包序列中的最後的封包為止的處理完成時,結束該流程(S16)。
根據如上所述的本實施形態的測試部400,由各別定序器來執行表示封包序列的封包列表與封包內的命令行。藉此,根據測試部400,可使程式的描述變得簡單。進而,根據測試部400,可將用於產生共用種類的封包的命令行以及資料得以共用化,因此可減少所存儲的資訊量。
進而,本實施形態的測試部400自封包列表處理部22,各別地指定下位定序器28所執行的命令行的位址,以及下位定序器28所讀出的資料行的位址。藉此,根據測試部400,可藉由相同的命令行而產生不同的資料行。因此,根據測試部400,可不存儲多個相同的命令行,因此可減少所存儲的資訊量。
進而,本實施形態的測試部400使資料處理部32執行對自共用資料記憶部40以及各別資料記憶部44讀出的資料所指定的處理(亦即,運算或轉換)。亦即,資料處理部32可根據封包通信中的下位層(靠近物理層的層)的規定而生成應處理的資料轉換以及錯誤檢測符號。
藉此,測試部400只要生成用於輸出封包通信中的上位層的資料的命令行以及資料行,並各別地指定封包通信中的下位層的處理即可。因此,根據測試部400,可使程式的描述變得簡單,進而,可減少所存儲的資訊量。
進而,本實施形態的測試部400將生成用於對被測試元件500發送信號的測試資料行的發送側區塊12、與生成用於與自被測試元件500所接收的信號進行比較的測試資料行的接收側區塊14予以分離,且各自具有封包列表處理部22以及下位定序器28。根據測試部400,可獨立地描述發送側以及接收側的程式,因此可使程式變得簡單。
並且,測試部400可在發送側的下位定序器28與接收側的下位定序器28之間進行通信。藉此,根據測試部400,例如容易將發送側產生的事件(event)作為觸發器(trigger)而開始接收側的動作,或者將接收側產生的事件作為觸發器而開始發送側的動作。
再者,測試部400亦可為具備多個發送側區塊12以及接收側區塊14的組的構成。此時,執行處理部420對發送側區塊12以及接收側區塊14的組的各個給予各別序列(各別封包列表),從而彼此獨立地執行各別序列。藉此,測試部400可使發送側區塊12以及接收側區塊14的組的各個彼此非同步地動作。
而且,執行處理部420亦可使發送側區塊12以及接收側區塊14的組的各個彼此同步地動作。此時,執行處理部420對發送側區塊12以及接收側區塊14的組的各個給予相同的序列(相同的封包列表),從而彼此同步地開始執行該序列。藉此,測試部400可並行地對具備相同種類或不同種類的封包通信型介面(interface)的多個被測試元件500進行測試。
以上,使用實施形態說明了本發明,但本發明的技術範圍並不現定於上述實施形態中記載的範圍。本領域技術人員當明確,於上述實施形態中可添加多種變更或改良。由申請專利範圍的記載可明確,此種添加有變更或改良的形態亦可包含於本發明的技術範圍內。
應留意的是,申請專利範圍、說明書以及圖式中所示的裝置、系統、程式以及方法中的動作、過程、步驟以及階段等的各處理的執行順序只要未特別明示「之前」、「以前」等,而且只要未將前處理的輸出用於後處理中,則能夠以任意順序來實現。關於申請專利範圍、說明書以及圖式中的動作流程,即使為便於說明而使用「首先,」、「其次,」等,亦並非意味著必須以該順序來實施。
雖然本發明已以較佳實施例揭露如上,然其並非用以限定本發明,任何熟習此技藝者,在不脫離本發明之精神和範圍內,當可作些許之更動與潤飾,因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
12...發送側區塊
14...接收側區塊
22...封包列表處理部
24...封包命令行記憶部
26...封包資料行記憶部
28...下位定序器
32...資料處理部
34...資料轉換部
36...發送部
40...共用資料記憶部
42...共用資料指示器
44...各別資料記憶部
44-1...第1各別資料記憶部
44-2...第2各別資料記憶部
46...各別資料指示器
46-1...第1各別資料指示器
46-2...第2各別資料指示器
52...暫存器
52-1...第1暫存器
52-2...第2暫存器
54...前段選擇部
56...運算器
56-1...第1運算器
56-2...第2運算器
60...後段選擇部
72...串聯器
74...格式控制器
76...驅動器
82...接收部
84...判定部
86...位準比較器
88...時序比較器
90...解串器
92...相位調整部
94...搜尋部
100...測試裝置
200...模擬器
300...轉換部
310...封包定義資料記憶部
320...獲取部
330...封包通信程式生成部
340...波形轉儲記憶部
400...測試部
410...運算處理部
412...變數記憶部
414...運算部
420...執行處理部
426...流程控制部
430...通信處理部
432...封包列表記憶部
434...封包通信部
440...測試程式記憶部
442...通信區塊提取部
444...封包列表生成部
446‧‧‧控制區塊提取部
448‧‧‧控制程式生成部
450‧‧‧程式供給部
452‧‧‧運算區塊提取部
454‧‧‧運算程式生成部
500‧‧‧被測試元件
600‧‧‧模擬環境
610‧‧‧元件模擬模型
620‧‧‧交易激源
630‧‧‧配接器
圖1表示本實施形態的測試裝置100與被測試元件500構成。
圖2表示本實施形態的測試用封包通信程式的層級構成。
圖3表示本實施形態的模擬器200以及轉換部300的構成的第1例。
圖4表示本實施形態的模擬器200以及轉換部300的構成的第2例。
圖5表示本實施形態的模擬器200以及轉換部300的構成的第3例。
圖6表示本實施形態的測試部400的構成的一例。
圖7表示本實施形態的運算處理部410的構成的一例、以及多個執行處理部420及多個通信處理部430中的代表的一個執行處理部420以及通信處理部430的構成。
圖8表示本實施形態的程式供給部450的構成。
圖9表示本實施形態的封包通信部434的構成。
圖10表示本實施形態的發送側區塊12的構成。
圖11表示本實施形態的發送側區塊12內的資料處理
部32的構成的一例。
圖12表示本實施形態的發送側區塊12內的發送部36的構成的一例。
圖13表示本實施形態的接收側區塊14的構成。
圖14表示本實施形態的接收側區塊14內的接收部82的構成的一例。
圖15表示本實施形態的封包列表的一例。
圖16表示本實施形態的封包函數的一例。
圖17表示本實施形態的測試部400的處理流程。
410...運算處理部
412...變數記憶部
414...運算部
420...執行處理
426...流程控制部
430...通訊處理部
432...封包列表記憶部
434...封包通訊部
440...測試程式記憶部
450...程式供給部
500...被測試元件

Claims (8)

  1. 一種測試裝置,其對至少1個被測試元件進行測試,此測試裝置包括:封包列表記憶部,記憶多個封包列表,上述多個封包列表分別包含在與上述至少1個被測試元件之間進行通信的一系列封包;流程控制部,根據對上述至少1個被測試元件進行測試的測試程式的執行流程,來指定執行上述多個封包列表的各個的順序;以及封包通信部,將由上述流程控制部依序指定的封包列表中所含的一系列封包在與上述至少1個被測試元件之間依序通信,以對上述至少1個被測試元件進行測試;通信區塊提取部,提取多個通信區塊,上述多個通信區塊包含上述測試程式中的應按序通信的一系列封包;以及封包列表生成部,生成與上述通信區塊提取部所提取的上述多個通信區塊對應的上述多個封包列表,並存儲至上述封包列表記憶部。
  2. 如申請專利範圍第1項所述之測試裝置,其中包括:控制區塊提取部,提取多個控制區塊,以執行上述測試程式中的條件分支、無條件分支以及次程式調用的至少1種,並對接下來應執行的通信區塊進行指定;以及控制程式生成部,生成執行上述控制區塊提取部所提取的上述多個控制區塊的控制程式,並供給至上述流程控 制部。
  3. 如申請專利範圍第2項所述之測試裝置,其中上述流程控制部執行上述控制程式,以指定上述多個封包列表中接下來應執行的封包列表,並將該封包列表的位址發送至上述封包通信部。
  4. 如申請專利範圍第3項所述之測試裝置,更包括對上述測試程式中的運算式進行處理的運算處理部,上述流程控制部自上述運算處理部接收條件式的運算結果,以指定上述多個封包列表中接下來應執行的封包列表。
  5. 如申請專利範圍第4項所述之測試裝置,其中包括:多個上述封包列表記憶部;多個上述流程控制部;以及多個上述封包通信部,且上述多個封包通信部的各個,將自上述至少1個被測試元件接收的封包中所含的資料值,發送至上述運算處理部,上述運算處理部包括:變數記憶部,將自上述多個封包通信部的各個所接收的上述資料值,作為變數值而記憶;以及運算部,自上述變數記憶部讀出作為運算式的參數的變數值,以進行由運算式所指定的計算。
  6. 如申請專利範圍第1項至第5項中任一項所述之測試裝置,其中 上述封包通信部包括:發送封包列表處理部,執行上述多個封包列表中由上述流程控制部所指定的封包列表,並依序指定對上述至少1個被測試元件發送的各封包;發送封包資料行記憶部,記憶多種封包的各個中所含的資料行;發送資料處理部,自上述發送封包資料行記憶部讀出由上述發送封包列表處理部所指定的封包的資料行,以生成上述被測試元件的測試中所用的發送側測試資料行;以及發送部,對上述被測試元件發送上述發送側測試資料行。
  7. 如申請專利範圍第1項至第5項中任一項所述之測試裝置,其中上述封包通信部包括:接收封包列表處理部,執行上述多個封包列表中由上述流程控制部所指定的封包列表,並依序指定自上述至少1個被測試元件接收的各封包;接收封包資料行記憶部,記憶多種封包的各個中所含的資料行;接收資料處理部,自上述接收封包資料行記憶部讀出由上述接收封包列表處理部所指定的封包的資料行,以生成上述被測試元件的測試中所用的接收側測試資料行;接收部,自上述被測試元件接收封包;以及 判定部,根據將上述接收部所接收的封包的資料行與上述接收側測試資料行進行比較的結果,來判定與上述被測試元件之間的通信的良否。
  8. 一種測試方法,其對至少1個被測試元件進行測試,此測試方法包括:記憶多個封包列表,記憶包含在與上述至少1個被測試元件之間進行通信的各系列封包的多個封包列表;根據對上述至少1個被測試元件進行測試的測試程式的執行流程,來指定執行上述多個封包列表的各個的順序;以及將依序指定的封包列表中所含的一系列封包,在與上述至少1個被測試元件之間依序通信,以對上述至少1個被測試元件進行測試提取多個通信區塊,上述多個通信區塊包含上述測試程式中的應按序通信的一系列封包;以及生成與上述通信區塊提取部所提取的上述多個通信區塊對應的上述多個封包列表,並存儲至上述封包列表記憶部。
TW098141770A 2008-12-08 2009-12-07 測試裝置與測試方法 TWI401914B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/329,635 US8059547B2 (en) 2008-12-08 2008-12-08 Test apparatus and test method
PCT/JP2009/002402 WO2010067469A1 (ja) 2008-12-08 2009-05-29 試験装置および試験方法

Publications (2)

Publication Number Publication Date
TW201032529A TW201032529A (en) 2010-09-01
TWI401914B true TWI401914B (zh) 2013-07-11

Family

ID=42230947

Family Applications (11)

Application Number Title Priority Date Filing Date
TW098141770A TWI401914B (zh) 2008-12-08 2009-12-07 測試裝置與測試方法
TW098141765A TWI392889B (zh) 2008-12-08 2009-12-07 測試裝置與測試方法
TW098141767A TWI402521B (zh) 2008-12-08 2009-12-07 測試裝置與測試方法
TW098141766A TWI408391B (zh) 2008-12-08 2009-12-07 測試裝置與測試方法
TW098141757A TWI405987B (zh) 2008-12-08 2009-12-07 測試裝置與除錯方法
TW098141758A TWI389505B (zh) 2008-12-08 2009-12-07 測試裝置、測試方法以及程式
TW098141756A TW201027091A (en) 2008-12-08 2009-12-07 Test apparatus and test method
TW098141940A TWI396411B (zh) 2008-12-08 2009-12-08 測試裝置以及測試方法
TW098141936A TWI412757B (zh) 2008-12-08 2009-12-08 測試裝置以及測試方法
TW098141939A TWI448702B (zh) 2008-12-08 2009-12-08 測試裝置以及測試方法
TW098141937A TW201028712A (en) 2008-12-08 2009-12-08 Test apparatus, conversion circuit and test method

Family Applications After (10)

Application Number Title Priority Date Filing Date
TW098141765A TWI392889B (zh) 2008-12-08 2009-12-07 測試裝置與測試方法
TW098141767A TWI402521B (zh) 2008-12-08 2009-12-07 測試裝置與測試方法
TW098141766A TWI408391B (zh) 2008-12-08 2009-12-07 測試裝置與測試方法
TW098141757A TWI405987B (zh) 2008-12-08 2009-12-07 測試裝置與除錯方法
TW098141758A TWI389505B (zh) 2008-12-08 2009-12-07 測試裝置、測試方法以及程式
TW098141756A TW201027091A (en) 2008-12-08 2009-12-07 Test apparatus and test method
TW098141940A TWI396411B (zh) 2008-12-08 2009-12-08 測試裝置以及測試方法
TW098141936A TWI412757B (zh) 2008-12-08 2009-12-08 測試裝置以及測試方法
TW098141939A TWI448702B (zh) 2008-12-08 2009-12-08 測試裝置以及測試方法
TW098141937A TW201028712A (en) 2008-12-08 2009-12-08 Test apparatus, conversion circuit and test method

Country Status (5)

Country Link
US (1) US8059547B2 (zh)
JP (11) JP4595039B2 (zh)
CN (2) CN102246471A (zh)
TW (11) TWI401914B (zh)
WO (11) WO2010067471A1 (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8483073B2 (en) * 2008-12-08 2013-07-09 Advantest Corporation Test apparatus and test method
US8489837B1 (en) 2009-06-12 2013-07-16 Netlist, Inc. Systems and methods for handshaking with a memory module
US8060333B2 (en) * 2009-09-10 2011-11-15 Advantest Corporation Test apparatus and test method
US8797880B2 (en) * 2010-02-09 2014-08-05 Juniper Networks, Inc. Remote network device component testing
US8963937B2 (en) * 2011-02-10 2015-02-24 Novatek Microelectronics Corp. Display controller driver and testing method thereof
TWI418816B (zh) * 2011-03-02 2013-12-11 Nat Univ Chung Hsing 高解析度高頻之影像處理晶片的驗證系統
JP6145409B2 (ja) * 2014-01-09 2017-06-14 日本電信電話株式会社 通信試験システム、通信試験方法、装置およびプログラム
KR101627488B1 (ko) * 2014-05-08 2016-06-03 미쓰비시덴키 가부시키가이샤 엔지니어링 툴, 프로그램 편집 장치 및 프로그램 편집 시스템
US10874010B2 (en) 2014-10-22 2020-12-22 Semisilicon Technology Corp. Pixel-controlled LED light with burnable sequence and method of operating the same
US11570866B2 (en) 2014-10-22 2023-01-31 Semisilicon Technology Corp. Pixel-controlled LED light string and method of operating the same
US11617241B2 (en) 2014-10-22 2023-03-28 Semisilicon Technology Corp. Pixel-controlled LED light string and method of operating the same
WO2016183827A1 (zh) * 2015-05-20 2016-11-24 韩性峰 智能电子开发测试***
CN105808469B (zh) 2016-03-21 2018-12-25 北京小米移动软件有限公司 数据处理方法、装置、终端及智能设备
JP6793524B2 (ja) * 2016-11-01 2020-12-02 株式会社日立製作所 ログ解析システムおよびその方法
CN108254672B (zh) * 2018-01-18 2021-06-04 上海华虹宏力半导体制造有限公司 一种改进的伪四线测试方法及其测试结构
TWI702411B (zh) * 2019-05-16 2020-08-21 致茂電子股份有限公司 多通道測試裝置
TWI705732B (zh) * 2019-07-25 2020-09-21 矽誠科技股份有限公司 可燒錄定序之點控發光二極體燈及其操作方法
CN112351540A (zh) * 2019-08-06 2021-02-09 矽诚科技股份有限公司 可刻录定序的点控发光二极管灯及其操作方法
US11313904B2 (en) * 2019-11-24 2022-04-26 Global Unichip Corporation Testing device and testing method

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6895011B1 (en) * 2000-08-15 2005-05-17 Lucent Technologies Inc. Method and apparatus for re-sequencing data packets
US6925507B1 (en) * 1998-12-14 2005-08-02 Netcentrex Device and method for processing a sequence of information packets
TW200616374A (en) * 2004-11-03 2006-05-16 Inventec Multimedia & Telecom Testing apparatus and method thereof
TW200644589A (en) * 2005-03-14 2006-12-16 Qualcomm Inc Apparatus and methods for product acceptance testing on a wireless device

Family Cites Families (71)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02243039A (ja) * 1989-03-15 1990-09-27 Nec Corp 試験制御装置
JPH02250120A (ja) * 1989-03-23 1990-10-05 Hokuriku Nippon Denki Software Kk 情報処理システム試験診断プログラム自動化方式
DE4100899A1 (de) * 1990-01-17 1991-07-18 Schlumberger Technologies Inc System fuer die steuerung des ablaufs von testsequenzen in einer informationsverarbeitungsvorrichtung
JPH04260151A (ja) 1991-02-14 1992-09-16 Nec Eng Ltd 通信制御装置
JP2751701B2 (ja) * 1991-12-24 1998-05-18 日本電気株式会社 半導体集積回路
JPH05244230A (ja) * 1992-02-27 1993-09-21 Hitachi Eng Co Ltd データ伝送試験装置
JPH05336171A (ja) * 1992-06-04 1993-12-17 Matsushita Electric Ind Co Ltd 情報送信装置
JP2755195B2 (ja) * 1994-12-08 1998-05-20 日本電気株式会社 半導体装置の製造方法及びその装置
JPH08335610A (ja) * 1995-06-08 1996-12-17 Advantest Corp 半導体デバイス解析装置
JPH09264933A (ja) * 1996-03-28 1997-10-07 Ando Electric Co Ltd Icテスタの並列試験方法
JP3612694B2 (ja) * 1996-03-29 2005-01-19 ソニー株式会社 被試験信号生成装置及びディジタルデータ信号出力装置
JPH10107871A (ja) * 1996-10-03 1998-04-24 Hitachi Ltd Dチャネル共有通信装置試験器および試験方法
US6360340B1 (en) * 1996-11-19 2002-03-19 Teradyne, Inc. Memory tester with data compression
JPH10171735A (ja) * 1996-12-05 1998-06-26 Nippon Telegr & Teleph Corp <Ntt> ネットワークサービス管理方法
JP3833341B2 (ja) * 1997-05-29 2006-10-11 株式会社アドバンテスト Ic試験装置のテストパターン発生回路
JPH11168527A (ja) * 1997-12-04 1999-06-22 Nec Eng Ltd 伝送線路障害検出システム
US6067651A (en) * 1998-02-20 2000-05-23 Hewlett-Packard Company Test pattern generator having improved test sequence compaction
US6212482B1 (en) * 1998-03-06 2001-04-03 Micron Technology, Inc. Circuit and method for specifying performance parameters in integrated circuits
JP2000040391A (ja) * 1998-05-13 2000-02-08 Advantest Corp メモリデバイス試験装置およびデ―タ選択回路
JPH11344528A (ja) * 1998-05-29 1999-12-14 Ando Electric Co Ltd Icテストシステム及びその通信方法
JP2000112838A (ja) * 1998-10-06 2000-04-21 Fujitsu Ltd データ転送試験装置
US6678643B1 (en) * 1999-06-28 2004-01-13 Advantest Corp. Event based semiconductor test system
JP2001024650A (ja) * 1999-07-02 2001-01-26 Fujitsu Ltd Atm交換機及びそれにおける回線装置の試験方法
JP2001134469A (ja) 1999-08-16 2001-05-18 Advantest Corp 半導体試験用プログラムデバッグ装置
JP4371488B2 (ja) * 1999-09-03 2009-11-25 富士通マイクロエレクトロニクス株式会社 デバイス試験評価システムおよびデバイス試験評価方法
JP2001211078A (ja) * 2000-01-25 2001-08-03 Sony Corp データ伝送方法及びデータ伝送装置
JP3478223B2 (ja) * 2000-02-10 2003-12-15 日本電気株式会社 スタッフィング制御回路
JP2001312416A (ja) * 2000-04-28 2001-11-09 Ando Electric Co Ltd Usbデータシミュレーション装置、および、記憶媒体
JP4430801B2 (ja) 2000-08-03 2010-03-10 株式会社アドバンテスト 半導体メモリ試験装置
JP4376515B2 (ja) * 2000-09-20 2009-12-02 富士通株式会社 移動体通信システム
JP2002131397A (ja) * 2000-10-19 2002-05-09 Advantest Corp 半導体試験装置
JP2002152317A (ja) 2000-11-10 2002-05-24 Fujitsu Ltd 試験装置
JP2002344563A (ja) * 2001-05-11 2002-11-29 Matsushita Electric Works Ltd 長期安定化試験システム
JP2002340980A (ja) * 2001-05-11 2002-11-27 Ando Electric Co Ltd 半導体集積回路試験装置及び試験方法
US6728916B2 (en) * 2001-05-23 2004-04-27 International Business Machines Corporation Hierarchical built-in self-test for system-on-chip design
JP3667265B2 (ja) * 2001-08-29 2005-07-06 アンリツ株式会社 通信プロトコル試験装置
JP3752212B2 (ja) 2002-09-30 2006-03-08 アンリツ株式会社 試験用パケット発生装置
FR2845551B1 (fr) * 2002-10-04 2005-01-14 Atlinks Poste telephonique, terminal multimedia et serveur
JP4238591B2 (ja) 2003-02-18 2009-03-18 沖電気工業株式会社 Lapd試験装置
JP2007057541A (ja) * 2003-03-31 2007-03-08 Advantest Corp 試験エミュレート装置
JP2005101754A (ja) * 2003-09-22 2005-04-14 Advantest Corp 送信機特性測定装置、方法、プログラムおよび記録媒体
US7073109B2 (en) * 2003-09-30 2006-07-04 Agilent Technologies, Inc. Method and system for graphical pin assignment and/or verification
EP1687649A1 (en) * 2003-11-26 2006-08-09 Advantest Corporation Testing apparatus
US7107173B2 (en) * 2004-02-03 2006-09-12 Credence Systems Corporation Automatic test equipment operating architecture
TWI266070B (en) * 2004-03-19 2006-11-11 Realtek Semiconductor Corp Chip-level design under test verification environment and method thereof
TWI240345B (en) * 2004-06-28 2005-09-21 Advanced Semiconductor Eng A method for re-testing semiconductor device
JP4279751B2 (ja) * 2004-08-23 2009-06-17 株式会社アドバンテスト デバイスの試験装置及び試験方法
JP4546218B2 (ja) * 2004-11-05 2010-09-15 Necエンジニアリング株式会社 負荷試験方法および負荷試験システム
JP2006214839A (ja) * 2005-02-03 2006-08-17 Fujitsu Ltd メモリ内蔵デバイスへのテストパターン発生装置及びテストパターン発生方法
JP2006268357A (ja) * 2005-03-23 2006-10-05 Advantest Corp サンプリング装置、及び試験装置
DE602005002131T2 (de) * 2005-05-20 2008-05-15 Verigy (Singapore) Pte. Ltd. Prüfvorrichtung mit Anpassung des Prüfparameters
JP2006352290A (ja) 2005-06-14 2006-12-28 Nec Commun Syst Ltd シナリオ作成装置、試験システム、シナリオ作成方法及びプログラム
JP4829889B2 (ja) * 2005-08-25 2011-12-07 株式会社アドバンテスト Tcpハンドリング装置
JP2007096903A (ja) * 2005-09-29 2007-04-12 Rohm Co Ltd パラレルシリアル変換回路およびそれを用いた電子機器
JP2007123623A (ja) * 2005-10-28 2007-05-17 Fujitsu Ltd 半導体試験装置及び方法
US20070168729A1 (en) * 2005-12-06 2007-07-19 Mediatek Inc. System and method for testing and debugging electronic apparatus in single connection port
JP4873533B2 (ja) * 2005-12-15 2012-02-08 富士通株式会社 高速シリアル転送デバイス試験方法、プログラム及び装置
JP4946110B2 (ja) * 2006-03-17 2012-06-06 富士通セミコンダクター株式会社 半導体装置試験方法、半導体装置試験装置および半導体装置試験プログラム
JP2007281801A (ja) * 2006-04-05 2007-10-25 Fuji Xerox Co Ltd 情報処理装置、コンピュータの制御方法及びプログラム
US20070283104A1 (en) * 2006-05-31 2007-12-06 International Business Machines Corporation Concurrent Hardware Selftest for Central Storage
TW200745888A (en) * 2006-06-05 2007-12-16 Inventec Corp Test system for automatically receiving test results and method thereof
JP2008042410A (ja) * 2006-08-03 2008-02-21 Fujitsu Ltd パケット転送試験装置およびパケット転送試験方法
JP2008072191A (ja) 2006-09-12 2008-03-27 Funai Electric Co Ltd リモコン装置
US7698088B2 (en) * 2006-11-15 2010-04-13 Silicon Image, Inc. Interface test circuitry and methods
JP4826788B2 (ja) * 2006-12-07 2011-11-30 横河電機株式会社 デバイステスタ
US7831863B2 (en) * 2007-01-11 2010-11-09 International Business Machines Corporation Method for enhancing the diagnostic accuracy of a VLSI chip
WO2008126179A1 (ja) * 2007-03-15 2008-10-23 Fujitsu Limited ネットワーク検証システム
JP4894575B2 (ja) * 2007-03-16 2012-03-14 ソニー株式会社 半導体評価装置およびその方法、並びにプログラム
US7725793B2 (en) * 2007-03-21 2010-05-25 Advantest Corporation Pattern generation for test apparatus and electronic device
US8102776B2 (en) * 2007-09-05 2012-01-24 Spirent Communications, Inc. Methods and apparatus for generating simulated network traffic
US20100110906A1 (en) * 2008-10-30 2010-05-06 Corrigent Systems Ltd Efficient full mesh load testing of network elements

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6925507B1 (en) * 1998-12-14 2005-08-02 Netcentrex Device and method for processing a sequence of information packets
US6895011B1 (en) * 2000-08-15 2005-05-17 Lucent Technologies Inc. Method and apparatus for re-sequencing data packets
TW200616374A (en) * 2004-11-03 2006-05-16 Inventec Multimedia & Telecom Testing apparatus and method thereof
TW200644589A (en) * 2005-03-14 2006-12-16 Qualcomm Inc Apparatus and methods for product acceptance testing on a wireless device

Also Published As

Publication number Publication date
TW201106657A (en) 2011-02-16
JPWO2010067558A1 (ja) 2012-05-17
WO2010067473A1 (ja) 2010-06-17
TW201027091A (en) 2010-07-16
US20100142383A1 (en) 2010-06-10
JP4644312B2 (ja) 2011-03-02
TW201027945A (en) 2010-07-16
JP4870840B2 (ja) 2012-02-08
TWI392889B (zh) 2013-04-11
JPWO2010067476A1 (ja) 2012-05-17
TW201032529A (en) 2010-09-01
TWI389505B (zh) 2013-03-11
JPWO2010067470A1 (ja) 2012-05-17
CN102246471A (zh) 2011-11-16
WO2010067474A1 (ja) 2010-06-17
JP4885310B2 (ja) 2012-02-29
TWI405987B (zh) 2013-08-21
TWI412757B (zh) 2013-10-21
JP4480798B1 (ja) 2010-06-16
TW201028712A (en) 2010-08-01
WO2010067470A1 (ja) 2010-06-17
TWI408391B (zh) 2013-09-11
JPWO2010067473A1 (ja) 2012-05-17
TW201027097A (en) 2010-07-16
JP4536160B2 (ja) 2010-09-01
TW201027096A (en) 2010-07-16
TWI448702B (zh) 2014-08-11
JPWO2010067474A1 (ja) 2012-05-17
TW201108669A (en) 2011-03-01
WO2010067469A1 (ja) 2010-06-17
JP4595039B2 (ja) 2010-12-08
JPWO2010067468A1 (ja) 2012-05-17
JPWO2010067471A1 (ja) 2012-05-17
TWI396411B (zh) 2013-05-11
TW201028709A (en) 2010-08-01
JPWO2010067469A1 (ja) 2012-05-17
WO2010067476A1 (ja) 2010-06-17
TW201027946A (en) 2010-07-16
TW201025925A (en) 2010-07-01
JP4536159B2 (ja) 2010-09-01
US8059547B2 (en) 2011-11-15
JP4757958B2 (ja) 2011-08-24
WO2010067471A1 (ja) 2010-06-17
JPWO2010067482A1 (ja) 2012-05-17
JPWO2010067475A1 (ja) 2012-05-17
WO2010067475A1 (ja) 2010-06-17
WO2010067468A1 (ja) 2010-06-17
WO2010067472A1 (ja) 2010-06-17
TWI402521B (zh) 2013-07-21
JPWO2010067472A1 (ja) 2012-05-17
JP4864163B2 (ja) 2012-02-01
WO2010067482A1 (ja) 2010-06-17
JP4934222B2 (ja) 2012-05-16
WO2010067558A1 (ja) 2010-06-17
CN102239682A (zh) 2011-11-09

Similar Documents

Publication Publication Date Title
TWI401914B (zh) 測試裝置與測試方法
KR101297513B1 (ko) 범용 프로토콜 엔진
US7269773B2 (en) Test program debugger device, semiconductor test apparatus, test program debugging method and test method
US5715433A (en) Dynamic software model for emulating hardware
US9081925B1 (en) Estimating system performance using an integrated circuit
US8214195B2 (en) Testing in a hardware emulation environment
CN110632499A (zh) 基于测试对象的测试向量生成方法及存储介质
US6360353B1 (en) Automated alternating current characterization testing
CN110765716A (zh) 数字产品的仿真信号查看方法及***
US20120005547A1 (en) Scalable system debugger for prototype debugging
CN116956801B (zh) 芯片验证方法、装置、计算机设备和存储介质
US8149721B2 (en) Test apparatus and test method
CN117787155A (zh) 一种芯片可测性代码动态仿真测试***及测试方法
Dhar et al. Coverage driven verification of I2C protocol using System Verilog
US8483073B2 (en) Test apparatus and test method
CN110765711A (zh) 数字产品的仿真信号查看方法及***
US8165027B2 (en) Test apparatus and test method
CN117849578A (zh) 基于仿真器的芯片自动化测试方法及***
JP2007087175A (ja) 集積回路用論理検証装置および方法