TWI401752B - 晶片封裝結構之製造方法 - Google Patents

晶片封裝結構之製造方法 Download PDF

Info

Publication number
TWI401752B
TWI401752B TW098146108A TW98146108A TWI401752B TW I401752 B TWI401752 B TW I401752B TW 098146108 A TW098146108 A TW 098146108A TW 98146108 A TW98146108 A TW 98146108A TW I401752 B TWI401752 B TW I401752B
Authority
TW
Taiwan
Prior art keywords
substrate
hole
bump
carrier
wafers
Prior art date
Application number
TW098146108A
Other languages
English (en)
Other versions
TW201123318A (en
Inventor
Meng Jen Wang
Original Assignee
Advanced Semiconductor Eng
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Eng filed Critical Advanced Semiconductor Eng
Priority to TW098146108A priority Critical patent/TWI401752B/zh
Priority to US12/795,300 priority patent/US8691625B2/en
Publication of TW201123318A publication Critical patent/TW201123318A/zh
Application granted granted Critical
Publication of TWI401752B publication Critical patent/TWI401752B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Wire Bonding (AREA)
  • Dicing (AREA)

Description

晶片封裝結構之製造方法
本發明係關於一種封裝結構之製造方法，詳言之，係關於一種晶片封裝結構之製造方法。
半導體產業致力於形成輕薄短小的產品，因此產品中基材(例如一晶圓或一矽基材)之厚度越薄越好，同時為了達到大量製造的目的，生產時傾向於先取用較大面積的基材進行主要製程，最後再切割該基材。然而，當基材之面積愈大、厚度愈薄時，其翹曲(Warpage)程度愈嚴重，而不利於製程進行，導致良率降低。
因此，有必要提供一種晶片封裝結構之製造方法，以解決上述問題。
本發明提供一種晶片封裝結構之製造方法，其包括以下步驟：(a)提供一基材，該基材具有一第一表面、一第二表面、至少一導電孔及至少一第一凸塊，該導電孔係位於該基材內，該第一凸塊係位於該第二表面，且電性連接至該導電孔之一第一端部；(b)設置該基材於一載體上，其中該基材之第二表面係面對該載體；(c)從該基材之第一表面移除部分該基材，以顯露該穿導孔之一第二端部於該基材之一第三表面，並形成至少一穿導孔於該基材；(d)設置複數個晶片於該基材之第三表面，該等晶片電性連接至該基材之穿導孔；(e)形成一包覆材(Encapsulation)於該基材之部分第三表面，並包覆該等晶片；(f)移除該載體；(g)進行覆晶接合製程，使得該基材之第一凸塊接觸一承載元件；(h)移除該包覆材；及(i)形成一保護材於該承載元件上，並至少包覆該基材之第一凸塊。
藉此，該載體及該包覆材係用以做為該基材之支撐，使該基材於製程中不易產生翹曲的情況，且該載體及該包覆材係於製程完成前移除，故可提升產品之良率並減少產品之厚度。
參考圖1，顯示本發明晶片封裝結構之製造方法之流程圖。配合參考圖2及步驟S11，提供一基材1。該基材1具有一第一表面11、一第二表面12、至少一導電孔24及至少一第一凸塊14。該導電孔24係位於該基材1內。該第一凸塊14係位於該第二表面12，且電性連接至該導電孔24之一第一端部136。
在本實施例中，如圖3所示，該基材1係為一矽基材，該導電孔24之第一端部136係顯露於該第二表面12。該基材1更包括至少一孔洞15及一第一重佈層16。該導電孔24包括一第一阻絕層131及一導體132，該第一阻絕層131係位於該孔洞15之側壁，且定義出一第一溝槽133，該導體132係填滿該第一溝槽133。該第一重佈層16係位於該基材1之第二表面12，且該第一凸塊14係透過該第一重佈層16電性連接至該導電孔24之第一端部136。
然而，在其他應用中，如圖4所示，該基材1係為一晶圓，具有一矽基材19及一主動線路層20，該矽基材19具有該第一表面11、一底面191及該孔洞15，該底面191係相對於該第一表面11，該孔洞15係貫穿該矽基材19，且該導電孔24係位於該矽基材19內，該主動線路層20係位於該矽基材19之底面191，電性連接該導電孔24及該第一凸塊14，且具有該第二表面12。該導電孔24更包括一第二阻絕層134，該導體132係位於該第一溝槽133之側壁，且定義出一第二溝槽135，該第二阻絕層134係填滿該第二溝槽135。
配合參考圖5及步驟S12，設置該基材1於一載體2上，其中該基材1之第二表面12係面對該載體2。在本實施例中，係利用一黏膠3將該基材1黏附於該載體2上。該載體2係用以做為該基材1之支撐，以利進行後續製程。
配合參考圖6及步驟S13，從該基材1之第一表面11移除部分該基材1，以顯露該導電孔24(圖5)之一第二端部137於該基材1之一第三表面18，並形成至少一穿導孔13於該基材1。在本實施例中，係先利用研磨方法移除部分該基材1，再利用化學機械拋光(Chemical-Mechanical Polishing,CMP)方法進行整修。然而，在其他應用中，係可僅利用化學機械拋光方法移除部分該基材1。移除部分該基材1之後，該基材1之厚度係小於50μm，而形成一超薄基材，此時，該基材1係設置於該載體2上，因此不會產生翹曲的情況。接著，更形成一第二重佈層17於該基材1之第三表面18，該第二重佈層17係電性連接至該穿導孔13。
配合參考圖7及步驟S14，設置複數個晶片4於該基材1之第三表面18，該等晶片4係電性連接至該基材1之穿導孔13，且該等晶片4及該基材1係形成一陣列封裝結構21。在本實施例中，該等晶片4係透過該第二重佈層17電性連接至該穿導孔13。該等晶片4包括一主動面41及至少一第二凸塊42，該第二凸塊42係位於該主動面41，且該等晶片4係透過該第二凸塊42電性連接至該基材1之穿導孔13。然而，在其他應用中，係可不形成該第二重佈層17，且該等晶片4之第二凸塊72係直接接觸該基材1之穿導孔13。參考圖8，較佳地，更包括形成一第一底膠(Underfill)43於該基材1之部分第三表面18，以包覆該等晶片4之主動面41及第二凸塊42。然而，可以理解的是，在本發明中，該等晶片4之形式不限於本實施例中之覆晶晶片。
配合參考圖9及步驟S15，形成一包覆材(Encapsulation)5於該基材1之部分第三表面18，並包覆該等晶片4。在本實施例中，係利用旋轉塗佈(Spin Coating)方法形成該包覆材5，且該包覆材5係為一可剝離式黏著劑(Removable Material)。配合參考圖10及步驟S16，移除該載體2及該黏膠3。該包覆材5係用以增加該基材1之厚度及強度，做為該基材1之支撐，避免在移除該載體2之後，該基材1產生翹曲的情況。
配合參考圖11及步驟S17，進行覆晶接合製程。配合參考圖12及步驟S18，移除該包覆材5。在本實施例中，參考圖10，係先沿至少一切割線L1 ，切割該陣列封裝結構21以形成複數個次封裝單元23(圖11)，該等次封裝單元23包括該等晶片封裝結構22及該包覆材5。配合參考圖11及步驟S17，進行覆晶接合製程，設置該等次封裝單元22於該承載元件6上，該承載元件6具有一第一表面61及一第二表面62，使得該基材1之第一凸塊14接觸該承載元件6之第一表面61。配合參考圖12及步驟S18，再移除該包覆材5，形成複數個晶片封裝單元22，該等晶片封裝單元22包括該晶片4及該基材1。此時該承載元件6亦用以做為該基材1之支撐，避免在移除該包覆材5之後，該基材1產生翹曲的情況。
在本實施例中，該包覆材5係為一易於剝離之材料，其熱塑性較佳，故可加熱使該包覆材5軟化，以移除該包覆材5。然而，在其他應用中，該包覆材5係可為一受紫外線照射即軟化之材料，故可提供紫外線使該包覆材5軟化，以移除該包覆材5，或者，直接撕除該包覆材5或利用一溶劑蝕刻該包覆材5。藉此，該包覆材5係於製程完成前移除，而不存在於最後製得之產品中，故可減少產品之厚度，且可避免習知封膠體(Molding Compound)加熱後即硬化，導致不易移除的問題。在本實施例中，該包覆材5係完全被移除，以顯露每一該等晶片4之側面及該基材1之第二表面12；然而，在其他應用中，該包覆材5僅部分被移除，以至少顯露每一該等晶片4之側面及部分該基材1之第二表面12。
此外，在其他應用中，配合參考圖13及步驟S18，該陣 列封裝結構21係先設置於一切割膠帶(Sawing Tape)(圖中未示)上，再移除該包覆材5(圖10)，避免在移除該包覆材5之後，該基材1產生翹曲的情況。接著，進行一切割製程，沿至少一切割線L2 ，切割該陣列封裝結構21，以形成該等分離之晶片封裝單元22(圖14)，該等晶片封裝單元22包括該晶片4及該基材1。配合參考圖14及步驟S17，進行覆晶接合製程，設置該等晶片封裝單元22於該承載元件6上，使得該基材1之第一凸塊14接觸該承載元件6之第一表面61。
配合參考圖15及步驟S19，形成一保護材7於該承載元件6之部分第一表面61，並至少包覆該基材1之第一凸塊14。在本實施例中，該保護材7係為一封膠體(Molding Compound)，該封膠體係形成於該承載元件6之第一表面61，並包覆該等晶片封裝單元22。然而，在其他應用中，該保護材7係可為一第二底膠(Underfill)(圖中未示)，該第二底膠係形成於該承載元件6之部分第一表面61，以包覆該基材1之第一凸塊14，或者，該保護材7更包括一封膠體(圖中未示)，該封膠體係形成於該承載元件6之部分第一表面61，並包覆該等晶片封裝單元22及該第二底膠。參考圖16，較佳地，更形成至少一銲球8於該承載元件6之第二表面62，用以電性連接至外部元件，並沿至少一切割線L3 (圖15)，切割該承載元件6及該保護材7，以形成本發明之晶片封裝結構9。
藉此，該載體2及該包覆材5係用以做為該基材1之支 撐，使該基材1於製程中不易產生翹曲的情況，且該載體2及該包覆材5係於製程完成前移除，故可提升產品之良率並減少產品之厚度。
惟上述實施例僅為說明本發明之原理及其功效，而非用以限制本發明。因此，習於此技術之人士對上述實施例進行修改及變化仍不脫本發明之精神。本發明之權利範圍應如後述之申請專利範圍所列。
1‧‧‧基材
2‧‧‧載體
3‧‧‧黏膠
4‧‧‧晶片
5‧‧‧包覆材
6‧‧‧承載元件
7‧‧‧保護材
8‧‧‧銲球
9‧‧‧本發明之晶片封裝結構
11‧‧‧第一表面
12‧‧‧第二表面
13‧‧‧穿導孔
14‧‧‧第一凸塊
15‧‧‧孔洞
16‧‧‧第一重佈層
17‧‧‧第二重佈層
18‧‧‧第三表面
19‧‧‧矽基材
20‧‧‧主動線路層
21‧‧‧陣列封裝結構
22‧‧‧晶片封裝單元
23‧‧‧次封裝單元
24‧‧‧導電孔
41‧‧‧主動面
42‧‧‧第二凸塊
43‧‧‧第一底膠
61‧‧‧第一表面
62‧‧‧第二表面
131‧‧‧第一阻絕層
132‧‧‧導體
133‧‧‧第一溝槽
134‧‧‧第二阻絕層
135‧‧‧第二溝槽
136‧‧‧第一端部
137‧‧‧第二端部
圖1顯示本發明晶片封裝結構之製造方法之流程圖；及圖2至圖16顯示本發明晶片封裝結構之製造方法之示意圖。
(無元件符號說明)

Claims (23)

  1. 一種晶片封裝結構之製造方法，包括：(a)提供一基材，該基材具有一第一表面、一第二表面、至少一導電孔及至少一第一凸塊，該導電孔係位於該基材內，該第一凸塊係位於該第二表面，且電性連接至該導電孔之第一端部；(b)設置該基材於一載體上，其中該基材之第二表面係面對該載體；(c)從該基材之第一表面移除部分該基材，以顯露該導電孔之第二端部於該基材之一第三表面，並形成至少一穿導孔於該基材；(d)設置複數個晶片於該基材之第三表面，該等晶片電性連接至該基材之穿導孔；(e)形成一包覆材(Encapsulation)於該基材之部分第三表面，並包覆該等晶片；(f)移除該載體；(g)進行覆晶接合製程，使得該基材之第一凸塊接觸一承載元件；(h)移除該包覆材，以顯露每一該等晶片之側面及部分該基材之第二表面；及(i)形成一保護材於該承載元件上，並至少包覆該基材之第一凸塊。
  2. 如請求項1之方法，其中該步驟(a)中，該基材係為一晶圓，具有一矽基材及一主動線路層，該矽基材具有該第 一表面、一底面及至少一孔洞，該底面係相對於該第一表面，該孔洞係貫穿該矽基材，且該導電孔係位於該矽基材內，該主動線路層係位於該矽基材之底面，電性連接該導電孔及該第一凸塊，且具有該第二表面。
  3. 如請求項1之方法，其中該步驟(a)中，該基材係為一矽基材，該導電孔之第一端部係顯露於該第二表面。
  4. 如請求項1之方法，其中該步驟(a)中，該基材更包括至少一孔洞，該導電孔包括一第一阻絕層及一導體，該第一阻絕層係位於該孔洞之側壁，且定義出一第一溝槽，該導體係填滿該第一溝槽。
  5. 如請求項1之方法，其中該步驟(a)中，該基材更包括至少一孔洞，該導電孔包括一第一阻絕層、一導體及一第二阻絕層，該第一阻絕層係位於該孔洞之側壁，且定義出一第一溝槽，該導體係位於該第一溝槽之側壁，且定義出一第二溝槽，該第二阻絕層係填滿該第二溝槽。
  6. 如請求項1之方法，其中該步驟(a)中，該基材更包括一第一重佈層，該第一重佈層係位於該基材之第二表面，且該第一凸塊係透過該第一重佈層電性連接至該導電孔之第一端部。
  7. 如請求項1之方法，其中該步驟(b)中，係利用一黏膠將該基材黏附於該載體上，該步驟(f)中，更包括一移除該黏膠之步驟。
  8. 如請求項1之方法，其中該步驟(c)中，係利用研磨或化學機械拋光(Chemical-Mechanical Polishing,CMP)方法 移除部分該基材。
  9. 如請求項1之方法，其中該步驟(c)之後，該基材之厚度係小於50 μm。
  10. 如請求項1之方法，其中該步驟(c)之後，更包括一形成一第二重佈層於該基材之第三表面之步驟，該第二重佈層係電性連接至該穿導孔。
  11. 如請求項10之方法，其中該步驟(d)中，該等晶片係透過該第二重佈層電性連接至該穿導孔。
  12. 如請求項1之方法，其中該步驟(d)中，該等晶片包括一主動面及至少一第二凸塊，該第二凸塊係位於該主動面，且該等晶片係透過該第二凸塊電性連接至該基材之穿導孔。
  13. 如請求項12之方法，其中該步驟(d)中，該等晶片之第二凸塊係直接接觸該基材之穿導孔。
  14. 如請求項12之方法，其中該步驟(d)之後，更包括一形成一第一底膠(Underfill)於該基材之部分第三表面之步驟，以包覆該等晶片之主動面及第二凸塊。
  15. 如請求項1之方法，其中該步驟(e)中，該包覆材係為一可剝離式黏著劑(Removable Material)。
  16. 如請求項1之方法，其中該步驟(e)中，係利用旋轉塗佈(Spin Coating)方法形成該包覆材。
  17. 如請求項1之方法，其中該步驟(g)前，係先進行一切割製程，以形成複數個次封裝單元，再進行該步驟(g)之覆晶接合製程，設置該等次封裝單元於該承載元件上，接 著進行該步驟(h)，移除該包覆材，以形成複數個晶片封裝單元，該等晶片封裝單元包括該晶片及該基材。
  18. 如請求項1之方法，其中係先進行該步驟(h)，移除該包覆材，接著進行一切割製程，以形成複數個分離之晶片封裝單元，該等晶片封裝單元包括該晶片及該基材，再進行該步驟(g)之覆晶接合製程，設置該等晶片封裝單元於該承載元件上，使得該基材之第一凸塊接觸一承載元件。
  19. 如請求項1之方法，其中該步驟(h)中，係直接撕除該包覆材、利用一溶劑蝕刻該包覆材、加熱以移除該包覆材或提供紫外線以移除該包覆材。
  20. 如請求項1之方法，其中該步驟(i)中，該保護材係為一第二底膠(Underfill)，該第二底膠係形成於該承載元件之部分一第一表面，以包覆該基材之第一凸塊。
  21. 如請求項1之方法，其中該步驟(i)中，該保護材係為一封膠體(Molding Compound)，該封膠體係形成於該承載元件之一第一表面，並包覆該等晶片封裝單元。
  22. 如請求項1之方法，其中該步驟(i)中，該保護材包括一第二底膠及一封膠體，該第二底膠係形成於該承載元件之部分一第一表面，以包覆該基材之第一凸塊，該封膠體係形成於該承載元件之部分一第一表面，並包覆該等晶片封裝單元。
  23. 如請求項1之方法，其中該步驟(i)之後，更包括一形成至少一銲球於該承載元件之一第二表面之步驟。
TW098146108A 2009-12-31 2009-12-31 晶片封裝結構之製造方法 TWI401752B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW098146108A TWI401752B (zh) 2009-12-31 2009-12-31 晶片封裝結構之製造方法
US12/795,300 US8691625B2 (en) 2009-12-31 2010-06-07 Method for making a chip package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW098146108A TWI401752B (zh) 2009-12-31 2009-12-31 晶片封裝結構之製造方法

Publications (2)

Publication Number Publication Date
TW201123318A TW201123318A (en) 2011-07-01
TWI401752B true TWI401752B (zh) 2013-07-11

Family

ID=44188044

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098146108A TWI401752B (zh) 2009-12-31 2009-12-31 晶片封裝結構之製造方法

Country Status (2)

Country Link
US (1) US8691625B2 (zh)
TW (1) TWI401752B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9851256B2 (en) 2014-06-26 2017-12-26 MP High Tech Solutions Pty Ltd Apparatus and method for electromagnetic radiation sensing
US9810581B1 (en) 2014-07-28 2017-11-07 MP High Tech Solutions Pty Ltd Micromechanical device for electromagnetic radiation sensing
CN104615979A (zh) * 2015-01-27 2015-05-13 华进半导体封装先导技术研发中心有限公司 指纹识别模块及封装方法、指纹识别模组及封装方法
US9857229B1 (en) 2015-06-24 2018-01-02 MP High Tech Solutions Pty Ltd Fabrication method for micromechanical sensors
FR3038128B1 (fr) * 2015-06-26 2018-09-07 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de fabrication d'un dispositif electronique
CN108292626B (zh) * 2015-12-23 2024-03-08 英特尔公司 在双侧互连器件上制作和使用穿硅过孔
US10340213B2 (en) 2016-03-14 2019-07-02 Amkor Technology, Inc. Semiconductor device and manufacturing method thereof
US11410902B2 (en) * 2019-09-16 2022-08-09 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method of manufacturing the same

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6762488B2 (en) * 2002-03-19 2004-07-13 Nec Electronics Corporation Light thin stacked package semiconductor device and process for fabrication thereof
US20070126085A1 (en) * 2005-12-02 2007-06-07 Nec Electronics Corporation Semiconductor device and method of manufacturing the same
US20070287265A1 (en) * 2006-05-25 2007-12-13 Sony Corporation Substrate treating method and method of manufacturing semiconductor apparatus
TW200905764A (en) * 2007-07-31 2009-02-01 Siliconware Precision Industries Co Ltd Multi-chip stack structure having silicon channel and method for fabricating the same
TW200915451A (en) * 2007-06-07 2009-04-01 United Test & Assembly Ct Lt Through silicon via dies and packages
TW200929395A (en) * 2007-12-12 2009-07-01 Stats Chippac Ltd Mountable integrated circuit package system with mountable integrated circuit die
TW200950041A (en) * 2008-05-27 2009-12-01 Mediatek Inc Flip-chip package and semiconductor chip packages

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6800930B2 (en) * 2002-07-31 2004-10-05 Micron Technology, Inc. Semiconductor dice having back side redistribution layer accessed using through-silicon vias, and assemblies
KR100621992B1 (ko) * 2003-11-19 2006-09-13 삼성전자주식회사 이종 소자들의 웨이퍼 레벨 적층 구조와 방법 및 이를이용한 시스템-인-패키지
JP5065904B2 (ja) * 2005-11-09 2012-11-07 独立行政法人科学技術振興機構 形状記憶性及び超弾性を有する鉄系合金及びその製造方法
US7880293B2 (en) * 2008-03-25 2011-02-01 Stats Chippac, Ltd. Wafer integrated with permanent carrier and method therefor
US7843052B1 (en) * 2008-11-13 2010-11-30 Amkor Technology, Inc. Semiconductor devices and fabrication methods thereof

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6762488B2 (en) * 2002-03-19 2004-07-13 Nec Electronics Corporation Light thin stacked package semiconductor device and process for fabrication thereof
US20070126085A1 (en) * 2005-12-02 2007-06-07 Nec Electronics Corporation Semiconductor device and method of manufacturing the same
US20070287265A1 (en) * 2006-05-25 2007-12-13 Sony Corporation Substrate treating method and method of manufacturing semiconductor apparatus
TW200915451A (en) * 2007-06-07 2009-04-01 United Test & Assembly Ct Lt Through silicon via dies and packages
TW200905764A (en) * 2007-07-31 2009-02-01 Siliconware Precision Industries Co Ltd Multi-chip stack structure having silicon channel and method for fabricating the same
TW200929395A (en) * 2007-12-12 2009-07-01 Stats Chippac Ltd Mountable integrated circuit package system with mountable integrated circuit die
TW200950041A (en) * 2008-05-27 2009-12-01 Mediatek Inc Flip-chip package and semiconductor chip packages

Also Published As

Publication number Publication date
TW201123318A (en) 2011-07-01
US8691625B2 (en) 2014-04-08
US20110159638A1 (en) 2011-06-30

Similar Documents

Publication Publication Date Title
TWI401752B (zh) 晶片封裝結構之製造方法
TWI556349B (zh) 半導體裝置的結構及其製造方法
TWI420640B (zh) 半導體封裝裝置、半導體封裝結構及其製法
TWI614850B (zh) 半導體封裝結構及其形成方法
TWI701790B (zh) 晶片封裝結構與其形成方法
KR102046534B1 (ko) 기판 가공 방법
JP6197422B2 (ja) 半導体装置の製造方法および支持基板付きウェハ
TWI751530B (zh) 半導體裝置之製造方法
US8258007B2 (en) Package process
KR102077248B1 (ko) 기판 가공 방법
JP2007317822A (ja) 基板処理方法及び半導体装置の製造方法
TWI476841B (zh) 半導體封裝件及其製法
JP4100936B2 (ja) 半導体装置の製造方法
JP2005064499A (ja) 半導体素子製造方法
TWI767287B (zh) 半導體封裝結構
TWI421956B (zh) 晶片尺寸封裝件及其製法
TW202133355A (zh) 半導體裝置及其製造方法
US20120129315A1 (en) Method for fabricating semiconductor package
US8652939B2 (en) Method and apparatus for die assembly
TWI503933B (zh) 半導體封裝件及其製法
TW201701429A (zh) 晶圓級封裝及其製作方法
US10991597B2 (en) Method of fabricating a semiconductor device using an adhesive layer
KR102397140B1 (ko) 임의의 관통 비아가 없는 인터포저를 포함하는 반도체 구조의 제조 방법
TWI381508B (zh) 半導體封裝裝置、半導體封裝結構及其製法
US20220278075A1 (en) Packaging structure and formation method thereof