TWI397947B - 用於製造太陽能電池和模組之沈積半導體層的技術與裝置 - Google Patents

用於製造太陽能電池和模組之沈積半導體層的技術與裝置 Download PDF

Info

Publication number
TWI397947B
TWI397947B TW095140598A TW95140598A TWI397947B TW I397947 B TWI397947 B TW I397947B TW 095140598 A TW095140598 A TW 095140598A TW 95140598 A TW95140598 A TW 95140598A TW I397947 B TWI397947 B TW I397947B
Authority
TW
Taiwan
Prior art keywords
layer
precursor
copper
gallium
indium
Prior art date
Application number
TW095140598A
Other languages
English (en)
Other versions
TW200737304A (en
Inventor
Bulent Basol
Original Assignee
Solopower Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Solopower Inc filed Critical Solopower Inc
Publication of TW200737304A publication Critical patent/TW200737304A/zh
Application granted granted Critical
Publication of TWI397947B publication Critical patent/TWI397947B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/06—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising selenium or tellurium in uncombined form other than as impurities in semiconductor bodies of other materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L31/0264—Inorganic materials
    • H01L31/032—Inorganic materials including, apart from doping materials or other impurities, only compounds not provided for in groups H01L31/0272 - H01L31/0312
    • H01L31/0322—Inorganic materials including, apart from doping materials or other impurities, only compounds not provided for in groups H01L31/0272 - H01L31/0312 comprising only AIBIIICVI chalcopyrite compounds, e.g. Cu In Se2, Cu Ga Se2, Cu In Ga Se2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02568—Chalcogenide semiconducting materials not being oxides, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02614—Transformation of metal, e.g. oxidation, nitridation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02425—Conductive materials, e.g. metallic silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02491—Conductive materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02623—Liquid deposition
    • H01L21/02628—Liquid deposition using solutions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/541—CuInSe2 material PV cells

Description

用於製造太陽能電池和模組之沈積半導體層的技術與裝置
本發明係有關製備用於輻射偵測器及光電伏打應用的半導體薄膜之方法及裝置。
太陽能電池係將日光直接轉變成電力的光電伏打裝置。最常見的太陽能電池材料為矽，彼係呈單或多晶性晶圓的形式。然而，使用以矽為底的太陽能電池所產生的電力成本比更傳統的方法所產生的電力成本高。因此，因為1970年早期就已致力於降低近地用途的太陽能電池成本。降低太陽能電池成本之一方式係在於開發可在大面積基材上沈積太陽能電池品質吸收材料的低成本薄膜生長技術且使用高生產量低成本方法來製造這些裝置。
包含週期表IB族(銅、銀、金)、IIIA族(硼、鋁、鎵、銦、鉈)及VIA族(氧、硫、硒、碲、釙)材料或元素的IBIIIAVIA族化合物半導體為用於薄膜太陽能電池結構的優良吸收材料。尤其是，一般表示ClGS(S)或Cu(In,Ga)(S,Se)2 或CuIn1－x Gax (SySe1－y )k ，其中0x1，0y1及k為約2，的銅、銦、鎵、硒及硫的化合物早已被用於產生約20%轉換效率的太陽能電池結構中。含IIIA族元素鋁及/或VIA族元素碲的吸收體也顯示出可能性。因此，總而言之，太陽能電池應用對含下列元素：i)IB族的銅、ii)IIIA族的銦、鎵及鋁其中之至少一者，及iii)VIA族的硫、硒及碲其中之至少一者，的化合物大有興趣。
將例如Cu(In,Ga,Al)(S,Se,Te)2 薄膜太陽能電池等的傳統IBIIIAVIA族化合物光電伏打電池的結構顯示於第1圖中。該裝置10係製造在例如玻璃片、金屬片、絕緣箔層或織物或導電箔層或織物等的基材11上。將包含在Cu(In,Ga,Al)(S,Se,Te)2 族群中之材料的吸收膜12長在導電層13上，該導電層13預先沈積在該基材11上並扮作連至該裝置的電接點。包含鉬、鉭、鎢、鈦及不銹鋼等等不同的導電層已被用於第1圖的太陽能電池結構中。若該基材本身係經適當選擇的導電材料，不可能使用導電層13，因為該基材11可接著作為連至該裝置的歐姆接點。等該吸收膜12生長之後，在該吸收膜上形成例如CdS、ZnO或CdS/ZnO堆疊物等的透明層14。輻射15經由該透明層14進入該裝置。金屬柵格(未顯示)也可沈積在該透明層14上以降低該裝置的等效串聯電阻(effective series resistance)。該吸收膜12的較佳電氣類型為p－型，該透明層14的較佳電氣類型為n－型。然而，也可利用n－型吸收體及p－型窗層。第1圖的較佳裝置結構稱為「基材型」結構。「覆板(superstrate)型」結構也可經由在例如玻璃或透明聚合箔層等的透明覆板上沈積透明導電層，接著沈積該Cu(In,Ga,Al)(S,Se,Te)2 吸收膜，最後經由導電層形成連至該裝置的歐姆接點製作而成。在此覆板結構中光從該透明覆板側進入該裝置。經由不同方法所沈積的不同材料都可用於提供第1圖所顯示的裝置之不同層。
在使用IBIIIAVIA族化合物吸收體的薄膜太陽能電池中，電池效能為IB/IIIA莫耳比的強大功能。若該組成中有多於一種IIIA族材料，這些IIIA族材料的相對量或莫耳比也會影響該等性質。舉例來說，就Cu(In,Ga)(S,Se)2 吸收層而言，該裝置的效能為Cu/(In＋Ga)的莫耳比之函數。再者，該電池的某些重要參數，例如其開路電壓、短路電流及填充因子將隨該IIIA族元素的莫耳比(即該Ga/(Ga＋In)莫耳比)而改變。大體上，對良好的裝置性能Cu/(In＋Ga)莫耳比係保持在大約或低於1.0。另一方面，當該Ga/(Ga＋In)莫耳比提高時，該吸收層的光能帶間隙將提高，因此該太陽能電池的開路電壓提高，同時該短路電流通常可能降低。就薄膜沈積法而言重要的是具有同時控制IB/IIIA莫耳比及該組成中的IIIA族成分的莫耳比的能力。要注意儘管化學式經常被寫成Cu(In,Ga)(S,Se)2 ，但是就該化合物而言更正常的式子為Cu(In,Ga)(S,Se)k ，其中k通常接近2但是不可正好為2。為求簡化我們將繼續使用k為2的值。再者要注意該化學式中的標記「Cu(X,Y)」意指從(X＝0%及Y＝100%)至(X＝100%及Y＝0%)所有的化學組成。舉例來說，Cu(In,Ga)意指從CuIn至CuGa有的組成。類似地，意指具有從0變至1的Ga/(Ga＋In)莫耳比及從0變至1的Se/(Se＋S)莫耳比整個族群的化合物。
生產用於太陽能電池製造的高品質Cu(In,Ga)(S,Se)2 膜第一種技術為共蒸發Cu、In、Ga至真空室中之經加熱的基材上。然而，低材料利用率、設備的高成本、大面積沈積所面臨的難題以及較低的生產量為該共蒸發法的商業化過程中所面臨的某些挑戰。
生長用於太陽能電池應用的Cu(In,Ga)(S,Se)2 型化合物薄膜的另一種技術為兩段法，其中先在一基材上沈積Cu(In,Ga)(S,Se)2 材料的金屬成分，接著在高溫退火程序中與硫及/或硒反應。舉例來說，就CuInSe2 的生長來看，先在一基材上沈積銅及銦，接著使此經堆疊的前驅物層在提高的溫度下與硒反應。若該反應氛圍也含有硫，就會長出CuIn(S,Se)2 層。鎵加在該前驅物層中(亦即使用Cu/In/Ga堆疊膜前驅物)將可生長Cu(In,Ga)(S,Se)2 吸收體。
先前技藝的方法中已使用濺射及蒸發技術來沈積該前驅物堆疊物之含有IB族及IIIA族成分的層。在CuInSe2 生長的例子中，舉例來說，如U.S.4,798,660中所述的，銅及銦層係連續地濺射沈積在基材上，接著在提高的溫度下在含有硒的氣體存在下加熱該堆疊膜達通常比約30分鐘長的時間。更近地美國專利6,048,442揭示一種方法，其包含濺射沈積包含銅－鎵合金層及銦層的堆疊前驅物膜以在金屬背電極層上形成銅－鎵/銦堆疊物，接著使此前驅物堆疊膜與硒及硫其中之一者反應而形成該吸收層。美國專利6,092,669揭示用於製造此吸收層之以濺射為底的設備。此等技術可產生良好品質的吸收層及有效率的太陽能電池，但是，彼等卻遭遇到投資設備的高成本及較慢的生產速率的問題。
美國專利4,581,108所述之一先前技藝方法利用一低成本電沈積法用於金屬前驅物的製備。在此方法中先在基材上電沈積銅層。然後接著電沈積銦層並在含有硒的反應性氛圍中加熱該經沈積的銅/銦。儘管本質上低成本，但是此技術據發現能產生對該鉬接觸層具有不良黏著力的CuInSe2 膜。在一刊物(「低成本薄膜黃銅礦太陽能電池」，第18屆IEEE光電伏打專家會議，1985年，第1429頁)中，Cu/In及Cu/In/Ga層的電沈積及硒化證實了CIS及CIGS生長。經證實有一個問題為該化合物膜在太陽能電池加工的期間剝離。隨後，在另一參考資料(「用於製造CIS/CdS太陽能電池的半導體膜之低成本方法」，太陽能電池，第21卷，第65頁，1987年)中，研究者研究由上述方法獲得的Mo/CuInSe2 界面的斷面且發現該CuInSe2 對該鉬接觸層具有不良的黏著力。
不管是生長舉例來說CuInSe2 吸收膜之用於兩段法的指定步驟，形成該金屬堆疊結構的層之個別厚度都必須被控制以使前述的兩種莫耳比(亦即Cu/(In＋Ga)比及Ga/(Ga＋In)比)從試驗到試驗及在大面積基材上都可保持在控制之下。在該反應步驟期間一般都能巨觀均保持該金屬堆疊結構所獲得的莫耳比，附帶條件為該反應溫度係保持在低於約600℃。因此，在該反應步驟之後獲得的化合物膜中的整體或平均莫耳比係與該該反應步驟之前的金屬堆疊結構中的平均莫耳比約相同。在先前技藝方法中，最後想要的莫耳比所需的全部銅、銦及/或鎵都在該反應步驟之前與硫及/或硒一起沈積在該基材上。換句話說，要生長Cu0.8 In0.8 Ga0.2 Sex ，舉例來說，其中x接近2，該先前技藝技術通常沈積Cu/In/Ga堆疊物、In/Cu/Ga堆疊物或Cu－Ga/In堆疊物，使該堆疊物的Cu/(In＋Ga)莫耳比為0.8且該堆疊物的Ga/(Ga＋In)莫耳比為0.2。此金屬堆疊物接著在高溫下硒以形成該化合物。與此等方法有關的一個問題為這些前驅物都較厚(500至1500奈米)且通常富含IIIB族成分銦及鎵，彼等分別具有約156℃及30℃的低熔點，且如將在接下來討論的，彼等將造成微觀不均勻性。
第2a至2c圖顯示可能存在該金屬前驅物層中的微觀不均勻性的問題，尤其是具有小於或等於1的IB/IIIA莫耳比者。第2a圖概略地顯示在基材上具有例示性整體莫耳比Cu/(In＋Ga)＝0.8及Ga/(Ga＋In)＝0.2的例示性Cu/In/Ga金屬堆疊物。在此方法中，先在基材20上沈積接觸膜21而形成一基底22。接著在該接觸膜21上沈積銅層23。該銅層23的厚度可，舉例來說，為約200奈米。此銅厚度及上述預期的莫耳比必需沈積約440奈米厚的銦層及約80奈米厚的鎵層。這些計算可假設銅、銦及鎵的密度分別為8.96克/公撮、7.31克/公撮及5.91克/公撮，且原子量分別為63.54克、114.76克及69.72克。Cu0.8 In0.8 Ga0.2 Se1.9 之經硒化的化合物使用5.75克/公撮的密度及306.66克的莫耳重量，假設100%密度，也可算出此例子的金屬前驅物將產生約1880奈米厚的CIGS層。薄膜太陽能電池應用的CIGS層最適厚度係在500至5000奈米的範圍，較佳為在700至2000奈米的範圍，較小的厚度較佳，因為可降低材料成本。
參考第2a圖，約200奈米厚的銅層23沈積之後接著名義上440奈米厚的銦層24及名義上80奈米厚的鎵層25之沈積。據顯示所得金屬前驅物堆疊物26中的銅層23呈平滑又均勻的形式，然而，以非平面的方式沈積該銦及鎵層表面。儘管這些層的表面形態多數取決於所用的沈積技術，但是事實上一般以薄膜形式沈積時，例如銦及鎵等的低熔融溫度金屬傾向變成「球」，尤其是若彼等沈積在彼此頂部的話。要注意(Ga＋In)混合物的熔融溫度係低於大約156℃的銦熔融溫度。
第2a圖的金屬前驅物層26可整體或巨觀地具有預期的Cu/(In＋Ga)及Ga/(Ga＋In)莫耳比。然而，在第2b圖中可見到在微觀下此情況很不一樣，其顯示第2a圖的區域27的放大圖式。因為在於及約點「A」的銦層厚度「t1」遠比點「B」的銦層厚度「t2」大，所以在於及約點「A」的局部Cu/(In＋Ga)比遠比在於及約點「B」小。再者Ga/(Ga＋In)比在這兩點也不同，亦即在於約約點B比點A高。要知道在利用硒的反應步驟之後該金屬成分的莫耳比中的這些微觀不均勻性大部分都轉移到該化合物，由於改變Cu/(In＋Ga)及Ga/(Ga＋In)比而產生具有平面內組成變化的CIGS層。第2c圖中概略地顯示此情況，其描述使第2b圖的前驅物堆疊物與硒反應所獲得的化合物層29。第2c圖中的區域R1大約對應於第2b圖中的點A四周的區域，且區域R2大約對應於第2b圖中點B四周的區域。因此區域R1為富含銦的區域且區域R2為富含銅的區域。要注意這些區域之間的邊界不可能如第2c圖所顯示的方式定義。邊界顯示如此正好證明該點。在實際的膜中即使這些區域的結晶性結構都可能不同。硒化之後富含銅的區域可含有硒化銅的大刻面晶粒，然而，富含銦或鎵的區域將更平滑具有較小的晶粒。當太陽能電池製造在第2c圖的化合物層29上時，含高導電性硒化銅相之富含銅的區域R2將提高橫越該裝置的洩漏電流並降低其電壓輸出，而該富含銦的區域R1將提高其串聯阻抗。若到極端的話，兩種影響都將使該太陽能電池效率變差。因為例如第2a至2c圖中描述者等的不均勻表面形態隨試驗及隨基材而改變的話，此太陽能電池的製程再現性也將變差且高效率大面積裝置製造的產量將係小的。為達最佳的太陽能電池效率及高製造產量，需要具有巨觀及微觀組成均勻性的化合物層。
要注意以上提供的例子說明沈積在平滑IB族層上的不均勻或粗糙IIIA族層的情況之微規不均勻性問題。然而，即使銦及鎵的形態在彼等的沈積態下係平滑的都會觀察到類似的問題。原因在於即使銦及鎵的起始形態係平滑的，在利用例如硒等的VIA族材料之反應步驟期間，該金屬前驅物係加熱通常至多達高於350℃的溫度。當進行該 加熱步驟時，銦及鎵與該VIA族材料反應之前在高於約30℃的溫度下開始熔融，且彼等沈積在例如銅表面上而使該基材抗溼潤。此抗溼潤現象將形成「球」而引起類似第2b圖所示的粗糙形態。再者，當該堆疊物中的低熔點相(銦及/或鎵)的量增加或銦及/或鎵層的厚度提高時團包(balling)範圍將變得更廣大。
第3a圖顯示沈積在基底22上的例示性金屬前驅物堆疊物36，其中該基底22如第2a圖包含基材20及接觸膜21，且該金屬前驅物堆疊物36包含實質上平滑的銅層33、實質上平滑的銦層34及實質上平滑的鎵層35，該金屬前驅物堆疊物36可藉由採取例如在沈積期間強迫冷卻使該基底保持在低於室溫下等的某些手段而經由例如蒸發、濺射或電沈積等的不同薄膜沈積技術沈積在該基底22上。在此例中，該堆疊物36內的個別銅、銦及鎵層具有平坦表面形態。第3b圖顯示在此前驅物堆疊物加熱達舉例來說160℃的溫度之後的形態，該溫度係高於銦熔融溫度及舖在該銅層33上的(Ga+In)組成的熔融溫度。因為我們的例子中的(Ga+In)組成為20%鎵及80%銦，所以根據該銦-鎵二元相圖熔融溫度係在100至120℃的範圍。第3b圖的(In+Ga)層的表面形態係非常均勻的且參考第2a、2b及2c圖將會引起使用例如前述前驅物所製造的化合物層之微觀組成不均勻性。要注意儘管第3b圖的銅層33與(In+Ga)層36a之間的界面據顯示係陡峭的，但是實際上此界面可根據加熱處理步驟的溫度而擴散。
在頒予Wada等人的美國專利5,567,469中有說明處理該微觀不均勻性問題之一方法。在此方法中將該低熔點相或組成(例如銦)有一部分以選自氧化物、硒化物及硫化物的化合物之形式併入該前驅物層中。因此，當該前驅物被加熱以進行與VIA族成分的反應步驟時，因為至少有些銦係呈高熔點化合物的形式，所以減少了銦的熔融及團包。
上述討論專注在用於先前技藝的兩段處理法中的金屬前驅物層中之微觀組成不均勻性的問題上。另外也證明低成本電沈積技術所獲得的金屬前驅物層有額外的重要問題，換言之黏著力。儘管電沈積就其較低成本來看在使用上有吸引力，但是在使用先前技藝電鍍法製備用於將在底下作說明的IBIIIAVIA族化合物膜製造之IB族及IIIA族元素堆疊物時有其他的限制因素。
銅、銦及鎵具有非常不同的電鍍電位。在水溶液中的Cu/Cu2＋ 、In/In3＋ 及Ga/Ga3＋ 金屬/離子對之莫耳標準電極電位分別為約＋0.337伏特、－0.342伏特及－0.52伏特。這意指銅可在低負電壓下電鍍。另一方面，有關銦沈積，需要較大的負電壓。有關鎵沈積需要又更負的電壓。因此，為了形成含有銅、銦及鎵的堆疊物，一般先電鍍銅。接著銦的沈積，接著鎵。另外，在電鍍一物種時，在彼上沈積的其他物種可部分地溶於該電解液中。舉例來說，若電沈積Cu/Ga/In的堆疊物，同時在鎵上沈積銦，一些鎵可溶入該銦沈積溶液中。然後這將導致該前驅物及形成之後的吸收體中之Cu/(Ga＋In)及Ga/(Ga＋In)莫耳比的不良控制。類似地，在銦層上的銅層沈積在處理的期間可能造成銦從該銦層流失到該銅電鍍電解液。因此，先前技藝的方法已使用依下列順序電鍍的Cu/In/Ga堆疊物。然而，硒化之後此等堆疊物卻產生對該基底或基材具有不良黏著力的化合物層。再者，例如參考第3a及3b圖所述者等的組成微觀不均勻性並不會使適用於高效率太陽能電池製造的高品質IBIIIAVIA族層形成。要明白具有黏著力問題的薄膜沈積技術無法放大電子裝置的製造，尤其是預期具有超過20年的壽命之太陽能電池。
如上述簡要回顧證明，仍有需要開發低成本的沈積技術以形成具有巨觀及微觀組成均勻性之高品質、緻密、黏著良好的IBIIIAVIA族化合物薄膜。
本發明在不同具體例中有利地提供低成本沈積技術以形成高品質、緻密、黏著良好的IBIIIAVIA族化合物半導體薄膜。
在一具體例中，提供一種在基底上生長IBIIIAVIA族半導體層的方法。該方法包括在該基底上沈積成核層及包含IB族材料及至少一IIIA族材料的前驅物膜。
在一較佳具體例中，該方法進一步包括使該前驅物膜與VIA族材料反應以生長預期的半導體層之步驟。
在另一具體例中，提供一種在基底上生長IBIIIAVIA族半導體層的方法。該方法包括在該基底上沈積成核層並在該成核層上電鍍包含IB族材料及至少一IIIA族材料的前驅物膜，及使該經電鍍的前驅物膜與VIA族材料反應。
在又另一具體例中，在該前驅物膜沈積並與VIA族材料反應之前先在該基底上沈積晶種層。
在不同的其他具體例中，說明了以不同方法將IBIIIAVIA族化合物太陽能電池單晶片地整合在單一基材上以製造模組。
本發明藉由提出重要的可製造性及例如微觀組成控制和該半導體吸收膜黏著於其基材等的生產量結果而克服先前技藝的缺點。本發明也能以低成本製造薄膜太陽能電池。
在一具體例中，將該金屬前驅物製備步驟分成至少兩個子步驟以增進更親密的混合及IB族材料與IIIA族材料之間的反應，以藉由IIIA族材料相的低熔點來降低該基材的抗溼潤並降低微觀組成不均勻性。如第6a至6d圖所示，此金屬前驅物製備方法的第一個步驟為在基底22上沈積或施加第一層60及在基底22上沈積或施加第一膜61。在本文中，術語層及膜可相互交換使用，但是有時候為便於區分單字僅使用不同的用語，且應解釋成這樣。類似地，層沈積在一基材上也代表層生長在該基材上或層應用於該基材。要注意該基底22可類似於第3a圖所示的基底。為了簡化圖形並未顯示該基底22內的層，以便能更清楚地說明本發明。
參考第6a圖，該第一層60包含至少一種IB族材料且該第一膜61包含至少一種IIIA族材料。儘管第6a圖所示為該第一層與第一膜之較佳沈積順序，但是可改變此順序，亦即先在該基底22上沈積第一膜61並將該第一層60沈積在該第一膜61上。該第一層60的較佳厚度係在10至150奈米的範圍，更佳地在50至100奈米的範圍。該第一膜61的較佳厚度係在20至250奈米的範圍，更佳地在100至200奈米的範圍。第6a圖所示的結構係在第一處理步驟時處理以促成該第一層60及第一膜61之間的混合。該第一處理步驟可包含該結構的加熱、微波處理、雷射處理等等。處理可在空氣中、在真空中、在包含舉例來說氫或一氧化合碳等的還原性氛圍中或在實質上純性的氛圍中，在50至350℃的範圍內的溫度下進行，較佳地在80至200℃的範圍，時間從雷射情況的1秒變到高溫爐韌煉情況的30分鐘。較佳地處理進行5至600秒，更佳為5至300秒的時間。該第一處理步驟造成如第6b圖所示的基底22上之第一混合層62。該第一混合層62包含IBIIIA族固體溶液及/或合金，且具有比第3b圖所述的層平滑的表面形態，因為包含低溫熔融IIIA族材料的第一膜61係薄的。利用較佳的IIIA族材料層，表面張力較低，因此團包現象較不嚴重。
在此方法中下個步驟為如第6c圖所示之第一混合層62上之第二層63及第二膜64的沈積。該第二層63包含至少一種IB族材料且該第二膜64包含至少一種IIIA族材料。儘管第6c圖所示為該第二層與第二膜之較佳沈積或施加順序，但是可改變此順序，亦即先在該第一混合層62上沈積第二膜64並將該第二層63沈積在該第二膜64上。該第二層63的較佳厚度係在10至150奈米的範圍，更佳地在50至100奈米的範圍。該第二膜64的較佳厚度係在20至250奈米的範圍，更佳地在100至200奈米的範圍。第6c圖所示的結構係在第二處理步驟時處理以促成該第一混合層62、第二層63及第二膜64之間的混合。該第二處理步驟可包含該結構的加熱、微波處理、雷射處理等等。處理可在空氣中、在真空中、在還原性氛圍中或在實質上純性的氛圍中，在50至350℃的範圍內的溫度下進行，較佳地在80至200℃的範圍，時間從雷射情況的1秒變到高溫爐韌煉情況的30分鐘。較佳地處理進行5至600秒，更佳為3至300秒的時間。該第二處理步驟造成如第6d圖所示的基底22上之第二混合層65。該第二混合層65包含IBIIIA族固體溶液及/或合金，且具有實質上平滑的表面形態及均勻的微觀組成。
要注意上述的沈積及處理步驟可重複進行數次，較佳地2至5次，以獲得具有微觀組成均勻性之預期厚度及組成的金屬前驅物。若使用更多步驟，該經沈積或施加的層的個別厚度可被降低，以改良該表面形態。等獲得IBIIIA族金屬前驅物的預定厚度之後，例如第6d圖所示，此前驅物可與至少一種VIA族材料反應而形成具有高密度及良好微觀組成均勻性的IBIIIAVIA族化合物層。參考第6c圖，任意地，一旦獲得此圖中的結構，該結構可與VIA族材料反應而不需進行該第二處理步驟。此方式也可形成具有良好微觀組成均勻性的IBIIIAVIA族化合物層。參考第6a至6c圖，這個本發明的較佳具體例藉著將該前驅物沈積方法分成多個步驟並加入混合或韌煉步驟而改良該金屬前驅物的表面形態及微觀組成均勻性。此方式，因為個別混合層係薄的，所以將使個別混合層的不均勻性降至最低。即使形成在該基底上的第一混合層中有不均勻性，形成在該第一者上的下個混合層亦將降低這些不均勻性。
現在本發明將使用形成或生長Cu0.8 In0.8 Ga0.2 Se1.9 層的實施例來作說明。
實施例1：
經鉬塗佈的玻璃片可作為該基底。100奈米厚的銅層可沈積在該鉬層上。在此之後沈積220奈米厚度銦膜及40奈米厚的鎵層。在80至200℃的溫度下韌煉該堆疊物5至600秒以增進形成銅、銦及鎵之間的合金。在該合金化層上，接著沈積或施加100奈米的銅、220奈米的銦及40奈米的鎵。該前驅物係藉由眾所皆知的方法硒化，例如在硒化氫氣體或硒蒸氣等而形成Cu0.8 In0.8 Ga0.2 Se1.9 化合物。要注意硒化可藉由例如在該金屬前驅物上沈積硒並加熱該堆疊層、在含硒的氣態或液態氛圍中加熱該基材等等的不同其他手段進行5分鐘至60分鐘的時間。
實施例2：
經鉬塗佈的玻璃片可作為該基底。100奈米厚的銅層可沈積在該鉬層上。在此之後沈積220奈米厚度銦膜及40奈米厚的鎵層。在80至200℃的溫度下韌煉該堆疊物5至600秒以增進形成銅、銦及鎵之間的合金。在該合金化層上，接著沈積或施加100奈米的銅、220奈米的銦及40奈米的鎵。在80至200℃的溫度下施加第二個韌煉步驟5至600秒以促進進一步形成該金屬前驅物層之間的合金。由此獲得的前驅物係接著藉由眾所皆知的方法硒化，例如在硒化氫氣體或硒蒸氣等而形成Cu0.8 In0.8 Ga0.2 Se1.9 化合物。要注意硒化可藉由例如在該金屬前驅物上沈積硒並加熱該堆疊層、在含硒的氣態或液態氛圍中加熱該基材等等的不同其他手段進行5分鐘至60分鐘的時間。
實施例3：
使用實施例1或實施例2的方法，附帶條件為銅、銦及鎵層可分4個步驟沈積而非2個步驟。因此，各沈積步驟的銅、銦及鎵的厚度可分別地降至50奈米、110奈米及20奈米。在各沈積步驟之後熱處理該層較佳地2至300秒的時間(但實施例1的情況中最後一者除外)，可獲得平滑及組成均勻的金屬前驅物。此前驅物的硒化將產生組成均勻、高品質的Cu0.8 In0.8 Ga0.2 Se1.9 化合物層。在本發明另一具體例中，進一步改良該經沈積的膜形態，並藉由將該金屬前驅物製備步驟分成至少2個子步驟，並選擇經由該等子步驟沈積的子層組成而進一步增進該微觀組成均勻性，使在促成該等金屬成分之間的混合及合金化的處理步驟之後早先沈積在該基底上的子層不含有大量經析離的IIIA族材料。此方法現在將藉由使用第4及5圖所示的相圖來說明。
第4圖顯示包括Cu11 In9 的安定合金相位置之銅－銦的二元相圖(參考資料：P.R.Subramanian及D.E.Laughlin，合金相圖公報，第10卷，第5冊，第554頁，1989年)。從此圖可見到若具有小於11/9(1.22)的銅/銦比的膜被加熱至高於約156℃，富含銦的溶液的液相將從Cu11 In9 之富含銅相及/或其他具有約30至37%銦之富含銅的銅－銦合金相析離出來。若該銅/銦比係大於等於1.22但小於約1.7(第4圖的區域A)且該溫度係在156至310℃的範圍，在平衡條件下將僅有Cu11 In9 的固相及對應約37%銦者存在該膜中。若該銅/銦比係大於約1.7，那麼在至多約550℃溫度的平衡條件下將僅有富含銅的固相存在。
類似地，從第5圖的銅－鎵相圖(參考資料：M.Hansen，二元合金的結構，Mc.Graw Hill，1958年，第583頁)可見到若加熱至高於30℃的話，具有大於2的鎵/銅比的組成將產生富含鎵的液相。在該相圖的區域B(約40至67%鎵及至多254℃的溫度)中將僅有固相。就約小於40%的鎵含量而言，即使在約550℃的高溫下也僅存在固相。
本發明之此具體例藉由細心地選擇沈積在該基底上的子層之IB/IIIA族莫耳比(亦即Cu/In、Cu/Ga或Cu/(In＋Ga)莫耳比)將該方法混合/合金化步驟期間的液相析離減至最少。此方法使低熔點相造成的抗溼潤及團包減至最少，連同彼等引起的微觀組成不均勻性將在下列實施例中作說明。
實施例4：
CuInSe2 層可經由進行下列步驟而形成在經塗佈鉬的玻璃基板上；a)在該基底上沈積200奈米的銅，b)在該銅上沈積360奈米的銦使該銅/銦比為1.22，c)在156至310℃的溫度範圍下處理該堆疊物，較佳為5至600秒的時間，以形成實質上包含Cu11 In9 固相的合金化層，d)在該合金化層上沈積80奈米的銦，及e)如上述硒化由此獲得的金屬前驅物。要注意在最後的銦沈積之後，也可在該硒化步驟之前進行低溫韌煉步驟，例如在100至200℃下約2至300秒，以增進該合金化層與最後銦層之間的混合。
實施例5：
實施例4的方法可依下列方式改變，步驟a)及b)中可沈積又更多銅(或較少銦)，使該銅/銦比大於1.22但是在第4圖的區域A中。在此情況中在步驟c)之後該合金化層該合金化層包含Cu11 In9 固相及對應區域A左側之具有37%或更少銦含量的第4圖所示的其他固相。在此情況中步驟d)中必須沈積更多銦以補償該合金化層較高的銅/銦比。其餘的步驟類似實施例4所述者。要注意該合金化層中的銅/銦比可藉由選擇對應少於約37%銦(對應區域A的左側)的銅及銦層厚度而變得又更高。在此情況中在處理步驟c)的期間可使用遠更高的溫度範圍(至多約600℃)而不需形成會引起抗溼潤及團包的液相。
實施例6：
CuInSe2 層可經由進行下列步驟而形成在經塗佈鉬的玻璃基板上；a)在該基底上沈積100奈米的銅，b)沈積180奈米的銦使該銅/銦比為1.22，c)在156至310℃的溫度範圍下處理該堆疊物，較佳為2至300秒的時間，以形成實質上包含Cu11 In9 固相的合金化層，d)重複步驟a)、b)及c)，接著e)沈積80奈米的銦，及f)如上述硒化由此獲得的金屬前驅物。要注意在最後的銦沈積步驟之後，也可在該硒化步驟之前進行低溫韌煉步驟，例如在100至200℃下約2至300秒，以增進該合金化層與最後銦層之間的混合。
實施例7：
CuInSe2 層可經由進行實施例6的步驟而形成在經塗佈鉬的玻璃基板上，但是在步驟a)、b)及d)中調整銅及銦膜的厚度以產生大於1.22的銅/銦比並調整步驟e)中的銦層厚度以產生1的整體銅/銦比。在此情況中，尤其是若合金化層中的整體銦含量少於約37%的話，該處理步驟c)中可使用至多約600℃的較高溫度歷經2至10秒之又更短的時間。
實施例8：
CuGaSe2 層可經由進行下列步驟而形成在經塗佈鉬的玻璃基板上；a)在該基底上沈積200奈米的銅，b)沈積264奈米的鎵使該銅/鎵比為1.5，c)在30至600℃的溫度範圍下處理該堆疊物，較佳為5至600秒的時間，以形成具有對應第5圖區域B左側的組成之實質上包含富含銅的固相的合金化層，d)在該合金化層上沈積約66奈米的鎵使整體銅/鎵比約1，及e)如上述硒化由此獲得的金屬前驅物。要注意在最後的鎵沈積之後，也可在該硒化步驟之前進行低溫(較佳為<254℃)韌煉步驟歷經例如2至300秒的短暫時間以增進該合金化層與最後鎵層之間的混合。
上述實施例4至8就CuInSe2 及CuGaSe2 膜生長的觀點說明本發明的具體例。熟於此藝之士將明白可使用相同方法用於生長不同組成的Cu(In,Ga)Se2 或Cu(In,Ga)(SSe)2 層及一般用於許多不同IBIIIAVIA族化合物層的生長。將在下列實施例中作說明之一指定具體例包含沈積在第一處理步驟之後不含低熔點相之產生合金組成的含銅及銦的層，及第二處理步驟之後不含低熔點相之產生合金組成的含銅及鎵的層。形成在彼此頂部時，這兩層形成在巨觀及微微下都具有預期組成的整體金屬前驅物膜。
實施例9：
具有接近2的k之Cu(In0.69 Ga0.31 )Sek 層可經由進行下列步驟而形成在經塗佈鉬的玻璃基板上；a)在該鉬表面上沈積銅層，b)在該銅層上沈積銦層使該銅/銦莫耳比為約1.22，c)在提高的溫度下處理該堆疊物，較佳為在156至310℃下5至600秒的時間以形成實質上包含Cu11 In9 固相的第一合金化層，d)在該合金化層上沈積銅層，e)在該銅層上沈積鎵層使整體銅/鎵比為約0.5，f)在提高的溫度下處理該堆疊物，較佳為在30至254℃下5至600秒的時間以形成實質上包含CuGa2 固相的第二合金化層，g)硒化由此獲得的金屬前驅物。要注意步驟a)、b)、d)及e)中沈積的銅、銦及鎵的厚度可予以調整以調整整體化學計量或組成。若選擇步驟a)的銅厚度、步驟b)的銦厚度、步驟d)的銅厚度及步驟e)的鎵厚度以產生1莫耳的Cu11 In9 及2莫耳的CuGa2 ，該金屬前驅物的整體組成將會是Cu11 In9 Cu2 Ga4 ，相當於Cu13 In9 Ga4 或CuIn0.69 Ga0.31 。硒化時，這將提供具有1的Cu/(In＋Ga)比及0.31的Ga/(Ga＋In)比之化合物層。此乃高效率太陽能電池製造理想的組成。在該處理順序中處理步驟f)可以略過。該沈積順序也可以更換。舉例來說，可先進行步驟d)、e)及f)。在此之後可接著步驟a)、b)及視需要地c)。然後該整體前驅物可像在步驟e)中一樣硒化。沈積順序可進一步藉由沈積銦先銅後及/或鎵先銅後等等而更換。此實施例所述的方法就利用兩種合金組成(一種銅－銦合金(Cu11 In9 )及一種銅－鎵合金(CuGa2 )，彼等為安定的固相，在至多約254℃的溫度下不會熔融)的觀點來看係獨特的，因此產生可與VIA族材料反應形成均勻IBIIIAVIA族化合物層之形態上及組成上均勻的金屬前驅物。在該方面具有上述例示莫耳比的CuGa2 /Cu11 In9 堆疊物或Cu11 In9 /CuGa2 堆疊物可藉由例如濺射、蒸發、電鍍等等任何技術形成，然後暴露於硒及/或硫以形成良好品質的化合物層。要注意預期該堆疊物的Cu11 In9 與CuGa2 層之間的界面不會很陡峭，亦即預期在加工期間該二合金相之間的界面處有某程度的反應及混合。
本發明的IB族及IIIA族材料可藉由例如濺射、蒸發或溼式無電沈積等不同的薄膜沈積技術來沈積。用於實行本發明的教導之一較佳方法為低成本電沈積技術，當彼根據本發明的教導使用時，將提供超越已說明過的經濟利益之技術利益。
就Cu(In,Ga)Se2 膜生長的情況而言在經控制的厚度下電沈積銅、銦及鎵層，並運用高溫爐韌煉、雷射、微波或RTP(快速熱處理)來行使該方法的合金化或混合步驟。底下將提供實施例以證實用於生長具有Cu0.8 In0.8 Ga0.2 Se1.9 的例示性組成之Cu(In,Ga)Se2 膜的電沈積用途。
實施例10：
經鉬塗佈的玻璃片可作為該基底。100奈米厚的銅層可沈積在該鉬層上。在此之後沈積220奈米厚度銦膜及名義上40奈米厚的鎵層。在80至200℃的溫度下韌煉該堆疊物較佳地歷經5至600秒以增進形成銅、銦及鎵之間的合金。在該合金化層上，接著電沈積或施加100奈米的銅、220奈米的銦及40奈米的鎵。該前驅物係藉由眾所皆知的方法硒化，例如在硒化氫氣體或硒蒸氣中歷經5分鐘至60分鐘的時間等而形成Cu0.8 In0.8 Ga0.2 Se1.9 化合物。要注意硒化可藉由例如在該金屬前驅物上沈積硒並加熱該堆疊層、在含硒的氣態或液態氛圍中加熱該基材等等的不同其他手段來進行。
實施例11：
經鉬塗佈的玻璃片可作為該基底。100奈米厚的銅層可沈積在該鉬層上。在此之後沈積220奈米厚度銦膜及名義上40奈米厚的鎵層。在80至200℃的溫度下韌煉該堆疊物較佳地歷經2至300秒以增進形成銅、銦及鎵之間的合金。在該合金化層上，接著電沈積名義上100奈米的銅、名義上220奈米的銦及約40奈米的鎵。在80至200℃下施加第二個韌煉步驟2至300秒以促進進一步形成該金屬前驅物層之間的合金。該前驅物係藉由眾所皆知的方法硒化，例如在硒化氫氣體或硒蒸氣中歷經5分鐘至60分鐘的時間等而形成Cu0.8 In0.8 Ga0.2 Se1.9 化合物。要注意硒化可藉由例如在該金屬前驅物上沈積硒並加熱該堆疊層、在含硒的氣態或液態氛圍中加熱該基材等等的不同其他手段來進行。
本發明具有能有效運用低成本電沈積技術來沈積金屬成分銅、銦及鎵的獨特能力。大體上銅、銦及鎵具有差異很大的電鍍電位。因此，為了形成含銅、銦及鎵的金屬前驅物堆疊物，通常先電沈積銅層。在此之後接著沈積所有必需的銦然後所有必需的鎵。否則，在電沈積一物種時，在彼上進行沈積的其他物種可能會部分溶於電解液中而使組成控制非常不良。
在本發明之一具體例中，先在基底上電沈積銅及至少一種IIIA族成分。接著利用一處理步驟促成至少一種IBIIIA族合金及/或固體溶液的合金化及形成。在IBIIIA族合金及/或固體溶液內的IIIA族材料之電鍍電位將會偏移且該IBIIIA族合金及/或固體溶液膜表面的IIIA族材料量也會降低。此二因子使下一個堆疊物能有效地電沈積而不會使實質的IIIA族材料流失至下一個步驟的電鍍液中。舉例來說，一前驅物層可以下列方式形成在基底上。先將銅層電沈積在該基底上。接著電沈積鎵層。例如熱處理等的處理步驟將形成經合金化的銅－鎵層。在該銅－鎵層上電沈積銦層。藉著使鎵擴散至該銅層內並以化學的方式將鎵繫結於銅－鎵合金組成或固體溶液中的銅，相較於純鎵的電極電位該合金中的鎵的電極電位將會偏移，因此將能在銅－鎵合金上的銦電沈積而沒有很多鎵流失至該銦電鍍液中。再者，該銅－鎵合金或固體溶液層表面上的鎵含量遠比最初電鍍在該基底上的銅/鎵堆疊物表面上的鎵含量少。因此，可能在銦沈積步驟的期間移除之此表面上可得到的鎵含量可藉由使用本發明的合金化步驟而徹底降低。本發明方法的另一個益處為事實上在合金化的期間鎵將擴散至銅內及/或銅將擴散至鎵內。結果鎵被帶到接近該金屬前驅物膜的界面且該基底不會折損組成控制。將鎵帶到接近該基底處將改良在該硒化及/或硫化反應步驟之後該IBIIIAVIA族化合物層對該基底的黏著力。此論點可製成經由本發明的步驟所獲得的所有合金化層，該層包括所有的銅－銦合金及銅－鎵合金。
對該基底的改良黏著力也可藉由直接地電鍍銅－鎵混合或合金層至該基底上。在本發明的較佳具體例中，如第7圖所示該銅－鎵合金層25係由適當的電解液電沈積在該導體22上。該基材23可為例如金屬或玻璃片或金屬或絕緣箔層等的剛性或撓性導體或絕緣體材料。金屬箔層包括鈦、不銹鋼或鉬箔層。絕緣體箔層包括由例如聚醯亞胺及雲母等的高溫材料及聚合物製成者。該導體22包含在其完全形成之後與該吸收體層形成良好歐姆接觸的材料。此等歐姆接點材料包括鈦、鉬、鎢、鉭及其氮化物。該銅－鎵合金層25可含有5至50原子%鎵，較佳地10至30原子%鎵。該銅－鎵合金層25可在100至500奈米的範圍。電沈積可使用含有鎵及銅離子之甘油為底的電解液來進行。鎵及銅離子來源可為例如氯化銅及鎵等的金屬鹽類，彼等藉助於例如檸檬酸或酒石酸等的弱酸類而溶於該甘油溶液中。電沈積可在室溫下或在保持在5至15℃的冷卻電解液中進行。電鍍電流密度可在0.5至40毫安培/平方公分，較佳為在1至20毫安培/平方公分。該電解液中的鎵對銅比可在0.5至5的範圍內變化以控制經沈積的膜中之鎵/銅比。經沈積的層可含有例如Cu9 Ga4 、Cu3 Ga2 及CuGa2 等的合金物種其中之至少一者。在一較佳具體例中，該銅－鎵層包含可藉由化學式Cu(1－x) Gax 代表的固體溶液，其中x為小於或等於約0.20。在此固體溶液組成中鎵係緊緊地結合於銅，那改良本發明所揭示的方法之安定性及再現性。重要的是該銅－鎵合金層不含有大量的游離鎵相。為了避免這樣的情況，在該基底24上沈積銅－鎵層(第7圖)之後，該結構可韌煉適當的時間以確保銅及鎵的完全合金化。舉例來說，在該基底上電沈積銅－鎵層之後，可在50至500℃的範圍中韌煉該「基底/銅－鎵層」結構，較佳為在100至200℃的範圍中韌煉1秒至15分鐘，較佳為5秒至1分鐘。韌煉可使用高溫爐、烘箱或快速熱韌煉系統，在空氣、真空、鈍性氣體或還原氛圍中進行。也可使用雷射韌煉或微波韌煉。在雷射韌煉中使該銅－鎵層暴露於例如二氧化碳雷射、YAG雷射或氬雷射等的雷射大面積光束歷經例如數秒等的短暫時間以促進合金化。
韌煉之後，該銅－鎵合金層25係完全形成且銦層26係電鍍在該銅－鎵合金層25上。銦電鍍可使用例如由美國Indium有限公司販售的銦－胺基甲酸鹽電解液等已被接受的電解液。該電鍍電流可在10至100毫安培/平方公分，就此方法而言較佳為在20至50毫安培/平方公分的範圍。該銦層的厚度可在200至1000奈米的範圍，取決於該銅－鎵合金層及預期的Cu/(In＋Ga)及Ga/(Ga＋In)莫耳比。一旦獲得第7圖的結構，其可與VIA族材料反應而形成如上述的化合物層。
往回參考該微觀不均勻性的結果，形成包含至少一種IB族材料的第一金屬前驅物子層，接著以提供實質上平坦的表面形貌給全部金屬前驅物的方式在該第一子層上沈積第二金屬製的富含IIIA族前驅物子層具有某些益處。第8A圖顯示形成在包含基材80及接觸膜81的基底82上之例示性第一金屬前驅物子層83。如之前所述的參考第2b圖，特別是當富含IIIA族的膜係沈積在包含至少一種IB族材料的膜上時，此不均勻表面可能由抗溼潤或團包現象引起，或如第3b圖中見到的，此等表面可在熱處理包含IB族及IIIA族材料的金屬前驅物時形成。如先前所述的，該子層83可由第7圖的銅－鎵層的韌煉引起。該子層的平均厚度可在200至2000奈米且該厚度的局部變動可在該平均厚度的＋/－70%範圍。舉例來說，具有600奈米平均厚度的例示性子層可具有薄到180奈米的薄區域及厚到1020奈米的厚區域。無論原來怎樣，此等不均勻性都對使用彼等所獲得的前驅物膜及化合物層的微觀組成均勻性不利。再者，如之前討論的，該較厚區域84通常比該薄區域85富含低熔點IIIA族材料。為了克服此問題第8b圖證明以整平該表面形貌的方式在該第一子層83上沈積第二金屬製的富含IIIA族前驅物子層86之處理步驟。此方法在該第一子層83的薄區域85上沈積較厚的富含IIIA族層，且在該第一子層83的厚區域84上沈積較薄的富含IIIA族層。若該薄及厚區域分別缺乏及富含IIIA族材料的話，可見到較平的富含IIIA族層86將補償該微觀組成不均勻性並產生可與VIA族材料反應而形成高品質IBIIIAVIA族化合物層之組成及結構更均勻的前驅物堆疊物87。
電沈積及無電沈積技術皆為具有能實行以上所揭示的發明之特有品質的溼式處理技術。用於上述技術的溶液或電解液可經調配以獲得在粗糙面上的「整平」沈積物。此等電解液中可利用不同的有機及無機添加物以增進在該基材上的山谷或低表面中的沈積，同時抑制在該等峰或高點上的沈積。因此，舉例來說若在該第8a圖的第一金屬子層83上電沈積富含IIIA族子層的話，薄區域85上將會增進電鍍且抑制厚區域84，產生具有非常類似第8b圖所示的表面外廓之金屬製的富含IIIA族子層86。該電解液或溶液中可使用不同類型的添加物以達到上述的整平作用。這些包括加速劑、抑制劑、整平劑、表面活性劑等等，彼等包含例如硫尿、聚乙二醇、聚醚硫化物、巰基化合物、香豆素、芳香族磺醯胺、糖精(saccarin)、二硫二丙烷磺酸鈉、具有胺或醯胺官能基的高分子聚合物等等的化學藥品。具有小到10至100奈米或甚至更小的寬度之谷可使用該電鍍液中的添加物，以例如富含IIIA族材料子層等的電鍍材料優先填充並整平。
要注意在事先製備之實質上金屬前驅物層上電鍍或無電電鍍富含IIIA族表面膜可具有下列益處：i)覆蓋並調整任何可能含有過量IB族材料的區域之組成，該組成在該IBIIIAVIA層及太陽能裝置形成之後將引起分路及裝置效能降低，ii)在與VIA族材料反應之後弄平整個前驅物層及化合物膜的表面形態以便可經由經沈積的CdS層或其他接面形成材料形成品質較好的接面，iii)整個前驅物層的表面層的稠密化使得化合物形成之後可使用此等化合物層製造較好的接面。這些益處也適於利用藉由其他技術沈積的前驅物層來調整問題。在此情況中在事先形成的前驅物層上施加富含IIIA族層的電沈積步驟可視為改良表面形態、提高密度及改良該微觀組成均勻性的表面處理步驟。
舉例來說，第9圖顯示一金屬前驅物層93，其可藉由例如噴灑或刮刀成形含有銅或銅－銦或銅－鎵或銅－銦－錠的奈米粒子油墨等的奈米粒子沈積方法在基底92上形成。在此情況中的奈米粒子的尺寸可為<200奈米且彼等可藉助於習知的有機表面活性劑及分散劑分散在例如水、醇或乙二醇等的溶劑中而形成油墨。為達至少部分地熔合該等奈米粒子至彼此並熔合至該基底92的接觸膜91，該晶粒前驅物層93可為其沈積形式或其可能已歷經例如在例如100至400℃的提高溫度下的韌煉步驟。或者該晶粒前驅物層93大體上可為藉由任何方法製備之具有不良表面形態及/或不良微觀組成均勻性的任何實質地金屬前驅物層。舉例來說該前驅物層可先在該基底上沈積包含銅、銦及鎵的氧化物粒子的油墨以形成氧化物膜，接著還原該氧化物膜以獲得舉例來說含有多於90莫耳百分比之包含銅、銦及鎵的金屬成分之實質地金屬前驅物層而獲得。由此圖形可見到的，由於該奈米粒子的晶粒本性或用於形成前驅物層的熱處理或還原步驟使該晶粒前驅物層93的頂表面係粗糙的。在該表面處或附近有許多間隙的尺寸可為微米或次微米。舉例來說，該前驅物層可具有200至2000奈米且其表面粗糙度可在50至500奈米的等級。在該前驅物層93的粗糙面上電沈積富含IIIA族層94以形成具有實質上無粗糙處及多孔性的表面95之整體前驅物層96。舉例來說，該表面95可具有5至10奈米等級的粗糙度。這是因為該電鍍溶液具有進入最小洞穴或孔隙的能力，然後如第8b圖的關係所述的方式填滿該等洞穴或孔隙而達到。該前驅物層93可富含銅，即銅/銦或銅/鎵或Cu/(In＋Ga)比為>1。在此情況中該富含IIIA族層94可包含銦及/或鎵且可由含有整平或填隙添加物。該富含IIIA族層也可包含例如銦及鎵層等的多種層。調整該富含IIIA族層的厚度以產生用於該整體前驅物層96的整體期望化學計量或組成。或者，該前驅物層93可具有1或<1的銅/銦或銅/鎵或Cu/(In＋Ga)比。在此情況中將需要較薄的富含IIIA族層。該前驅物層93也可實質上由銅粒子製成。在此情況中在此粗糙及多孔性銅層上電沈積銦及/或鎵而將整體組成調整成預期的銅/銦、銅/鎵或Cu/(In＋Ga)比，同時填入該等孔隙中並在與至少一種VIA族材料反應之後整平用於高品質化合物膜形成的整體前驅物層表面。
第10圖中顯示可用於上述處理步驟的本發明電沈積步驟的裝置40之概要圖。該裝置將採用銅－鎵及銦的電沈積作為例子來作說明。熟於此藝之士顯而易見第10圖裝置的一般設計可用於實現本發明的所有電鍍相關具體例。在第10圖的裝置40為包含多個站的串列式系統。該裝置40具有可呈軟性箔層或剛性片形式的基材40a。在事先塗在該基材40a之一面上的導體41上進行沈積。先在該銅－鎵電鍍站42a中在該導體41上沈積銅－鎵層。銅－鎵電鍍站42a包含具有經由入口50接收該電鍍液並經由開口51將該電鍍液輸送至該導體41表面上的外殼52之電鍍單元45。電鍍液依箭頭48所示的方向流動。將陽極47置於由例如聚丙烯等的絕緣材料製成的外殼52中。該陽極47可由例如鉑或塗鉑的鈦等的鈍性材料製成，或該陽極47可為銅或銅－鎵合金。該陽極47可具有允許該電鍍液流經彼的孔隙或孔洞。為了輕微碰觸該導體41的表面而提供電接點46。要注意若該方法以串列模式進行的話，當沈積該銅－鎵層時，該基材40a將依方向「P」連續地移動。因此，在電鍍之前當第一接點46a碰觸該導體41表面時，該第二接點46b將碰觸方才已經由該開口51沈積在該導體41上的銅－鎵層表面。在該方面，應利用輕微地碰觸，裝載彈簧或滾軸型接點以避免該第二接點46b刮傷該銅－鎵表面。也可省略第二接點46b而僅使用一組接點(第一接點46a)。儘管第4圖概略地顯示兩個接點，但要了解任何數目的接點都可使用，只要彼等在開口51所定義的區域以外即可。若該基材40a係導電性的，那麼電接觸可製造在背面40b上，消除任何與刮傷該沈積層有關的事物。
在電沈積的期間，在該等接點46與陽極47之間施加電壓以維持接觸，因此該基材的導電性表面更具陰極性。這使得該基材的導電表面上發生沈積。電鍍溶液係經由該開口51導至該導體41表面上，接著流向該外殼52外而被收集，整修且再循環。該開口51可呈近似矩形縫隙的形式。所用的電鍍電流密度、依方向P的縫隙寬度及所利用的基材移動速度決定行經該開口51上方的基材部分上所獲得的銅－鎵層厚度。該縫隙的長度(依垂直P的方向)決定處理多大的基材及該裝置40的生產量。該開口51或縫隙的寬度可在1至10公分的範圍，然而，其長度可在30至120公分的範圍。
有關利用該銅－鎵層塗佈的導體41表面，其移到沖洗該銅－鎵層表面並清除任何化學殘餘物的沖洗/乾燥站43。沖洗之後，該表面可藉由空氣或氮吹過彼上方而乾燥。在沖洗且乾燥之後，將已經塗佈銅－鎵的表面部分移入該韌煉站44。如上所述，韌煉站44的使用係任意的，但是較佳以確保良好的組成控制。若在該銅-鎵電鍍站42a中進行的電沈積步驟產生完全合金化的銅-鎵層的話，可不需要韌煉站44。在該韌煉站44中使新沈積的銅-鎵層暴露於源自熱源55的熱。如上所述，該熱源55可為電阻加熱元件、加熱燈組、雷射束等等。在該韌煉站44中韌煉該銅-鎵層以確保銅與鎵之間的實質合金化及銅-鎵合金層的形成。一旦該導體41表面上形成銅-鎵層，將其移入用於銦層沈積的銦電鍍站42b以獲得例如第7或8b圖所示者等的前驅物結構。該銦電鍍站可非常類似該銅-鎵電鍍站，因此第10圖中沒有顯示其細節。在此情況中該陽極可為鈍性陽極或銦陽極。選擇該開口的寬度及該電鍍電流密度以產生預期的銦層厚度及預期的整體Cu/(In+Ga)及Ga/(Ga+In)比。因為第10圖中的裝置40之較佳操作模式為「串列式」，所以依方向P的基材40a速度與以串聯模式進行的所有步驟相同。因此，不同被電鍍層的厚度可藉由各處理站所用的電鍍電流密度來控制。要了解本發明的不同階段也可在設備的獨立部分中進行。舉例來說，銅-鎵電鍍及韌煉可在一裝置中進行且銦電鍍可在獨立的裝置中進行。為了實行第6a至6d圖所述的發明，可串聯加入第10圖中的兩個或更多個單元。最後甚至可加入硒化/硫化站，使剛沈積的銅-鎵/銦前驅物堆疊物與VIA族材料反應，以形成將在後文中作說明的化合物層。
在本發明的另一個較佳具體例中，藉由反應銅層與帶鎵的層而形成銅-鎵層。第11a圖顯示塗佈銅層30的基底 24。該銅層30較佳為經由電沈積沈積在該導體22上，但是其他眾所皆知的膜沈積技術也可使用。等該銅層30沈積之後，如第11b圖所示在該銅層30上沈積帶鎵的層31。該帶鎵的層較佳為鎵層，但是也可包含鎵-銦合金。該帶鎵的層較佳為使用電鍍法來沈積，但是其他的薄膜沈積技術也可使用。因為鎵及鎵-銦合金在<156℃的低溫下熔融，所以例如熔融物噴霧或浸漬等的技術也可用於這些材料的沈積。在浸漬技術中，將該基材浸入並抽出可為鎵或鎵與銦的熔融物之熔融物中。在此情況中該熔融物中也可包括小量的銅(1至10%)以免銅從經電沈積的銅層30濾取至該熔融物中。一旦如第11b圖形成銅層30與帶鎵的層31之堆疊物，如上述韌煉該堆疊物以形成第11c圖所示的銅-鎵層32。若該帶鎵的層31含有銦的話，該銅-鎵合金層也可含有一些呈元素銦形式的銦或銅-銦合金或銦-鎵合金。該帶鎵的層中的銦的原子%較佳為在0至20%的範圍。因此該帶鎵的層的熔點較佳為低於30℃。在該韌煉步驟及銅-鎵合金層32形成之後，較佳為藉由電沈積在該銅-鎵層上沈積銦層以獲得類似第7圖者的結構。使用低成本、大面積沈積方法之本發明的較佳流程為：a)在基底上電沈積銅層，b)在該銅層上電沈積鎵層，c)韌煉該銅/鎵堆疊物以形成銅-鎵合金層，以及d)在該銅-鎵合金層上面電沈積銦層以形成第7圖所示的前驅物層。第10圖的裝置可輕易配置而進行這些處理步驟。由具有整平能力的電解液電沈積銦將處理與第8a及8b圖有關如前述之可能存在該銅－鎵合金層中之任何粗糙度及微觀組成不均勻性結果。
金屬前驅物與VIA族材料的反應可經由不同方法達到。在一具體例中，將該前驅物層暴露於在提高溫度下的VIA族蒸氣。這些技術在此領域中為眾所皆知且彼等涉及在例如固體硒、固體硫、固體碲、H2 Se氣體、H2 S氣體等等的來源所提供的硒蒸氣、硫蒸氣及碲蒸氣其中之至少一者存在下將該前驅物層加熱至350至600℃的溫度範圍歷經5分鐘至1小時。在另一具體例中，在該前驅物層上沈積VIA族材料的一層或多層，接著在高溫爐或快速熱韌煉高溫爐等中加熱堆疊層。VIA族材料可蒸發至、濺射至或電鍍至該前驅物層上。或者可製備含有VIA族奈米粒子的油墨且可在該前驅物層上沈積這些油墨以形成包含VIA族奈米粒子的VIA族材料層。浸漬、噴灑、刮刀成形或油墨寫入技術皆可用於沈積此等層。反應可在提高的溫度下根據該溫度進行1分鐘至30分鐘的時間。有關反應的結果，由該前驅物形成IBIIIAVIA族化合物。要注意該等反應室可加至第10圖的裝置以串列進行整個程序。
涉及電沈積及/或無電沈積的本發明所有具體例都可由具有如前述的整平添加物之溶液進行。可用於有效地整平該等沈積物的不同特性由包含銅及/或銦及/或鎵的層之無電或電沈積獲得。這些方法其中之一者係使用黏稠的電解液。在此情況中該電解液的黏度使用例如由Rohm and Haas等公司販售的增稠劑等的添加物來提高。此等溶液或電解液具有水的至少1.10倍黏度。此等電解液的黏度可進一步藉著將溫度降至低於20℃而調整。降低該電鍍液的溫度也使鎵熔融及引起微觀不均勻性的機會降至最低。有效整平本發明之包含銅及/或銦及/或鎵的沈積層之另一方法為使用刷洗該沈積膜表面的刷子。該刷子可為可安裝在第10圖所示的裝置之噴嘴處或可使用的任何其他裝置的軟質布、有絨毛的聚酯或聚丙烯塊等等。在刷鍍(brush plating)時該沈積膜表面上的擴散層由於該刷子的清掃作用而減至最薄，因此沈積速率將會提高。此外，根據所選擇的刷子硬度，該沈積膜表面可減低衝擊力並高度整平，且可獲得發亮的膜。藉由刷鍍來沈積含有鎵或鎵－銦的層較佳為將該電解液溫度降至低於20℃，較佳為低於15℃以避免任何熔融及弄髒例如具有約15℃的熔點之約15%銦的銦－鎵共鎔組成物等的低熔點組成物。尤其是就沈積物種的沈積電位彼此不同的銅－鎵、銅－銦及銦－鎵合金或混合膜的沈積而言，使用刷鍍及/或黏稠或膠質電解液及/或低溫處理將改良該沈積材料的組成控制。在電解液中以聲波或百萬赫茲音波攪動也可用於無電沈積或電沈積期間的有效質傳。
在先前段落中我們說明可藉由兩步驟或多步驟方法形成所生長的Cu(In,Ga)(S,Se)2 薄膜之處理微觀不均勻性的不同方法。在此等不均勻性的形成中扮演重要角色之一其他因素為該歐姆接點材料與沈積在彼上的前驅物層之間的不良黏著。舉例來說，第1圖的太陽能電池結構中最常用的歐姆接觸材料為鉬。在該鉬膜上沈積金屬(例如銅及/或銦及/或鎵)或大部分金屬的前驅物層時，由於該鉬上的氧化物層及/或該鉬的鈍性存在使得該黏著力一般都不良。不良的黏著力將加重前述抗溼潤潤及團包的問題。此問題可藉著在該接觸層(亦即第1圖中的導電層13)上沈積能有良好成核繼而良好黏著力的成核膜而處理。成核層包括銠、釕、鉑及鋨。舉例來說，銅在釕層上成核遠比在鉬、鈦或鉭層上好。明確地說就溼式沈積的，即電鍍的或無電電鍍的銅而言，對該基底的黏著力可經由成核層的使用而大幅改良。因此，在處理該裝置結構時，先在該基材上沈積例如鉬等的接觸層。接著沈積例如釕等的成核層。在此之後接著沈積包含銅及/或銦及/或鎵及視需要的硒之前驅物層。然後進行該Cu(In,Ga)(S,Se)2 化合物層的形成。該成核層可具有1至20奈米的厚度，較佳為2至6奈米且可藉由例如無電沈積、電鍍、原子層沈積、CVD、MOCVD及PVD等當中的技術來沈積。就成本降低來看較佳為薄成核層。
就經由例如電鍍或無電電鍍等的溼式方法來沈積前驅物膜的情況中，晶種層可用於代替或在該成核層頂部上。舉例來說，若在例如鉬層等的接觸層上電鍍或無電電鍍銅/銦/鎵堆疊物或銅－鎵/銦堆疊物的話，可先在該鉬層或鉬/成核層堆疊物上沈積晶種層。接著以該晶種層扮作該電鍍金屬層充分接合至彼上的黏著/成核層。該晶種層可為銅層或包含銅的層。舉例來說，以2至100奈米厚度之經濺射、CVD沈積或ALD沈積的銅膜扮作可在彼上以良好黏著力及形態沈積包含銅、銦及鎵其中之至少一者的前驅物之有效率的晶種層。上述的晶種層亦將改良藉由該電沈積以外的技術沈積的Cu(In,Ga)(S,Se)2 層的黏著力及均勻性。
尤其適用於改良黏著力並降低或消除抗溼潤或團包作用引起的不均勻性之一特有類型的晶種層為包含聚合物材料的晶種層。在此方法中，例如銅等的導電性晶種層係沈積在例如鉬與小百分比聚合材料一起等的接點材料上。該聚合物的百分比可為低於1體積%，較佳為低於0.1體積%。獲得此等膜或塗層之一方法為產生具有2至20奈米的厚度之均勻導電塗層的電接枝(electrografting)。在經電接枝層中的導電材料可選自不同的金屬。然而，就本案而言該導電材料可選自與Cu(In,Ga)(S,Se)2 化合物相容的群組，舉例來說銅、銦、鎵、碲、硒、鈷、鉬、鎳、碳、釕、鈀等等。較佳的導電材料為銅。電接枝常用於導電基材上沈積聚合材料或帶聚合材料的導電粒子(參見例如美國專利案號6,375,821)。具有<0.1%聚合物含量的連續銅層可在該電接枝溶液中包括銅離子而獲得。使用陰離子沈積，接著將銅與該聚合物一起沈積在該接觸層上，形成對例如鉬層等的接觸層具有非常好的黏著力之薄晶種層。在此晶種層上電沈積或無電沈積包含銅的前驅物時黏著力及溼潤力亦係好的。在進行高溫韌煉或反應時，聚合材料可脫附並留下該材料，或該材料可停留在該接觸層界面。這不會干擾該太陽能電池的效率，因為該接觸界面遠離該裝置的活性接面，該活性接面接近Cu(In,Ga)(S,Se)2 /透明層界面。
太陽能電池可使用此領域中眾所皆知的材料及方法裝配在本發明的化合物層上。舉例來說薄(<0.1微米)CdS層可使用化學浸漬法沈積在該化合物層表面上。ZnO的透明窗可使用MOCVD或濺射技術沈積在該CdS層上。金屬指(metallic finger)圖案係視需要地沈積在該ZnO上而完成該太陽能電池。
一旦裝好該太陽能電池，將彼等相互連結以製造具有預期額定電壓及電流的模組。相互連結可在外部使用將一太陽能電池的負端連至下一個的正端之配線或排線(ribbon)以提高輸出電壓(串聯連結)及/或相互連結類似端以提高輸出電流(並聯連結)而完成。或者，在薄膜太陽能電池中可使用單晶片化方法以製造模組結構。第12A至12E圖顯示單晶片整合技術。第12a圖顯示包含基材400及接觸層401或導電層的基底。該基材400係絕緣的或其包含例如在沈積該接觸層之頂表面處的絕緣層等的絕緣部分。如上所述該接觸層將形成連至該裝置成品的歐姆接點。該接觸層401接著使用形成隔離該接觸層墊401a(參見第12b圖)之絕緣間隙或刻線402的蝕刻、雷射劃線法、機械劃線法(mechanical scribing)等等來刻劃。將該Cu(In,Ga)(S,Se)2 化合物層403沈積在該接觸層墊401a上(第12c圖)，接著如第12d圖所示再刻劃在形成化合物層島403a的化合物層403中形成開口404。將例如ZnO層或CdS/ZnO堆疊物等的透明層405沈積在該化合物層島403a上並經由該開口404與該接觸層墊401a建立物理和電接觸。最後步驟係示於第12e圖中且其涉及在形成透明層細條405a的透明層405中形成切口406。該等切口406可延伸入甚至行經該化合物層島403a。第12圖的整合機構相互連結各單元的正端(接觸層墊401a)與相鄰單元的負端(透明層細條405a)。藉此方法系列達到連結及施加電壓。
第12e圖的整合結構具有行經該等接觸層墊401a之間的刻線402的洩漏路徑。這是因為該等刻線402所定義的間隙係填滿根據其組成(尤其是Cu/(In＋Ga)比)可能具有高或低電阻率的Cu(In,Ga)(S,Se)2 化合物。這樣的結果為事實上當該Cu/(In＋Ga)比提高時，該化合物的電阻率將降低且該等接觸層墊之間的洩漏將提高而降低裝置效能。
為了處理此問題，如第13a圖所示可在該等接觸層墊401a之間沈積反應性材料層500。接著在此結構上形成該Cu(In,Ga)(S,Se)2 化合物層。在該化合物形成之後獲得一結構501(參見第13b圖)，其中該化合物層403的片斷503由於該反應性材料層500與片斷503處的化合物之反應/混合而具有比該化合物層的片斷502高的電阻率。依此方式將該活性太陽能電池片斷502調整成最佳的太陽能電池效率且將該等片斷503的電阻率調整成高的，舉例來說高於約1000歐姆－公分，較佳為高於10000歐姆－公分，使洩漏電流減至最少。在與銅、銦、鎵、硒及/或硫反應且混合時該反應性材料層500將形成較高電阻率化合物層。該反應性材料層的例子為包含銦及/或鎵及/或鋁的層。該反應性材料層可包含元素或合金態的IIIA族材料，或其可包含IIIA族材料氧化物、硫化物、碲化物或硒化物。舉例來說，該反應性材料層可包含銦金屬、鎵金屬、鎵－銦合金、氧化銦、氧化鎵、氧化鎵銦、硒化銦、硒化鎵、IIIA族－硫化物等等。要注意該反應性材料層500的沈積形式可為高導電性的。然而，其必須為反應性的，例如其必須為可硒化或可硫化的，且在反應之後其必須在該等接觸層墊401a之間形成高電阻率區域。若以例如鎵層等的IIIA族材料層、銦層或鎵－銦層等的IIIA族材料層作為該反應性材料層500，然後以預定的Cu/(In＋Ga)比值在彼上形成Cu(In,Ga)(S,Se)2 層，那麼在該反應及化合物膜形成之後，片斷502中的Cu/(In＋Ga)比將實質上等於預定值，然而由於這些片斷中存在額外量的IIIA族材料使得此比例將低於片斷503。要注意如第13c圖所示該反應性材料層500甚至可沈積在該接觸層墊401a上。但是，重點是該反應性材料層的厚度在該接觸層墊401a上比在該等接觸層墊401a之間的刻線402內小。因此，形成化合物層時，在該反應性材料層較厚的區域(在刻線402內)中的電阻率將提高更多。如第13c圖的點線510所示，該反應性材料正好填滿該等刻線而未延伸到該等接觸層墊上方也可行。
反應性材料層可藉由例如無電電鍍、油墨寫入、物理氣相沈積、化學氣相沈積等等的不同手段來沈積。罩蓋法可用於將彼等選擇性地沈積至該等刻線內。或者，該等刻線內可利用選擇性播種技術選擇性地引發這些區域內的反應性材料層沈積。若該基材係透明的，可從該基材側發出輻射且輻射通過該等刻線但不能經過該等接觸層墊。若藉由輻射來增進或引發的沈積法係用於該反應性材料層的沈積，那麼沈積將只在輻射存在的刻線內實質地引發且進行。要注意該等反應性材料層不需為連續層。彼等可呈島的形式。彼等可具有在1至1000奈米範圍的厚度，較佳為5至500奈米。沈積包含例如鎵及/或銦等的低熔點金屬之反應性材料層之一方法為在第12b圖所示的結構上均勻地塗佈這些金屬的熔融物。藉由旋塗或物理地減低該接觸層墊401a表面的衝擊力然後冷卻該基材，將可獲得例如第13a圖或第13c圖所示者等的反應性材料層結構。具有低於30℃的熔點之鎵－銦合金非常適用於此方法。
第13d圖中顯示將反應性材料導入該等刻線402的另一種方法。在此情況中先在該基材400上沈積一層反應性材料層500，然後形成該等接觸層墊401a使該反應性材料層500經由該等刻線402暴露出來。在此結構上形成化合物層時，經由該等刻線暴露出來的反應性材料將與如前述增加其反應性的化合物層反應。第13d圖的結構在該化合物層形成在彼上面之前經由預處理步驟放置也可行。舉例來說，若該反應性材料層係氧化銦或氧化銦錫，第13d圖的結構可先在還原性氛圍中韌煉或在有或沒有外加電壓下暴露於還原性化學溶液，將經由該等刻線暴露出來的反應性材料層部分轉變成包含銦金屬的層。然後在化合物層形成(未顯示)的期間使銦有效地與所形成的化合物層反應。或者，若略過該預處理步驟，氧化銦與所形成的化合物層之反應將獲得電阻率提高。需要預處理步驟與否應該考慮該化合物形成方法的細節再作決定。舉例來說若化合物形成涉及銅、銦及/或鎵沈積接著涉及H2 Se及/或H2 S氣體的氫化物硒化的話，那麼可能不需要預處理步驟，因為在反應的期間這些氣體將有效地將氧化銦還原成銦。若該方法涉及使用硒及/或硫蒸氣的硒化及/或硫化的話，可使用預處理步驟活化在該等刻線內的氧化銦或氧化銦錫層部分中的銦。
在絕緣間隔或刻線內的較高電阻率化合物層的形成也可經由第17a至17c圖所述的方法達到。此方法尤其適用於兩步驟或多步驟處理方法。舉例來說，在第17a圖中，僅在該接觸層墊401a上實質地沈積第一前驅物層700。接著在整個表面上沈積第二前驅物層701。第一前驅物層700中的IB/IIIA族莫耳比係大於第二前驅物層701中的。因此，之後韌煉/反應該等前驅物以促成混合如第17c圖所示的化合物層403，其中區域706中的IB/IIIA族莫耳比係小於區域705。舉例來說，該第一前驅物層700可為銅－鎵合金層且該第二前驅物層701可為銦層。若適當地選擇第一及第二前驅物層的相對厚度，之後該化合物形成步驟涉及該前驅物堆疊物與硒的反應，區域705中的化合物層可為具有小於1.0的Cu/(In＋Ga)比之Cu(In,Ga)(S,Se)2 層，其中在區域706中的化合物將實質上為具有Cu/(In＋Ga)比0的硒化銦。硒化銦為非常高電阻率的材料。要明白此實施例的銦層可以鎵－銦或甚至銅－鎵－銦替代且本發明仍可實行，只要該第一前驅物層700中的Cu/(In＋Ga)比大於第二前驅物層701中的Cu/(In＋Ga)比即可。該第一前驅物層700與第二前驅物層701其中之至少一者包含例如硒、硫及碲等之至少一種VIA族材料也可行。如第17b圖所示該第一前驅物層700與第二前驅物層701的沈積順序也可以反過來。等該韌煉/反應步驟之後，第17b圖的結構也可轉變成第17c圖所示的結構。
第12a至12e圖所示的單晶片化方法並不適用於涉及用於該等化合物層形成的電沈積之技術。如第12a圖所示，該基材400係絕緣性的。因此，形成刻線402時(參見第12b圖)，經由該等刻線402暴露出絕緣面。若用於該化合物層403的形成方法涉及電沈積的話(例如前驅物層的電沈積接著形成該化合物的反應步驟)，那麼該絕緣面上將不會發生沈積，因為電沈積選擇性地在該等接觸層墊401a上進行。這將產生例如第14a圖所示者等的結構，其中該化合物層403係呈絕緣墊的形式。為了整合此結構，可採用兩種方法。若該等接觸層墊401a的左側壁401c及右側壁401b其中之至少一者係藉由該化合物層403完美地覆蓋的話(參見第14b圖)，就形成該等開口404，沈積例如ZnO層或CdS/ZnO堆疊物等的透明層405，並切開該透明層405中的切口406。要注意儘管在第14b圖中該接觸層墊401a的左側壁401c與右側壁401b據顯示都被該化合物403覆蓋，但是只要該接觸層墊401a的右側壁401b被該化合物403覆蓋此整合方法即可運作良好。在此情況中該等開口404將漂移至又更接近該等接觸層墊的左側壁401c上，將歸因於開口404形成的裝置面積損失減至最少。
若由該化合物層覆蓋該接觸層墊的側壁不好，那麼如第14c圖所示可在該等刻線402內形成絕緣塞600。接著就像第12c圖中的結構使用第14c圖中的結構，以進行第12d及12e圖所示的整合步驟。該等絕緣塞600可為有機性或無機性且可藉由例如油墨寫入、物理氣相沈積、網版印刷等等的技術來沈積。獲得該等刻線402內的絕緣塞600之一獨特方法為在第14圖的結構上沈積例如光阻劑等的光敏性材料，接著將此光敏性材料暴露於光下使該等刻線402內的光敏性材料固化形成該等塞子，且藉由化學藥品洗掉該光敏性材料的未暴露部分。該光敏性材料的曝光可藉由目標該等刻線的雷射或經由光罩的照射(尤其是UV照射)等等來進行。就透明的基材來說可行經該基材來進行照射。以此方法該接等觸層墊401a及化合物層403將扮作照射的天然光罩。光僅通過該等刻線402並固化那裡的光敏性材料。等化學藥品洗掉之後，形成類似於第14c圖所示的結構，其中該等絕緣塞600包含該光敏性材料。
第12a至12e圖的單晶片化方法也可用於使用電沈積方法形成的化合物層，附帶條件為將至少一處理步驟加至該加工流程。舉例來說，就黏著力改良及均勻性改良而言使用成核或晶種層的益處早已討論過。晶種層的使用也能利用第12a至12e圖的整合方法。在此情況中將晶種層605沈積在如第15a圖之具有接觸層墊401a的結構。該晶種層605覆蓋該等接觸層墊401a表面及經由該等刻線402暴露出來的基材400表面。該晶種層係導電性的，因此，連該等刻線內都能電沈積。等獲得第15a圖的結構之後，可在該晶種層上電沈積包含銅及/或銦及/或鎵及/或硒及/或硫的前驅物層606(第15b圖)。接著可韌煉及/或反應該前驅物層606以形成Cu(In,Ga)(S,Se)2 化合物層，總而言之形成第12c圖所示的結構。然後可進行第12d及12e圖所示的整合步驟。要注意在本案全文所說明的不同前驅物沈積方法及不同前驅物組成都可用於第15b圖所示的處理步驟。即使是藉由電沈積以外的技術(例如濺射、蒸發、奈米粒子沈積等等)來沈積該前驅物層606，預期仍可使用晶種層，因為其將改良尤其是該等刻線內所生長的化合物之結晶性、形態、黏著力及均勻性。如前所述長在例如玻璃表面等的絕緣基材表面上之化合物層經常都缺乏黏著力及均勻性且彼等可能引起該等接觸層墊之間的漏電。
當該化合物層形成時，第15a圖所示的成核或晶種層605可為與該化合物層反應的層。舉例來說，薄銅層可用於使該等刻線變成導電性(第15a圖)，然後，等該化合物層形成之後此薄銅層將變成該化合物層的一部分。以此方法等該化合物層形成之後該等接觸層墊之間將不會留下未反應的漏電途徑。在此方面，包含該等化合物成分的材料[即就Cu(In,Ga,Al)(S,Se,Te)2 化合物生長的情況中，銅、銦、鎵、硫、硒、碲、鋁]為晶種層的良好候選物，因為彼等易於反應並成為該化合物層的一部分。
若在該等刻線內選擇性地形成導電材料，也可達到將前驅物層電沈積至該等刻線內。第13a、13c及13d圖所示的結構適合用於此目的。舉例來說就第13d圖的情況而言，若該反應性材料層500係導電性的，那麼前驅物電沈積就可在該等接觸層墊401a上及經由該等刻線402暴露出來的反應性材料層500表面上輕易進行。等該化合物層形成之後，可獲得類似於第16圖所示的結構。由第16圖可見到該反應性材料層500在該等接觸層墊401a下方的區域中由於受到該等接觸墊401a的保護可實質上未經反應，但是該反應性材料層500在該等刻線402內及上面將會與該化合物層403反應並混合。若該反應性材料層的材料係經選擇以提高該化合物層的電阻率，就可獲得如第13b圖所示者的結構。要注意第13b圖中未顯示該等接觸層墊下的反應性材料層的未反應部分。
第13d圖的結構可藉由例如在該等接觸層墊沈積(即沈積呈墊子形式的接觸層而非沈積毯覆式接觸層然後罩蓋並蝕刻或刻劃以形成該等墊子)的期間使用光罩，沈積毯覆式接觸層然後刻劃，罩蓋並蝕刻等等的不同手段以形成該等墊子而獲得。達到第13d圖的結構之一獨特方法為使用包含對一波長實質上透明的物質之反應性材料層500。接著可在該反應性材料層上沈積毯覆式接觸層且雷射刻劃可使用該波長從該接觸層側或該基材側進行。以此方式，將刻劃到該接觸層但是該反應性材料層保持實質上原封不動。
形成例如第12b及13d圖所示者等的接觸層墊之另一方法為在沈積該接觸層的表面上形成抗成核區域，該抗成核區域對應該等刻線位置。以此方式，在沈積毯覆式接觸層時，該接觸層不會成核並形成於刻線位置，即其僅在沒有抗成核劑的區域上以墊子的形式沈積。抗成核劑可包含有機及無機材料，例如不同蠟類及液態或固態潤滑劑等等。
第18圖顯示可用於達成涉及前驅物反應的化合物層生長技術的單晶片整合之處理步驟的順序。在第12c圖中先形成化合物層403，然後進行第12d及12e圖所示的刻劃及沈積順序。在第18a圖中先在該等接觸層墊401a上沈積前驅物層800。然後藉由機械刻劃、雷射刻劃、蝕刻、電沈積等等從位置801移除或部分移除該前驅物層800。在此之後接著產生第18b圖所示的結構之韌煉/反應步驟，其中該化合物層802以絕緣墊的形式生長。第18b圖中的化合物層802結構等同於第12d圖所示的化合物層403a結構，且可用於參照第12d及12e圖所討論的整合流程。該前驅物層800可包含銅、銦及/或鎵且視需要地硒、硫及碲其中之至少一者。若該前驅物層800的沈積包含多於一個前驅物沈積步驟，從位置801刻劃或移除可在該前驅物沈積步驟之前的任何時間進行。舉例來說，在第18c圖中，以絕緣墊的形式沈積第一前驅物層803，或先沈積彼然後刻劃形成絕緣刻線804。然後如第18d圖所示沈積第二前驅物層805。等反應/韌煉之後形成化合物層806及區域807。該等區域807的組成與該化合物層806的組成不同，且其可藉由選擇該第一前驅物層803與第二前驅物層805的本質來控制。舉例來說，若該第一前驅物層803富含IIIA族材料且該第二前驅物層富含IB族材料，那麼在區域807的IB/IIIA族莫耳比係大於該化合物層806任何位置的IB/IIIA族莫耳比。高IB/IIIA族莫耳比將降低區域807的電阻率。因此，可在該化合物層806及區域807上沈積透明導電堆疊物808。在透明導電堆疊物808中形成絕緣間隙809之後，達成單晶片整合。要注意此方法可聯合先前討論的方法使用而形成該等刻線402的高電阻率區域，產生接觸層墊之間的電流洩漏最小化且透明導電堆疊物的絕緣片斷經由區域807的低電阻率與該等接觸層墊形成短路的結構。
我們已討論過在形成該等化合物層之後進行該等化合物層的成形(經由刻劃、蝕刻、電蝕刻等等的使用)之單晶片化方法。我們也討論過該成形可在前驅物沈積步驟之後進行，然後將成形的前驅物轉變成成形的化合物層。這些情況中的方法也可用於形成成形的化合物層，其中前驅物可被沈積、部分反應、成形，然後完全反應。舉例來說，局部反應可涉及有或沒有VIA族材料存在下的低溫(<400℃)反應。完全反應步驟可涉及在400至600℃溫度範圍下的高溫反應。
儘管本發明已對照特定的較佳具體例來說明，但是其修飾對熟於此藝之士而言將顯而易見。
A‧‧‧區域
B‧‧‧區域
P‧‧‧方向
R1‧‧‧區域
R2‧‧‧區域
10‧‧‧裝置
11‧‧‧基材
12‧‧‧吸收膜
13‧‧‧導電層
14‧‧‧透明層
15‧‧‧輻射
20‧‧‧基材(第2a、2b、3a、3b圖)、前驅物堆疊物(第7圖)
21‧‧‧接觸膜(第2a、2b、3a、3b圖)、金屬前驅物堆疊物(第7圖)
22‧‧‧基底(第2a、2b、3a、3b、6a-6d圖)、導體(第7、11a-11c圖)
23‧‧‧銅層(第2a、2b圖)、基材(第7、11a-11c圖)
24‧‧‧銦層(第2a、2b圖)、基底(第7、11a-11c圖)
25‧‧‧鎵層(第2a、2b圖)、銅-鎵合金層(第7圖)
26‧‧‧金屬前驅物堆疊物(第2a、2b圖)、銦層(第7圖)
27‧‧‧區域
29‧‧‧化合物層
30‧‧‧銅層
31‧‧‧帶鎵的層
32‧‧‧銅-鎵(合金)層
33‧‧‧銅層
34‧‧‧實質上平滑的銦層
35‧‧‧實質上平滑的鎵層
36‧‧‧金屬前驅物堆疊物
40‧‧‧裝置
40a‧‧‧基材
40b‧‧‧背面
41‧‧‧導體
42a‧‧‧銅-鎵電鍍站
42b‧‧‧銦電鍍站
43‧‧‧沖洗/乾燥站
44‧‧‧韌煉站
45‧‧‧電鍍單元
46‧‧‧電接點
46a‧‧‧第一接點
46b‧‧‧第二接點
47‧‧‧陽極
48‧‧‧箭頭
51‧‧‧開口
52‧‧‧外殼
55‧‧‧熱源
60‧‧‧第一層
61‧‧‧第一膜
62‧‧‧第一混合層
63‧‧‧第二層
64‧‧‧第二膜
65‧‧‧第二混合層
82‧‧‧基底
83‧‧‧第一金屬前驅物子層
84‧‧‧厚區域
85‧‧‧薄區域
86‧‧‧第二金屬製的富含IIIA族前驅物子層
87‧‧‧前驅物堆疊物
91‧‧‧接觸膜
92‧‧‧基底
93‧‧‧金屬前驅物層
94‧‧‧富含IIIA族層
95‧‧‧表面
96‧‧‧整體前驅物層
400‧‧‧基材
401‧‧‧接觸層
401a‧‧‧接觸層墊
401b‧‧‧右側壁
401c‧‧‧左側壁
402‧‧‧刻線
403‧‧‧Cu(In,Ga)(S,Se)2 化合物層
403a‧‧‧化合物層島
404‧‧‧開口
405‧‧‧透明層
405a‧‧‧透明層細條
406‧‧‧切口
500‧‧‧反應性材料層
501‧‧‧結構
502‧‧‧片斷
503‧‧‧片斷
510‧‧‧點線
600‧‧‧絕緣塞
605‧‧‧晶種層
606‧‧‧前驅物層
700‧‧‧第一前驅物層
701‧‧‧第二前驅物層
705‧‧‧區域
706‧‧‧區域
800‧‧‧前驅物層
801‧‧‧位置
802‧‧‧化合物層
803‧‧‧第一前驅物層
804‧‧‧刻線
805‧‧‧第二前驅物層
806‧‧‧化合物層
807‧‧‧區域
808‧‧‧透明導電堆疊物
809‧‧‧絕緣間隙
藉由下列關聯附圖之本發明指定具體例的說明之回顧，本發明的各種不同方面及特徵對普通熟習此技藝者將變得顯而易見，其中：第1圖係使用IBIIIAVIA族吸收層的太陽能電池的斷面圖。
第2a圖顯示沈積在基底上的先前技藝Cu/In/Ga金屬前驅物堆疊物，該堆疊物例示「團包」引起的銦及鎵層的不均勻表面形態。
第2b圖顯示第2a圖的部分27的放大圖。
第2c圖顯示具有微觀組成不均勻性的先前技藝IBIIIAVIA族化合物膜，其係藉著使第2b圖所示的金屬前驅物層與VIA族材料反應而獲得。
第3a圖顯示沈積在基底上的先前技藝Cu/In/Ga金屬前驅物堆疊物，該堆疊物例示呈其經沈積形式的均勻表面形態。
第3b圖顯示加熱至提高溫度之後第3a圖的金屬前驅物，該金屬前驅物例示IIIA族相的熔融引起不均勻性表面形態的形成。
第4圖顯示一銅－銦二元相圖。
第5圖顯示一銅－鎵二元相圖。
第6a至6d圖顯示本發明的較佳處理順序。
第7圖顯示包含銅－鎵合金及銦層的較佳前驅物堆疊物。
第8a圖顯示具有不平坦表面形貌的第一金屬前驅物子層。
第8b圖顯示沈積在該第一金屬前驅物子層上的第二種金屬子層，該第二種金屬子層形成平坦的表面形貌。
第9圖顯示包含多孔性及粗糙前驅物膜及以平整的方式沈積在彼上的電鍍層之具有平坦表面的完整前驅物層。
第10圖顯示用於電鍍、清潔及韌煉薄層的裝置。
第11a圖顯示沈積在基底上的銅層。
第11b圖顯示沈積在基底上的銅/(帶鎵的膜)堆疊物。
第11c圖顯示藉著使第11b圖的堆疊物反應而形成於該基底上的合金層。
第12a至12e圖顯示單晶片化方法的步驟。
第13a至13d圖顯示獲得接觸層墊之間的高電阻率之處理步驟。
第14a至14c圖顯示選擇性單晶片化技術的一些步驟。
第15a圖顯示沈積在接觸層墊上的晶種層或成核層。
第15b圖顯示沈積在第15a圖的結構上的前驅物層。
第16圖顯示形成在接觸層墊之間具有高阻抗材料的結構。
第17a及17b圖顯示前驅物堆疊物結構。
第17c圖顯示使用第17a及17b圖的前驅物結構形成在接觸層墊上的化合物層。
第18a至18e圖顯示用於單晶片化的處理步驟。
22‧‧‧基底
60‧‧‧第一層
61‧‧‧第一膜
62‧‧‧第一混合層
63‧‧‧第二層
64‧‧‧第二膜
65‧‧‧第二混合層

Claims (52)

  1. 一種在基底的接觸層上製造Cu(In,Ga)(S,Se)2 化合物層之方法，其包含：在該接觸層上沈積成核層，及透過溼式處理技術在該成核層上形成前驅物膜，其中該成核層包含釕、銠、鈀及鋨中之至少一者。
  2. 如申請專利範圍第1項之方法，其中該溼式處理技術係電鍍與無電電鍍其中之一者。
  3. 如申請專利範圍第2項之方法，其中該前驅物膜包含銅以及銦與鎵中之至少一者。
  4. 如申請專利範圍第1項之方法，其進一步包含使該前驅物膜與硒及硫中之至少一者反應的步驟。
  5. 如申請專利範圍第3項之方法，其進一步包含使該前驅物膜與硒及硫中之至少一者反應的步驟。
  6. 如申請專利範圍第5項之方法，其中該反應步驟包含在包含硫及硒中之至少一者的氣態物種存在下使該前驅物膜退火。
  7. 如申請專利範圍第1項之方法，其中該成核層包含釕、銠、鈀及鋨中之至少一者。
  8. 如申請專利範圍第1項之方法，其進一步包含使該前驅物膜與硒及硫中之至少一者反應的步驟。
  9. 如申請專利範圍第6項之方法，其中該退火係在高於或等於350℃的溫度下進行。
  10. 一種形成具有微觀均勻性之具有IBIIIAVIA族吸 收層的薄膜太陽能電池之方法，其包含下列步驟：在片形基底上施加薄釕膜；沈積至少一層前驅物，該前驅物包括IB族材料及至少一種IIIA族材料，經沈積的前驅物具有小於或等於1.0的IB族對IIIA族莫耳比，且其中該薄釕膜提供該前驅物的微觀均勻性；使該前驅物與至少一種VIA族材料反應而形成IBIIIAVIA族吸收層；及在該IBIIIAVIA族吸收層上沈積透明層。
  11. 如申請專利範圍第10項之方法，其中該施加步驟係在具有鉬表面的基底上施加薄釕膜。
  12. 如申請專利範圍第10項之方法，其中該沈積步驟包含溼式程序。
  13. 如申請專利範圍第12項之方法，其中該溼式程序係電鍍。
  14. 如申請專利範圍第10項之方法，其中該IB族材料係銅。
  15. 如申請專利範圍第14項之方法，其中該IIIA族材料係銦及鎵其中之一者。
  16. 如申請專利範圍第14項之方法，其中該IIIA族材料包括銦及鎵。
  17. 如申請專利範圍第15項之方法，其中該VIA族材料係硒及硫其中之一者。
  18. 如申請專利範圍第15項之方法，其中該VIA族材 料包括硒及硫。
  19. 如申請專利範圍第16項之方法，其中該VIA族材料係硒及硫其中之一者。
  20. 如申請專利範圍第16項之方法，其中該VIA族材料包括硒及硫。
  21. 如申請專利範圍第13項之方法，其中該IB族材料係銅，IIIA族材料係銦及鎵中之至少一者，且VIA族材料係硒。
  22. 如申請專利範圍第10項之方法，其中該施加步驟係電鍍、無電電鍍、原子層沈積、化學氣相沈積、金屬-有機化學氣相沈積及物理氣相沈積中之至少一者。
  23. 如申請專利範圍第22項之方法，其中該施加步驟係電鍍。
  24. 如申請專利範圍第21項之方法，其中該施加步驟係電鍍、無電電鍍、原子層沈積、化學氣相沈積、金屬-有機化學氣相沈積及物理氣相沈積中之至少一者。
  25. 如申請專利範圍第24項之方法，其中該施加步驟係電鍍。
  26. 如申請專利範圍第10項之方法，其中該施加步驟係在包括導電箔層的基底上施加薄釕膜。
  27. 如申請專利範圍第10項之方法，其中該施加步驟係在包括平坦絕緣材料的基底上施加薄釕膜。
  28. 如申請專利範圍第10項之方法，其中該薄釕膜的厚度係在1至20奈米的範圍中。
  29. 如申請專利範圍第21項之方法，其中該薄釕膜的厚度係在1至20奈米的範圍中。
  30. 如申請專利範圍第25項之方法，其中該薄釕膜的厚度係在1至20奈米的範圍中。
  31. 如申請專利範圍第10項之方法，其中該反應步驟包含在含至少一種VIA族材料的氣體中加熱該前驅物。
  32. 如申請專利範圍第21項之方法，其中該反應步驟包含在含硒的氣體中加熱該前驅物。
  33. 如申請專利範圍第13項之方法，其中該反應步驟包含在含至少一種VIA族材料的氣體中加熱該前驅物。
  34. 如申請專利範圍第10項之方法，其中該反應步驟包含在該前驅物上沈積VIA族材料層，藉此形成前驅物/VIA族材料堆疊物，且加熱該堆疊物。
  35. 如申請專利範圍第21項之方法，其中該反應步驟包含在該前驅物上沈積硒層，藉此形成前驅物/硒堆疊物，且加熱該堆疊物。
  36. 如申請專利範圍第13項之方法，其中該反應步驟包含在該前驅物上沈積VIA族材料層，藉此形成前驅物/VIA族材料堆疊物，且加熱該堆疊物。
  37. 如申請專利範圍第10項之方法，其進一步包含在該透明層上形成電接觸的步驟。
  38. 如申請專利範圍第10項之方法，其中該透明層包含CdS及ZnO中之至少一者。
  39. 一種形成具有微觀均勻性之具有IBIIIAVIA族吸 收層的薄膜太陽能電池之方法，其包含下列步驟：在片形基底上施加薄釕膜；沈積至少一層前驅物，該前驅物包括IB族材料、至少一種IIIA族材料及至少一種VIA族材料，經沈積的前驅物具有小於或等於1.0的IB族對IIIA族莫耳比，且其中該薄釕膜提供該前驅物的微觀均勻性；及使該IB族材料、至少一種IIIA族材料及至少一種VIA族材料反應而形成IBIIIAVIA族吸收層；及在該IBIIIAVIA族吸收層上沈積透明層。
  40. 如申請專利範圍第39項之方法，其中該反應步驟包含加熱該前驅物。
  41. 如申請專利範圍第40項之方法，其中該沈積步驟包含溼式程序。
  42. 如申請專利範圍第41項之方法，其中該溼式程序係電鍍。
  43. 如申請專利範圍第40項之方法，其中該IB族材料係銅。
  44. 如申請專利範圍第43項之方法，其中該IIIA族材料係銦及鎵其中之一者。
  45. 如申請專利範圍第43項之方法，其中該IIIA族材料包括銦及鎵。
  46. 如申請專利範圍第44項之方法，其中該VIA族材料係硒及硫其中之一者。
  47. 如申請專利範圍第44項之方法，其中該VIA族材 料包括硒及硫。
  48. 如申請專利範圍第45項之方法，其中該VIA族材料係硒及硫其中之一者。
  49. 如申請專利範圍第45項之方法，其中該VIA族材料包括硒及硫。
  50. 如申請專利範圍第42項之方法，其中該IB族材料係銅，IIIA族材料係銦及鎵中之至少一者，且VIA族材料係硒。
  51. 如申請專利範圍第40項之方法，其中該施加步驟係電鍍、無電電鍍、原子層沈積、化學氣相沈積、金屬-有機化學氣相沈積及物理氣相沈積中之至少一者。
  52. 如申請專利範圍第51項之方法，其中該施加步驟係電鍍。
TW095140598A 2005-11-02 2006-11-02 用於製造太陽能電池和模組之沈積半導體層的技術與裝置 TWI397947B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/266,013 US7736940B2 (en) 2004-03-15 2005-11-02 Technique and apparatus for depositing layers of semiconductors for solar cell and module fabrication

Publications (2)

Publication Number Publication Date
TW200737304A TW200737304A (en) 2007-10-01
TWI397947B true TWI397947B (zh) 2013-06-01

Family

ID=38023862

Family Applications (1)

Application Number Title Priority Date Filing Date
TW095140598A TWI397947B (zh) 2005-11-02 2006-11-02 用於製造太陽能電池和模組之沈積半導體層的技術與裝置

Country Status (7)

Country Link
US (2) US7736940B2 (zh)
EP (1) EP1943668A2 (zh)
JP (1) JP2009515343A (zh)
KR (1) KR20080077103A (zh)
CN (1) CN101331589B (zh)
TW (1) TWI397947B (zh)
WO (1) WO2007056224A2 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI490029B (zh) * 2012-07-20 2015-07-01 Kern Energy Entpr Co Ltd 氣體回收系統

Families Citing this family (103)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080314433A1 (en) * 1995-05-15 2008-12-25 Daniel Luch Substrate structures for integrated series connected photovoltaic arrays and process of manufacture of such arrays
US7732243B2 (en) * 1995-05-15 2010-06-08 Daniel Luch Substrate structures for integrated series connected photovoltaic arrays and process of manufacture of such arrays
US8138413B2 (en) 2006-04-13 2012-03-20 Daniel Luch Collector grid and interconnect structures for photovoltaic arrays and modules
US8222513B2 (en) 2006-04-13 2012-07-17 Daniel Luch Collector grid, electrode structures and interconnect structures for photovoltaic arrays and methods of manufacture
US8076568B2 (en) * 2006-04-13 2011-12-13 Daniel Luch Collector grid and interconnect structures for photovoltaic arrays and modules
US7635810B2 (en) * 1999-03-30 2009-12-22 Daniel Luch Substrate and collector grid structures for integrated photovoltaic arrays and process of manufacture of such arrays
US7507903B2 (en) 1999-03-30 2009-03-24 Daniel Luch Substrate and collector grid structures for integrated series connected photovoltaic arrays and process of manufacture of such arrays
US20090111206A1 (en) 1999-03-30 2009-04-30 Daniel Luch Collector grid, electrode structures and interrconnect structures for photovoltaic arrays and methods of manufacture
US8664030B2 (en) 1999-03-30 2014-03-04 Daniel Luch Collector grid and interconnect structures for photovoltaic arrays and modules
US7898054B2 (en) 2000-02-04 2011-03-01 Daniel Luch Substrate structures for integrated series connected photovoltaic arrays and process of manufacture of such arrays
US7898053B2 (en) 2000-02-04 2011-03-01 Daniel Luch Substrate structures for integrated series connected photovoltaic arrays and process of manufacture of such arrays
US8198696B2 (en) 2000-02-04 2012-06-12 Daniel Luch Substrate structures for integrated series connected photovoltaic arrays and process of manufacture of such arrays
US8846141B1 (en) 2004-02-19 2014-09-30 Aeris Capital Sustainable Ip Ltd. High-throughput printing of semiconductor precursor layer from microflake particles
US20070163641A1 (en) * 2004-02-19 2007-07-19 Nanosolar, Inc. High-throughput printing of semiconductor precursor layer from inter-metallic nanoflake particles
US7700464B2 (en) * 2004-02-19 2010-04-20 Nanosolar, Inc. High-throughput printing of semiconductor precursor layer from nanoflake particles
US20070163639A1 (en) * 2004-02-19 2007-07-19 Nanosolar, Inc. High-throughput printing of semiconductor precursor layer from microflake particles
US8309163B2 (en) 2004-02-19 2012-11-13 Nanosolar, Inc. High-throughput printing of semiconductor precursor layer by use of chalcogen-containing vapor and inter-metallic material
US7604843B1 (en) 2005-03-16 2009-10-20 Nanosolar, Inc. Metallic dispersion
US20070169809A1 (en) * 2004-02-19 2007-07-26 Nanosolar, Inc. High-throughput printing of semiconductor precursor layer by use of low-melting chalcogenides
US8372734B2 (en) * 2004-02-19 2013-02-12 Nanosolar, Inc High-throughput printing of semiconductor precursor layer from chalcogenide nanoflake particles
US20070163642A1 (en) * 2004-02-19 2007-07-19 Nanosolar, Inc. High-throughput printing of semiconductor precursor layer from inter-metallic microflake articles
US7605328B2 (en) * 2004-02-19 2009-10-20 Nanosolar, Inc. Photovoltaic thin-film cell produced from metallic blend using high-temperature printing
US8623448B2 (en) 2004-02-19 2014-01-07 Nanosolar, Inc. High-throughput printing of semiconductor precursor layer from chalcogenide microflake particles
US8329501B1 (en) 2004-02-19 2012-12-11 Nanosolar, Inc. High-throughput printing of semiconductor precursor layer from inter-metallic microflake particles
US7663057B2 (en) * 2004-02-19 2010-02-16 Nanosolar, Inc. Solution-based fabrication of photovoltaic cell
SE0400582D0 (sv) * 2004-03-05 2004-03-05 Forskarpatent I Uppsala Ab Method for in-line process control of the CIGS process
US7736940B2 (en) * 2004-03-15 2010-06-15 Solopower, Inc. Technique and apparatus for depositing layers of semiconductors for solar cell and module fabrication
US7838868B2 (en) * 2005-01-20 2010-11-23 Nanosolar, Inc. Optoelectronic architecture having compound conducting substrate
US7732229B2 (en) * 2004-09-18 2010-06-08 Nanosolar, Inc. Formation of solar cells with conductive barrier layers and foil substrates
US8927315B1 (en) 2005-01-20 2015-01-06 Aeris Capital Sustainable Ip Ltd. High-throughput assembly of series interconnected solar cells
US20070093006A1 (en) * 2005-10-24 2007-04-26 Basol Bulent M Technique For Preparing Precursor Films And Compound Layers For Thin Film Solar Cell Fabrication And Apparatus Corresponding Thereto
US7713773B2 (en) * 2005-11-02 2010-05-11 Solopower, Inc. Contact layers for thin film solar cells employing group IBIIIAVIA compound absorbers
US7736913B2 (en) 2006-04-04 2010-06-15 Solopower, Inc. Composition control for photovoltaic thin film manufacturing
US9236512B2 (en) 2006-04-13 2016-01-12 Daniel Luch Collector grid and interconnect structures for photovoltaic arrays and modules
US9865758B2 (en) 2006-04-13 2018-01-09 Daniel Luch Collector grid and interconnect structures for photovoltaic arrays and modules
US8729385B2 (en) 2006-04-13 2014-05-20 Daniel Luch Collector grid and interconnect structures for photovoltaic arrays and modules
US9006563B2 (en) 2006-04-13 2015-04-14 Solannex, Inc. Collector grid and interconnect structures for photovoltaic arrays and modules
US8822810B2 (en) 2006-04-13 2014-09-02 Daniel Luch Collector grid and interconnect structures for photovoltaic arrays and modules
US8884155B2 (en) 2006-04-13 2014-11-11 Daniel Luch Collector grid and interconnect structures for photovoltaic arrays and modules
US20070243820A1 (en) * 2006-04-18 2007-10-18 O'hagin Carolina Automatic roof ventilation system
KR100810730B1 (ko) * 2006-06-19 2008-03-07 (주)인솔라텍 태양전지용 광흡수층의 제조방법
US20080023059A1 (en) * 2006-07-25 2008-01-31 Basol Bulent M Tandem solar cell structures and methods of manufacturing same
US20080093221A1 (en) * 2006-10-19 2008-04-24 Basol Bulent M Roll-To-Roll Electroplating for Photovoltaic Film Manufacturing
US8607510B2 (en) * 2006-10-25 2013-12-17 Gregory S. Daniels Form-fitting solar panel for roofs and roof vents
US7825329B2 (en) * 2007-01-03 2010-11-02 Solopower, Inc. Thin film solar cell manufacturing and integration
US20090308442A1 (en) * 2008-06-12 2009-12-17 Honeywell International Inc. Nanostructure enabled solar cell electrode passivation via atomic layer deposition
EP3327170B1 (en) 2007-09-12 2020-11-04 Flisom AG Apparatus for manufacturing a compound film
CN101471394A (zh) * 2007-12-29 2009-07-01 中国科学院上海硅酸盐研究所 铜铟镓硫硒薄膜太阳电池光吸收层的制备方法
AU2009219239B2 (en) * 2008-02-26 2014-08-21 Gregory S. Daniels Roof ventilation system
US20090266398A1 (en) * 2008-04-28 2009-10-29 Burak Metin Method and Apparatus to Form Back Contacts to Flexible CIGS Solar Cells
US8207012B2 (en) * 2008-04-28 2012-06-26 Solopower, Inc. Method and apparatus for achieving low resistance contact to a metal based thin film solar cell
US20090266399A1 (en) * 2008-04-28 2009-10-29 Basol Bulent M Metallic foil substrate and packaging technique for thin film solar cells and modules
RU2526290C2 (ru) 2008-05-13 2014-08-20 Грегори С. ДЭНИЭЛС Крышная вентиляционная система, устойчивая к воздействию тлеющих углей и огня
DE102008024230A1 (de) * 2008-05-19 2009-11-26 Avancis Gmbh & Co. Kg Schichtsystem für Solarzellen
US20100059385A1 (en) * 2008-09-06 2010-03-11 Delin Li Methods for fabricating thin film solar cells
KR101172112B1 (ko) * 2008-11-14 2012-08-10 엘지이노텍 주식회사 터치 스크린 및 그 제조방법
TWI469219B (zh) * 2009-02-16 2015-01-11 Nat Univ Tsing Hua 降低金屬薄膜表面粗糙度的方法
TWI495114B (zh) * 2009-03-19 2015-08-01 Univ Nat Taiwan 光吸收層之製備方法及前驅物溶液
KR101105532B1 (ko) * 2009-03-20 2012-01-13 주식회사 셀코스 Ｒｔｓ를 이용한 ｃｉｇｓ 박막형 태양전지 제조장치
WO2010126699A2 (en) 2009-04-29 2010-11-04 Hunter Douglas Industries B.V. Architectural panels with organic photovoltaic interlayers and methods of forming the same
US8247243B2 (en) * 2009-05-22 2012-08-21 Nanosolar, Inc. Solar cell interconnection
WO2011001962A1 (ja) * 2009-06-29 2011-01-06 京セラ株式会社 光電変換素子の製造方法、光電変換素子の製造装置および光電変換素子
KR101154763B1 (ko) * 2009-09-30 2012-06-18 엘지이노텍 주식회사 태양전지 및 이의 제조방법
FR2951022B1 (fr) * 2009-10-07 2012-07-27 Nexcis Fabrication de couches minces a proprietes photovoltaiques, a base d'un alliage de type i-iii-vi2, par electro-depots successifs et post-traitement thermique.
US7910396B2 (en) * 2009-10-21 2011-03-22 Sunlight Photonics, Inc. Three-stage formation of thin-films for photovoltaic devices
JP5174248B2 (ja) * 2009-10-27 2013-04-03 京セラ株式会社 カルコゲン化合物半導体層の製造方法および光電変換装置の製造方法
FR2957365B1 (fr) * 2010-03-11 2012-04-27 Electricite De France Procede de preparation d'une couche mince d'absorbeur pour cellules photovoltaiques
WO2011115887A1 (en) 2010-03-17 2011-09-22 Dow Global Technologies Llc Photoelectronically active, chalcogen-based thin film structures incorporating tie layers
WO2011118203A1 (ja) * 2010-03-23 2011-09-29 株式会社クラレ 化合物半導体粒子組成物、化合物半導体膜とその製造方法、光電変換素子、及び太陽電池
TWI405347B (zh) * 2010-07-02 2013-08-11 Gcsol Tech Co Ltd Ｃｉｇｓ太陽能電池
US8304272B2 (en) 2010-07-02 2012-11-06 International Business Machines Corporation Germanium photodetector
KR101137434B1 (ko) * 2010-07-20 2012-04-20 한국에너지기술연구원 급속열처리 공정을 사용한 ｃｉｓ계 화합물 박막의 제조방법 및 상기 ｃｉｓ계 화합물 박막을 이용한 박막 태양전지의 제조방법
US8545689B2 (en) * 2010-09-02 2013-10-01 International Business Machines Corporation Gallium electrodeposition processes and chemistries
US20120055612A1 (en) 2010-09-02 2012-03-08 International Business Machines Corporation Electrodeposition methods of gallium and gallium alloy films and related photovoltaic structures
US8782967B2 (en) 2010-09-27 2014-07-22 Gregory S. Daniels Above sheathing ventilation system
EP2469580A1 (en) * 2010-12-27 2012-06-27 Nexcis Improved interface between a I-III-VI2 material layer and a molybdenum substrate
US20120192924A1 (en) * 2011-02-01 2012-08-02 EncoreSolar, Inc. Monolithic integration of super-strate thin film photovoltaic modules
KR101229310B1 (ko) * 2011-02-14 2013-02-04 재단법인대구경북과학기술원 박막태양전지의 광흡수층 제조방법
US9087954B2 (en) 2011-03-10 2015-07-21 Saint-Gobain Glass France Method for producing the pentanary compound semiconductor CZTSSe, and thin-film solar cell
US9196760B2 (en) * 2011-04-08 2015-11-24 Ut-Battelle, Llc Methods for producing complex films, and films produced thereby
US9447489B2 (en) 2011-06-21 2016-09-20 First Solar, Inc. Methods of making photovoltaic devices and photovoltaic devices
CN102867882A (zh) * 2011-07-08 2013-01-09 元智大学 太阳能电池的结构制法
KR101374690B1 (ko) 2011-11-16 2014-03-31 한국생산기술연구원 Ｃｉｇｓ 태양전지용 철-니켈 합금 금속 포일 기판재
FR2983642B1 (fr) * 2011-12-05 2014-01-03 Nexcis Interface perfectionnee entre une couche i-iii-vi2 et une couche de contact arriere, dans une cellule photovoltaique.
FR2989223B1 (fr) * 2012-04-06 2014-12-26 Commissariat Energie Atomique Procede pour realiser un module photovoltaique avec une etape de gravure p3 et une eventuelle etape p1.
JP2013220422A (ja) * 2012-04-17 2013-10-28 Tokyo Ohka Kogyo Co Ltd 塗布装置及び塗布方法
US20150037927A1 (en) * 2012-04-27 2015-02-05 Saint-Gobain Glass France Method for producing the pentanary compound semiconductor cztsse doped with sodium
US8586457B1 (en) * 2012-05-17 2013-11-19 Intermolecular, Inc. Method of fabricating high efficiency CIGS solar cells
KR101564961B1 (ko) 2013-04-02 2015-11-02 한국에너지기술연구원 황동광계 광흡수층의 형성방법
FR3006109B1 (fr) * 2013-05-24 2016-09-16 Commissariat Energie Atomique Procede de realisation de la jonction p-n d'une cellule photovoltaique en couches minces et procede d'obtention correspondant d'une cellule photovoltaique.
US9537031B2 (en) * 2013-06-28 2017-01-03 Taiwan Semiconductor Manufacturing Co., Ltd. Nozzle assembly and method for fabricating a solar cell
CN103343323B (zh) * 2013-07-03 2015-12-23 深圳先进技术研究院 铜铟镓硒薄膜制备方法
US9394693B2 (en) 2013-11-22 2016-07-19 Gregory S. Daniels Roof vent for supporting a solar panel
CA2940392C (en) 2014-03-06 2022-10-18 Gregory S. Daniels Roof vent with an integrated fan
USD755944S1 (en) 2014-03-06 2016-05-10 Gregory S. Daniels Roof vent assembly
USD748239S1 (en) 2014-03-06 2016-01-26 Gregory S. Daniels Roof vent assembly
US11326793B2 (en) 2018-12-21 2022-05-10 Gregory S. Daniels Roof vent and roof ventilation system
USD891604S1 (en) 2015-11-19 2020-07-28 Gregory S. Daniels Roof vent assembly
USD930810S1 (en) 2015-11-19 2021-09-14 Gregory S. Daniels Roof vent
NL2016708B1 (en) * 2016-04-29 2017-11-16 Stichting Energieonderzoek Centrum Nederland A method for manufacturing interconnected solar cells and such interconnected solar cells.
KR101862072B1 (ko) * 2016-07-07 2018-05-29 성균관대학교 산학협력단 반투명막 제조방법, 가시광영역의 흡수성 특성을 갖는 산화물반도체 및 그 제조방법
USD964546S1 (en) 2020-10-27 2022-09-20 Gregory S. Daniels Roof vent with a circular integrated fan
USD963834S1 (en) 2020-10-27 2022-09-13 Gregory S. Daniels Roof vent with a circular integrated fan

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5871630A (en) * 1995-12-12 1999-02-16 Davis, Joseph & Negley Preparation of copper-indium-gallium-diselenide precursor films by electrodeposition for fabricating high efficiency solar cells

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3721938A (en) 1971-12-23 1973-03-20 Tyco Laboratories Inc Cadmium telluride devices with non-diffusing contacts
US4492811A (en) 1983-08-01 1985-01-08 Union Oil Company Of California Heterojunction photovoltaic device
US4581108A (en) * 1984-01-06 1986-04-08 Atlantic Richfield Company Process of forming a compound semiconductive material
US4689438A (en) * 1984-10-17 1987-08-25 Sanyo Electric Co., Ltd. Photovoltaic device
US4798660A (en) * 1985-07-16 1989-01-17 Atlantic Richfield Company Method for forming Cu In Se2 films
EP0374244B1 (en) * 1988-06-10 1994-09-28 Mobil Solar Energy Corporation An improved method of fabricating contacts for solar cells
JPH0539562A (ja) 1991-08-06 1993-02-19 Fuji Electric Corp Res & Dev Ltd ＣｕＩｎＳｅ２ 薄膜の形成方法
JP3064701B2 (ja) * 1992-10-30 2000-07-12 松下電器産業株式会社 カルコパイライト型化合物薄膜の製造方法
US5436204A (en) * 1993-04-12 1995-07-25 Midwest Research Institute Recrystallization method to selenization of thin-film Cu(In,Ga)Se2 for semiconductor device applications
CH687112A5 (fr) * 1993-06-08 1996-09-13 Yazaki Corp Procédé pour déposer un précurseur du composé CuInSe(2).
JP2806469B2 (ja) * 1993-09-16 1998-09-30 矢崎総業株式会社 太陽電池吸収層の製造方法
JP3089994B2 (ja) * 1995-07-26 2000-09-18 矢崎総業株式会社 銅−インジウム−硫黄−セレン薄膜の作製方法、及び銅−インジウム−硫黄−セレン系カルコパイライト結晶の製造方法
JP3249408B2 (ja) * 1996-10-25 2002-01-21 昭和シェル石油株式会社 薄膜太陽電池の薄膜光吸収層の製造方法及び製造装置
US5985691A (en) * 1997-05-16 1999-11-16 International Solar Electric Technology, Inc. Method of making compound semiconductor films and making related electronic devices
JPH11177112A (ja) * 1997-12-09 1999-07-02 Ricoh Co Ltd 光起電力装置及びその製造方法
DE19956735B4 (de) 1999-11-25 2008-08-21 Shell Erneuerbare Energien Gmbh Dünnfilmsolarzelle mit einer Chalkopyritverbindung und einer Titan und Sauerstoff enthaltenden Verbindung
EP1428243A4 (en) 2001-04-16 2008-05-07 Bulent M Basol METHOD OF FORMING A THIN LAYER OF SEMICONDUCTOR COMPOUND FOR THE MANUFACTURE OF AN ELECTRONIC DEVICE, AND THIN LAYER PRODUCED THEREBY
WO2003069684A1 (fr) * 2002-02-14 2003-08-21 Honda Giken Kogyo Kabushiki Kaisha Procédé de formation de couche absorbant la lumière
AU2003275239A1 (en) 2002-09-30 2004-04-23 Miasole Manufacturing apparatus and method for large-scale production of thin-film solar cells
KR101115484B1 (ko) * 2004-03-15 2012-02-27 솔로파워, 인코포레이티드 태양 전지 제작용 반도체 박층의 증착을 위한 기술 및 장치
US7736940B2 (en) * 2004-03-15 2010-06-15 Solopower, Inc. Technique and apparatus for depositing layers of semiconductors for solar cell and module fabrication
US20050211291A1 (en) * 2004-03-23 2005-09-29 The Boeing Company Solar cell assembly
KR100995073B1 (ko) * 2004-04-23 2010-11-18 삼성에스디아이 주식회사 염료감응 태양전지의 모듈 및 그 제조방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5871630A (en) * 1995-12-12 1999-02-16 Davis, Joseph & Negley Preparation of copper-indium-gallium-diselenide precursor films by electrodeposition for fabricating high efficiency solar cells

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI490029B (zh) * 2012-07-20 2015-07-01 Kern Energy Entpr Co Ltd 氣體回收系統

Also Published As

Publication number Publication date
US7736940B2 (en) 2010-06-15
CN101331589B (zh) 2012-07-04
KR20080077103A (ko) 2008-08-21
EP1943668A2 (en) 2008-07-16
US20060121701A1 (en) 2006-06-08
WO2007056224A2 (en) 2007-05-18
CN101331589A (zh) 2008-12-24
TW200737304A (en) 2007-10-01
WO2007056224A3 (en) 2008-04-10
WO2007056224B1 (en) 2008-07-31
JP2009515343A (ja) 2009-04-09
US20100317144A1 (en) 2010-12-16
US8008113B2 (en) 2011-08-30

Similar Documents

Publication Publication Date Title
TWI397947B (zh) 用於製造太陽能電池和模組之沈積半導體層的技術與裝置
JP5259178B2 (ja) 太陽電池製造のための半導体の薄層を堆積する方法および装置
US7713773B2 (en) Contact layers for thin film solar cells employing group IBIIIAVIA compound absorbers
EP2013382B1 (en) Composition control for roll-to- roll processed photovoltaic films
US7897416B2 (en) Composition control for photovoltaic thin film manufacturing
US20130240363A1 (en) Methods for fabricating thin film solar cells
JP2009530812A (ja) 薄膜太陽電池製造用の前駆体膜及び化合物膜の調製技術及びこれに対応する装置
US20100140098A1 (en) Selenium containing electrodeposition solution and methods
US20130230933A1 (en) Methods for fabricating thin film solar cells
US8409418B2 (en) Enhanced plating chemistries and methods for preparation of group IBIIIAVIA thin film solar cell absorbers
WO2011075561A1 (en) Plating chemistries of group ib /iiia / via thin film solar absorbers
US8092667B2 (en) Electroplating method for depositing continuous thin layers of indium or gallium rich materials
US20110005586A1 (en) Electrochemical Deposition Methods for Fabricating Group IBIIIAVIA Compound Absorber Based Solar Cells
Londhe et al. Selenization of electrodeposited copper–indium alloy thin films for solar cell applications
Başol Application of electrochemical deposition techniques to thin film solar cell processing

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees