TWI395410B - 調整鎖相迴路之振盪器的方法與相關之頻率合成器 - Google Patents

Description

調整鎖相迴路之振盪器的方法與相關之頻率合成器

本發明係有關於鎖相迴路之技術，尤指調整鎖相迴路之振盪器的方法與相關之頻率合成器。

對許多通訊裝置(例如行動電話)而言，多通訊模式(Multi－Mode)/多頻段(Multi－Band)的應用愈來愈受到重視。在這類的應用中，行動通訊裝置通常係使用頻率調整範圍較廣的頻率合成器(frequency synthesizer)來提供所需的時脈訊號。

頻率合成器一般係以鎖相迴路(phase－locked loop,PLL)的架構來實現。為滿足行動通訊標準中對於相位雜訊的嚴格要求，頻率合成器之鎖相迴路中的振盪器增益應維持在較低的水平。為達到這樣的目的，頻率合成器中的振盪器多半係利用切換電容式壓控振盪器(switched ca－pacitor VCO)來實現，以提升頻率合成器的頻率調整範圍。

眾所週知，鎖相迴路的鎖定速度對頻率合成器的整體效能有很大影響。因此，如何有效提升使用切換電容式振盪器架構之鎖相迴路的鎖定速度，實係有待解決的問題。

有鑑於此，本發明之目的之一在於提供調整鎖相迴路之振盪器的方法與相關之頻率合成器，以解決上述問題。

本說明書提供了一種頻率合成器之實施例，其包含有：一鎖相迴路，具有一振盪器；一切換單元，用以將該鎖相迴路切換至開迴路狀態或閉迴路狀態；以及一設定裝置，用來於該鎖相迴路處於開迴路狀態時，依據一參考時脈與該振盪器所輸出之一振盪訊號調整該振盪器之頻率；其中當該鎖相迴路處於開迴路狀態時，該振盪器之控制訊號係實質上固定。

本說明書另提供了一種頻率合成器之實施例，其包含有：一鎖相迴路，其包含有用來產生一振盪訊號之一振盪器，及用來對該振盪訊號進行除頻以產生一第一除頻訊號之一第一除頻裝置；一切換單元，用以將該鎖相迴路切換至開迴路狀態或閉迴路狀態，其中當該鎖相迴路處於開迴路狀態時，該振盪器之控制訊號係實質上固定；一第二除頻單元，用來對一參考時脈進行除頻，以產生一第二除頻訊號；一計數器，用於該鎖相迴路處於開迴路狀態時，依據該第一、第二除頻訊號進行計數，以產生一計數值；一比較器，用來比較該計數值與一預定值，以產生一比較結果；以及一決定單元，用來依據該比較結果，調整該振盪器之頻率。

本說明書另提供了一種調整鎖相迴路中之振盪器的方法，其包含有：將該鎖相迴路切換至開迴路狀態，並將該振盪器之控制訊號維持固定；當該鎖相迴路處於開迴路狀態時，依據一參考時脈與該振盪器所輸出之一振盪訊號調整該振盪器之頻率；當該振盪器之頻率達到一預設目標後，將該鎖相迴路切換至閉迴路狀態；以及當該鎖相迴路處於閉迴路狀態時，依據該參考時脈與該振盪訊號來調整該振盪器之控制訊號。

請參考第1圖，其所繪示為本發明第一實施例之頻率合成器100簡化後之方塊圖。頻率合成器100包含有鎖相迴路(PLL)102、設定裝置104以及切換單元106。本實施例之鎖相迴路102包含檢測器110，用來檢測參考時脈Sref與除頻訊號Sf之頻率差及/或相位差；電荷泵(charge pump)120，用來依據檢測器110的檢測結果產生控制電流；迴路濾波器(loop filter)130，用來依據該控制電流產生控制訊號Vc；振盪器(oscillator)140，用來依據控制訊號Vc產生振盪訊號Sosc；以及除頻裝置150，用來對振盪訊號Sosc進行除頻，以產生除頻訊號Sf。實作上，檢測器110可用相頻檢測器(phase frequency detector,PFD)來實現，迴路濾波器130可以是各種主動式濾波器或被動式濾波器，而振盪器140則可用切換電容式壓控振盪器(switched capacitor VCO)來實現。

在頻率合成器100中，設定裝置104係用來調整振盪器140的振盪頻率，而切換單元106則係用以將鎖相迴路102切換至開迴路狀態(open loop status)或閉迴路狀態(close loop status)。鎖相迴路102中之振盪器140的調校過程可分成兩個模式，分別是粗略調整模式(coarse tuning mode)與微調模式(fine tuning mode)。在粗略調整模式中，切換單元106會將鎖相迴路102切換至開迴路狀態，而在微調模式中，切換單元106則會將鎖相迴路102切換至閉迴路狀態。以下，將搭配第2圖來進一步說明振盪器140的調整方式。

第2圖所繪示為本發明調整鎖相迴路102之振盪器140的方法之一實施例流程圖200。流程圖200所包含之步驟茲分述如下：在步驟210中，切換單元106會將鎖相迴路102切換成開迴路狀態，並致使振盪器140的輸入端控制訊號維持固定，以進入粗略調整模式。如第1圖所示，切換單元106在本實施例中係耦接於鎖相迴路102之迴路濾波器130與振盪器140之間。當切換單元106將振盪器140之控制訊號切換至實質上固定之參考電壓Vref時，鎖相迴路102會形成開迴路狀態。請注意，此僅係為一實施例，而非限制切換單元106之實際設置方式。

例如，第3圖所繪示為切換單元106之設置方式的另一實施例。如第3圖所示，本實施例中之迴路濾波器130係為具有運算放大器－電阻－電容(OP－RC)架構之濾波器(OP－RC filter)，而切換單元106則係耦接於迴路濾波器130之運算放大器的輸入端與輸出端之間。當切換單元106導通(turn on)且電荷泵120被禁能(disable)時，迴路濾波器130所輸出之控制訊號Vc即會等於實質上固定之參考電壓Vref，這等效於使鎖相迴路102變成開迴路狀態。

當鎖相迴路102處於開迴路狀態時，設定裝置104會依據參考時脈Sref與振盪器140依據參考電壓Vref所產生之振盪訊號Sosc，來調整振盪器140之頻率/頻段(步驟220)。

如第1圖所示，本實施例之設定裝置104包含比較裝置170以及決定單元180。比較裝置170係用來對振盪訊號Sosc與參考時脈Sref進行比較，而決定單元180則會依據比較裝置170的比較結果，決定如何調整振盪器140之頻率。例如，比較裝置170可比較振盪訊號Sosc與參考時脈Sref兩者的頻率高低，並輸出一比較結果，而決定單元180則可依據該比較結果來調整振盪器140的頻率，以達到對振盪器140進行粗略調整的目的。

比較裝置170之第一實施例的方塊圖係如第4圖所繪示。本實施例之比較裝置170包含兩除頻裝置410及420、計數器430以及比較器440。除頻裝置410係用來對振盪訊號Sosc進行除頻，以產生一第一除頻訊號FD1，而除頻裝置420則會對參考時脈Sref進行除頻，以產生一第二除頻訊號FD2。計數器430會依據第一除頻訊號FD1與第二除頻訊號FD2進行計數，而比較器440則會對計數器430之計數結果與預定值進行比較，並輸出比較結果。

正常情況下，振盪訊號Sosc的目標頻率應為參考時脈Sref之頻率乘以鎖相迴路102之除頻裝置150的除數值。例如，假設參考時脈Sref的頻率為100 MHz，而除頻裝置150的除數值為4，則振盪訊號Sosc的目標頻率應為400 MHz。倘若比較裝置170中之除頻裝置410之除數值為5，且除頻裝置420之除數值為10，則第二除頻訊號FD2的頻率係為10 MHz，而第一除頻訊號FD1的理想頻率應為80 MHz。因此，計數器430可計數在第二除頻訊號FD2的一個週期中，第一除頻訊號FD1的上升緣(或下降緣)個數，而比較器440則可將計數器430所得到之計數值與預定值8(＝80/10)進行比較，以判斷振盪器140的振盪頻率是否為所需要的值。

倘若該計數值大於預定值8，代表振盪器140的振盪頻率過快；若該計數值小於預定值8，代表振盪器140的振盪頻率過慢；而若該計數值等於預定值8，則代表振盪器140當時的設定符合所需的頻率調整範圍，亦即振盪器140當時所選擇的頻段是適當的。實作上，除頻裝置410與420兩者的除數值宜為整數，而預定值為2^N 較佳(其中，N為正整數)，以降低後續電路的複雜度。

由前述說明可知，設定裝置104之比較裝置170可藉由比較振盪訊號Sosc與參考時脈Sref的方式，來判斷振盪器140之設定是否適當，但此僅係為一實施例，而非限定本發明之實際實施方式。例如，第5圖為比較裝置170之第二實施例的方塊圖。在此實施例中，計數器430係依據第二除頻訊號FD2與鎖相迴路102之除頻裝置150所輸出之除頻訊號Sf進行計數，而比較器440會對計數器430之計數結果與預定值進行比較，並輸出比較結果。相仿地，計數器430可計數在第二除頻訊號FD2的一個週期中，除頻訊號Sf的上升緣(或下降緣)個數，而比較器440只需將計數器430所得到之計數值與除頻裝置420之除數值進行比較，即可判斷振盪器140的設定是否適當。換言之，設定裝置104之比較裝置170亦可藉由比較除頻訊號Sf與參考時脈Sref，來判斷振盪器140之設定是否適當。實作上，除頻裝置150與420兩者的除數值宜為整數，而預定值為2^N 較佳(其中，N為正整數)，以降低後續電路的複雜度。在一較佳實施例中，比較裝置170與鎖相迴路102可共用相同的除頻裝置150，以降低整體電路的面積。接著，比較裝置170會將比較結果傳送給決定單元180，使決定單元180據以調整振盪器140的設定值。具體而言，以振盪器140由切換電容式振盪器實現時為例，當切換電容式振盪器的振盪頻率過快時，決定單元180會增加切換電容式振盪器之總電容值，以降低其振盪頻率。當切換電容式振盪器的振盪頻率過慢時，決定單元180則會減少切換電容式振盪器之總電容值，以加快其振盪頻率。實作上，決定單元180在調整切換電容式振盪器之變容器設定值的過程中，可採用線性搜尋(linear search)、二元搜尋(binary search)或逐次逼近(successive approximation)等演算法。

由前述說明可知，設定裝置104可設計成依據參考時脈Sref與振盪訊號Sosc來調整振盪器140之頻率，亦可設計成依據參考時脈Sref與除頻訊號Sf來調整振盪器140之頻率。

在一較佳實施例中，振盪器140由切換電容式振盪器所實現時，設定裝置104在步驟220中還會參考切換電容式振盪器之變容器調整特性(varactor tuning characteris－tics)來選擇切換電容式振盪器之頻段。進一步而言，若設定裝置104之決定單元180無法藉由調整切換電容式振盪器之變容器設定值的方式，使比較裝置170之計數器430的計數值與比較器440所使用之預定值兩者達到相等的狀態，則本實施例中之決定單元180會依據切換電容式振盪器之變容器調整特性，為切換電容式振盪器決定適當的頻段。

請參考第6圖，其所繪示為切換電容式振盪器之變容器調整特性的一實施例示意圖600。在第6圖中，610、620與630表示切換電容式振盪器可選擇的三個頻段，而參考電壓Vref係對應於這些頻段的中點。假設切換電容式振盪器目前選擇的頻段為頻段630，當頻率合成器100進入微調模式後，切換電容式振盪器要從目前頻段630的頻率點602往右上方調整，才會達到目標頻率的位置。若選擇頻段620，則切換電容式振盪器要從頻段620的頻率點604往左下方調整，才會達到目標頻率的位置。如第6圖所示，頻段630之頻率點602右方的調整特性曲線斜率較平緩，但頻段620之頻率點604左方的調整特性曲線較陡峭。因此，設定裝置104之決定單元180會將切換電容式振盪器的頻段改為頻段620，以縮短頻率合成器100進入微調模式後的鎖定時間。

如第2圖之流程圖200所示，在振盪器140達到粗略調整模式之目標頻率前，設定裝置104會重複步驟220之運作。

當振盪器140達到粗略調整模式之目標頻率後(步驟230)，切換單元106會將鎖相迴路102切換至閉迴路狀態(步驟240)，以進入微調模式。在第1圖之實施例中，切換單元106會將振盪器140的輸入端切換至迴路濾波器130所輸出之控制訊號Vc，以使鎖相迴路102形成閉迴路狀態。在第3圖之實施例中，切換單元106則會關閉(turn off)，以使鎖相迴路102變成一般的閉迴路狀態。

當鎖相迴路102處於閉迴路狀態時，鎖相迴路102會依據參考時脈Sref與振盪訊號Sosc來調整振盪器140之控制訊號Vc(步驟250)，以使振盪訊號Sosc的頻率能達到所需的目標頻率。由於鎖相迴路102在閉迴路狀態中的鎖定運作為習知技術，為簡潔起見，在此不多加贅述。

前揭調整振盪器的方式，亦適用於各種非整數頻率合成器(fractional－N frequency synthesizer)的架構中。

請參考第7圖，其所繪示為本發明第二實施例之頻率合成器700簡化後之方塊圖。頻率合成器700包含有鎖相迴路702、設定裝置704以及切換單元706。本實施例之鎖相迴路702包含檢測器710，用來檢測參考時脈Sref與除頻訊號Sf之頻率差及/或相位差；電荷泵720，用來依據檢測器710的檢測結果產生控制電流；迴路濾波器730，用來依據該控制電流產生控制訊號Vc；振盪器740，用來依據控制訊號Vc產生振盪訊號Sosc；除頻裝置750，用來對振盪訊號Sosc進行除頻，以產生除頻訊號Sf；以及除數設定裝置760，用來間歇地調整除頻裝置750之除數值，使除頻裝置750對振盪訊號Sosc進行一非整數除頻運作。

與前述實施例相同，設定裝置704的運作與實施方式，亦與前揭之設定裝置104實質上相同。也就是說，設定裝置704可設計成依據參考時脈Sref與振盪訊號Sosc來調整振盪器740之頻率，亦可設計成依據參考時脈Sref與除頻訊號Sf來調整振盪器740之頻率。惟需注意，若設定裝置704在粗略調整模式中(亦即鎖相迴路702處於開迴路狀態時)係依據除頻訊號Sf與參考時脈Sref來調整振盪器740之頻率/頻段，則當鎖相迴路702處於開迴路狀態時，除數設定裝置760應將除頻裝置750之除數值設為一固定整數值。鎖相迴路702之其他元件的運作與實施方式與前揭實施例係實質上相同，故不再贅述。

同樣地，切換單元706可耦接於迴路濾波器730與振盪器740之間。倘若迴路濾波器730係為具有運算放大器－電阻－電容(OP－RC)架構之濾波器，則切換單元706亦可耦接於迴路濾波器730之運算放大器的輸入端與輸出端之間。

由於前揭之頻率合成器係以開迴路方式來對振盪器(例如切換電容式振盪器)進行粗略設定與調整，再以閉迴路方式對其控制訊號進行微調，故可有效提升振盪器的調校速度，進而改善頻率合成器的整體效能。

以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。

100、700．．．頻率合成器

102、702．．．鎖相迴路

104、704．．．設定裝置

106、706．．．切換單元

110、710．．．檢測器

120、720．．．電荷泵

130、730．．．迴路濾波器

140、740．．．振盪器

150、750、410、420．．．除頻裝置

170．．．比較裝置

180．．．決定單元

430．．．計數器

440．．．比較器

600．．．變容器特性

602、604．．．頻率點

610、620、630．．．頻段

760．．．除數設定裝置

第1圖為本發明之頻率合成器的第一實施例簡化後的方塊圖。

第2圖為本發明調整鎖相迴路之振盪器之方法的一實施例流程圖。

第3圖為第1圖中之切換單元之設置方式的另一實施例。

第4圖為第1圖中之比較裝置之第一實施例的方塊圖。

第5圖為第1圖中之比較裝置之第二實施例的方塊圖。

第6圖為本發明一實施例中之切換電容式振盪器之變容器特性示意圖。

第7圖為本發明之頻率合成器的第二實施例簡化後的方塊圖。

100．．．頻率合成器

102．．．鎖相迴路

104．．．設定裝置

106．．．切換單元

110．．．檢測器

120．．．電荷泵

130．．．迴路濾波器

140．．．振盪器

150．．．除頻裝置

170．．．比較裝置

180．．．決定單元

Claims (18)

1. 一種頻率合成器，其包含有：一鎖相迴路，具有一振盪器；一切換單元，用以將該鎖相迴路切換至開迴路狀態或閉迴路狀態；以及一設定裝置，用來於該鎖相迴路處於開迴路狀態時，依據一參考時脈與該振盪器所輸出之一振盪訊號調整該振盪器之振盪頻率，該設定裝置包含有：一比較裝置，用來對該振盪訊號與該參考時脈進行比較以產生一比較結果，該比較裝置包含有：一第一除頻裝置，用來對該振盪訊號進行除頻，以產生一第一除頻訊號；一第二除頻裝置，用來對該參考時脈進行除頻，以產生一第二除頻訊號；一計數器，用來依據該第一、第二除頻訊號進行計數，以產生一計數值；以及一比較器，用來比較該計數值與一預定值，以產生該比較結果，其中該預定值為2^N ，而N為正整數；以及一決定單元，用來依據該比較裝置之該比較結果，調整該振盪器之頻率； 其中，當該鎖相迴路處於開迴路狀態時，該振盪器之控制訊號係實質上固定且相等於輸入至該運算放大器之另一輸入端之一參考電壓。
2. 如申請專利範圍第1項所述之頻率合成器，其中該設定裝置係於該鎖相迴路處於開迴路狀態時，依據該參考時脈與該振盪訊號設定該振盪器之內部元件之設定值，以進行調整該振盪器之振盪頻率。
3. 如申請專利範圍第1項所述之頻率合成器，其中該振盪器係為一切換電容式振盪器。
4. 如申請專利範圍第3項所述之頻率合成器，其中該設定裝置會依該切換電容式振盪器之變容器(varactor)特性來設定該切換電容式振盪器之頻段。
5. 如申請專利範圍第1項所述之頻率合成器，其中該鎖相迴路處於閉迴路狀態時，該鎖相迴路係依據該參考時脈與該振盪訊號來調整該振盪器之控制訊號。
6. 如申請專利範圍第1項所述之頻率合成器，其中當該鎖相迴路處於開迴路狀態時，該第一除頻裝置之除數係為一整數值。
7. 如申請專利範圍第1項所述之頻率合成器，其中該切換單元會於該決定單元調整好該振盪器之頻率後，將該鎖相迴路切換至閉迴路狀態。
8. 一種頻率合成器，其包含有：一鎖相迴路，其包含有：一振盪器，用來產生一振盪訊號；以及一第一除頻裝置，用來對該振盪訊號進行除頻，以產生一第一除頻訊號；一切換單元，用以將該鎖相迴路切換至開迴路狀態或閉迴路狀態，其中當該鎖相迴路處於開迴路狀態時，該振盪器之控制訊號係實質上固定；一第二除頻裝置，用來對一參考時脈進行除頻，以產生一第二除頻訊號；一計數器，用於該鎖相迴路處於開迴路狀態時，依據該第一、第二除頻訊號進行計數，以產生一計數值；一比較器，用來比較該計數值與一預定值，以產生一比較結果，其中該預定值為2^N ，而N為正整數；以及一決定單元，用來依據該比較結果，調整該振盪器之頻率。
9. 如申請專利範圍第8項所述之頻率合成器，其中該鎖相迴路另包含有一迴路濾波器，而該切換單元係耦接於該迴路濾波器與該振盪器之間。
10. 如申請專利範圍第8項所述之頻率合成器，其中該鎖相迴路另包含有一迴路濾波器，其係具有運算放大器-電阻-電容(OP-RC)架構之濾波器(OP-RC filter)，而該切換單元係耦接於該運算放大器之一輸入端與一輸出端之間。
11. 如申請專利範圍第8項所述之頻率合成器，其中該振盪器係為一切換電容式壓控振盪器(switched-capacitor VCO)。
12. 如申請專利範圍第11項所述之頻率合成器，其中該決定單元會依該切換電容式壓控振盪器之變容器(varactor)特性來設定該切換電容式壓控振盪器之頻段。
13. 如申請專利範圍第8項所述之頻率合成器，其中該鎖相迴路處於閉迴路狀態時，會依據該參考時脈與該第一除頻訊號間之頻率差或相位差，來決定該振盪器之 控制訊號。
14. 如申請專利範圍第8項所述之頻率合成器，其中當該鎖相迴路處於開迴路狀態時，該第一除頻裝置之除數係為一整數值。
15. 如申請專利範圍第8項所述之頻率合成器，其中該切換單元會於該決定單元調整好該振盪器之頻率後，將該鎖相迴路切換至閉迴路狀態。
16. 一種用來調整鎖相迴路中之一振盪器的方法，該鎖相迴路包含一迴路濾波器，該方法包含有：將該鎖相迴路切換至開迴路狀態，並將該振盪器之控制訊號維持固定且相等於輸入至該迴路濾波器之一運算放大器之一輸入端之一參考電壓；當該鎖相迴路處於開迴路狀態時：對該振盪器所輸出之一振盪訊號進行除頻，以產生一第一除頻訊號；對一參考時脈進行除頻，以產生一第二除頻訊號；依據該第一、第二除頻訊號進行計數，以產生一計數值；比較該計數值與一預定值，以產生一比較結果，其中該預定值為2^N ，而N為正整數；以及 依據該比較結果，調整該振盪器之頻率；當該振盪器之頻率達到一預設目標後，將該鎖相迴路切換至閉迴路狀態；以及當該鎖相迴路處於閉迴路狀態時，依據該參考時脈與該振盪訊號來調整該振盪器之控制訊號。
17. 如申請專利範圍第16項所述之方法，其中對該振盪訊號所進行之除頻係為一整數除頻。
18. 如申請專利範圍第16項所述之方法，其中調整該振盪器之頻率的步驟包含有：依該振盪器之變容器(varactor)特性來設定該振盪器之頻段。