TWI393944B - 主動元件陣列基板 - Google Patents
主動元件陣列基板 Download PDFInfo
- Publication number
- TWI393944B TWI393944B TW097148080A TW97148080A TWI393944B TW I393944 B TWI393944 B TW I393944B TW 097148080 A TW097148080 A TW 097148080A TW 97148080 A TW97148080 A TW 97148080A TW I393944 B TWI393944 B TW I393944B
- Authority
- TW
- Taiwan
- Prior art keywords
- data line
- electrically connected
- data
- line
- data lines
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0421—Structural details of the set of electrodes
- G09G2300/0426—Layout of electrodes and connections
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
本發明是有關於一種主動元件陣列基板(active device array substrate),且特別是有關於一種能夠有效地避免信號線在測試時發生開路現象(open)之主動元件陣列基板。
具有高畫質、空間利用效率佳、低消耗功率、無輻射等優越特性之液晶顯示器(Thin Film Transistor Liquid Crystal Display,TFT-LCD)已逐漸成為顯示器之主流。在液晶顯示面板的製作過程中,需要對其進行測試,以確定所製作出來的液晶顯示面板能正常運作。一般而言,製造者會採用短路桿(shorting bar)的設計對於液晶顯示面板進行測試。詳言之,在液晶顯示面板進行測試時,透過與掃描線連接的閘極短路桿(gate shorting bar)同時將一閘極測試信號施加於所有的掃描線,以使所有的畫素同時處於可被寫入資料的狀態。此外,透過多條源極短路桿(source shorting bar)分別將紅色、綠色、藍色之測試信號透過連接導體以及資料線寫入畫素中。在測試信號寫入畫素之後,觀察整個液晶顯示面板的畫面顯示情形,以判斷液晶顯示面板的顯示是否正常。
在進行上述測試時,常會檢測出線缺陷(line defect),然而,此線缺陷未必是資料線或掃描線本身斷線所造成的。在某些情況下,線缺陷是由於連接於資料線或掃描線與短路桿之間的連接導體發生開路現象所導致的。具體而言,前述之線缺陷多半發生在前三條資料線所控制的三行畫素中,而產生線缺陷的主要原因在於:液晶顯示面板在進行測試時,所輸入的大電流測試信號(即紅色、綠色、藍色之測試信號)容易導致連接於前三條資料線以及短路桿之間的連接導體被燒斷。為了避免測試時第1條資料線被燒斷的情況一再發生,已有習知技術提出了解決之道,以下將搭配圖1A以及圖1B進行說明。
圖1A是習知測試線路之上視圖,而圖1B是圖1A中之測試線路之等效電路圖。請參照圖1A與圖1B,習知的測試線路100主要更改了第1條資料線DL1、第2條資料線DL2以及第3條資料線DL3與短路桿110的連接方式,詳言之,第1條資料線DL1、第2條資料線DL2以及第3條資料線DL3各別在末端處皆採用分支設計(branch design),以期降低各個獨立的連接導體120在測試時被燒斷的機率。然而,從圖1B中的等效電路判斷,具有分支設計的第1條資料線DL1、第2條資料線DL2以及第3條資料線DL3仍然會有大電流測試信號通過,因此第1條資料線DL1、第2條資料線DL2以及第3條資料線DL3的分支設計並無法有效地改善連接導體120在測試時被燒斷的情況,導致連接導體120在測試期間被燒斷的情況仍然嚴重,如圖2A與圖2B中的圓圈標示處所示。圖2A的圓圈標示處對應於圖1A中的A’位置,而圖2B的圓圈標示處對應於圖1B中的A”位置。
承上述,如何有效地降低連接導體120在測試時被燒斷的機率是液晶顯示面板在進行測試過程中值得關注的議題之一。
本發明提供一種主動元件陣列基板,其可有效降低線缺陷(line defect)之機率。
本發明提出一種主動元件陣列基板,包括一基板、一畫素陣列以及一週邊線路。基板具有一顯示區以及一週邊區,畫素陣列配置於基板之顯示區上,且畫素陣列包括多條信號線以及多個畫素,各個畫素分別與對應之信號線電性連接,且各條信號線分別從顯示區延伸至週邊區。週邊線路配置於週邊區上,且週邊線路具有一與信號線電性連接之測試線路。此外,測試線路包括多條短路桿以及多個連接導體,各信號線分別透過其中一個連接導體與其中一個短路桿連接,且至少兩條與同一短路桿連接的信號線係透過其中一個連接導體彼此電性連接。
在本發明之一實施例中,前述之信號線包括多條掃描線以及多條資料線,掃描線以及資料線分別從顯示區延伸至週邊區,且資料線與測試線路電性連接。
在本發明之一實施例中,前述之短路桿包括一第一短路桿、一第二短路桿以及一第三短路桿,而前述之資料線包括多條與第一短路桿電性連接之第一資料線、多條與第二短路桿電性連接之第二資料線以及多條與第三短路桿電性連接之第三資料線。
在本發明之一實施例中,前述之第一資料線是由多條第(3n-2)條資料線所組成,前述之第二資料線是由多條第(3n-1)條資料線所組成,而前述之第三資料線是由多條第(3n)條資料線所組成,且n為任意正整數。
在本發明之一實施例中,前述之連接導體包括多個第一連接導體、多個第二連接導體以及多個第三連接導體,其中第一連接導體與第一資料線以及第一短路桿電性連接,第二連接導體與第二資料線以及第二短路桿電性連,而第三連接導體與第三資料線以及第三短路桿電性連接。
在本發明之一實施例中,第1條資料線與第4條資料線是透過其中一個第一連接導體彼此電性連接。
在本發明之一實施例中,第1條資料線、第4條資料線以及第7條資料線是透過其中一個第一連接導體彼此電性連接。
在本發明之一實施例中,第2條資料線與第5條資料線是透過其中一個第二連接導體彼此電性連接。
在本發明之一實施例中,第2條資料線、第5條資料線以及第8條資料線是透過其中一個第二連接導體彼此電性連接。
在本發明之一實施例中,第3條資料線與第6條資料線是透過其中一個第三連接導體彼此電性連接。
在本發明之一實施例中,第3條資料線、第6條資料線以及第9條資料線是透過其中一個第三連接導體彼此電性連接。
在本發明之一實施例中,各條信號線分別透過多個第一接觸窗及其中一個連接導體與其中一條短路桿電性連接。
在本發明之一實施例中,各條短路桿具有至少一開口以暴露出其中一條信號線的末端,而部分第二接觸窗位於短路桿之開口內。
在本發明之一實施例中,各條信號線分別透過多個第二接觸窗與其中一個連接導體電性連接。
基於上述,由於本發明使至少兩條與同一短路桿連接的信號線係透過其中一個連接導體彼此電性連接,且由於跨接於至少兩條信號線之間的連接導體具有較大的面積,因此信號線與短路桿之間較不容易發生開路的問題。
為讓本發明之上述特徵和優點能更明顯易懂,下文特舉實施例,並配合所附圖式作詳細說明如下。
圖3是本發明一實施例中主動元件陣列基板的示意圖,請參照圖3,本實施例之主動元件陣列基板200包括一基板210、一畫素陣列220以及一週邊線路230。基板210具有一顯示區212以及一週邊區214,畫素陣列220配置於基板210之顯示區212上,且畫素陣列220包括多條信號線222以及多個畫素224,各個畫素224分別與對應之信號線222電性連接,且各條信號線222分別從顯示區212延伸至週邊區214。週邊線路230配置於週邊區214上,且週邊線路230具有一與信號線222電性連接之測試線路232。在本實施例中,週邊線路230泛指配置於週邊區214上的線路設計。在本實施例中,信號線222包括多條掃描線SL以及多條資料線DL,掃描線SL以及資料線DL分別從顯示區212延伸至週邊區214,且資料線DL與測試線路232電性連接。其中,圖3所述之電晶體電路圖之型態,包含底閘型、頂閘型、或其它合適的型態。另外,畫素224依所使用的材料,而可包含不同得型態。若,使用透明材料(如:銦錫氧化物(ITO)、銦鋅氧化物(IZO)、鋁鋅氧化物(AZO)、鎘錫氧化物(CTO)、或其它合適的材料、或上述之組合),則稱為穿透型畫素。若使用反射材料(如:金、銀、鋁、錫、鈦、鉬、鉭、鉻、或其它合適的材料、或上述之合金、或上述之氧化物、或上述之氮化物、或上述之組合),則稱為反射型畫素。若同時使用上述透明材料及反射材料,則稱為半穿反型畫素。若使用上述透明材料,並利用本身線路或元件之電極(如:信號線、電容、電晶體等等)來當作反射作用,則稱為微反射畫素。
圖4A是本發明第一實施例中測試線路之上視圖。請同時參照圖3與圖4A,本實施例之測試線路232包括多條短路桿SB以及多個連接導體C,各信號線222分別透過其中一個連接導體C與其中一個短路桿SB連接,且至少兩條與同一短路桿SB連接的信號線222係透過其中一個連接導體C彼此電性連接。具體而言,短路桿SB包括一第一短路桿SB1、一第二短路桿SB2以及一第三短路桿SB3,而資料線DL包括多條與第一短路桿SB1電性連接之第一資料線(DL1、DL4、DL7、DL10、...、DL3n-2)、多條與第二短路桿SB2電性連接之第二資料線(DL2、DL5、DL8、DL11、...、DL3n-1)以及多條與第三短路桿SB3電性連接之第三資料線(DL3、DL6、DL9、DL12、...、DL3n),其中n為任意正整數。此外,本實施例之連接導體C包括多個第一連接導體C1、多個第二連接導體C2以及多個第三連接導體C3,其中第一連接導體C1與第一資料線(DL1、DL4、DL7、DL10、...、DL3n-2)以及第一短路桿SB1電性連接,第二連接導體C2與第二資料線(DL2、DL5、DL8、DL11、...、DL3n-1)以及第二短路桿SB2電性連,而第三連接導體C3與第三資料線(DL3、DL6、DL9、DL12、...、DL3n)以及第三短路桿SB3電性連接。換句話說,各別短路桿(SB1、SB2、SB3)是相互電性絕緣的,則位於各別短路桿(SB1、SB2、SB3)上的資料線亦是電性絕緣的,例如:位於第一短路桿SB1上的資料線(DL1、DL4、DL7、...、DL3n-2)是與位於第二短路桿SB2上的資料線(DL2、DL5、DL8、...、DL3n-1)及位於第三短路桿SB3上的資料線(DL3、DL6、DL9、...、DL3n)是電性絕緣的。也就是說,資料線(DL2、DL5、DL8、...、DL3n-1)會跨越過第一短路桿SB1以及資料線(DL3、DL6、DL9、...、DL3n)會跨越過第一短路桿SB1與第二短路桿SB2。以第一短路桿SB1、第一資料線DL1與第一連接導體C1為例,上述各層之堆疊關係,分可適用於下列情況:第一資料線DL1先形成,再依續形成第一短路桿SB1及連接導體C;或者是,第一短路桿SB1先形成,再依續形成第一資料線DL1及連接導體C;或者是,第一資料線DL1先形成,再依續形成連接導體C及第一短路桿SB1;或者是,第一短路桿SB1先形成,再依續形成連接導體C及第一資料線DL1;或者是,連接導體C先形成,再依續形成第一資料線DL1及第一短路桿SB1;或者是,連接導體C先形成,再依續形成第一短路桿SB1及第一資料線DL1。本實施例,較佳地,以第一資料線DL1先形成,再依續形成第一短路桿SB1及連接導體C為範例,但不限於此。
如圖4A所示,在本實施例中,第一資料線中的第1條資料線DL1與第4條資料線DL4是透過最左側的第一連接導體C1彼此電性連接,第二資料線中的第2條資料線DL2與第5條資料線DL5是透過最左側的第二連接導體C2彼此電性連接,而第三資料線中的第3條資料線DL3與第6條資料線DL6是透過最左側的第三連接導體C3彼此電性連接,其等效電路圖如圖4B所繪示。
舉例而言,第一短路桿SB1、第二短路桿SB2以及第三短路桿SB3是分別用以傳輸紅色、綠色、藍色之測試信號至第一資料線(DL1、DL4、DL7、DL10、...、DL3n-2)、第二資料線(DL2、DL5、DL8、DL11、...、DL3n-1)以及第三資料線(DL3、DL6、DL9、DL12、...、DL3n)上,以利測試之進行,而所傳輸的測試信號,亦可包含色座標上的顏色,如:白色、橘色、紫色、棕色、黃色等等。在本實施例中,由於位在最左側的第一連接導體C1具有較大的面積以橫跨於第1條資料線DL1與第4條資料線DL4之間與其之間的線路(如:第二條資料線DL2、第三條資料線DL3及部份的第一短路桿SB1),並可有效地將電流分散至第1條資料線DL1與第4條資料線DL4上,因此最左側的第一連接導體C1不易在測試中被燒斷,且第一短路桿SB1與第1條資料線DL1以及第4條資料線DL4之間的電性連接更為可靠。同樣地,位在最左側的第二連接導體C2具有較大的面積以橫跨於第2條資料線DL2與第5條資料線DL5之間與其之間的線路(如:第三條資料線DL3及部份的第二短路桿SB2),並可有效地將電流分散至第2條資料線DL2與第5條資料線DL5上,因此最左側的第二連接導體C2不易在測試中被燒斷。此外,位在最左側的第三連接導體C3具有較大的面積以橫跨於第3條資料線DL3與第6條資料線DL6之間與其之間的線路(如:部份的第三短路桿SB3),並可有效地將電流分散至第3條資料線DL3與第6條資料線DL6上,因此最左側的第三連接導體C3不易在測試中被燒斷。其中所述之電流分流或分散是指,電流傳輸至第一短路桿SB1為例,電流仍會於第一短路桿SB1上傳輸,當電流流經電性傳輸點時,部份的電流會從第一短路桿傳輸給第一資料線(如:DL1為例),因第一連接導體C1跨越過其它資料線(如:第二資料線(DL2)與第三資料線(DL3)為例)而與其它的第一資料線(如:DL4為例)電性連接,則上述部份的電流會再從第一資料線(如:DL1為例)經由第一連接導體C1傳輸至其它的第一資料線(如:DL4為例)。也就是說,本發明的設計,可同時有二股電流並行的流動於連接導體C1與第一短路桿SB1中,類似於電流並聯,而使得透過短路桿(如:第一第一短路桿SB1為例)所連接的任二條資料線DL(如:DL1,DL4為例)除了原本的並聯模式之外,更透過連接導體(如:第一連接導體C1為例)使得連接的任二條資料線DL(如:DL1,DL4為例)更加入了額外的並聯模式,使得本發明的設計轉變成並聯強化模式。另外,對於其它短路桿、資料線與連接導體之描述,如上所述,不再贅言之。
由圖4A可知,資料線DL分別透過多個第一接觸窗W1開口與其中一條短路桿SB電性連接。任一條第一資料線(DL1、DL4、DL7、DL10、...、DL3n-2)係透過多個第一接觸窗W1(或稱為第一接觸開口)及第一連接導體C1與第一短路桿SB1電性連接,任一條第二資料線(DL2、DL5、DL8、DL11、...、DL3n-1)係透過多個第一接觸窗W1及第二連接導體C2與第二短路桿SB2電性連接,而任一條第三資料線(DL3、DL6、DL9、DL12、...、DL3n)則是透過多個第一接觸窗W1及第三連接導體C3與第三短路桿SB3電性連接。詳細而言,上述第一接觸窗W1包含多個接觸窗W1’及W1”,任一條第一資料線(DL1、DL4、DL7、DL10、...、DL3n-2)係透過多個接觸窗W1’(或稱為接觸開口)與第一連接導體C1電性連接,以及第一連接導體C1再透過多個接觸窗W1”與第一短路桿SB1電性連接。任一條第二資料線(DL2、DL5、DL8、DL11、...、DL3n-1)係透過多個接觸窗W1’與第二連接導體C2電性連接,以及第二連接導體C2再透過多個接觸窗W1”與第二短路桿SB2電性連接。任一條第三資料線(DL3、DL6、DL9、DL12、...、DL3n)則是透過多個接觸窗W1’及第三連接導體C3電性連接,以及第三連接導體C3再透過多個接觸窗W1”與第三短路桿SB3電性連接。
值得注意的是,在本實施例中,較佳地,各條短路桿SB具有至少一開口A以暴露出資料線DL的末端,而第二接觸窗(或稱為第二接觸開口)W2則位於短路桿SB之開口A內。承上述,短路桿SB之開口A可能讓資料線DL與連接導體C之間透過更多的第二接觸窗W2來進行電性連接,以確保資料線DL與連接導體C之間的電性連接更為可靠(reliable)。也就是說,任一條第一資料線(DL1、DL4、DL7、DL10、...、DL3n-2)可再透過第二接觸窗W2與第一連接導體C1電性連接。任一條第二資料線(DL2、DL5、DL8、DL11、...、DL3n-1)係透過第二接觸窗W2與第二連接導體C2電性連接,而任一條第三資料線(DL3、DL6、DL9、DL12、...、DL3n)則是透過多個第二接觸窗W2與第三連接導體C3電性連接。於其它實施例中,各條短路桿SB亦可不含至少一開口A或是短路桿SB其中至少一條可不含至少一開口A。
上述接觸窗口W1及W2之連接關係,皆是以連接導體C先形成或最後形成的堆疊關係為範例。若,當連接導體C於中間形成步驟時,上述接觸窗口W1及W2之連接關係,則任一條資料線DL透過接觸窗W1(如:W1’,W1”)來分別電性連接連接導體C與短路桿SB。於其它實施例中,較佳地,接觸窗W2可包含下列其中一種情況:可電性連接連接導體C與短路桿SB、連接導體C與任一條資料線DL、或者是任一資料線DL與短路桿SB。此外,各條短路桿SB之開口A可選擇性的設置。
圖5A是本發明第二實施例中測試線路之上視圖,而圖5B是圖5A中之測試線路之等效電路圖。請同時參照圖4A、圖5A以及圖5B,本實施例之測試線路232a與第一實施例之測試線路232相似,則其相似的描述於此不再贅言,煩請查閱第一實施例之描述,惟二者主要差異之處在於:本實施例之測試線路232a中,第1條資料線DL1、第4條資料線DL4以及第7條資料線DL7是透過最左側的第一連接導體C1’彼此電性連接,第2條資料線DL2、第5條資料線DL5以及第8條資料線DL8是透過最左側的第二連接導體C2’彼此電性連接,而第3條資料線DL3、第6條資料線DL6以及第9條資料線DL9是透過最左側的第三連接導體C3’彼此電性連接。
與第一實施例相較,最左側的第一連接導體C1’具有更大的面積以橫跨於第1條資料線DL1與第7條資料線DL7之間與其之間的線路(如:第二條資料線DL2、第三條資料線DL3、第五條資料線DL5、第六條資料線DL6及部份的第一短路桿SB1),最左側的第二連接導體C2’具有更大的面積以橫跨於第2條資料線DL2與第8條資料線DL8之間與其之間的線路(如:第三條資料線DL3、第六條資料線DL6及部份的第二短路桿SB2),而最左側的第三連接導體C3’具有更大的面積以橫跨於第3條資料線DL3與第9條資料線DL9之間與其之間的線路(如:部份的第三短路桿SB3)。因此,本實施例之測試線路232a具有更佳的電流分散效果。
圖6A是本發明第三實施例中測試線路之上視圖,而圖6B是圖6A中之測試線路之等效電路圖。請參照圖6A與圖6B,在本實施例之測試線路232b中,橫跨於兩條資料線DL的連接導體C的數量較第一實施例與第二實施例為多,且相似的描述請查看第一實施例或第二實施例,在此並不再贅言,在本實施例中,每個第一連接導體1、第二連接導體C2以及第三連接導體C3皆橫跨於兩條資料線DL之間,且與這兩條資料線DL電性連接。
由本實施例可知,本發明可依照實際設計需求,令適當數量(部分或全部)的第一連接導體C1、第一連接導體C2以及第一連接導體C3橫跨於兩條或兩條以上的資料線DL上,以使測試線路232b的電流分散效果最佳化。
再者,上述實施例(如:第一、第二、第三實施例)中,第一連接導體C1、第二連接導體C2及第三連接體C3連接資料線DL之情況,至少可採用下列情況之一:第一連接導體C1可連接全部的第一資料線(DL1、DL4、DL7、DL10、...、DL3n-2)、第二連接導體C2可連接全部的第一資料線(DL2、DL5、DL8、DL11、...、DL3n-1)、第三連接導體C3可連接全部的第三資料線(DL3、DL6、DL9、DL12、...、DL3n)、或上述實施例之方式、或上述之組合。上述所有實施例中的開口A、接觸窗W1及接觸開口W2其中至少一者之形狀,並不限於相同且亦不限於矩形。於其它實施例中,上述開口(A、W1、W2)形狀其中至少一者可不相同,且形狀,包含圓形、楕圓形、三角形、菱形、星形、五邊形、六邊形、或其它合適的多邊形。上述所有實施例中的連接導體(C1、C2、C3)之材料,可選用透明材料(如:銦錫氧化物(ITO)、銦鋅氧化物(IZO)、鋁鋅氧化物(AZO)、鎘錫氧化物(CTO)、或其它合適的材料、或上述之組合)、反射材料(如:金、銀、鋁、錫、鈦、鉬、鉭、鉻、或其它合適的材料、或上述之合金、或上述之氧化物、或上述之氮化物、或上述之組合)、或上述之堆疊組合。較佳地,是採用透明材料,但不限於此。本發明上述實施例所述之皆以最外側的資料線(如:DL1,DL2,DL3,DL3n-2,DL3n-1,DL3n)上所包含的接觸窗的數量較多,且其後的資料線DL上所包含的接觸窗數量相同於最外側的接觸窗數量或小於最外側的接觸窗數量為例。於其它實施例中,亦可由最外側的接觸窗的數量依續遞減至最內側的接觸窗的數量。此外,本發明上述實施例所述之皆以最外側的短路桿(如:SB3)上的接觸窗的數目較多為範例。於其它實施例中,其它短路桿(如:SB1,SB2)上的接觸窗的數目亦可相同於最外側的短路桿(如:SB3)上的接觸窗的數目或最外側的短路桿(如:SB3)上的接觸窗的數目依續遞減至最內側的其它短路桿(如:SB1,SB2)上的接觸窗的數目。
綜上所述,由於本發明採用至少一個跨接於兩條或兩條以上的信號線之間的連接導體,以分散測試信號的電流,因此本發明可以有效地降低信號線與短路桿之間發生開路的機率。
雖然本發明已以實施例揭露如上,然其並非用以限定本發明,任何所屬技術領域中具有通常知識者,在不脫離本發明之精神和範圍內,當可作些許之更動與潤飾,故本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100...測試線路
110...短路桿
120...連接導體
200...主動元件陣列基板
210...基板
212...顯示區
214...週邊區
220...畫素陣列
222...信號線
224...畫素
230...週邊線路
232...測試線路
SB...短路桿
SB1...第一短路桿
SB2...第二短路桿
SB3...第三短路桿
C...連接導體
C1...第一連接導體
C2...第二連接導體
C3...第三連接導體
DL、DL1~DL24...資料線
SL...掃描線
W1...第一接觸窗
W1’,W1”...接觸窗
W2...第二接觸窗
圖1A是習知測試線路之上視圖。
圖1B是圖1A中之測試線路之等效電路圖。
圖2A與圖2B是斷線處的穿透式電子顯微鏡(Transmission Electron Microscope,TEM)圖。
圖3是本發明一實施例中主動元件陣列基板的示意圖。
圖4A是本發明第一實施例中測試線路之上視圖。
圖4B是圖4A中之測試線路之等效電路圖。
圖5A是本發明第二實施例中測試線路之上視圖。
圖5B是圖5A中之測試線路之等效電路圖。
圖6A是本發明第三實施例中測試線路之上視圖。
圖6B是圖6A中之測試線路之等效電路圖。
232...測試線路
SB...短路桿
SB1...第一短路桿
SB2...第二短路桿
SB3...第三短路桿
C...連接導體
C1...第一連接導體
C2...第二連接導體
C3...第三連接導體
DL、DL1~DL12...資料線
W1...第一接觸窗
W2...第二接觸窗
Claims (13)
- 一種主動元件陣列基板,包括:一基板,具有一顯示區以及一週邊區;一畫素陣列,配置於該基板之該顯示區上,其中該畫素陣列包括多條信號線以及多個畫素,各該畫素分別與對應之信號線電性連接,且各該信號線分別從該顯示區延伸至該週邊區,其中該些信號線包括多條掃描線以及多條資料線;一週邊線路,配置於該週邊區上,其中該週邊線路具有一與該些資料線電性連接之測試線路,而該測試線路包括:多條短路桿;以及多個連接導體,各該資料線分別透過其中一個連接導體與其中一個短路桿連接,且至少兩條與同一短路桿連接的資料線係透過其中一個連接導體彼此電性連接使得該其中一個連接導體橫跨並電性絕緣於至少另一條資料線,且該至少另一條資料線位於該至少兩條資料線之間,其中該其中一個連接導體與其所橫跨的該至少兩條資料線之間部分重疊以構成一電容。
- 如申請專利範圍第1項所述之主動元件陣列基板,其中該些短路桿包括一第一短路桿、一第二短路桿以及一第三短路桿,而該些資料線包括多條與該第一短路桿電性連接之第一資料線、多條與該第二短路桿電性連接之第二資料線以及多條與該第三短路桿電性連接之第三資料 線。
- 如申請專利範圍第2項所述之主動元件陣列基板,其中該些第一資料線是由多條第(3n-2)條資料線所組成,該些第二資料線是由多條第(3n-1)條資料線所組成,而該些第三資料線是由多條第(3n)條資料線所組成,且n為任意正整數。
- 如申請專利範圍第3項所述之主動元件陣列基板,其中該些連接導體包括:多個第一連接導體,與該些第一資料線以及該第一短路桿電性連接;多個第二連接導體,與該些第二資料線以及該第二短路桿電性連接;以及多個第三連接導體,與該些第三資料線以及該第三短路桿電性連接。
- 如申請專利範圍第4項所述之主動元件陣列基板,其中第1條資料線與第4條資料線是透過其中一個第一連接導體彼此電性連接。
- 如申請專利範圍第4項所述之主動元件陣列基板,其中第1條資料線、第4條資料線以及第7條資料線是透過其中一個第一連接導體彼此電性連接。
- 如申請專利範圍第4項所述之主動元件陣列基板,其中第2條資料線與第5條資料線是透過其中一個第二連接導體彼此電性連接。
- 如申請專利範圍第4項所述之主動元件陣列基板, 其中第2條資料線、第5條資料線以及第8條資料線是透過其中一個第二連接導體彼此電性連接。
- 如申請專利範圍第4項所述之主動元件陣列基板,其中第3條資料線與第6條資料線是透過其中一個第三連接導體彼此電性連接。
- 如申請專利範圍第4項所述之主動元件陣列基板,其中第3條資料線、第6條資料線以及第9條資料線是透過其中一個第三連接導體彼此電性連接。
- 如申請專利範圍第1項所述之主動元件陣列基板,其中各該資料線分別透過多個第一接觸窗及其中一個連接導體與其中一條短路桿電性連接。
- 如申請專利範圍第1項所述之主動元件陣列基板,其中各該短路桿具有至少一開口以暴露出其中一條資料線的末端,而部分第二接觸窗位於該短路桿之該開口內。
- 如申請專利範圍第12項所述之主動元件陣列基板,其中各該資料線分別透過多個第二接觸窗與其中一個連接導體電性連接。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW097148080A TWI393944B (zh) | 2008-12-10 | 2008-12-10 | 主動元件陣列基板 |
US12/343,510 US8022402B2 (en) | 2008-12-10 | 2008-12-24 | Active device array substrate |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW097148080A TWI393944B (zh) | 2008-12-10 | 2008-12-10 | 主動元件陣列基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201022767A TW201022767A (en) | 2010-06-16 |
TWI393944B true TWI393944B (zh) | 2013-04-21 |
Family
ID=42230062
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW097148080A TWI393944B (zh) | 2008-12-10 | 2008-12-10 | 主動元件陣列基板 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8022402B2 (zh) |
TW (1) | TWI393944B (zh) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102272789B1 (ko) * | 2014-01-15 | 2021-07-05 | 삼성디스플레이 주식회사 | 표시 패널 및 이를 포함하는 표시 장치 |
CN104701327B (zh) * | 2015-03-20 | 2018-03-02 | 京东方科技集团股份有限公司 | 阵列基板、阵列基板的制造方法和显示装置 |
CN105676495B (zh) * | 2016-04-14 | 2018-11-27 | 深圳市华星光电技术有限公司 | 检测单元、阵列基板、液晶显示装置以及检测方法 |
US11670900B2 (en) | 2019-02-05 | 2023-06-06 | Emergency Technology, Inc. | Universal smart adaptor |
CN113554961B (zh) * | 2021-07-06 | 2024-03-19 | 深圳市华星光电半导体显示技术有限公司 | 显示面板 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW499610B (en) * | 1998-12-25 | 2002-08-21 | Fujitsu Ltd | Matrix wiring substrate with bundling lines for bundling bus lines and liquid crystal display substrate |
TW200702865A (en) * | 2005-05-31 | 2007-01-16 | Lg Philips Lcd Co Ltd | Liquid crystal display device |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100281058B1 (ko) | 1997-11-05 | 2001-02-01 | 구본준, 론 위라하디락사 | 액정표시장치 |
US6043971A (en) * | 1998-11-04 | 2000-03-28 | L.G. Philips Lcd Co., Ltd. | Electrostatic discharge protection device for liquid crystal display using a COG package |
KR100456151B1 (ko) | 2002-04-17 | 2004-11-09 | 엘지.필립스 엘시디 주식회사 | 박막 트랜지스터 어레이 기판 및 그 제조 방법 |
-
2008
- 2008-12-10 TW TW097148080A patent/TWI393944B/zh active
- 2008-12-24 US US12/343,510 patent/US8022402B2/en active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW499610B (en) * | 1998-12-25 | 2002-08-21 | Fujitsu Ltd | Matrix wiring substrate with bundling lines for bundling bus lines and liquid crystal display substrate |
TW200702865A (en) * | 2005-05-31 | 2007-01-16 | Lg Philips Lcd Co Ltd | Liquid crystal display device |
Also Published As
Publication number | Publication date |
---|---|
US20100140615A1 (en) | 2010-06-10 |
US8022402B2 (en) | 2011-09-20 |
TW201022767A (en) | 2010-06-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5173313B2 (ja) | 横電界型の液晶表示装置用アレイ基板 | |
TWI393944B (zh) | 主動元件陣列基板 | |
US8330886B2 (en) | Thin film transistor array substrate and repair method thereof | |
US9568791B2 (en) | Liquid crystal display device | |
TWI282898B (en) | Liquid crystal display panel, display circuit, active matrix display device and driving method thereof | |
JP5285119B2 (ja) | アクティブマトリクス基板、表示装置、アクティブマトリクス基板の検査方法、および表示装置の検査方法 | |
WO2016106842A1 (zh) | 薄膜晶体管阵列基板、液晶面板以及液晶显示器 | |
US10276603B2 (en) | Array substrate and repairing method thereof | |
JP2010102237A (ja) | 表示装置 | |
JP2011059720A (ja) | 表示装置 | |
US10204938B2 (en) | Display panel, display apparatus, and method of repairing a signal line thereof | |
KR20080000496A (ko) | 액정표시장치용 어레이 기판 및 그 제조방법 | |
JP4886278B2 (ja) | 表示装置 | |
US10288962B2 (en) | Display device and method of manufacturing the same | |
WO2018176754A1 (zh) | 阵列基板、显示面板及显示装置 | |
WO2015100836A1 (zh) | 薄膜晶体管阵列基板、液晶显示面板及液晶显示面板的修复方法 | |
CN101165904A (zh) | 像素结构 | |
JP4006012B2 (ja) | 表示装置および液晶表示装置 | |
JP2009093023A (ja) | 表示装置 | |
TWI387810B (zh) | 液晶顯示器修補結構與方法 | |
CN101435968B (zh) | 有源元件阵列基板 | |
US11862644B2 (en) | Array substrate and display panel | |
KR102052741B1 (ko) | 액정 디스플레이 장치 | |
KR20110105893A (ko) | 더블 레이트 드라이브 타입 액정표시장치용 어레이 기판 | |
KR20080082145A (ko) | 액정표시장치 및 리페어 방법 |