TWI391939B - 用於半導體記憶體裝置的熔斷器監視電路 - Google Patents

用於半導體記憶體裝置的熔斷器監視電路 Download PDF

Info

Publication number
TWI391939B
TWI391939B TW097125824A TW97125824A TWI391939B TW I391939 B TWI391939 B TW I391939B TW 097125824 A TW097125824 A TW 097125824A TW 97125824 A TW97125824 A TW 97125824A TW I391939 B TWI391939 B TW I391939B
Authority
TW
Taiwan
Prior art keywords
signal
fuse
output
monitor
column
Prior art date
Application number
TW097125824A
Other languages
English (en)
Other versions
TW200929231A (en
Inventor
Jae-Il Kim
Jae-Hyuk Im
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of TW200929231A publication Critical patent/TW200929231A/zh
Application granted granted Critical
Publication of TWI391939B publication Critical patent/TWI391939B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/18—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/027—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in fuses
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/785—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Dram (AREA)

Description

用於半導體記憶體裝置的熔斷器監視電路
本發明係關於半導體設計技術，且更特定言之係關於監視在半導體記憶體裝置之內部電路間的冗餘電路之熔斷器的技術。
本發明主張2007年12月27日申請之韓國專利申請案第10-2007-013913號之優先權，該案係以全文引用的方式經併入。
隨著用於半導體記憶體裝置之高整合技術的發展，在一個半導體記憶體裝置中所包括之信號線及記憶體單元之數目在迅速增加，且內部電路之線寬及記憶體單元之大小歸因於有限的整合空間而逐漸減小，其增加了半導體記憶體裝置之記憶體單元中之缺陷的可能性。儘管有單元缺陷，但還是可以高良率生產具有所要容量之半導體記憶體裝置，因為半導體記憶體裝置包括用於修復缺陷性記憶體單元之冗餘電路(redundancy circuit)。冗餘電路包括冗餘記憶體單元及用於程式化對應於缺陷性記憶體單元之修復位址的熔斷器。在晶圓處理完成後，即執行各種測試。以冗餘記憶體單元替換經判定為缺陷性但可修復之記憶體單元。亦即，在內部電路中執行程式化操作以用冗餘記憶體單元之位址替換對應於缺陷性記憶體單元之位址。因此，當輸入對應於缺陷性記憶體單元之位址時，用冗餘記憶體單元替換缺陷性記憶體單元，以使得記憶體裝置可執行正 常操作。使用熔斷器程式化方法來程式化對應於缺陷性記憶體單元之位址資訊。熔斷器程式化方法之典型實例為雷射吹型(一般稱為「物理熔斷器型」)程式化方法，該方法使用雷射束來吹斷經連接之熔斷器。然而，使用雷射束之物理熔斷器程式化方法僅在於封裝中製造半導體記憶體裝置之前的圓狀態中為可能。因此，代替物理程式化方法，使用電程式化方法在封裝狀態中以冗餘記憶體單元置換缺陷性記憶體單元。在封裝狀態中可程式化之熔斷器被稱作電熔斷器。可藉由以電方式改變電熔斷器之連接狀態而將電熔斷器程式化。可將電熔斷器再分成抗型(anti-type)熔斷器及吹型(blowing-type)熔斷器。當執行了程式化操作時，抗型熔斷器自開路狀態變為短路狀態(short state)，而吹型熔斷器自短路狀態變為開路狀態。電熔斷器在封裝狀態中在效率方面極高，因為其旨在於封裝過程之後的程式化。
在晶圓狀態中將物理熔斷器程式化，而在封裝狀態中將電熔斷器程式化。因此，難以用肉眼監視程式化電熔斷器之連接狀態。在相關技術中，必須移除封裝才能監視經電程式化之熔斷器的連接狀態。然而，為了測試過程而移除封裝減低了成品價值及測試效率。
本發明之實施例係關於提供一熔斷器監視電路，其使得可能自半導體記憶體裝置外部監視經程式化之熔斷器之程式化狀態及連接狀態。
根據本發明之一態樣，提供：一修復熔斷器單元，其包含複數個熔斷器，一修復位址經程式化至該等熔斷器，且其經組態以回應於熔斷器初始化信號而輸出對應於個別熔斷器之連接狀態的複數個熔斷器狀態信號；一串聯熔斷器監視單元，其經組態以回應於串聯監視測試模式信號而輸出對應於由所施加位址選擇的每一熔斷器狀態信號之熔斷器狀態監視信號；一並聯熔斷器監視單元，其經組態以回應於並聯監視測試模式信號而藉由比較所施加位址與修復位址來輸出修復監視信號；及一輸出單元，其經組態以回應於輸出控制信號而將熔斷器狀態監視信號及修復監視信號輸出至輸出襯墊。
在下文中，將參考隨附圖式來詳細描述根據本發明之半導體記憶體裝置的熔斷器監視電路。
本發明之優點、特徵及態樣將自下文闡述之以下參考隨附圖式對本發明之實施例之描述變得顯而易見。因此，熟習本發明所屬技術者可易於實施本發明之技術概念。
將給出修復1位元缺陷性記憶體單元之例示性實施例的以下描述。
圖1為根據本發明之實施例的熔斷器監視電路之方塊圖。
參看圖1，根據本發明之實施例的熔斷器監視電路包括修復熔斷器單元10、熔斷器監視單元20及輸出單元30。熔斷器監視單元20包括串聯熔斷器監視單元20a及並聯熔斷 器監視單元20b。修復熔斷器單元10包括複數個熔斷器，修復位址經程式化至該等熔斷器。修復熔斷器單元10經組態以回應於熔斷器初始化信號FUSE_INIT而輸出對應於個別熔斷器之連接狀態之複數個熔斷器狀態信號ANTI_XY<M：N>。串聯熔斷器監視單元20a經組態以回應於串聯監視測試模式信號TSM_EN而輸出對應於由所施加位址ADD<M：N>選擇之每一熔斷器狀態信號ANTI_XY<k>的熔斷器狀態監視信號SMONITOR_OUT。並聯熔斷器監視單元20b經組態以回應於並聯監視測試模式信號TPM_EN而藉由比較所施加位址ADD<M：N>與修復位址ANTI_XY<M：N>來輸出修復監視信號FMONITOR_OUT。輸出單元30經組態以回應於輸出控制信號OUTOFF而將熔斷器狀態監視信號SMONITOR_OUT及修復監視信號FMONITOR_OUT輸出至輸出襯墊PAD。
修復熔斷器單元10包括複數個熔斷器，指定缺陷性記憶體單元之修復位址經程式化至該等熔斷器。回應於熔斷器初始化信號FUSE_INIT，修復熔斷器單元10輸出熔斷器狀態信號ANTI_X(Y)<M：N>，熔斷器狀態信號ANTI_X(Y)<M：N>指示用以程式化該修復位址之熔斷器的斷裂。
一般而言，需要記憶庫位址(bank address)、列位址及行位址來指定動態隨機存取記憶體(DRAM)中之一記憶體單元。因此，記憶庫位址、列位址及行位址必須均經程式化以便修復一缺陷性記憶體單元。將假設記憶庫位址、列位址及行位址均經程式化至修復熔斷器單元10且使用電抗型熔斷器(以下稱為「抗熔斷器」)而進行描述。
使用並聯熔斷器監視單元20b來監視修復熔斷器單元10之修復位址是否經準確地程式化，且使用串聯熔斷器監視單元20a來監視每一熔斷器是否斷裂。輸出單元30將監視結果輸出至輸出襯墊PAD以使得可自外部經由輸出襯墊PAD來監視結果。「監視修復位址所程式化至之熔斷器」等效於「監視修復位址」，且因此後一短語在下文中將可與前一短語互換地使用。
圖2為根據本發明之實施例的在圖1中說明之熔斷器監視單元20的電路圖。
參看圖2，根據本發明之實施例的熔斷器監視單元20包括串聯熔斷器監視單元20a、並聯熔斷器監視單元20b及熔斷器監視信號產生器單元20c。
串聯熔斷器監視單元20a包括複數個串聯列熔斷器監視單元110至160及複數個串聯行熔斷器監視單元210至230。串聯列熔斷器監視單元110至160經組態以回應於串聯監視測試模式信號TSM_EN及列/行選擇信號TANTI_1BIT及TANTI_1BITb而輸出對應於所施加列位址LAA<0：16>的每一列熔斷器狀態信號及每一位址位元信號之複數個列熔斷器狀態監視信號XF_MOUT0至XF_MOUT5。串聯行熔斷器監視單元210至230經組態以回應於串聯監視測試模式信號TSM_EN及列/行選擇信號TANTI_1BIT及TANTI_1BITb而輸出對應於所施加行位址ADD<2：10>的每一行熔斷器狀態信號及每一位址位元信號之複數個行熔斷器狀態監視信號 YF_MOUT0至YF_MOUT2。
並聯熔斷器監視單元20b包括並聯列熔斷器監視單元300及並聯行熔斷器監視單元400。並聯列熔斷器監視單元300經組態以回應於並聯監視測試模式信號TPM_EN及列/行選擇信號TANTI_1BIT及TANTI_1BITb，而藉由比較所施加列位址LAA<0:16>與列修復位址ANTI_Xb<0:16>來輸出列修復監視信號XF_SUMb。並聯行熔斷器監視單元400經組態以回應於並聯監視測試模式信號TPM_EN及列/行選擇信號TANTI_1BIT及TANTI_1BITb，而藉由比較所施加行位址LAA<2:10>與行修復位址ANTI_Yb<0:16>來輸出行修復監視信號YF_SUMb。
熔斷器監視單元20操作如下。視串聯監視測試模式信號TSM_EN、並聯監視測試模式信號TPM_EN及列/行選擇信號TANTI_1BIT及TANTI_1BITb而定，將熔斷器監視操作模式分成以下四種操作模式。
第一操作模式(串聯列熔斷器監視模式)：(TANTI_1BIT, TSMEN)=(0, 1)
第二操作模式(串聯行熔斷器監視模式)：(TANTI_1BIT, TSMEN)=(1, 1)
第三操作模式(並聯列熔斷器監視模式)：(TANTI_1BIT, TPMEN)=(0, 1)
第四操作模式(並聯行熔斷器監視模式)：(TANTI_1BIT, TPMEN)=(1, 1)
使用串聯監視測試模式信號TSM_EN及並聯監視測試模 式信號TPM_EN來判定串聯熔斷器監視模式或並聯熔斷器監視模式，且使用列/行選擇信號TANTI_1BIT及TANTI_1BITb在個別監視模式中選擇列修復位址或行修復位址。本文中，列修復位址包括頻帶修復位址且行修復位址包括修復監視熔斷器位址。
列位址LAA<0：16>表示藉由鎖存在時脈信號之上升邊處施加至位址引線之位址信號而獲得的信號。列位址LAA<0：16>包括記憶庫位址LAA<14：16>，且行位址LAA<2：10>包括修復監視熔斷器位址LAA<10>。
列熔斷器狀態信號ANTI_Xb<0：16>及行熔斷器狀態信號ANTI_Yb<2：10>係自修復熔斷器單元10輸出的，且指示經程式化之修復位址及熔斷器斷裂資訊。若熔斷器斷裂，則修復熔斷器單元10輸出數位值「1」。另一方面，若熔斷器未斷裂，則修復熔斷器單元10輸出數位值「0」。
現將描述串聯列熔斷器監視單元110至160及串聯行熔斷器監視單元210至230之構造及操作以用於描述第一操作模式及第二操作模式。
圖3A為根據本發明之實施例的在圖2中說明之串聯列熔斷器監視單元ANTI_XF_MONITOR的電路圖。圖3B為根據本發明之實施例的在圖2中說明之串聯行熔斷器監視單元ANTI_YF_MONITOR的電路圖。
除串聯列熔斷器監視單元之輸入位址為列位址而串聯行熔斷器監視單元之輸入位址為行位址以外，串聯列熔斷器監視單元之構造及操作與串聯行熔斷器監視單元之構造及 操作相同。此等電路中之每一者包括NAND閘NAND0至NAND3、反相器INV0至INV4以及電晶體MN1至MN7及MP1至MP6。
現將參考圖2及圖3A來描述在第一操作模式(亦即，串聯列熔斷器監視模式)中串聯列熔斷器監視單元ANTI_XF_MONITOR之操作。
參看圖2及圖3A，因為(TANTI_1BIT, TSEN)=(0, 1)，所以串聯列熔斷器監視單元之啟用信號TANTI_EN變成「1」。此時，串聯行熔斷器監視單元210至230(串聯列熔斷器監視單元110至160除外)之輸出YF_MOUT0至YF_MOUT2、並聯列熔斷器監視單元之輸出XF_SUMb及並聯行熔斷器監視單元之輸出YF_SUMb全部具有初始值「1」。
首先，當施加至圖3A之串聯列熔斷器監視單元之列位址LAA<0:2>為「000」時，所有節點N0、N1及N2之值均變成「1」，且不論列熔斷器狀態信號ANTI_Xb<0:2>如何，列熔斷器狀態監視信號XF_MOUT(亦即，輸出信號)均變成「1」。
其次，當所施加列位址LAA<0:2>經輸入而具有僅一個選定之位元(如「100」、「010」及「001」)時，唯有對應於選定之位元之節點值變成「0」且其他節點值變成「1」。此時，根據具有輸入節點值「0」之列熔斷器狀態信號ANTI_Xb來判定列熔斷器狀態狀態監視信號XF_MOUT(亦即，輸出信號)。本文中，若對應之列熔斷器 狀態信號ANTI_Xb為「1」，則列熔斷器狀態監視信號XF_MOUT變成「1」；且若對應之列熔斷器狀態信號ANTI_Xb為「0」，則列熔斷器狀態監視信號XF_MOUT變成「0」。亦即，作為列熔斷器狀態監視信號XF_MOUT(亦即，輸出信號)而傳送具有輸入節點值「0」之列熔斷器狀態信號ANTI_Xb之值。
以上的第一及第二操作可擴展地應用於圖2之串聯列熔斷器監視單元110至160。當所施加列位址LAA<0:16>全部為「0」時，不論列熔斷器狀態信號ANTI_Xb<0:16>如何，列熔斷器狀態監視信號XF_MOUT0至XF_MOUT5均變成「1」。亦即，所施加列位址LAA<0:16>全部為「0」，初始化串聯列熔斷器監視單元110至160。接下來，當所施加列位址LAA<0:16>經輸入而具有僅一個選定為「1」之位元時，唯有在選定之位元之位址所輸入至的串聯列熔斷器監視單元ANTI_XF_MONITOR中之對應之節點之值變成「0」且其他節點之值全部變成「1」。因此，根據具有輸入節點值「0」之列熔斷器狀態信號ANTI_Xb之值來判定列熔斷器狀態監視信號XF_MOUT，且不論所施加列熔斷器狀態信號ANTI_Xb如何，具有全部為「0」之輸入列位址之其他串聯列熔斷器監視單元ANTI_XF_MONITOR的列熔斷器狀態監視信號XF_MOUT均固定為「1」。
因此，由列位址LAA<0:16>選擇之列熔斷器狀態信號ANTI_Xb可經由列熔斷器狀態監視信號XF_MOUT0至XF_MOUT5來偵測。在第一操作模式中，因為串聯行熔斷 器監視單元之輸出YF_MOUT0至YF_MOUT2、並聯列熔斷器監視單元之輸出XF_SUMb及並聯行熔斷器監視單元之輸出YF_SUMb全部具有初始值「1」，所以對熔斷器監視信號產生器單元20c之所有輸出求和，以產生將被傳送至輸出單元30之熔斷器監視信號ANTI_MONITOR。在第一操作模式中熔斷器監視信號ANTI_MONITOR指示由列位址LAA<0：16>選擇之列熔斷器狀態信號ANTI_Xb，亦即，選定之列熔斷器是否斷裂。
現將參考圖2及圖3B來描述在第二操作模式(亦即，串聯行熔斷器監視模式)中串聯行熔斷器監視單元ANTI_YF_MONITOR之操作。
參看圖2及圖3B，因為(TANTI_1BIT,TSEN)=(1,1)，所以串聯行熔斷器監視單元ANTI_YF_MONITOR之啟用信號TANTI_EN變成「1」。此時，串聯列熔斷器監視單元110至160(串聯行熔斷器監視單元210至230除外)之輸出XF_MOUT0至XF_MOUT5、並聯列熔斷器監視單元之輸出XF_SUMb及並聯行熔斷器監視單元之輸出YF_SUMb全部具有初始值「1」。
首先，當施加至圖3B之串聯行熔斷器監視單元ANTI_YF_MONITOR之行位址LAA<2：4>為「000」時，所有節點N0、N1及N2之值均變成「1」，且不論行熔斷器狀態信號ANTI_Yb<2：4>如何，行熔斷器狀態監視信號YF_MOUT(亦即，輸出信號)均變成「1」。
其次，當所施加行位址LAA<2：4>經輸入而具有僅一個 選定之位元(如「100」、「010」及「001」)時，唯有對應於選定之位元之節點值變成「0」且其他節點值變成「1」。此時，根據具有輸入節點值「0」之行熔斷器狀態信號ANTI_Yb來判定行熔斷器狀態監視信號YF_MOUT(亦即，輸出信號)。本文中，若對應之行熔斷器狀態信號ANTI_Yb為「1」，則行熔斷器狀態監視信號YF_MOUT變成「1」；且若對應之行熔斷器狀態信號ANTI_Yb為「0」，則行熔斷器狀態監視信號YF_MOUT變成「0」。亦即，作為行熔斷器狀態監視信號YF_MOUT(亦即，輸出信號)而傳送具有輸入節點值「0」之行熔斷器狀態信號ANTI_Yb之值。
以上的第一及第二操作可擴展地應用於圖2之串聯行熔斷器監視單元210至230。當所施加行位址LAA<2:10>全部為「0」時，不論行熔斷器狀態信號ANTI_Yb<2:10>如何，行熔斷器狀態監視信號YF_MOUT0至YF_MOUT2均變成「1」。亦即，所施加行位址LAA<2:10>全部為「0」，初始化串聯行熔斷器監視單元210至230。接下來，當所施加行位址LAA<2:10>經輸入而具有僅一個選定為「1」之位元時，唯有在選定之位元之位址所輸入至的串聯行熔斷器監視單元ANTI_YF_MONITOR中的對應之節點之值變成「0」且其他節點之值全部變成「1」。因此，根據具有輸入節點值「0」之行熔斷器狀態信號ANTI_Yb之值來判定行熔斷器狀態監視信號YF_MOUT，且不論所施加行熔斷器狀態信號ANTI_Yb如何，具有具有全部為「0」之輸入行位址之其他串聯行熔斷器監視單元ANTI_YF_MONITOR 之行熔斷器狀態監視信號YF_MOUT均固定為「1」。
因此，由行位址LAA<2：10>選擇之行熔斷器狀態信號ANTI_Yb可經由行熔斷器狀態監視信號YF_MOUT0至YF_MOUT2(亦即，輸出信號)來偵測。在第二操作模式中，因為串聯列熔斷器監視單元之輸出XF_MOUT0至xF_MOUT5、並聯列熔斷器監視單元之輸出XF_SUMb及並聯行熔斷器監視單元之輸出YF_SUMb全部具有初始值「1」，所以對熔斷器監視信號產生器單元20c之所有輸出求和，以產生將被傳送至輸出單元30之熔斷器監視信號ANTI_MONITOR。在第二操作模式中熔斷器監視信號ANTI_MONITOR指示由行位址LAA<2：10>選擇之行熔斷器狀態信號ANTI_Yb，亦即，選定之行熔斷器是否斷裂。
現將描述並聯列熔斷器監視單元300及並聯行熔斷器監視單元400之構造及操作以用於描述第三操作模式及第四操作模式。
圖4為根據本發明之實施例的在圖2中說明之並聯熔斷器監視單元20b之比較區塊310及410的電路圖。
參看圖4，比較區塊310及410中之每一者對熔斷器狀態信號及輸入位址位元信號之每一位元進行互斥NOR運算以輸出結果。並聯列熔斷器監視單元300之比較區塊310及並聯行熔斷器監視單元400之比較區塊410中每一者以逐位元為基礎而比較輸入位址ADD與熔斷器狀態信號ANTI_X(Y)b以輸出結果。因此，若輸入位址ADD<0>與熔斷器狀態信號ADD<0>具有相同值，則輸出信號 X(Y)COMP<0>變成「1」；且若輸入位址ADD<0>與熔斷器狀態信號ADD<0>具有不同值，則輸出信號X(Y)COMP<0>變成「1」。
圖5A為根據本發明之實施例的在圖2中說明之並聯熔斷器監視單元20b之列求和區塊ANTI_XCOMP_SUM的電路圖。
參看圖5A，列求和區塊320對輸入信號XCOMP<0:16>之列位址部分及頻帶位址部分進行NAND運算以輸出結果。因此，若輸入信號XCOMP<0:16>全部為「1」，則列求和區塊320將對應之輸出信號XCOMP_SUMb及BACOMP_SUMb輸出為「0」；且若輸入信號XCOMP<0:16>並非全部為「1」，則列求和區塊320將對應之輸出信號XCOMP_SUMb及BACOMP_SUMb輸出為「1」。列求和區塊320具備額外電路以使用輸出字選擇信號X16來控制信號XCOMP<13>之輸出。其原因在於，必需的列位址位元之數目視自資料輸出襯墊所輸出之字的單位而不同。
現將參考圖2、圖4及圖5A來描述在第三操作模式(亦即，並聯列熔斷器監視模式)中並聯列熔斷器監視單元300之操作。
參看圖2、圖4及圖5A，因為(TANTI_IBIT, TPMEN)=(0, 1)，所以並聯列熔斷器監視單元300之節點N0之值變成1。因此，藉由列求和區塊320之輸出信號XCOMP_SUMb及BACOMP_SUMb來判定並聯列熔斷器監視單元300之輸出 信號XF_SUMb。此時，因為並聯行熔斷器監視單元400之節點N1之值變成「0」，所以不論行求和區塊420之輸出信號YCOMP_SUMb如何，並聯行熔斷器監視單元400之輸出信號YF_SUMb均變成「1」。亦即，並聯行熔斷器監視單元400之輸出YF_SUMb(並聯列熔斷器監視單元300之輸出XF_SUMb除外)、串聯列熔斷器監視單元110至160之輸出XF_MOUT0至XF_MOUT5及串聯行熔斷器監視單元210至230之輸出YF_MOUT0至YF_MOUT2全部具有初始值「1」。
首先，當輸入至並聯列熔斷器監視單元300之比較區塊310中之列熔斷器狀態信號ANTI_Xb<0:16>與列位址LAA<0:16>彼此相同時，輸出信號XCOMP<0:16>之所有位元變成「1」。
因為施加至列求和區塊320之比較區塊310之輸出信號XCOMP<0:16>的所有位元為「1」，所以列求和區塊320之輸出信號XCOMP_SUMb及BACOMP_SUMb變成「0」，且並聯列熔斷器監視單元300之輸出XF_SUMb經由NOR閘NOR1及NAND閘NAND4而變成「0」。此指示，列修復位址及頻帶修復位址經正常程式化。
其次，當輸入至並聯列熔斷器監視單元300之比較區塊310中之列熔斷器狀態信號ANTI_Xb<0:16>與列位址LAA<0:16>彼此不同時，若兩個信號之互斥NOR運算之結果彼此相同，則以逐位元為基礎，將輸出信號XCOMP<0:16>輸出為「1」。另一方面，若兩個信號之互 斥NOR運算之結果彼此不同，則以逐位元為基礎，將輸出信號XCOMP<0：16>輸出為「0」。舉例而言，若輸入為LAA<0：16>=「1111 1111 1111 0000 0」且ANTI_Xb<0：16>=「1001 1111 1111 0000」，則輸出值XCOMP<0：16>=「1001 1111 1111 1111 1」。亦即，XCOMP<1>及XCOMP<2>變成「0」且其他位元全部變成「1」。
僅當對應之輸入信號全部為「1」時，才將藉由列求和區塊320產生之兩個輸出信號XCOMP_SUMb及BACOMP_SUMb輸出為「0」。因此，在以上的實例中，輸出信號XCOMP_SUMb變成「1」，輸出信號BACOMP_SUMb變成「0」，且並聯列熔斷器監視單元300之輸出XF_SUMb經由NOR閘NOR1及NAND閘NAND4而變成「1」。此指示，列修復位址及頻帶修復位址未經正常程式化。
在引示的第一及第二操作中，因為並聯行熔斷器監視單元400之輸出YF_SUMb、串聯列熔斷器監視單元110至160之輸出XF_MOUT0至XF_MOUT5及串聯行熔斷器監視單元210至230之輸出YF_MOUT0至YF_MOUT2全部具有初始值「1」，所以對熔斷器監視信號產生器單元20c之所有輸出求和，以產生將被傳送至輸出單元30之熔斷器監視信號ANTI_MONITOR。亦即，在第三操作模式中熔斷器監視信號ANTI_MONITOR指示列修復位址ANTI_Xb<0：16>是否經正常程式化。
圖5B為根據本發明之實施例的在圖2中說明之並聯熔斷器監視單元20b之行求和區塊ANTI_YCOMP_SUM的電路 圖。
現將參考圖2、圖4及圖5B來描述在第四操作模式(亦即，並聯行熔斷器監視模式)中並聯行熔斷器監視單元400之操作。
參看圖5B，行求和區塊420對所有輸入信號YCOMP<2:10>進行NAND運算以輸出NAND運算結果YCOMP_SUMb。在行求和區塊420中，信號COMP<10>對應於修復監視熔斷器位址ANTI_EN。亦即，行位址包括修復監視熔斷器位址。因此，信號XCOMP<10>指示在行位址與修復監視熔斷器狀態之間的比較，其中修復監視熔斷器具有斷裂狀態。
參看圖2、圖4及圖5B，因為(TANTI_1BIT, TPMEN)=(1, 1)，所以並聯行熔斷器監視單元400之節點N1之值變成1。因此，藉由行求和區塊420之輸出信號YCOMP_SUMb來判定並聯行熔斷器監視單元400之輸出信號YF_SUMb。此時，因為並聯列熔斷器監視單元300之節點N0之值變成「0」，所以不論列求和區塊320之輸出信號如何，並聯列熔斷器監視單元300之輸出信號XF_SUMb均變成「1」。亦即，並聯列熔斷器監視單元300之輸出XF_SUMb(並聯行熔斷器監視單元400之輸出YF_SUMb除外)、串聯列熔斷器監視單元110至160之輸出XF_MOUT0至XF_MOUT5及串聯行熔斷器監視單元210至230之輸出YF_MOUT0至YF_MOUT2全部具有初始值「1」。
首先，當輸入至並聯行熔斷器監視單元400之比較區塊 410中之行熔斷器狀態信號ANTI_Yb<2:10>與行位址LAA<2:10>彼此相同時，輸出信號YCOMP<2:10>之所有位元變成「1」。因為施加至行求和區塊420的比較區塊410之輸出信號YCOMP<2:10>之所有位元為「1」，所以行求和區塊420之輸出信號YCOMP_SUMb變成「0」且並聯行熔斷器監視單元400之輸出YF_SUMb經由反相器INV5及NAND閘NAND6而變成「0」。此指示，列修復位址及頻帶修復位址經正常程式化。
其次，當輸入至並聯行熔斷器監視單元400之比較區塊410中之行熔斷器狀態信號ANTI_Yb<2:10>與行位址LAA<2:10>彼此不同時，若兩個信號之互斥NOR運算之結果彼此相同，則以逐位元為基礎將輸出信號YCOMP<2:10>輸出為「1」。另一方面，若兩個信號之互斥NOR運算之結果彼此不同，則以逐位元為基礎將輸出信號YCOMP<2:10>輸出為「0」。舉例而言，若輸入為LAA<2:10>=「1111 1111 0」且ANTI_Yb<2:10>=「1111 0011 0」，則輸出值YCOMP<2:10>=「1111 0011 0」。亦即，YCOMP<6>及YCOMP<7>變成「0」且其他位元全部變成「1」。
僅當對應之輸入信號全部為「1」時，才將藉由行求和區塊420產生之輸出信號YCOMP_SUMb輸出為「0」。因此，在以上的實例中，輸出信號YCOMP_SUMb變成「1」，且並聯行熔斷器監視單元400之輸出信號YF_SUMb經由反相器INV5及NAND閘NAND6而變成 「1」。此指示，行修復位址未經正常程式化。
在以上的第一及第二操作中，因為並聯行熔斷器監視單元300之輸出信號XF_SUMb、串聯列熔斷器監視單元110至160之輸出信號XF_MOUT0至XF_MOUT5及串聯行熔斷器監視單元210至230之輸出信號YF_MOUT0至YF_MOUT2全部具有初始值「1」，所以對熔斷器監視信號產生器單元20c之所有輸出信號求和，以產生將被傳送至輸出單元30之熔斷器監視信號ANTI_MONITOR。亦即，在第四操作模式中熔斷器監視信號ANTI_MONITOR指示行修復位址ANTI_Yb<2：10>是否經正常程式化。
圖6為根據本發明之實施例的在圖2中說明之熔斷器監視信號產生器單元ANTI_MONITOR_SUM的電路圖。
參看圖6，熔斷器監視信號產生器單元20c根據第一至第四操作模式對熔斷器監視單元20之所有輸出信號XFMOUT0至XFMOUT5、YFMOUT0至YFMOUT2、XF_SUMb及YF_SUMb求和以產生熔斷器監視信號ANTI_MONITOR，且將所產生之熔斷器監視信號ANTI_MONITOR傳送至輸出單元30。亦即，對熔斷器監視單元20之所有輸出信號進行及運算以產生熔斷器監視信號ANTI_MONITOR，且將所產生之熔斷器監視信號ANTI_MONITOR傳送至輸出單元30。因此，僅當所有輸入信號為「1」時，輸出信號才為「1」。
圖7A為習知輸出驅動器單元之實例的電路圖。
參看圖7A，習知輸出驅動器單元受控於輸出控制信號 OUTOFF。當輸出控制信號OUTOFF為「0」時，執行正常讀取操作NORMAL READ以根據時脈信號RCLK及FCLK經由資料輸出襯墊DQ輸出資料信號RD0及FD0。另一方面，若輸出控制信號OUTOFF為「1」，則資料輸出襯墊DQ維持高阻抗(Hi-Z)狀態。亦即，資料輸出襯墊DQ變成斷開狀態。
圖7B為根據本發明之實施例的在圖1中說明之輸出單元30的電路圖。
本發明之輸出單元30將熔斷器監視信號ANTI_MONITOR輸出至輸出襯墊PAD。在本發明之一實施例中，輸出單元30經由資料輸出襯墊DQ而輸出熔斷器監視信號ANTI_MONITOR。
參看圖7B，輸出單元30包括資料輸出單元510及520、輸出控制單元530a及540a、前級驅動器單元570及主驅動器單元580。資料輸出單元510及520經組態以回應於時脈信號RCLK及FCLK而輸出資料信號RD0及FD0。輸出控制單元530a及540a經組態以回應於輸出控制信號OUTOFF及監視控制信號TM_MOMITOR而輸出熔斷器監視信號ANTI_MONITOR。前級驅動器單元570經組態以產生對應於輸出控制單元之輸出信號或資料輸出單元之輸出信號的下拉驅動信號PDN及上拉驅動信號PUP。主驅動器單元580經組態以回應於上拉驅動信號PUP及下拉驅動信號PDN而驅動資料輸出襯墊DQ。
本文中，資料輸出單元510包括第一傳輸閘TG1及第二 傳輸閘TG2。第一傳輸閘TG1經組態以回應於上升時脈信號RCLK及RCLKb而將輸出資料信號RD0輸出至第一輸出節點N1。第二傳輸閘TG2經組態以回應於下降時脈信號FCLK及FCLKb而將輸出資料信號FD0輸出至第一輸出節點N51。資料輸出單元520包括第三傳輸閘TG3及第四傳輸閘TG4。第三傳輸閘TG3經組態以回應於上升時脈信號RCLK及RCLKb而將輸出資料信號RD0輸出至第二輸出節點N52。第四傳輸閘TG4經組態以回應於下降時脈信號FCLK及FCLKb而將輸出資料信號FD0輸出至第二輸出節點N52。
輸出控制單元530a包括第一PMOS電晶體MP51、第二PMOS電晶體MP52及第一NMOS電晶體MN51。第一PMOS電晶體MP51具有連接至電源電壓VDD之源極、連接至第一節點N53之汲極，及熔斷器監視信號ANTI_MONITOR經由NAND閘NAND51及反相器INV51所輸入至之閘極，其中亦將監視控制信號TM_MONITOR輸入至NAND閘NAND51。第二PMOS電晶體MP52具有連接至第一節點N53之源極、連接至第一輸出節點N51之汲極，及輸出控制信號OUTOFFb所輸入至之閘極。第一NMOS電晶體MN51具有連接至接地電壓VSS之源極、連接至第一輸出節點N51之汲極，及熔斷器監視信號ANTI_MONITOR所輸入至之閘極。輸出控制單元540a包括第三PMOS電晶體MP53、第二NMOS電晶體MN52及第三NMOS電晶體MN53。第三PMOS電晶體MP53具有連接至電源電壓VDD 之源極、連接至第二輸出節點N2之汲極，及熔斷器監視信號ANTI_MONITOR所輸入至之閘極。第二NMOS電晶體MN2具有連接至第二節點N4之源極、連接至第二輸出節點N52之汲極，及輸出控制信號OUTOFF所輸入至之閘極。第三NMOS電晶體MN53具有連接至接地電壓VSS之源極、連接至第二節點N54之汲極，及熔斷器監視信號ANTI_MONITOR經由反相器INV52及NAND閘NAND52所輸入至之閘極，其中亦將監視控制信號TM_MONITOR輸入至NAND閘NAND52。
前級驅動器單元570包括第一鎖存單元550、第二鎖存單元560、第一前級驅動器PRE1及第二前級驅動器PRE2。第一鎖存單元550組態以鎖存第一輸出節點N51之信號。第二鎖存單元560組態以鎖存第二輸出節點N52之信號。第一前級驅動器PRE1組態以反轉第一鎖存單元550之信號以產生上拉驅動信號PUP。第二前級驅動器PRE2組態以反轉第二鎖存單元560之信號以產生下拉驅動信號PDN。
圖7B之輸出單元30經組態以在維持習知輸出驅動器單元之功能的同時將熔斷器監視信號ANTI_MONITOR輸出至資料輸出襯墊DQ。本文中，藉由對串聯監視測試模式信號TSM_EN與並聯監視測試模式信號TPM_EN進行或運算來產生監視控制信號TM_MONITOR。如下執行輸出單元30之操作。
首先，當輸出控制信號OUTOFF及監視控制信號TM_MONITOR全部為「0」時，不啟用串聯監視模式或並 聯監視模式，且輸出單元30執行與習知輸出驅動器單元相同之操作。亦即，藉由輸出資料信號RD0及FD0來判定輸出節點N51及N52之值，且經由前級驅動器單元570自主驅動器單元580將判定值輸出至資料輸出襯墊DQ。
其次，當輸出控制信號OUTOFF為「1」且監視控制信號TM_MONITOR為「0」時，第一輸出節點N51變成「1」且第二輸出節點N52變成「0」。此時，資料輸出襯墊DQ變成高阻抗(Hi-Z)狀態且因此變成斷開狀態。
第三，當輸出控制信號OUTOFF及監視控制信號TM_MONITOR全部為「1」時，熔斷器監視信號ANTI_MONITOR判定輸出節點N51及N52之值，且經由資料輸出襯墊DQ輸出判定值。亦即，若熔斷器監視信號ANTI_MONITOR為「0」，則資料輸出襯墊DQ亦變成「0」；且若熔斷器監視信號ANTI_MONITOR為「1」，則資料輸出襯墊DQ亦變成「1」。
如上所述，本發明使得可能在不移除半導體記憶體裝置之封裝的情況下自半導體記憶體裝置外部來監視冗餘電路之熔斷器狀態。因此，可易於在不損害產品價值之情況下執行測試，藉此減低測試成本。再者，本發明使得可能測試修復位址是否經準確地程式化至對應之熔斷器且可能自半導體記憶體裝置外部監視每一熔斷器之連接狀態。因此，可更清楚地執行測試，藉此致能對裝置狀態之準確分析。
儘管已關於特定實施例描述了本發明，但對於熟習此項 技術者將顯而易見，在不脫離如以下申請專利範圍中所定義之本發明之精神及範疇的情況下可進行各種變化及修改。
舉例而言，在以上的圖2之實施例中，對串聯熔斷器監視單元之輸出信號及並聯熔斷器監視單元之輸出信號全部求和，且將求和結果傳送至輸出驅動器單元。然而，在經修改之實施例中，以獨立方式對串聯熔斷器監視單元之輸出信號及並聯熔斷器監視單元之輸出信號求和，對兩個求和結果求和，且將最終求和結果傳送至輸出驅動器單元。亦即，在經修改之實施例中，另外提供串聯熔斷器監視信號產生器單元(其經經組態以藉由對串聯熔斷器監視單元之所有輸出信號XF_MOUT0至XF_MOUT5及YF_MOUT0至YF_MOUT2求和來產生串聯熔斷器監視信號)及並聯熔斷器監視信號產生器(其經經組態以藉由對並聯熔斷器監視單元之所有輸出信號XF_SUMb及YF_SUMb求和來產生並聯熔斷器監視信號)，且對所產生之串聯熔斷器監視信號與所產生之並聯熔斷器監視信號求和以產生熔斷器監視信號ANTI_MONITOR。再者，可經由個別輸出襯墊來監視串聯熔斷器監視信號及並聯熔斷器監視信號。輸出襯墊PAD可僅使用資料輸出襯墊DQ來實施，或可使用若干用於測試操作之輸出襯墊來實施。
再者，儘管上述實施例已例示修復一個缺陷性記憶體單元之方法，但本發明亦可應用於同時修復對應於同一列位址或同一行位址之諸個缺陷性記憶體單元的方法。再者， 不論熔斷器類型如何，諸如為電熔斷器及雷射熔斷器，均可應用本發明，以使得可自外部經由輸出襯墊來監視熔斷器狀態。此等合理變化之案例數目太多了，且可易於由熟習此項技術者導出，且因此為簡單起見省略其描述。
10‧‧‧修復熔斷器單元
20‧‧‧熔斷器監視單元
20a‧‧‧串聯熔斷器監視單元
20b‧‧‧並聯熔斷器監視單元
20c‧‧‧熔斷器監視信號產生器單元
30‧‧‧輸出單元
110‧‧‧串聯列熔斷器監視單元
120‧‧‧串聯列熔斷器監視單元
130‧‧‧串聯列熔斷器監視單元
140‧‧‧串聯列熔斷器監視單元
150‧‧‧串聯列熔斷器監視單元
160‧‧‧串聯列熔斷器監視單元
210‧‧‧串聯行熔斷器監視單元
220‧‧‧串聯行熔斷器監視單元
230‧‧‧串聯行熔斷器監視單元
300‧‧‧並聯列熔斷器監視單元
310‧‧‧比較區塊
320‧‧‧列求和區塊
400‧‧‧並聯行熔斷器監視單元
410‧‧‧比較區塊
420‧‧‧行求和區塊
510‧‧‧資料輸出單元
520‧‧‧資料輸出單元
530a‧‧‧輸出控制單元
540a‧‧‧輸出控制單元
550‧‧‧第一鎖存單元
560‧‧‧第二鎖存單元
570‧‧‧前級驅動器單元
580‧‧‧主驅動器單元
ADD<M:N>‧‧‧所施加位址
ANTI_MONITOR‧‧‧熔斷器監視信號
ANTI_MONITOR_SUM‧‧‧熔斷器監視信號產生器單元
ANTI_Xb<0:16>‧‧‧列修復位址/列熔斷器狀態信號
ANTI_XCOMP_SUM‧‧‧並聯熔斷器監視單元之列求和區塊
ANTI_XF_MONITOR‧‧‧串聯列熔斷器監視單元
ANTI_XY<M:N>‧‧‧修復位址/熔斷器狀態信號
ANTI_Yb<2:10>‧‧‧行修復位址/行熔斷器狀態信號
ANTI_YF_MONITOR‧‧‧串聯行熔斷器監視單元
ANTICOMP‧‧‧比較區塊
BACOMP_SUMb‧‧‧輸出信號
DQ‧‧‧資料輸出襯墊
FCLK‧‧‧時脈信號
FCLKb‧‧‧時脈信號
FD0‧‧‧輸出資料信號
FMONITOR_OUT‧‧‧修復監視信號
FUSE_INIT‧‧‧熔斷器初始化信號
INV0‧‧‧反相器
INV1‧‧‧反相器
INV2‧‧‧反相器
INV3‧‧‧反相器
INV4‧‧‧反相器
INV5‧‧‧反相器
INV51‧‧‧反相器
INV52‧‧‧反相器
LAA<0:16>‧‧‧所施加列位址/列位址
LAA<2:10>‧‧‧所施加行位址/行位址
MN1 NMOS‧‧‧電晶體
MN2 NMOS‧‧‧電晶體
MN3 NMOS‧‧‧電晶體
MN4 NMOS‧‧‧電晶體
MN5 NMOS‧‧‧電晶體
MN6 NMOS‧‧‧電晶體
MN7 NMOS‧‧‧電晶體
MN51‧‧‧第一NMOS電晶體
MN52‧‧‧第二NMOS電晶體
MN53‧‧‧第三NMOS電晶體
MP1‧‧‧PMOS電晶體
MP2‧‧‧PMOS電晶體
MP3‧‧‧PMOS電晶體
MP4‧‧‧PMOS電晶體
MP5‧‧‧PMOS電晶體
MP6‧‧‧電晶體
MP51‧‧‧第一PMOS電晶體
MP52‧‧‧第二PMOS電晶體
MP53‧‧‧第三PMOS電晶體
N0‧‧‧節點
N1‧‧‧節點
N2‧‧‧節點
N51‧‧‧第一輸出節點/輸出節點
N52‧‧‧第二輸出節點/輸出節點
N53‧‧‧第一節點
NAND0NAND‧‧‧閘
NAND1NAND‧‧‧閘
NAND2NAND‧‧‧閘
NAND3NAND‧‧‧閘
NAND4NAND‧‧‧閘
NAND6NAND‧‧‧閘
NAND51NAND‧‧‧閘
OUTOFF‧‧‧輸出控制信號
OUTOFFb‧‧‧輸出控制信號
PDN‧‧‧下拉驅動信號
PRE1‧‧‧第一前級驅動器
PRE2‧‧‧第二前級驅動器
PUP‧‧‧上拉驅動信號
RCLK‧‧‧時脈信號
RCLKb‧‧‧時脈信號
RD0‧‧‧輸出資料信號/資料信號
SMONITOR_OUT‧‧‧熔斷器狀態監視信號
TANTI_1BIT‧‧‧列/行選擇信號
TANTI_1BITb‧‧‧列/行選擇信號
TANTI_EN‧‧‧啟用信號
TG1‧‧‧第一傳輸閘
TG2‧‧‧第二傳輸閘
TG3‧‧‧第三傳輸閘
TG4‧‧‧第四傳輸閘
TM_MONITOR‧‧‧監視控制信號
TPM_EN‧‧‧並聯監視測試模式信號
TSM_EN‧‧‧串聯監視測試模式信號
VDD‧‧‧電源電壓
VSS‧‧‧接地電壓
X16‧‧‧輸出字選擇信號
XCOMP_SUMb‧‧‧輸出信號
XCOMP<0:16>‧‧‧輸入信號/輸出信號
XF_MOUT‧‧‧列熔斷器狀態監視信號
XF_MOUT0‧‧‧列熔斷器狀態監視信號/輸出/串聯列熔斷器監視單元之輸出
XF_MOUT1‧‧‧列熔斷器狀態監視信號/輸出/串聯列熔斷器監視單元之輸出
XF_MOUT2‧‧‧列熔斷器狀態監視信號/輸出/串 聯列熔斷器監視單元之輸出
XF_MOUT3‧‧‧列熔斷器狀態監視信號/輸出/串聯列熔斷器監視單元之輸出
XF_MOUT4‧‧‧列熔斷器狀態監視信號/輸出/串聯列熔斷器監視單元之輸出
XF_MOUT5‧‧‧列熔斷器狀態監視信號/輸出/串聯列熔斷器監視單元之輸出
XF_SUMb‧‧‧列修復監視信號/並聯列熔斷器監視單元之輸出
YCOMP_SUMb‧‧‧求和區塊420之輸出信號/NAND運算結果/藉由行求和區塊420產生之輸出信號/輸出信號
YCOMP<2:10>‧‧‧輸入信號/比較區塊410之輸出信號/輸出值
YF_MOUT‧‧‧行熔斷器狀態監視信號/輸出信號
YF_MOUT0‧‧‧串聯行熔斷器監視單元210至230之輸出信號/行熔斷器狀態監視信號/串聯行熔斷器監視單元210至230之輸出
YF_MOUT1‧‧‧串聯行熔斷器監視單元210至230之輸出信號/行熔斷器狀態監視信號/串聯行熔斷器監視單元210至230之輸出
YF_MOUT2‧‧‧串聯行熔斷器監視單元210至230 之輸出信號/行熔斷器狀態監視信號/串聯行熔斷器監視單元210至230之輸出
YF_SUMb‧‧‧行修復監視信號/並聯行熔斷器監視單元之輸出/輸出信號
圖1為根據本發明之實施例的熔斷器監視電路之方塊圖。
圖2為根據本發明之實施例的在圖1中說明之熔斷器監視單元的電路圖。
圖3A為根據本發明之實施例的在圖2中說明之串聯列熔斷器監視單元ANTI_XF_MONITOR的電路圖。
圖3B為根據本發明之實施例的在圖2中說明之串聯行熔斷器監視單元ANTI_YF_MONITOR的電路圖。
圖4為根據本發明之實施例的在圖2中說明之並聯熔斷器監視單元之比較區塊ANTICOMP的電路圖。
圖5A為根據本發明之實施例的在圖2中說明之並聯熔斷器監視單元之列求和區塊ANTI_XCOMP_SUM的電路圖。
圖5B為根據本發明之實施例的在圖2中說明之並聯熔斷器監視單元之行求和區塊ANTI_YCOMP_SUM的電路圖。
圖6為根據本發明之實施例的在圖2中說明之熔斷器監視信號產生器單元ANTI_MONITOR_SUM的電路圖。
圖7A為習知輸出驅動器單元之實例的電路圖。
圖7B為根據本發明之實施例的在圖1中說明之輸出驅動器單元的電路圖。
10‧‧‧修復熔斷器單元
20‧‧‧熔斷器監視單元
20a‧‧‧串聯熔斷器監視單元
20b‧‧‧並聯熔斷器監視單元
30‧‧‧輸出單元
ADD<M：N>‧‧‧所施加位址
ANTI_XY<M：N>‧‧‧修復位址/熔斷器狀態信號
FMONITOR_OUT‧‧‧修復監視信號
FUSE_INIT‧‧‧熔斷器初始化信號
OUTOFF‧‧‧輸出控制信號
SMONITOR_OUT‧‧‧熔斷器狀態監視信號
TSM_EN‧‧‧串聯監視測試模式信號

Claims (17)

  1. 一種用於一半導體裝置之熔斷器監視電路，其包含：一修復熔斷器單元，其包括複數個熔斷器，一修復位址經程式化至該等熔斷器，且其經組態以回應於一熔斷器初始化信號而輸出對應於該等個別熔斷器之連接狀態的複數個熔斷器狀態信號；一串聯熔斷器監視單元，其經組態以回應於一串聯監視測試模式信號而輸出對應於由一所施加位址選擇之每一熔斷器狀態信號的熔斷器狀態監視信號；一並聯熔斷器監視單元，其經組態以回應於一並聯監視測試模式信號而藉由比較一所施加位址與該修復位址來輸出一修復監視信號；及一輸出單元，其經組態以回應於一輸出控制信號而將該熔斷器狀態監視信號及該修復監視信號輸出至一輸出襯墊。
  2. 如請求項1之熔斷器監視電路，其中該串聯熔斷器監視單元包括：複數個串聯列熔斷器監視單元，其經組態以回應於一列/行選擇信號而輸出對應於一所施加列位址之每一列熔斷器狀態信號及每一位址位元信號的複數個列熔斷器狀態監視信號；及複數個串聯行熔斷器監視單元，其經組態以回應於該列/行選擇信號而輸出對應於一所施加行位址之每一行熔斷器狀態信號及每一位址位元信號的複數個行熔斷器狀 態監視信號。
  3. 如請求項2之熔斷器監視電路，其中該並聯熔斷器監視單元包括：一並聯列熔斷器監視單元，其經組態以回應於該列/行選擇信號而藉由比較該所施加列位址與一列修復位址來輸出一列修復監視信號；及一並聯行熔斷器監視單元，其經組態以回應於該列/行選擇信號而藉由比較該所施加行位址與一行修復位址來輸出一行修復監視信號。
  4. 如請求項3之熔斷器監視電路，其中該列位址包括一記憶庫位址。
  5. 如請求項4之熔斷器監視電路，其中該行位址包括一修復監視熔斷器位址。
  6. 如請求項5之熔斷器監視電路，進一步包含一串聯熔斷器監視信號產生器單元，該串聯熔斷器監視信號產生器單元經組態以藉由對複數個該等列熔斷器狀態監視信號與複數個該等行熔斷器狀態監視信號求和來產生一串聯熔斷器監視信號。
  7. 如請求項6之熔斷器監視電路，進一步包含一並聯熔斷器監視信號產生器單元，該並聯熔斷器監視信號產生器單元經組態以藉由對該列修復監視信號與該行修復監視信號求和來產生一並聯熔斷器監視信號。
  8. 如請求項7之熔斷器監視電路，進一步包含一熔斷器監視信號產生器單元，該熔斷器監視信號產生器單元經組 態以藉由對該串聯熔斷器監視信號與該並聯熔斷器監視信號求和來產生一熔斷器監視信號。
  9. 如請求項5之熔斷器監視電路，進一步包含一熔斷器監視信號產生器單元，該熔斷器監視信號產生器單元經組態以藉由對複數個該等列熔斷器狀態監視信號、複數個該等行熔斷器狀態監視信號、該列修復監視信號及該行修復監視信號求和來產生一熔斷器監視信號。
  10. 如請求項8之熔斷器監視電路，其中該輸出單元包括：一資料輸出單元，其經組態以回應於一時脈信號而輸出一輸出資料信號；一輸出控制單元，其經組態以回應於該輸出控制信號及一監視控制信號而輸出該熔斷器監視信號；一前級驅動器單元，其經組態以產生對應於該輸出控制單元之一輸出信號或該資料輸出單元之一輸出信號之一下拉驅動信號及一上拉驅動信號；及一主驅動器單元，其經組態以回應於該上拉驅動信號及該下拉驅動信號而驅動一資料輸出襯墊。
  11. 如請求項9之熔斷器監視電路，其中該輸出單元包括：一資料輸出單元，其經組態以回應於一時脈信號而輸出一輸出資料信號；一輸出控制單元，其經組態以回應於該輸出控制信號及一監視控制信號而輸出該熔斷器監視信號；一前級驅動器單元，其經組態以產生對應於該輸出控制單元之一輸出信號或該資料輸出單元之一輸出信號之 一下拉驅動信號及一上拉驅動信號；及一主驅動器單元，其經組態以回應於該上拉驅動信號及該下拉驅動信號而驅動一資料輸出襯墊。
  12. 如請求項10之熔斷器監視電路，其中該資料輸出單元包括：一第一傳輸閘，其經組態以回應於一上升時脈信號而將一第一輸出資料信號輸出至一第一輸出節點；一第二傳輸閘，其經組態以回應於一下降時脈信號而將一第二輸出資料信號輸出至該第一輸出節點；一第三傳輸閘，其經組態以回應於該上升時脈信號而將該第一輸出資料信號輸出至一第二輸出節點；及一第四傳輸閘，其經組態以回應於該下降時脈信號而將該第二輸出資料信號輸出至該第二輸出節點。
  13. 如請求項11之熔斷器監視電路，其中該資料輸出單元包括：一第一傳輸閘，其經組態以回應於一上升時脈信號而將一第一輸出資料信號輸出至一第一輸出節點；一第二傳輸閘，其經組態以回應於一下降時脈信號而將一第二輸出資料信號輸出至該第一輸出節點；一第三傳輸閘，其經組態以回應於該上升時脈信號而將該第一輸出資料信號輸出至一第二輸出節點；及一第四傳輸閘，其經組態以回應於該下降時脈信號而將該第二輸出資料信號輸出至該第二輸出節點。
  14. 如請求項10之熔斷器監視電路，其中該輸出控制單元包 括：一第一PMOS電晶體，其具有一連接至一電源電壓之源極、一連接至一第一節點之汲極，及該熔斷器監視信號所輸入至之一閘極；一第二PMOS電晶體，其具有一連接至該第一節點之源極、一連接至該第一輸出節點之汲極，及該輸出控制信號所輸入至之一閘極；一第一NMOS電晶體，其具有一連接至一接地電壓之源極、一連接至該第一輸出節點之汲極，及該熔斷器監視信號所輸入至之一閘極；一第三PMOS電晶體，其具有一連接至該電源電壓之源極、一連接至該第二輸出節點之汲極，及該熔斷器監視信號所輸入至之一閘極；一第二NMOS電晶體，其具有一連接至一第二節點之源極、一連接至該第二輸出節點之汲極，及該輸出控制信號所輸入至之一閘極；及一第三NMOS電晶體，其具有一連接至該接地電壓之源極、一連接至該第二節點之汲極，及該熔斷器監視信號所輸入至之一閘極。
  15. 如請求項11之熔斷器監視電路，其中該輸出控制單元包括：一第一PMOS電晶體，其具有一連接至一電源電壓之源極、一連接至一第一節點之汲極，及該熔斷器監視信號所輸入至之一閘極； 一第二PMOS電晶體，其具有一連接至該第一節點之源極、一連接至該第一輸出節點之汲極，及該輸出控制信號所輸入至之一閘極；一第一NMOS電晶體，其具有一連接至一接地電壓之源極、一連接至該第一輸出節點之汲極，及該熔斷器監視信號所輸入至之一閘極；一第三PMOS電晶體，其具有一連接至該電源電壓之源極、一連接至該第二輸出節點之汲極，及該熔斷器監視信號所輸入至之一閘極；一第二NMOS電晶體，其具有一連接至一第二節點之源極、一連接至該第二輸出節點之汲極，及該輸出控制信號所輸入至之一閘極；及一第三NMOS電晶體，其具有一連接至該接地電壓之源極、一連接至該第二節點之汲極，及該熔斷器監視信號所輸入至之一閘極。
  16. 如請求項13之熔斷器監視電路，其中該前級驅動器單元包括：一第一鎖存單元，其經組態以鎖存該第一輸出節點之一信號；一第二鎖存單元，其經組態以鎖存該第二輸出節點之一信號；一第一前級驅動器，其經組態以反轉該第一鎖存單元之一信號，以產生該上拉驅動信號；及一第二前級驅動器，其經組態以反轉該第二鎖存單元 之一信號，以產生該下拉驅動信號。
  17. 如請求項14之熔斷器監視電路，其中該前級驅動器單元包括：一第一鎖存單元，其經組態以鎖存該第一輸出節點之一信號；一第二鎖存單元，其經組態以鎖存該第二輸出節點之一信號；一第一前級驅動器，其經組態以反轉該第一鎖存單元之一信號，以產生該上拉驅動信號；及一第二前級驅動器，其經組態以反轉該第二鎖存單元之一信號，以產生該下拉驅動信號。
TW097125824A 2007-12-27 2008-07-09 用於半導體記憶體裝置的熔斷器監視電路 TWI391939B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070139139A KR100921831B1 (ko) 2007-12-27 2007-12-27 반도체 메모리 장치의 퓨즈 모니터링 회로

Publications (2)

Publication Number Publication Date
TW200929231A TW200929231A (en) 2009-07-01
TWI391939B true TWI391939B (zh) 2013-04-01

Family

ID=40798239

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097125824A TWI391939B (zh) 2007-12-27 2008-07-09 用於半導體記憶體裝置的熔斷器監視電路

Country Status (3)

Country Link
US (1) US7826296B2 (zh)
KR (1) KR100921831B1 (zh)
TW (1) TWI391939B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100921830B1 (ko) * 2007-12-27 2009-10-16 주식회사 하이닉스반도체 반도체 메모리 장치의 퓨즈 모니터링 회로
KR101953241B1 (ko) 2012-05-02 2019-02-28 삼성전자 주식회사 안티퓨즈 셀 데이터를 모니터링할 수 있는 안티퓨즈 회로 및 이를 포함하는 반도체 장치
KR102017724B1 (ko) 2012-05-31 2019-09-03 삼성전자주식회사 메모리 장치, 이의 동작 방법, 및 이를 포함하는 전자 장치
KR20160069230A (ko) * 2014-12-08 2016-06-16 에스케이하이닉스 주식회사 반도체 장치 및 그의 구동방법
KR102479496B1 (ko) * 2016-09-19 2022-12-20 에스케이하이닉스 주식회사 반도체 장치
US10360989B2 (en) * 2017-12-04 2019-07-23 Micron Technology, Inc. Electronic device with a fuse-read trigger mechanism

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200307294A (en) * 2002-05-30 2003-12-01 Samsung Electronics Co Ltd Semiconductor memory device post-repair circuit and method
US20040019763A1 (en) * 2002-07-29 2004-01-29 Vinod Lakhani Column/row redundancy architecture using latches programmed from a look up table
US6834016B2 (en) * 2001-01-12 2004-12-21 Kabushiki Kaisha Toshiba Semiconductor memory device having redundancy system
TW200525549A (en) * 2003-09-09 2005-08-01 Ibm Self-test architecture to implement data column redundancy in a RAM
US20050270863A1 (en) * 2004-06-07 2005-12-08 Samsung Electronics Co., Ltd. Redundancy repair circuit and a redundancy repair method therefor
US20060002204A1 (en) * 2004-06-30 2006-01-05 Jeong-Sik Nam Redundancy program circuit and methods thereof

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62291799A (ja) * 1986-06-11 1987-12-18 Fujitsu Ltd 半導体記憶装置
KR100383259B1 (ko) * 2000-11-23 2003-05-09 삼성전자주식회사 반도체 메모리 장치 및 이 장치의 프로그램된 불량어드레스 확인 방법
WO2004102664A1 (ja) * 2003-05-13 2004-11-25 Fujitsu Limited ヒューズ回路および半導体集積回路装置
KR100582396B1 (ko) * 2004-04-21 2006-05-22 주식회사 하이닉스반도체 리페어 퓨즈의 손상을 감지하는 반도체메모리소자
KR100921830B1 (ko) * 2007-12-27 2009-10-16 주식회사 하이닉스반도체 반도체 메모리 장치의 퓨즈 모니터링 회로

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6834016B2 (en) * 2001-01-12 2004-12-21 Kabushiki Kaisha Toshiba Semiconductor memory device having redundancy system
TW200307294A (en) * 2002-05-30 2003-12-01 Samsung Electronics Co Ltd Semiconductor memory device post-repair circuit and method
US20040019763A1 (en) * 2002-07-29 2004-01-29 Vinod Lakhani Column/row redundancy architecture using latches programmed from a look up table
TW200525549A (en) * 2003-09-09 2005-08-01 Ibm Self-test architecture to implement data column redundancy in a RAM
US20050270863A1 (en) * 2004-06-07 2005-12-08 Samsung Electronics Co., Ltd. Redundancy repair circuit and a redundancy repair method therefor
US20060002204A1 (en) * 2004-06-30 2006-01-05 Jeong-Sik Nam Redundancy program circuit and methods thereof

Also Published As

Publication number Publication date
TW200929231A (en) 2009-07-01
KR100921831B1 (ko) 2009-10-16
KR20090070964A (ko) 2009-07-01
US20090168580A1 (en) 2009-07-02
US7826296B2 (en) 2010-11-02

Similar Documents

Publication Publication Date Title
US7486577B2 (en) Repair circuit and method of repairing defects in a semiconductor memory device
KR100920838B1 (ko) 리던던시 회로
TWI391939B (zh) 用於半導體記憶體裝置的熔斷器監視電路
KR100498610B1 (ko) 뱅크 구분없이 휴즈 박스를 사용하는 로우 리던던시 회로
US7924646B2 (en) Fuse monitoring circuit for semiconductor memory device
TWI430280B (zh) 保險絲電路及其驅動方法
US20090059682A1 (en) Semiconductor memory device having antifuse circuitry
KR20140078292A (ko) 퓨즈 리페어 장치 및 그 방법
JP2010267365A (ja) ヒューズ回路及びリダンダンシ回路
KR100687042B1 (ko) 안티퓨즈 회로 및 안티퓨즈 방법
KR100963552B1 (ko) 반도체 메모리
KR20100001161A (ko) 반도체 메모리 장치
JP2004335070A (ja) リペア効率に優れる半導体メモリ装置
JP4370527B2 (ja) 半導体記憶装置
KR100582390B1 (ko) 리페어 어드레스를 고속으로 감지할 수 있는 반도체메모리 장치
US6438047B1 (en) Semiconductor memory device and method of repairing same
JP2004158069A (ja) 半導体集積回路装置
KR20030094684A (ko) 플렉서블 리던던시 구조를 갖는 반도체 메모리 장치
JP2001168196A (ja) 半導体装置
KR20050003035A (ko) 반도체 메모리 장치
KR100923845B1 (ko) 반도체 소자의 리던던시 어드레스 퓨즈 회로
KR20040092738A (ko) 반도체 메모리 장치
JP2004030795A (ja) 半導体記憶装置およびその検査方法
KR20100106146A (ko) 반도체 메모리 장치
KR20060075310A (ko) 리페어 효율을 향상시킨 반도체 메모리 장치