TWI386126B - 覆銅基板裁切方法 - Google Patents

覆銅基板裁切方法 Download PDF

Info

Publication number
TWI386126B
TWI386126B TW97125450A TW97125450A TWI386126B TW I386126 B TWI386126 B TW I386126B TW 97125450 A TW97125450 A TW 97125450A TW 97125450 A TW97125450 A TW 97125450A TW I386126 B TWI386126 B TW I386126B
Authority
TW
Taiwan
Prior art keywords
identification mark
copper
clad substrate
circuit board
warp
Prior art date
Application number
TW97125450A
Other languages
English (en)
Other versions
TW201004509A (en
Inventor
Tao Ming Liao
Wen Tsun Chen
Chia Hung Shen
Shin Chih Liaw
Cheng Hsien Lin
Original Assignee
Zhen Ding Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhen Ding Technology Co Ltd filed Critical Zhen Ding Technology Co Ltd
Priority to TW97125450A priority Critical patent/TWI386126B/zh
Publication of TW201004509A publication Critical patent/TW201004509A/zh
Application granted granted Critical
Publication of TWI386126B publication Critical patent/TWI386126B/zh

Links

Landscapes

  • Structure Of Printed Boards (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)

Description

覆銅基板裁切方法
本發明涉及電路板製造技術,尤其涉及一種覆銅基板裁切方法。
隨著電子產業之飛速發展,作為電子產品基本構件之電路板製作技術顯得越來越重要,線路與孔之製作要求亦越來越精細。電路板具有單面板、雙面板以及多層板之分,均由覆銅基板經裁切、鑽孔、蝕刻、曝光、顯影等一系列製程製作而成。具體可參閱C.H.Steer等人於Proceedings of the IEEE,Vol.39,No.2(2002年8月)中發表之“Dielectric characterization of printed circuit board substrates”一文。
電路板加工製作過程中,通常需要將大尺寸之覆銅基板裁切成若干小尺寸之電路板單元。覆銅基板之主要組成材料包括玻纖布以及銅箔。其中,玻纖布作為銅箔之載體,係由玻璃纖維以平織法製造而成。
然而,由於玻纖布自身之纖維結構於經緯方向之排佈密度與方式不同,造成覆銅基板於經緯方向具有不同結構,進而使得覆銅基板於經緯方向之漲縮率不同。因而,為保證裁板品質,先前覆銅基板於裁切時採用單一之排版方式,該單一之排版方式使得覆銅基板具有較大之餘料無法利用,具有較低之覆銅基板利用率,從而增加電路板製作成本。
有鑑於此,提供一種能提高覆銅基板利用效率之覆銅基 板裁切方法實屬必要。
以下將以具體實施例說明一種可提高覆銅基板利用效率之覆銅基板裁切方法。
一種覆銅基板裁切方法,其包括以下步驟:提供覆銅基板,其具有經向與緯向;對覆銅基板進行排版,並使得排版後之覆銅基板包括長度方向平行於覆銅基板經向之複數第一電路板單元與長度方向平行於覆銅基板緯向之複數第二電路板單元;於第一電路板單元製作第一經緯向識別記號,於第二電路板單元製作第二經緯向識別記號;裁切覆銅基板以得到複數具有第一經緯向識別記號之第一電路板單元與複數具有第二經緯向識別記號之第二電路板單元;以及分別將複數第一電路板單元與複數第二電路板單元進行堆疊。
相較於先前技術,本技術方案之覆銅基板裁切方法具有如下優點:首先,於覆銅基板上進行長度方向平行於覆銅基板經向之第一電路板單元與長度方向平行於覆銅基板緯向之第二電路板單元之混合排版,有效利用覆銅基板之面積,節省覆銅基板材料與成本;其次,利用經緯方向識別記號對電路板單元進行標記,避免電路板單元經緯方向之顛倒;再次,於第一電路板單元製作第一經緯向識別記號,於第二電路板單元製作第二經緯向識別記號,可有效區分第一電路板單元與第二電路板單元,避免兩者混合而造成後續製程中出現漲縮不一致、線路錯位以及孔位偏差等不良。
下面將結合實施例與附圖對本技術方案之覆銅基板裁切方法作進一步之詳細說明。
本技術方案實施例提供之覆銅基板裁切方法包括以下步驟:
第一步,提供覆銅基板10,其具有經向與緯向。
覆銅基板10可為玻纖布基覆銅基板、紙基覆銅基板、複合基覆銅基板、芳醯胺纖維無紡布基覆銅基板以及合成纖維基覆銅基板等。
請參閱圖1,本實施例中,該覆銅基板10為矩形,該矩形覆銅基板10之原始尺寸較大,需裁切成複數小尺寸電路板單元以便於後續加工製造,進而形成電路板成品。該電路板單元通常亦為矩形。
第二步,根據預定電路板單元20之尺寸對覆銅基板10進行排版,並使得排版後之覆銅基板10包括長度方向平行於覆銅基板10經向之複數第一電路板單元22與長度方向平行於覆銅基板10緯向之複數第二電路板單元24。
請參閱圖2,建立直角坐標系XOY,其中Y軸方向代表覆銅基板10之經向,X軸方向代表覆銅基板10之緯向。本實施例中,該覆銅基板10之長度方向即長邊平行於Y軸方向,寬度方向即短邊平行於X軸方向。
對覆銅基板10進行排版時,以使覆銅基板10可排佈最多電路板單元20為佳。本實施例中,於覆銅基板10上排佈九個第一電路板單元22以及兩個第二電路板單元24。
具體地,首先,於覆銅基板10上根據電路板單元20之尺寸沿X軸方向依次排佈第一組之三個第一電路板單元22,該第一電路板單元22之長度方向平行於Y軸方向,寬度方向平行於X軸方向。其次,於上述第一組三個第一電路板單元22之下方再沿X軸方向依次排佈第二組之三個第一電路板單元22。再次,於上述第二組三個電路板單元之下方再沿X軸方向依次排佈第三組之三個第一電路板單元22。最後,由於覆銅基板10於排佈九個第一電路板單元22後還有很大之餘料,該餘料於Y軸方向之長度小於電路板單元20之長度,而大於電路板單元20之寬度。因此,可於覆銅基板10之餘料沿X軸方向依次排佈兩個第二電路板單元24,該第二電路板單元24之長度方向平行於X軸方向,寬度方向平行於Y軸方向。從而,按照圖2之方式進行排版時,可有效利用覆銅基板10之面積。
當然,相鄰電路板單元20之間應預留一定間隙。本實施例中,該間隙約為0.5mm~2mm,以避免裁切時對相鄰電路板單元20產生影響。
另外,亦可於覆銅基板10先排佈第二電路板單元24,再排佈第一電路板單元22,僅需最大限度地利用覆銅基板10之面積即可。
第三步,於第一電路板單元22製作第一經緯向識別記號,於第二電路板單元24製作第二經緯向識別記號。
請參閱圖3,利用機械加工、雷射加工或化學蝕刻等方法於該第一電路板單元22上製作第一經緯向識別記號,於 該第二電路板單元24上製作第二經緯向識別記號。該第一經緯向識別記號與第二經緯向識別記號可為一個或複數通孔。當第一經緯向識別記號與第二經緯向識別記號為一個通孔時,該通孔之橫截面可為不等腰三角形,該不等腰三角形之長邊對應第一電路板單元22之長度方向,短邊對應第一電路板單元22之寬度方向;於第二電路板單元24亦製作一個通孔,該通孔之橫截面亦為不等腰三角形,該不等腰三角形之長邊對應第二電路板單元24之長度方向,短邊對應第二電路板單元24之寬度方向。或者僅於第一電路板單元22製作不等腰三角形通孔,第二電路板單元24不製作不等腰三角形通孔,以識別第一電路板單元22與第二電路板單元24。
當第一經緯向識別記號與第二經緯向識別記號為複數通孔時,該第一經緯向識別記號包括第一識別記號2202與第二識別記號2222,該第二經緯向識別記號包括第三識別記號2402、第四識別記號2422與第五識別記號2424。該第一識別記號2202、第二識別記號2222、第三識別記號2402、第四識別記號2422與第五識別記號2424可為圓形通孔、方形通孔或五邊形通孔等。本實施例中,該第一識別記號2202、第二識別記號2222、第三識別記號2402、第四識別記號2422與第五識別記號2424均為圓形通孔,其直徑均約為1mm。
具體地,於該第一電路板單元22定義出相對之第一端部220與第二端部222,該第一端部220與第二端部222為第一電路板單元22相對之兩長邊或兩短邊所在之兩區域。 本實施例中,以第一電路板單元22兩短邊所在之兩區域分別作為第一端部220與第二端部222。該第一識別記號2202位於第一端部220之頂角區域,該第二識別記號2222位於第二端部222之中間區域。
類似地,該第二電路板單元24具有相對之第三端部240與第四端部242。該第三識別記號2402位於第三端部240之頂角區域,該第四識別記號2422位於第四端部242之頂角區域,其與第三識別記號2402相對;該第五識別記號2424位於第四端部242之中間區域。優選地,該第三識別記號2402與第四識別記號2422之Y軸座標相同,該第四識別記號2422與第五識別記號2424之X軸座標相同,即第三識別記號2402與第四識別記號2422位於同一緯度,第四識別記號2422與第五識別記號2424位於同一經度。
從而,操作人員僅需根據第一識別記號2202、第二識別記號2222、第三識別記號2402、第四識別記號2422以及第五識別記號2424之相對位置與數量關係即可識別電路板單元20之經緯方向,並能對第一電路板單元22與第二電路板單元24進行區分,以避免後續疊板時出現顛倒與混亂。
當然,該經緯向識別記號之開設並不限於以上所描述之方式,僅需可幫助操作人員識別電路板單元20之經緯方向以及將第一電路板單元22與第二電路板單元24區分開之經緯向識別記號均於本方法保護範圍內。
第四步,裁切覆銅基板10以得到第一電路板單元22與第 二電路板單元24。
利用裁切裝置(圖未示)對覆銅基板10進行裁切後,還可進一步分別將第一電路板單元22與第二電路板單元24進行分類堆疊加工製作。分類製作之前,可利用第一電路板單元22之第一經緯向識別記號與第二電路板單元24之第二經緯向識別記號將第一電路板單元22與第二電路板單元24進行區分並堆疊,如圖4所示,以方便進行後續製程。
堆疊作業完成後,再將電路板單元進行鑽孔、鍍銅、蝕刻、曝光以及顯影等一系列製程,以製造電路板成品。
本技術方案之覆銅基板裁切方法可有效利用覆銅基板10之面積。例如,當提供之覆銅基板10之尺寸為72mm×48mm,預定設計之電路板單元20之尺寸為17.5mm×15.6mm時,採用本技術方案之覆銅基板裁切方法進行排版時,最後能裁切得到十一個電路板單元20,具有較高之覆銅基板10利用率。
並且,本技術方案利用經緯方向識別記號對電路板單元20進行標記,避免電路板單元20經緯方向顛倒,並且可有效區分第一電路板單元22與第二電路板單元24,避免兩者混合而造成後續製程中出現漲縮不一致、線路錯位以及孔位偏差等不良。
綜上所述,本發明確已符合發明專利之要件,遂依法提出專利申請。惟,以上所述者僅為本發明之較佳實施方式,自不能以此限制本案之申請專利範圍。舉凡熟悉本 案技藝之人士援依本發明之精神所作之等效修飾或變化,皆應涵蓋於以下申請專利範圍內。
10‧‧‧覆銅基板
20‧‧‧電路板單元
22‧‧‧第一電路板單元
24‧‧‧第二電路板單元
2202‧‧‧第一識別記號
2222‧‧‧第二識別記號
2402‧‧‧第三識別記號
2422‧‧‧第四識別記號
2424‧‧‧第五識別記號
220‧‧‧第一端部
222‧‧‧第二端部
240‧‧‧第三端部
242‧‧‧第四端部
圖1係本技術方案實施例提供之覆銅基板之示意圖。
圖2係本技術方案實施例提供之對覆銅基板排版後之示意圖。
圖3係本技術方案實施例提供之於第一電路板單元標示第一經緯向識別記號與於第二電路板單元標示第二經緯向識別記號之示意圖。
圖4係本技術方案實施例提供之裁切覆銅基板後堆疊第一電路板單元與第二電路板單元之示意圖。
10‧‧‧覆銅基板
20‧‧‧電路板單元
22‧‧‧第一電路板單元
24‧‧‧第二電路板單元
2202‧‧‧第一識別記號
2222‧‧‧第二識別記號
2402‧‧‧第三識別記號
2422‧‧‧第四識別記號
2424‧‧‧第五識別記號
220‧‧‧第一端部
222‧‧‧第二端部
240‧‧‧第三端部
242‧‧‧第四端部

Claims (13)

  1. 一種覆銅基板裁切方法,其包括以下步驟:提供覆銅基板,其具有經向與緯向;對覆銅基板進行排版,並使得排版後之覆銅基板包括長度方向平行於覆銅基板經向之複數第一電路板單元與長度方向平行於覆銅基板緯向之複數第二電路板單元;於第一電路板單元製作第一經緯向識別記號,於第二電路板單元製作第二經緯向識別記號;裁切覆銅基板以得到複數具有第一經緯向識別記號之第一電路板單元與複數具有第二經緯向識別記號之第二電路板單元;以及分別將複數第一電路板單元與複數第二電路板單元進行堆疊。
  2. 如申請專利範圍第1項所述之覆銅基板裁切方法,其中,該覆銅基板、第一電路板單元、第二電路板單元均為矩形。
  3. 如申請專利範圍第1項所述之覆銅基板裁切方法,其中,該覆銅基板為玻纖布基覆銅基板、紙基覆銅基板、複合基覆銅基板、芳醯胺纖維無紡布基覆銅基板或合成纖維基覆銅基板。
  4. 如申請專利範圍第1項所述之覆銅基板裁切方法,其中,該第一經緯向識別記號與第二經緯向識別記號由機械加工、雷射加工或化學蝕刻方法製作。
  5. 如申請專利範圍第1項所述之覆銅基板裁切方法,其中,該第一經緯向識別記號與第二經緯向識別記號均為一通孔 ,該通孔之橫截面形狀為不等腰三角形。
  6. 如申請專利範圍第5項所述之覆銅基板裁切方法,其中,該不等腰三角形位於該第一電路板單元或第二電路板單元之頂角區域。
  7. 如申請專利範圍第1項所述之覆銅基板裁切方法,其中,該第一經緯向識別記號與第二經緯向識別記號為複數通孔。
  8. 如申請專利範圍第7項所述之覆銅基板裁切方法,其中,該第一經緯向識別記號包括第一識別記號與第二識別記號,該第一識別記號位於第一電路板單元一端之頂角區域,該第二識別記號位於第一電路板單元另一端之中間區域。
  9. 如申請專利範圍第7項所述之覆銅基板裁切方法,其中,該第二經緯向識別記號包括第三識別記號、第四識別記號與第五識別記號,該第三識別記號位於第二電路板單元一端之頂角區域,該第四識別記號與第三識別記號相對,其位於第二電路板單元另一端之頂角區域,該第五識別記號與第四識別記號於同一端,其位於該端之中間區域。
  10. 如申請專利範圍第9項所述之覆銅基板裁切方法,其中,該第三識別記號與該第四識別記號位於同一緯度,該第四識別記號與第五識別記號位於同一經度。
  11. 如申請專利範圍第1項所述之覆銅基板裁切方法,其中,該第一經緯向識別記號為一通孔,該通孔之橫截面形狀為不等腰三角形。
  12. 如申請專利範圍第11項所述之覆銅基板裁切方法,其中,該不等腰三角形之長邊對應該第一電路板單元之長度方向,該不等腰三角形之短邊對應該第一電路板單元之寬度方 向。
  13. 如申請專利範圍第11項所述之覆銅基板裁切方法,其中,該第二經緯向識別記號為一橫截面形狀為非不等腰三角形之通孔。
TW97125450A 2008-07-04 2008-07-04 覆銅基板裁切方法 TWI386126B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW97125450A TWI386126B (zh) 2008-07-04 2008-07-04 覆銅基板裁切方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW97125450A TWI386126B (zh) 2008-07-04 2008-07-04 覆銅基板裁切方法

Publications (2)

Publication Number Publication Date
TW201004509A TW201004509A (en) 2010-01-16
TWI386126B true TWI386126B (zh) 2013-02-11

Family

ID=44825887

Family Applications (1)

Application Number Title Priority Date Filing Date
TW97125450A TWI386126B (zh) 2008-07-04 2008-07-04 覆銅基板裁切方法

Country Status (1)

Country Link
TW (1) TWI386126B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107454746A (zh) * 2016-06-01 2017-12-08 全亨科技有限公司 电路板分板钻靶及磨边方法
CN107454745A (zh) * 2016-06-01 2017-12-08 全亨科技有限公司 电路板分板裁磨方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106932062A (zh) * 2017-04-26 2017-07-07 马斯利自动化技术(苏州)有限公司 一种精密余料监控装置及其监控方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI239612B (en) * 2004-05-24 2005-09-11 Phoenix Prec Technology Corp IC package substrate strips and assembly formed by the same

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI239612B (en) * 2004-05-24 2005-09-11 Phoenix Prec Technology Corp IC package substrate strips and assembly formed by the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107454746A (zh) * 2016-06-01 2017-12-08 全亨科技有限公司 电路板分板钻靶及磨边方法
CN107454745A (zh) * 2016-06-01 2017-12-08 全亨科技有限公司 电路板分板裁磨方法

Also Published As

Publication number Publication date
TW201004509A (en) 2010-01-16

Similar Documents

Publication Publication Date Title
US8302300B2 (en) Method for manufacturing multilayer printed circuit board with plated through holes
CN102223763B (zh) 连片电路板的制作方法
CN108495486A (zh) 一种高速背板的制作方法及高速背板
TWI386126B (zh) 覆銅基板裁切方法
JPH10163630A (ja) 多層印刷回路基盤及びその製造方法
CN101610642B (zh) 覆铜基板裁切方法
CN106061140A (zh) 一种高阶任意层hdi板制作工艺
CN105916315A (zh) 一种hdi印刷电路板的制作方法
CN104427792B (zh) 多层电路板的制作方法
CN110708893A (zh) 一种多层pcb板内层图形的制作方法
CN112601387B (zh) 一种大尺寸印制多层板的制作方法
JP2002190674A (ja) 多層フレキシブル配線板の製造方法
JPH0851284A (ja) 高い生産性で微細な線の多層プリント配線板パネルの製造方法
CN112504183B (zh) 一种孔偏检测方法
TWI386135B (zh) 多層電路板製作方法及用於製作多層電路板之基板
US6492007B1 (en) Multi-layer printed circuit bare board enabling higher density wiring and a method of manufacturing the same
JP4285461B2 (ja) 多層配線板の製造方法
JPH03244181A (ja) プリント配線板の導体パターン形成方法
TWI399152B (zh) 電路板盲孔的製作方法
US8997343B2 (en) Method for manufacturing multilayer printed circuit board
CN101969738B (zh) 附连板以及印制板制造方法
JP2008060119A (ja) プリント配線板
TWI772188B (zh) 多層電路板的穿孔成形方法、多層電路板製造方法、多層電路板及多層電路板製造系統
TW201406242A (zh) 電路板模組的製作方法
TWI391051B (zh) 連片電路板之製作方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees