TWI382500B - 奈米管強化銲料帽及其組裝方法，晶片構裝及含有晶片構裝之系統 - Google Patents

奈米管強化銲料帽及其組裝方法，晶片構裝及含有晶片構裝之系統 Download PDF

Info

Publication number
TWI382500B
TWI382500B TW096136026A TW96136026A TWI382500B TW I382500 B TWI382500 B TW I382500B TW 096136026 A TW096136026 A TW 096136026A TW 96136026 A TW96136026 A TW 96136026A TW I382500 B TWI382500 B TW I382500B
Authority
TW
Taiwan
Prior art keywords
solder
cnt
solder cap
cap
bonding pad
Prior art date
Application number
TW096136026A
Other languages
English (en)
Other versions
TW200832631A (en
Inventor
Chi-Won Hwang
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of TW200832631A publication Critical patent/TW200832631A/zh
Application granted granted Critical
Publication of TWI382500B publication Critical patent/TWI382500B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49877—Carbon, e.g. fullerenes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L24/742—Apparatus for manufacturing bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/11001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/11003—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for holding or transferring the bump preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/11332—Manufacturing methods by local deposition of the material of the bump connector in solid form using a powder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/1182—Applying permanent coating, e.g. in-situ coating
    • H01L2224/11822—Applying permanent coating, e.g. in-situ coating by dipping, e.g. in a solder bath
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/11848—Thermal treatments, e.g. annealing, controlled cooling
    • H01L2224/11849—Reflowing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13601—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13609—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01018—Argon [Ar]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1433—Application-specific integrated circuit [ASIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12007—Component of composite having metal continuous phase interengaged with nonmetal continuous phase

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Carbon And Carbon Compounds (AREA)

Description

奈米管強化銲料帽及其組裝方法，晶片構裝及含有晶片構裝之系統
各實施例係大致有關積體電路製造。更具體而言，各實施例係有關與微電子裝置連接。
銲料是被封裝的積體電路(Integrated Circuit；簡稱IC)之一重要部分。通常是將IC晶粒製造成諸如處理器等的微電子裝置。銲料完成了IC晶粒與外部組件間之耦合。
對IC的漸增之要求是在高速下執行且過熱時不會使銲料發生問題。IC構裝中愈來愈大的熱應力造成銲料與被銲料接合的基材間之熱應力。
在一積體電路構裝的一基材上形成一奈米碳管銲料。該奈米碳管銲料具有高熱傳導係數及導電係數。該奈米碳管銲料被用來作為金屬凸塊上之微銲料帽，以供積體電路裝置與外部結構間之連接。
本發明揭示中之各實施例係有關一種被耦合到IC基材之奈米碳管銲料(Carbon NanoTube Solder；簡稱CNT－S)帽。改善導電係數及熱傳導係數的一種方式是改善用來連接IC構裝的銲料凸塊(bump)之導電係數及熱傳導係數。係在接近等效溫度(homologous temperature)的溫度下執行CNT－S微粒之接合。
下文中之說明包括諸如上、下、第一、第二等的術語，該等術語係只用於描述之用途，且不應將其詮釋為具有限制性。可在一些位置及方位下製造、使用、或運送本發明所述的裝置或物品之實施例。
現在將參照各圖式，其中將以相同的代號標示類似的結構。為了以最清楚之方式示出各實施例之結構，本說明書中所含的該等圖式是積體電路結構之示意圖。因此，諸如以顯微鏡照相術呈現的所製造結構之實際外觀可能看來不同，但仍然採用了所示實施例之基本結構。此外，該等圖式只示出了解所示實施例之必要結構。並未包含此項技術中習知的一些額外結構，以便保持該等圖式的清晰。
第1圖是根據一實施例而在添加奈米碳管的銲料微粒的形成期間之一製程圖(100)。一奈米碳管貯存器(110)含有將與銲料混合之一些奈米碳管纖維(112)。一銲料缸(114)含有熔化的銲料(116)。在一氣體－液體孔口(118)導入一霧化氣體，用以使熔化的銲料霧化成尺寸範圍自大約5奈米至大約15奈米之微粒。在一實施例中，在熔化的銲料(116)之霧化期間形成的平均微粒尺寸大約為6奈米。在一實施例中，且為了避免正在被霧化之熔化的銲料(116)的過早凝固，將該霧化氣體預先加熱。在一實施例中，一盤管熱交換器(coil heat exchanger)有效地進行與熔化的銲料(116)間之熱交換，而將該霧化氣體預先加熱，使該霧化氣體在氣體－液體孔口(118)出去時，具有與熔化的銲料(116)差不多相同的溫度。該霧化氣體可以是諸如氬氣或其他非活性氣體等的一非活性氣體。
在氣體－液體孔口(118)上將熔化的銲料(116)霧化之後，將奈米碳管纖維(112)以落下混合物(120)之方式注入該被霧化的銲料。在一實施例中，奈米碳管纖維(112)之溫度略低於該被霧化的銲料之溫度，因而奈米碳管纖維(112)對落下的銲料有冷卻及凝固的效應。落下混合物(120)被包含在一噴霧室(122)內，且累積成複數個奈米碳管銲料微粒(124)。根據一實施例，該等奈米碳管纖維具有大約2－8奈米長度之尺寸。
在一實施例中，銲料(116)是諸如純銅、銅－錫合金、銅－錫－鉛合金、銅－錫－銀合金、銅－錫－鉍合金、以及銅－錫－銦合金等的基於銅之銲料。
在一實施例中，銲料(116)是諸如純鎳、鎳－錫合金、鎳－錫－鉛合金、鎳－錫－銀合金、鎳－錫－鉍合金、以及鎳－錫－銦合金等的基於鎳之銲料。在一實施例中，銲料(116)是諸如由Johnson－Matthey公司(位於Wayne,Pennsylvania)製造之NITINOL等的鎳－鈦形狀記憶合金。
在一實施例中，銲料(116)是諸如純錫、錫－鎳合金、錫－鉛合金、錫－銦合金、錫－鉛－鎳合金、以及錫－鎳－銀合金等的基於錫之銲料。在一實施例中，銲料(116)以重量百分率表示時大約為錫－10銦－0.6銅。在該描述中，銲料(116)包含大約10%的銦、大約0.6%的銅、以及其餘的錫。根據所取得的特定原料及其化學純度，也可能出現其他的雜質。
在一實施例中，銲料(116)是諸如純銦、銦－錫合金、銦－鉛合金、銦－鉛－鎳合金、以及銦－鎳－銀合金等的基於銦之銲料。
第2圖是根據一實施例的一構裝(200)之一橫斷面圖，該構裝(200)包含被配置在一金屬凸塊(212)上之一微銲料帽(210)。一接合墊(214)支承金屬凸塊(212)。一基材(216)支承金屬凸塊(212)。接合墊(214)係出現在一層防銲油墨(218)中。在一實施例中，接合墊(214)包含諸如在一銅接合墊上的一鍍金層等的一鍍層。
在一實施例中，基材(216)是一IC晶粒。在一實施例中，基材(216)是諸如用來黏著覆晶IC晶粒之一黏著基板。在一實施例中，基材(216)是諸如主機板等的一電路板。
在一實施例中，可以接合墊(214)之尺寸確定金屬凸塊(212)的尺寸。在一實施例中，接合墊(214)之尺寸大約為106微米。可根據應用而選擇其他的尺寸。例如，各接合墊(214)的中心間之間隔(220)可小於大約100微米。在一實施例中，各接合墊(214)的中心間之間隔(220)大約為90微米。
在一實施例中，係自奈米微粒的銲料膏(solder paste)作出銲料帽(210)，其中係使大約100%的該奈米微粒銲料膏通過20奈米的網版(screening)，且基料包含諸如助銲劑及易揮發成分等的膏。在迴熔之後，銲料帽(210)呈現大約20微米的平均顆粒尺寸。
第3圖是根據一實施例的一構裝(300)之一橫斷面圖，該構裝(300)包含被配置在一金屬凸塊(312)上之一奈米碳管銲料帽(310)。一接合墊(314)支承金屬凸塊(312)。一基材(316)支承金屬凸塊(312)。接合墊(314)係出現在一層防銲油墨(318)中。奈米碳管網絡(322)係散佈在銲料帽(310)中。在一實施例中，奈米碳管網絡(322)係在佔銲料帽(310)的大約1至99容積百分率之範圍下出現在銲料帽(310)的銲料中。在一實施例中，奈米碳管網絡(322)係在大約10至70容積百分率之範圍下出現在銲料帽(310)的銲料中。在一實施例中，奈米碳管網絡(322)係在大約20至50容積百分率之範圍下出現在銲料帽(310)的銲料中。在一實施例中，奈米碳管網絡(322)係在大約30至40容積百分率之範圍下出現在銲料帽(310)的銲料中。
在一實施例中，接合墊(314)包含諸如在一銅接合墊上的一鍍金層等的一鍍層。在一實施例中，基材(316)是一IC晶粒。在一實施例中，基材(316)是諸如用來黏著覆晶IC晶粒之一黏著基板。在一實施例中，基材(316)是諸如主機板等的一電路板。
在一實施例中，可以接合墊(314)之尺寸確定金屬凸塊(312)的尺寸。在一實施例中，接合墊(314)之尺寸大約為106微米。可根據應用而選擇其他的尺寸。例如，各接合墊(314)的中心間之間隔(320)可小於大約100微米。在一實施例中，各接合墊(314)的中心間之間隔(320)大約為90微米。
第4A圖是根據一實施例而準備用來接合的奈米碳管銲料微粒的一方法(400)之一橫斷面圖。根據本發明揭示中述及之任何實施例，一硬式基板(424)已容納了一層CNT－S微粒(410)。在一實施例中，CNT－S微粒(410)構成硬式基板(424)上之一單層膜(monolayer)，使該單層膜可轉變成金屬凸塊。因此，CNT－S微粒(410)之該單層膜將構成與CNT－S微粒(410)的微粒尺寸成比例之一微CNT－S帽。
第4B圖是根據一實施例而準備經過進一步的處理之後的第4A圖所示奈米碳管銲料微粒的方法(401)之一橫斷面圖。方法(401)示出被朝向CNT－S微粒(410)而放置的一可撓薄片(426)。可撓薄片(426)具有黏著劑(428)。
第4C圖是準備經過進一步的處理之後的第4B圖所示奈米碳管銲料微粒之一橫斷面圖。方法(402)示出被壓到CNT－S微粒(410)而放置的可撓薄片(426)。因此，黏著劑(428)自硬式基板(424)的表面拾取CNT－S微粒(410)，而實現CNT－S微粒(410)的轉移。
第4D圖是準備經過進一步的處理之後的第4C圖所示奈米碳管銲料微粒之一橫斷面圖。方法(403)示出可撓薄片(426)自具有被附著到黏著劑(428)及可撓薄片(426)的CNT－S微粒(410)之硬式基板(424)被拉離。
第5A圖是根據一實施例而以熱壓縮接合法接合奈米碳管銲料微粒之一橫斷面圖。一接合墊(514)支承金屬凸塊(512)。一基材(516)支承接合墊(514)。接合墊(514)係出現在一層防銲油墨(518)中。
可撓薄片(526)及黏著劑(528)附著到一層CNT－S微粒(510)，該層CNT－S微粒(510)包含在CNT－S微粒(510)中散佈的一奈米碳管網絡。所示之程序(500)中，一熱壓縮頭(530)被置於接近金屬凸塊(512)之處，其中CNT－S微粒(510)係接近金屬凸塊(512)。
第5B圖是根據一實施例而以熱壓縮接合法接合經過進一步的處理之後的第5A圖所示奈米碳管銲料微粒之一橫斷面圖。程序(501)進一步示出：熱壓縮頭(530)將CNT－S微粒(510)壓在金屬凸塊(512)上。在一實施例中，將CNT－S微粒(510)之溫度控制成不超過其熔點。尤其因為壓縮可能造成發熱，且諸如熱壓縮頭(530)中所含的帶電線圈可能將熱的助銲劑驅離熱壓縮頭(530)，所以溫度控制要考慮到這兩種加熱效應。在一實施例中，CNT－S微粒(510)之溫度不超過等效溫度的大約99%，其中等效溫度係為以所達到的溫度(以絕對溫標表示)除以凝固終了溫度(solidus temperature)。換言之，並未達到固體在標準大氣壓下開始變成液體的溫度之凝固終了溫度。在一實施例中，CNT－S微粒(510)之溫度不超過等效溫度的大約99.9%。
第5C圖是經過熱壓縮接合之後的第5B圖所示奈米碳管銲料微粒之一橫斷面圖。程序(502)進一步示出：熱壓縮頭(530)自CNT－S微粒縮回，一些CNT－S微粒(510)仍然被被配置在金屬凸塊(512)上，且一些CNT－S微粒(510)則被配置在黏著劑(528)上。
第6A圖是根據一實施例的一顯微鏡照相之電腦影像圖(600)，圖中示出被配置在金屬凸塊(612)上之奈米碳管銲料微粒(611)。CNT－S微粒(611)已被熱壓縮接合到金屬凸塊(612)。
第6B圖是根據一實施例的顯微鏡照相之一電腦影像橫斷面圖(601)，圖中示出被配置在金屬凸塊(612)上之奈米碳管銲料微粒(611)。第6B圖所示之電腦影像比第6A圖所示之電腦影像更為放大。CNT－S微粒(611)顯示了在CNT－S微粒(611)與金屬凸塊(612)之間的一熱壓縮接合線(632)。
第7A圖是根據一實施例而經過熱壓縮接合之後的奈米碳管銲料微粒之一橫斷面圖。圖中示出一構裝(700)，其中某些CNT－S微粒(711)仍然被熱壓縮接合到金屬凸塊(712)上。一接合墊(714)支承金屬凸塊(712)。一基材(716)支承接合墊(714)。接合墊(714)係出現在一層防銲油墨(718)中。
第7B圖是根據一實施例而經過銲料帽迴熔之後的第7A圖所示結構之一橫斷面圖。圖中示出CNT－S微粒迴熔到CNT－S微帽(710)之構裝(701)。
第8A圖是根據一實施例的顯微鏡照相之一電腦影像圖(800)，圖中示出被配置在金屬凸塊上的迴熔後之奈米碳管銲料微粒。迴熔後之CNT－S微粒已形成了配置到且被接合到金屬凸塊(812)之一CNT－S微帽(810)。
第8B圖是根據一實施例的顯微鏡照相之一電腦影像橫斷面圖(801)，圖中示出被配置在金屬凸塊上的迴熔後之奈米碳管銲料微粒。該橫斷面圖示出CNT－S微帽(810)、金屬凸塊(812)、以及金屬凸塊(812)的一部分滲透到接合墊(814)。
第9A圖是根據一實施例而經過銲料帽迴熔之後的一構裝(900)之一橫斷面圖。在一第一結構(908)中，一第一CNT－S微帽(910)被配置在一第一金屬凸塊(912)上。一第一接合墊(914)支承第一金屬凸塊(912)。一第一基材(916)支承第一接合墊(914)。第一接合墊(914)係出現在一層第一防銲油墨(918)中。在一實施例中，第一基材(916)是一IC晶粒。在一實施例中，第一基材(916)是諸如用來黏著覆晶IC晶粒之一黏著基板。在一實施例中，第一基材(916)是諸如主機板等的一電路板。
在一第二結構(906)中，一第二CNT－S微帽(950)被配置在一第二金屬凸塊(952)上。一第二接合墊(954)支承第二金屬凸塊(952)。一第二基材(956)支承第二接合墊(954)。第二接合墊(954)係出現在一層第二防銲油墨(958)中。在一實施例中，第二基材(956)是一IC晶粒。在一實施例中，第二基材(956)是諸如用來黏著覆晶IC晶粒之一黏著基板。在一實施例中，第二基材(956)是諸如主機板等的一電路板。
所示之構裝(900)被組合成使第一金屬凸塊(912)及第二金屬凸塊(952)將直接接觸第一銲料帽(910)。同樣地，第一金屬凸塊(912)及第二金屬凸塊(952)將直接接觸第二銲料帽(950)。這是因為第一銲料帽(910)及第二銲料帽(950)將熔化且形成一連續迴熔之CNT－S微帽。
可將該等銲料帽材料加熱到該等銲料帽材料開始迴熔之一低溫，而執行對該第一銲料帽(910)及第二銲料帽(950)的處理。
第9B圖是根據一實施例的顯微鏡照相之一電腦影像橫斷面圖(901)，圖中示出被配置在金屬凸塊上的奈米碳管銲料微粒之銲料帽上覆有銲料帽之結構。在將結構(908)及(906)組合在一起(第9A圖)之後，且在使兩個CNT－S微帽(910)及(950)迴熔之後，產生了一結構，該結構是第一CNT－S微帽(910)被配置成與第二CNT－S微帽(950)熔合之一結構。結合的CNT－S微帽(910)及(950)係以一接合線(960)之形式出現在第9B圖中。
第10圖是根據一實施例的一晶片構裝(1000)之一橫斷面圖，圖中示出被配置在金屬凸塊上的奈米碳管銲料微粒之一銲料帽上覆有銲料帽結構。
在一第一結構(1008)中，一第一CNT－S微帽(1010)被配置在一第一金屬凸塊(1012)上。一第一接合墊(1014)支承第一金屬凸塊(1012)。一第一基材(1016)支承第一接合墊(1014)。在一實施例中，第一基材(1016)是諸如用來黏著覆晶IC晶粒之一黏著基板。
在一第二結構(1006)中，一第二CNT－S微帽(1050)被配置在一第二金屬凸塊(1052)上。一第二接合墊(1054)支承第二金屬凸塊(1052)。一第二基材(1056)支承第二接合墊(1054)。在一實施例中，第二基材(1056)是被以覆晶方式黏著到第一基材(1016)之一IC晶粒。
第11A圖是根據一實施例而在使銲料帽迴熔之後的一構裝(1100)之一橫斷面圖。在一第一結構(1108)中，一第一接合墊(1114)被配置在一第一基材(1116)上。第一接合墊(1114)係出現在一層第一防銲油墨(1118)中。在一實施例中，第一基材(1116)是一IC晶粒。在一實施例中，第一基材(1116)是諸如用來黏著覆晶IC晶粒之一黏著基板。在一實施例中，第一基材(1116)是諸如主機板等的一電路板。
在一第二結構(1106)中，一第二CNT－S微帽(1150)被配置在一第二金屬凸塊(1152)上。一第二接合墊(1154)支承第二金屬凸塊(1152)。一第二基材(1156)支承第二接合墊(1154)。第二接合墊(1154)係出現在一層第二防銲油墨(1158)中。在一實施例中，第二基材(1156)是一IC晶粒。在一實施例中，第二基材(1156)是諸如用來黏著覆晶IC晶粒之一黏著基板。在一實施例中，第二基材(1156)是諸如主機板等的一電路板。
所示之構裝(1100)被組合成使第一接合墊(1114)及第二金屬凸塊(1152)將直接接觸第二銲料帽(1150)。這是因為第一接合墊(1114)及第二銲料帽(1150)將熔化且形成一連續迴熔之CNT－S微帽。
可將該等銲料帽材料加熱到該等銲料帽材料開始迴熔之一低溫，而執行對第二銲料帽(1150)的處理。
第11B圖是根據一實施例的顯微鏡照相之一電腦影像橫斷面圖(1101)，圖中示出被配置在金屬凸塊上的奈米碳管銲料微粒之接合墊上覆有銲料帽之結構。在將結構(1108)及(1106)組合在一起(第11A圖)之後，且在使第二CNT－S微帽(1150)迴熔之後，產生了一結構，該結構是第一接合墊(1114)被配置成與第二CNT－S微帽(1150)及第二接合墊(1154)熔合之一結構。
第12圖是根據一實施例的一晶片構裝(1200)之一橫斷面圖，圖中示出被配置在金屬凸塊(1252)上的奈米碳管銲料微粒之一接合墊(1254)上覆有銲料帽(1250)結構。
在一第一結構(1208)中，一第一基材(1216)支承一第一接合墊(1214)。在一實施例中，第一基材(1216)是諸如用來黏著覆晶IC晶粒之一黏著基板。
一第二CNT－S微帽(1250)被配置在一金屬凸塊(1252)上。一第二接合墊(1254)支承第二金屬凸塊(1252)。一第二基材(1256)支承第二接合墊(1254)。在一實施例中，第二基材(1256)是被以覆晶方式黏著到第一基材(1216)之一IC晶粒。
第13圖是根據一實施例而形成一奈米碳管銲料帽之一流程(1300)。
在步驟(1308)中，該程序包含：將奈米碳管纖維與被霧化的銲料混合，而形成CNT－S微粒。
在步驟(1310)中，該程序包含：在一硬式基板上形成複數個CNT－S微粒。
在步驟(1312)中，該程序包含：在一硬式基板上形成一CNT－S微粒單層膜。
在步驟(1314)中，該程序包含：在由一轉移基板支承的一黏著劑上附著CNT－S合成物微粒。
在步驟(1320)中，該程序包含：以熱壓縮轉移接合法將來自轉移基板的CNT－S合成物微粒接合到金屬凸塊。在一實施例中，該程序開始及終止於步驟(1320)。
在步驟(1322)中，該程序包含：在低於該奈米碳管銲料的等效溫度之一溫度下執行熱壓縮轉移接合。在一實施例中，該程序開始於步驟(1320)，且終止於步驟(1322)。
在步驟(1330)中，該程序包含：使金屬凸塊上之奈米碳管銲料迴熔，而形成一CNT－S微帽。在一實施例中，該程序開始於步驟(1320)，且終止於步驟(1330)。
在步驟(1340)中，該程序包含：將迴熔的CNT－S微帽接合到一第二金屬凸塊及一接合墊中之一者。在一實施例中，該程序開始於步驟(1308)，且終止於步驟(1340)。在一實施例中，該程序開始於步驟(1310)，且終止於步驟(1340)。在一實施例中，該程序開始於步驟(1320)，且終止於步驟(1340)。在一實施例中，該程序開始及終止於步驟(1340)。
第14圖是根據一實施例的一運算系統(1400)之一切除圖。可將CNT－S微帽的前文所述實施例中之一或多個實施例用於諸如第14圖所示運算系統(1400)等的運算系統中。在後文中，可將單獨之或與任何其他實施例結合之CNT－S微帽實施例稱為實施例結構。
運算系統(1400)包含被包封在一構裝(1410)中之至少一IC處理器、一資料儲存系統(1412)、諸如一鍵盤(1414)等的至少一輸入裝置、以及諸如一監視器(1416)等的至少一輸出裝置。運算系統(1400)包含用來處理資料信號之一處理器，且可包含諸如Intel Corporation供應的一微處理器。除了鍵盤(1414)之外，運算系統(1400)可包含諸如一滑鼠(1418)等的另一使用者輸入裝置。
為了便於說明本發明之揭示，實施根據申請專利範圍中述及的主題的組件之一運算系統(1400)可包含使用微電子裝置系統之任何系統，基微電子裝置系統可包括諸如被耦合到諸如動態隨機存取記憶體(Dynamic Random Access Memory；簡稱DRAM)、聚合物記憶體、快閃記憶體、以及相變化記憶體(phase change memory)等的資料儲存單元之至少一CNT－S微帽實施例。在該實施例中，該一或多個實施例藉由被耦合到一處理器，而被耦合到這些功能的任何組合。然而，在一實施例中，本發明揭示中述及的實施例結構被耦合到這些功能中之任何功能。對於一實施例而言，資料儲存單元包括在晶粒中之嵌入式DRAM快取記憶體。此外，在一實施例中，被耦合到處理器(圖中未示出)之實施例結構是具有被耦合到DRAM快取記憶體資料儲存單元的實施例結構的系統之一部分。此外，在一實施例中，實施例結構被耦合到資料儲存系統(1412)。
在一實施例中，運算系統(1400)亦可包含其中含有一數位信號處理器(Digital Signal Processor；簡稱DSP)、一微控制器、一特定應用積體電路(Application Specific Integrated Circuit；簡稱ASIC)、或一微處理器之一晶粒。在該實施例中，實施例結構藉由被耦合到一處理器，而被耦合到這些功能之任何組合。對於一實施例而言，DSP(圖中未示出)是一晶片組之一部分，該晶片組可包括獨立式處理器、以及作為一電路板(1420)上的晶片組的各別部分之DSP。在該實施例中，實施例結構被耦合到該DSP，且可以有被耦合到構裝(1410)中之處理器的各別之實施例結構。此外，在一實施例中，實施例結構被耦合到一DSP，且該DSP被黏著在與構裝(1410)所在的相同之電路板(1420)上。現在可了解：在本發明揭示及其等效物之範圍內，可將參照運算系統(1400)所述的實施例結構結合參照CNT－S微帽的各實施例所述的實施例結構。
第15圖是根據一實施例的一運算系統之一示意圖。所示之電子系統(1500)可實施其中包含CNT－S微帽實施例的第14圖所示之運算系統(1400)，本圖更一般性地示出電子系統。電子系統(1500)包含諸如第9A、10、11A、及12圖所示之IC構裝等的至少一電子組合件(1510)。在一實施例中，電子系統(1500)是一電腦系統，該電腦系統包含一系統匯流排(1520)，用以在電氣上耦合電子系統(1500)之各組件。根據各實施例，系統匯流排(1520)是一單一匯流排、或匯流排之任何組合。電子系統(1500)包含用來供電給積體電路(1510)之一電壓源(1530)。在某些實施例中，電壓源(1530)將電流經由系統匯流排(1520)而供應到積體電路(1510)。
根據一實施例，積體電路(1510)係在電氣上被耦合到系統匯流排(1520)，且包含任何電路、或電路之組合。在一實施例中，積體電路(1510)包含可以是任何類型的一處理器(1512)。在本說明書的用法中，處理器(1512)意指諸如(但不限於)微處理器、微控制器、圖形處理器、數位信號處理器、或另外的處理器等之任何類型的電路。可被包含在積體電路(1510)中之其他類型的電路是諸如用於細胞式電話、呼叫器、可攜式電腦、雙向無線電、及類似電子系統等的無線裝置的通訊電路(1514)等的客製化電路或ASIC。在一實施例中，積體電路(1510)包含諸如增強型動態隨機存取記憶體(eDRAM)等的晶粒內建記憶體(1516)。
在一實施例中，電子系統(1500)也包含一外部記憶體(1540)，該外部記憶體(1540)又可包括適於特定應用之諸如形式為RAM之一主記憶體(1542)、一或多個硬碟機(1544)、及(或)用來操縱諸如軟碟、光碟、數位視訊光碟(Digital Video Disk；簡稱DVD)、快閃記憶體匙(flash memory key)、及此項技術中習知的其他抽取式媒體等的抽取式媒體(1546)的一或多個驅動器等的一或多個記憶體元件。
在一實施例中，電子系統(1500)亦包含一顯示裝置(1550)以及一聲音輸出裝置(1560)。在一實施例中，電子系統(1500)包含諸如一鍵盤、滑鼠、軌跡球、遊戲控制器、麥克風、語音辨識裝置、或將資訊輸入到電子系統(1500)之任何其他裝置等的一控制器(1570)。
如本說明書所示，可以其中包括電子構裝、電子系統、電腦系統、製造積體電路的一或多種方法、製造其中包括本發明的各實施例及其在此項技術中被認知的等效物中述及的積體電路及發泡銲料實施例之電子組合件的一或多種方法之一些不同的實施例來實施積體電路(1510)。可改變元件、材料、幾何形狀、尺寸、及作業順序，以便適應特定的封裝要求。
現在可了解：可將本發明的揭示中述及的CNT－S微帽實施例應用於傳統電腦以外的元件及裝置。例如，可以實施例結構來封裝一晶粒，並將該晶粒設置在諸如無線智慧型手機等的可攜式裝置、或諸如個人數位助理等的手持裝置。另一例子是一種可以實施例結構來封裝之一晶粒，並可將該晶粒設置在諸如諸如汽車、火車頭、船舶、飛機、太空船等的運載工具。
係為了符合37 C.F.R.§1.72(b)節中對將可讓讀者迅速確定技術揭示的本質及主旨的一摘要之要求，而提供“發明摘要”。係在該“發明摘要”不會被用來詮釋或限制申請專利範圍的範圍或意義的理解下，提交該“發明摘要”。
在前文的實施方式中，為了使本發明之揭示流暢，而將各特徵歸類在一單一的實施例中。不應將本發明揭示的方法詮釋為反映了本發明在申請專利範圍中述及之實施例要求了比在每一申請專利範圍中明確述及的特徵更多的特徵之意圖。其實，如最後的申請專利範圍所反映的，本發明之主題係處於比一單一揭示的實施例的所有特徵少之特徵的狀態。因此，特此將最後的各申請專利範圍併入“實施方式”，而使每一申請專利範圍獨立對應一各別的較佳實施例。
熟悉此項技術者將可易於了解：可在不脫離最後申請專利範圍中述及的本發明之原理及範圍下，對為了解說本發明的本質已說明且示出的各項細節、材料、以及各部分及方法階段的配置作出各種其他的改變。
110．．．奈米碳管貯存器
112．．．奈米碳管纖維
114．．．銲料缸
116．．．熔化的銲料
118．．．氣體－液體孔口
120．．．落下混合物
122．．．噴霧室
124,410,510,611,711．．．奈米碳管銲料微粒
200,300,700,701,900,1100,1410．．．構裝
210．．．微銲料帽
212,312,512,612,712,812,1252．．．金屬凸塊
214,314,514,714,814,1254．．．接合墊
216,316,516,716．．．基材
218,318,518,718．．．防銲油墨
220,320．．．間隔
310．．．奈米碳管銲料帽
322．．．奈米碳管網絡
424．．．硬式基板
426,526．．．可撓薄片
428,528．．．黏著劑
530．．．熱壓縮頭
600,800．．．顯微鏡照相之電腦影像圖
601,801,901,1101．．．顯微鏡照相之電腦影像橫斷面圖
710,810．．．奈米碳管銲料微帽
908,1008,1108,1208．．．第一結構
910,1010．．．第一奈米碳管銲料微帽
912,1012．．．第一金屬凸塊
914,1014,1114,1214．．．第一接合墊
916,1016,1116,1216．．．第一基材
918,1118．．．第一防銲油墨
906,1006,1106．．．第二結構
950,1015,1150,1250．．．第二奈米碳管銲料微帽
952,1052,1152．．．第二金屬凸塊
954,1054,1154．．．第二接合墊
956,1056,1156,1256．．．第二基材
958,1158．．．第二防銲油墨
960．．．接合線
1000,1200．．．晶片構裝
1400．．．運算系統
1412．．．資料儲存系統
1414．．．鍵盤
1416．．．監視器
1418．．．滑鼠
1500．．．電子系統
1510．．．電子組合件
1520．．．系統匯流排
1530．．．電壓源
1512．．．處理器
1514．．．通訊電路
1516．．．晶粒內建記憶體
1540．．．外部記憶體
1542．．．主記憶體
1544．．．硬碟機
1546．．．抽取式媒體
1550．．．顯示裝置
1560．．．聲音輸出裝置
1570．．．控制器
為了示出取得各實施例之方式，前文中已參照各附圖中示出的一些特定實施例，而對該等實施例作了各詳細的說明。我們當了解：這些圖式只示出並不必然按照比例繪製且因而也不被視為限制本發明的範圍之一些典型實施例，且已利用各附圖而以額外的具體事項及細節敘述及解說了該等實施例。在該等附圖中：第1圖是根據一實施例而在添加奈米碳管的銲料微粒的形成期間之一製程圖；第2圖是根據一實施例的一構裝之一橫斷面圖，該構裝包含被配置在一金屬凸塊上之一微銲料帽；第3圖是根據一實施例的一構裝之一橫斷面圖，該構裝包含被配置在一金屬凸塊上之一奈米碳管銲料帽；第4A圖是根據一實施例而準備用來接合的奈米碳管銲料微粒之一橫斷面圖；第4B圖是根據一實施例而準備經過進一步的處理之後的第4A圖所示奈米碳管銲料微粒之一橫斷面圖；第4C圖是準備經過進一步的處理之後的第4B圖所示奈米碳管銲料微粒之一橫斷面圖；第4D圖是準備經過進一步的處理之後的第4C圖所示奈米碳管銲料微粒之一橫斷面圖；第5A圖是根據一實施例而以熱壓縮接合法接合奈米碳管銲料微粒之一橫斷面圖；第5B圖是根據一實施例而以熱壓縮接合法接合經過進一步的處理之後的第5A圖所示奈米碳管銲料微粒之一橫斷面圖；第5C圖是經過熱壓縮接合之後的第5B圖所示奈米碳管銲料微粒之一橫斷面圖；第6A圖是根據一實施例的一顯微鏡照相之電腦影像圖，圖中示出被配置在金屬凸塊上之奈米碳管銲料微粒；第6B圖是根據一實施例的顯微鏡照相之一電腦影像橫斷面圖，圖中示出被配置在金屬凸塊上之奈米碳管銲料微粒；第7A圖是根據一實施例而經過熱壓縮接合之後的奈米碳管銲料微粒之一橫斷面圖；第7B圖是根據一實施例而經過銲料帽迴熔之後的第7A圖所示結構之一橫斷面圖；第8A圖是根據一實施例的顯微鏡照相之一電腦影像圖，圖中示出被配置在金屬凸塊上的迴熔後之奈米碳管銲料微粒；第8B圖是根據一實施例的顯微鏡照相之一電腦影像橫斷面圖，圖中示出被配置在金屬凸塊上的迴熔後之奈米碳管銲料微粒；第9A圖是根據一實施例而經過銲料帽迴熔之後的一結構之一橫斷面圖；第9B圖是根據一實施例的顯微鏡照相之一電腦影像橫斷面圖，圖中示出被配置在金屬凸塊上的奈米碳管銲料微粒之銲料帽上覆有銲料帽之結構；第10圖是根據一實施例的一晶片構裝之一橫斷面圖，圖中示出被配置在金屬凸塊上的奈米碳管銲料微粒之一銲料帽上覆有銲料帽結構；第11A圖是根據一實施例而在使銲料帽迴熔之後的一結構之一橫斷面圖；第11B圖是根據一實施例的顯微鏡照相之一電腦影像橫斷面圖，圖中示出被配置在金屬凸塊上的奈米碳管銲料微粒之接合墊上覆有銲料帽之結構；第12圖是根據一實施例的一晶片構裝之一橫斷面圖，圖中示出被配置在金屬凸塊上的奈米碳管銲料微粒之一接合墊上覆有銲料帽結構；第13圖是根據一實施例而形成一奈米碳管銲料帽之一流程圖；第14圖是根據一實施例的一運算系統之一切除圖；以及第15圖是根據一實施例的一運算系統之一示意圖。
100．．．製程圖
110．．．奈米碳管貯存器
112．．．奈米碳管纖維
114．．．銲料缸
116．．．熔化的銲料
118．．．氣體－液體孔口
120．．．落下混合物
122．．．噴霧室
124．．．奈米碳管銲料微粒

Claims (21)

  1. 一種碳奈米管銲料帽，包含：被配置在一銲料凸塊上之一銲料帽，其中該銲料帽包含散佈在其中之奈米碳管網絡；以及被配置在該銲料凸塊之下且與該銲料凸塊接觸之一接合墊。
  2. 如申請專利範圍第1項之碳奈米管銲料帽，其中該奈米碳管網絡係在佔該銲料帽的大約1至大約99容積百分率之範圍下出現在該銲料帽中。
  3. 如申請專利範圍第1項之碳奈米管銲料帽，其中該奈米碳管網絡係在佔該銲料帽的大約20至大約50容積百分率之範圍下出現在該銲料帽中，其中該銲料帽是一第一銲料帽，其中該接合墊是用於一第一微電子裝置、一第一黏著基板、及一第一電路板中之一者的一第一接合墊，該物品進一步包含：被耦合到該第一銲料帽之一第二接合墊，其中該第二接合墊被整合到一第二微電子裝置、一第二黏著基板、及一第二電路板中之一者，其中該第二接合墊與一第二銲料帽直接接觸，且其中該第二銲料帽與該第一銲料帽直接接觸。
  4. 如申請專利範圍第1項之碳奈米管銲料帽，其中該接合墊是用於一微電子裝置、一黏著基板、及一電路板 中之一者的一接合墊。
  5. 如申請專利範圍第1項之碳奈米管銲料帽，其中該接合墊是用於一第一微電子裝置、一第一黏著基板、及一第一電路板中之一者的一第一接合墊，該物品進一步包含：被耦合到該銲料帽之一第二接合墊，其中該第二接合墊被整合到一第二微電子裝置、一第二黏著基板、及一第二電路板中之一者。
  6. 如申請專利範圍第1項之碳奈米管銲料帽，其中該接合墊是用於一第一微電子裝置、一第一黏著基板、及一第一電路板中之一者的一第一接合墊，該物品進一步包含：被耦合到該銲料帽之一第二接合墊，其中該第二接合墊被整合到一第二微電子裝置、一第二黏著基板、及一第二電路板中之一者，且其中該第二接合墊與該銲料帽直接接觸。
  7. 如申請專利範圍第1項之碳奈米管銲料帽，其中該銲料帽是一第一銲料帽，其中該接合墊是用於一第一微電子裝置、一第一黏著基板、及一第一電路板中之一者的一第一接合墊，該物品進一步包含：被耦合到該第一銲料帽之一第二接合墊，其中該第二接合墊被整合到一第二微電子裝置、一第二黏著基板、及一第二電路板中之一者，其中該第二接合墊與一第二銲料帽直接接觸，且其中該第二銲料帽與該第一銲料帽直接接 觸。
  8. 一種碳奈米管銲料之方法，包含下列步驟：將來自一轉移基板的奈米碳管銲料(CNT-S)合成物微粒熱壓縮轉移接合到一銲料凸塊。
  9. 如申請專利範圍第8項之方法，進一步包含下列步驟：使該銲料凸塊上之該CNT-S迴熔。
  10. 如申請專利範圍第8項之方法，進一步包含下列步驟：使該銲料凸塊上之該CNT-S迴熔，而得到一迴熔後之CNT-S及銲料凸塊；以及將該迴熔後之CNT-S及銲料凸塊接合到一接合墊。
  11. 如申請專利範圍第8項之方法，進一步包含下列步驟：使該銲料凸塊上之該CNT-S迴熔，而得到一迴熔後之第一CNT-S及銲料凸塊；以及將該迴熔後之第一CNT-S及銲料凸塊接合到一第二銲料凸塊。
  12. 如申請專利範圍第8項之方法，其中係在低於該CNT-S的等效溫度之溫度下執行熱壓縮轉移接合。
  13. 如申請專利範圍第8項之方法，其中係使該CNT-S合成物微粒附著在一黏著劑上，而進行熱壓縮轉移接合。
  14. 如申請專利範圍第8項之方法，其中係藉由執行下列步驟而進行熱壓縮轉移接合： 在一硬式基板上形成複數個CNT-S微粒；使該等CNT-S合成物微粒附著在一黏著層上；以及將該黏著層放置在該轉移基板上。
  15. 如申請專利範圍第8項之方法，其中係藉由執行下列步驟而進行熱壓縮轉移接合：在一硬式基板上形成一單層的CNT-S微粒；使該等CNT-S合成物微粒附著在一黏著層上；以及將該黏著層放置在該轉移基板上。
  16. 如申請專利範圍第8項之方法，其中係使奈米碳管(CNT)纖維與一銲料混合以形成CNT-S微粒，而進行熱壓縮轉移接合。
  17. 一種運算系統，包含：一晶粒，且被耦合到該晶粒；被配置在一銲料凸塊上之一銲料帽，其中該銲料帽包含散佈在其中之奈米碳管網絡；被配置在該銲料凸塊之下且與該銲料凸塊接觸之一接合墊；以及經由發泡銲料而被耦合到晶粒之動態隨機存取記憶體。
  18. 如申請專利範圍第17項之運算系統，其中該接合墊是用於一第一微電子裝置、一第一黏著基板、及一第一電路板中之一者的一第一接合墊，該運算系統進一步包含：被耦合到該銲料帽之一第二接合墊，其中該第二接合 墊被整合到一第二微電子裝置、一第二黏著基板、及一第二電路板中之一者。
  19. 如申請專利範圍第17項之運算系統，其中該接合墊是用於一第一微電子裝置、一第一黏著基板、及一第一電路板中之一者的一第一接合墊，該運算系統進一步包含：被耦合到該銲料帽之一第二接合墊，其中該第二接合墊被整合到一第二微電子裝置、一第二黏著基板、及一第二電路板中之一者，且其中該第二接合墊與該銲料帽直接接觸。
  20. 如申請專利範圍第17項之運算系統，其中該運算系統被配置在電腦、無線智慧型手機、手持裝置、汽車、火車頭、飛機、船舶、太空船中之一者。
  21. 如申請專利範圍第17項之運算系統，其中係自資料儲存裝置、數位信號處理器、微控制器、特定應用積體電路、以及微處理器中選出該晶粒。
TW096136026A 2006-09-29 2007-09-27 奈米管強化銲料帽及其組裝方法，晶片構裝及含有晶片構裝之系統 TWI382500B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/537,544 US7600667B2 (en) 2006-09-29 2006-09-29 Method of assembling carbon nanotube reinforced solder caps

Publications (2)

Publication Number Publication Date
TW200832631A TW200832631A (en) 2008-08-01
TWI382500B true TWI382500B (zh) 2013-01-11

Family

ID=39260139

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096136026A TWI382500B (zh) 2006-09-29 2007-09-27 奈米管強化銲料帽及其組裝方法，晶片構裝及含有晶片構裝之系統

Country Status (4)

Country Link
US (2) US7600667B2 (zh)
CN (1) CN101276796B (zh)
DE (1) DE102007046085B4 (zh)
TW (1) TWI382500B (zh)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070145097A1 (en) * 2005-12-20 2007-06-28 Intel Corporation Carbon nanotubes solder composite for high performance interconnect
US20080169555A1 (en) * 2007-01-16 2008-07-17 Ati Technologies Ulc Anchor structure for an integrated circuit
JP4361572B2 (ja) * 2007-02-28 2009-11-11 株式会社新川 ボンディング装置及び方法
US20090029152A1 (en) * 2007-07-25 2009-01-29 Analog Devices, Inc. Wafer Bonding Using Nanoparticle Material
US8243391B2 (en) * 2008-09-26 2012-08-14 Hitachi Global Storage Technologies, Netherlands B.V. Slider and suspension composite fiber solder joints
DE102008063401A1 (de) * 2008-12-31 2010-07-08 Advanced Micro Devices, Inc., Sunnyvale Halbleiterbauelement mit einem kosteneffizienten Chipgehäuse, das auf der Grundlage von Metallsäuren angeschlossen ist
TWI387067B (zh) * 2009-03-17 2013-02-21 Chipmos Technologies Inc 無基板晶片封裝及其製造方法
DE102009054427B4 (de) * 2009-11-25 2014-02-13 Kme Germany Ag & Co. Kg Verfahren zum Aufbringen von Gemengen aus Kohlenstoff und Metallpartikeln auf ein Substrat, nach dem Verfahren erhältliches Substrat und dessen Verwendung
CN101894773B (zh) * 2009-11-30 2011-10-26 上海上大瑞沪微***集成技术有限公司 碳纳米管凸点的制备方法
JP5375708B2 (ja) * 2010-03-29 2013-12-25 パナソニック株式会社 半導体装置の製造方法
CN101817127A (zh) * 2010-05-10 2010-09-01 哈尔滨工业大学 碳纳米管强化Sn-58Bi无铅钎料及其制备方法
CN101857189B (zh) * 2010-05-31 2013-03-20 哈尔滨工业大学 碳纳米管与金属连接的方法
US8859310B2 (en) * 2010-06-14 2014-10-14 Versatilis Llc Methods of fabricating optoelectronic devices using semiconductor-particle monolayers and devices made thereby
KR101709959B1 (ko) * 2010-11-17 2017-02-27 삼성전자주식회사 범프 구조물, 이를 갖는 반도체 패키지 및 반도체 패키지의 제조 방법
CN102152018A (zh) * 2011-02-25 2011-08-17 徐州师范大学 碳纳米管增强无铅焊料及其制备方法
US8618647B2 (en) * 2011-08-01 2013-12-31 Tessera, Inc. Packaged microelectronic elements having blind vias for heat dissipation
CN102593710A (zh) * 2012-03-21 2012-07-18 中国工程物理研究院应用电子学研究所 半导体激光器的封装方法
JP6659247B2 (ja) * 2015-06-16 2020-03-04 デクセリアルズ株式会社 接続体、接続体の製造方法、検査方法
CN105261695B (zh) * 2015-11-06 2018-12-14 天津三安光电有限公司 一种用于iii-v族化合物器件的键合结构
DE102016103585B4 (de) * 2016-02-29 2022-01-13 Infineon Technologies Ag Verfahren zum Herstellen eines Package mit lötbarem elektrischen Kontakt
CN108652410B (zh) * 2017-03-31 2021-07-20 佛山市顺德区美的电热电器制造有限公司 锅具

Citations (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19524739A1 (de) * 1994-11-17 1996-05-23 Fraunhofer Ges Forschung Kernmetall-Lothöcker für die Flip-Chip-Technik
JPH10189666A (ja) * 1996-12-27 1998-07-21 Sumitomo Metal Mining Co Ltd 半田ボール搭載用キャリアフィルム及びその製造方法ならびに半田ボール搭載方法
US5846366A (en) * 1994-05-31 1998-12-08 Lucent Technologies Inc. Method for interconnecting an electronic device using a transferable solder carrying medium
US5982629A (en) * 1997-08-25 1999-11-09 Showa Denko K.K. Silicon semiconductor device,electrode structure therefor, and circuit board mounted therewith
CN1337295A (zh) * 2001-08-11 2002-02-27 无锡威孚吉大新材料应用开发有限公司 一种新型纳米金属焊料及其制备方法
JP2005032885A (ja) * 2003-07-09 2005-02-03 Fujitsu Ltd 半導体装置の製造方法および半導体装置
US6855623B2 (en) * 1999-02-24 2005-02-15 Micron Technology Inc. Recessed tape and method for forming a BGA assembly
US6881612B2 (en) * 2001-08-08 2005-04-19 Seiko Epson Corporation Method of bonding a semiconductor element to a substrate
US20050139642A1 (en) * 2003-12-30 2005-06-30 Intel Corporation Nanotube modified solder thermal intermediate structure, systems, and methods
TW200523975A (en) * 2004-01-08 2005-07-16 Nat Univ Tsing Hua Field emission carbon nanotube electrode and method making the same
US20050253264A1 (en) * 2004-05-12 2005-11-17 Fujitsu Limited Semiconductor device and method of manufacturing the semiconductor device
US20050285116A1 (en) * 2004-06-29 2005-12-29 Yongqian Wang Electronic assembly with carbon nanotube contact formations or interconnections
KR20060032185A (ko) * 2006-03-27 2006-04-14 오태성 탄소나노튜브 강화 복합솔더와 이를 이용한 실장방법
TW200617995A (en) * 2004-11-26 2006-06-01 Hon Hai Prec Ind Co Ltd Anisotropic conductive material
US7059512B2 (en) * 2002-11-06 2006-06-13 Ricoh Company, Ltd. Solder alloy material layer composition, electroconductive and adhesive composition, flux material layer composition, solder ball transferring sheet, bump and bump forming process, and semiconductor device
US7078821B2 (en) * 2003-08-27 2006-07-18 Texas Instruments Incorporated Ball film for integrated circuit fabrication and testing
TWI582104B (zh) * 2012-05-11 2017-05-11 Adeka Corp A transparent agent composition, a resin composition, and a molded article

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4209893A (en) * 1978-10-24 1980-07-01 The Bendix Corporation Solder pack and method of manufacture thereof
US4412642A (en) * 1982-03-15 1983-11-01 Western Electric Co., Inc. Cast solder leads for leadless semiconductor circuits
US4712721A (en) * 1986-03-17 1987-12-15 Raychem Corp. Solder delivery systems
JPS63304636A (ja) * 1987-06-05 1988-12-12 Hitachi Ltd はんだキヤリア及びその製法並びにこれを用いた半導体装置の実装方法
US5075965A (en) * 1990-11-05 1991-12-31 International Business Machines Low temperature controlled collapse chip attach process
US5428249A (en) * 1992-07-15 1995-06-27 Canon Kabushiki Kaisha Photovoltaic device with improved collector electrode
US5739053A (en) * 1992-10-27 1998-04-14 Matsushita Electric Industrial Co., Ltd. Process for bonding a semiconductor to a circuit substrate including a solder bump transferring step
US5323947A (en) * 1993-05-03 1994-06-28 Motorola, Inc. Method and apparatus for use in forming pre-positioned solder bumps on a pad arrangement
US5861323A (en) * 1994-06-06 1999-01-19 Microfab Technologies, Inc. Process for manufacturing metal ball electrodes for a semiconductor device
US5497938A (en) * 1994-09-01 1996-03-12 Intel Corporation Tape with solder forms and methods for transferring solder to chip assemblies
US6344234B1 (en) * 1995-06-07 2002-02-05 International Business Machines Corportion Method for forming reflowed solder ball with low melting point metal cap
US5687901A (en) * 1995-11-14 1997-11-18 Nippon Steel Corporation Process and apparatus for forming ball bumps
US5806753A (en) * 1995-12-22 1998-09-15 International Business Machines Corporation Application of low temperature metallurgical paste to form a bond structure to attach an electronic component to a carrier
US6063701A (en) * 1996-09-14 2000-05-16 Ricoh Company, Ltd. Conductive particle transferring method
US6336262B1 (en) * 1996-10-31 2002-01-08 International Business Machines Corporation Process of forming a capacitor with multi-level interconnection technology
US20020106832A1 (en) * 1996-11-26 2002-08-08 Gregory B. Hotchkiss Method and apparatus for attaching solder members to a substrate
US6013713A (en) * 1997-11-06 2000-01-11 International Business Machines Corporation Electrode modification using an unzippable polymer paste
US6204094B1 (en) * 1998-02-04 2001-03-20 Texas Instruments Incorporated Method and apparatus for populating an adhesive sheet with particles
SG77652A1 (en) * 1998-03-18 2001-01-16 Hitachi Cable Semiconductor device lead-patterning substrate and electronics device and method for fabricating same
US6251765B1 (en) * 1998-07-10 2001-06-26 Ball Semiconductor, Inc. Manufacturing metal dip solder bumps for semiconductor devices
US6168976B1 (en) * 1999-01-06 2001-01-02 Intel Corporation Socketable BGA package
JP4598240B2 (ja) * 1999-06-24 2010-12-15 アスリートＦａ株式会社 ボール搭載装置及びボール搭載方法
US6812125B1 (en) * 2000-07-07 2004-11-02 National Semiconductor Corporation Substrate for semiconductor packaging
DE10127351A1 (de) * 2001-06-06 2002-12-19 Infineon Technologies Ag Elektronischer Chip und elektronische Chip-Anordnung
US6550666B2 (en) * 2001-08-21 2003-04-22 Advanpack Solutions Pte Ltd Method for forming a flip chip on leadframe semiconductor package
US20040084206A1 (en) * 2002-11-06 2004-05-06 I-Chung Tung Fine pad pitch organic circuit board for flip chip joints and board to board solder joints and method
JP2004362801A (ja) * 2003-06-02 2004-12-24 Aisan Ind Co Ltd 粉末組成物、粉末組成物の製造方法及び製造装置
US6864571B2 (en) * 2003-07-07 2005-03-08 Gelcore Llc Electronic devices and methods for making same using nanotube regions to assist in thermal heat-sinking
US7032807B2 (en) * 2003-12-23 2006-04-25 Texas Instruments Incorporated Solder contact reworking using a flux plate and squeegee
JP4006409B2 (ja) * 2004-03-17 2007-11-14 新光電気工業株式会社 配線基板の製造方法
US7268077B2 (en) 2005-12-02 2007-09-11 Intel Corporation Carbon nanotube reinforced metallic layer
US20070145097A1 (en) * 2005-12-20 2007-06-28 Intel Corporation Carbon nanotubes solder composite for high performance interconnect
US7453154B2 (en) * 2006-03-29 2008-11-18 Delphi Technologies, Inc. Carbon nanotube via interconnect

Patent Citations (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5846366A (en) * 1994-05-31 1998-12-08 Lucent Technologies Inc. Method for interconnecting an electronic device using a transferable solder carrying medium
DE19524739A1 (de) * 1994-11-17 1996-05-23 Fraunhofer Ges Forschung Kernmetall-Lothöcker für die Flip-Chip-Technik
JPH10189666A (ja) * 1996-12-27 1998-07-21 Sumitomo Metal Mining Co Ltd 半田ボール搭載用キャリアフィルム及びその製造方法ならびに半田ボール搭載方法
US5982629A (en) * 1997-08-25 1999-11-09 Showa Denko K.K. Silicon semiconductor device,electrode structure therefor, and circuit board mounted therewith
US6855623B2 (en) * 1999-02-24 2005-02-15 Micron Technology Inc. Recessed tape and method for forming a BGA assembly
US6881612B2 (en) * 2001-08-08 2005-04-19 Seiko Epson Corporation Method of bonding a semiconductor element to a substrate
CN1337295A (zh) * 2001-08-11 2002-02-27 无锡威孚吉大新材料应用开发有限公司 一种新型纳米金属焊料及其制备方法
US7059512B2 (en) * 2002-11-06 2006-06-13 Ricoh Company, Ltd. Solder alloy material layer composition, electroconductive and adhesive composition, flux material layer composition, solder ball transferring sheet, bump and bump forming process, and semiconductor device
JP2005032885A (ja) * 2003-07-09 2005-02-03 Fujitsu Ltd 半導体装置の製造方法および半導体装置
US7078821B2 (en) * 2003-08-27 2006-07-18 Texas Instruments Incorporated Ball film for integrated circuit fabrication and testing
US20050139642A1 (en) * 2003-12-30 2005-06-30 Intel Corporation Nanotube modified solder thermal intermediate structure, systems, and methods
TW200523975A (en) * 2004-01-08 2005-07-16 Nat Univ Tsing Hua Field emission carbon nanotube electrode and method making the same
US20050253264A1 (en) * 2004-05-12 2005-11-17 Fujitsu Limited Semiconductor device and method of manufacturing the semiconductor device
US20050285116A1 (en) * 2004-06-29 2005-12-29 Yongqian Wang Electronic assembly with carbon nanotube contact formations or interconnections
TW200617995A (en) * 2004-11-26 2006-06-01 Hon Hai Prec Ind Co Ltd Anisotropic conductive material
KR20060032185A (ko) * 2006-03-27 2006-04-14 오태성 탄소나노튜브 강화 복합솔더와 이를 이용한 실장방법
TWI582104B (zh) * 2012-05-11 2017-05-11 Adeka Corp A transparent agent composition, a resin composition, and a molded article

Also Published As

Publication number Publication date
US20100084764A1 (en) 2010-04-08
CN101276796B (zh) 2011-05-04
DE102007046085A1 (de) 2008-05-21
DE102007046085B4 (de) 2012-02-02
TW200832631A (en) 2008-08-01
US20080078813A1 (en) 2008-04-03
US8391016B2 (en) 2013-03-05
CN101276796A (zh) 2008-10-01
US7600667B2 (en) 2009-10-13

Similar Documents

Publication Publication Date Title
TWI382500B (zh) 奈米管強化銲料帽及其組裝方法，晶片構裝及含有晶片構裝之系統
EP1793949B1 (en) Nano-sized metals and alloys, and methods of assembling packages containing same
TWI275441B (en) Multi-layer polymer-solder hybrid thermal interface material for integrated heat spreader and method of making same
CN101351295B (zh) 芯片封装中的焊料泡沫，纳米多孔焊料，发泡焊料凸点，组装该芯片封装的方法，以及包含该芯片封装的***
JP6556197B2 (ja) 金属粒子
JP2004107728A (ja) 接合材料及び接合方法
CN101405859A (zh) 热互连和界面***，其制备方法和用途
TW200915506A (en) Heat spreader compositions and materials, integrated circuitry, methods of production and uses thereof
JP2004130371A (ja) 接合体
JP2007302953A (ja) 接合材料及び接合方法
US20140151096A1 (en) Low temperature/high temperature solder hybrid solder interconnects
JP5699472B2 (ja) はんだ材料とその作製方法、及びこれを用いた半導体装置の製造方法
JP2022009356A (ja) スマートカードの製造方法、スマートカード、及び導電粒子含有ホットメルト接着シート
US7494041B2 (en) In-situ alloyed solders, articles made thereby, and processes of making same
JP2001001180A (ja) 半田材料及びそれを用いた電子部品
JP5438450B2 (ja) 導電性微粒子、異方性導電材料、及び、接続構造体
JP5168110B2 (ja) 電子装置の製造方法
JP6417692B2 (ja) はんだ組成物、はんだペースト、はんだ接合構造、及び電子機器
WO2021246484A1 (ja) スマートカードの製造方法、スマートカード、及び導電粒子含有ホットメルト接着シート
US20230117153A1 (en) Metal particle for adhesive paste, method of preparing the same, solder paste including the same, composite bonding structure formed therefrom, and semiconductor device including the composite bonding structure
JPS6197953A (ja) 集積回路部品パツケ−ジの伝導冷却構造
JP2021108269A (ja) コアシェル型はんだ粒子、コアシェル型はんだ粒子の製造方法、異方性導電フィルム、及び異方性導電フィルムの製造方法
Lia et al. Heat transfer analyses of molten droplet solder bumping for electronic interconnection
TWM356228U (en) Flip-chip component for gold-gold interconnection process

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees