CN115542987B - Ldo电路、ldo电路控制方法及集成电路 - Google Patents

Abstract

本公开涉及一种LDO电路、LDO电路控制方法及集成电路，避免了运算放大器的输出电压因负载电流变化而出现较大变化。包括源极跟随电路、电流比较电路、运算放大器、功率管阵列；源极跟随电路连接在运算放大器的输出端和功率管阵列的输入端之间，电流比较电路连接在功率管阵列与地之间；源极跟随电路包括至少一个源极跟随子电路，源极跟随子电路包括电流源、开关模块以及源极跟随管，功率管阵列中的功率管的栅端通过开关模块选择性的连通源极跟随管的源端或者电流源的输出端；电流比较电路的输出端与开关模块连接，用于控制开关模块连通功率管阵列中的功率管的栅端与源极跟随管的源端，或者连通功率管阵列中的功率管的栅端与电流源的输出端。

Description

LDO电路、LDO电路控制方法及集成电路

技术领域

本公开涉及模拟集成电路设计领域，具体地，涉及一种LDO电路、LDO电路控制方法及集成电路。

背景技术

LDO(Low Dropout Regulator，低压差线性稳压器)电路凭借其电路简单、尺寸小、功耗低、成本低而广泛应用于不同的电子设备中，为其内部各模块提供电源，是模拟集成电路设计领域中最常见的基本单元之一。

现有技术中根据负载电流的大小，利用电压负反馈结构中的运算放大器控制PMOS功率管输出电流的大小，达到控制输出电压为目标电压的目的，但负载电流的最大值和最小值一般相差5～6个数量级，运算放大器的输出电压将根据负载电流的变化而出现较大变化，使得运算放大器的NMOS管或PMOS管工作在线性区。

发明内容

本公开的目的是提供一种LDO电路、LDO电路控制方法及集成电路，避免了运算放大器的输出电压因负载电流变化而出现较大变化。

为了实现上述目的，第一方面，本公开提供一种LDO电路，包括源极跟随电路、电流比较电路、运算放大器、功率管阵列；

所述源极跟随电路连接在所述运算放大器的输出端和所述功率管阵列的输入端之间，所述电流比较电路连接在所述功率管阵列与地之间；

所述源极跟随电路包括至少一个源极跟随子电路，所述源极跟随子电路包括电流源、开关模块以及源极跟随管，所述功率管阵列中的功率管的栅端通过所述开关模块选择性的连通所述源极跟随管的源端或者所述电流源的输出端；

所述电流比较电路的输出端与所述开关模块连接，用于根据所述功率管阵列中的功率管的输出电流与参考电流的大小关系，控制所述开关模块连通所述功率管阵列中的功率管的栅端与所述源极跟随管的源端，或者连通所述功率管阵列中的功率管的栅端与所述电流源的输出端，以调整所述源极跟随管的宽长比和所述源极跟随电路的偏置电流，以使所述运算放大器中MOS晶体管工作在饱和区。

可选地，所述源极跟随电路包括缓冲电路，所述缓冲电路包括缓冲晶体管和缓冲电流源，所述缓冲电流源的输入端与电源连接，所述缓冲电流源的输出端分别与所述功率管阵列的输入端以及所述缓冲晶体管的源端连接，所述缓冲晶体管的栅端与所述运算放大器的输出端连接，所述缓冲晶体管的漏端接地。

可选地，所述源极跟随管的栅端与所述运算放大器的输出端连接，所述源极跟随管的漏端接地。

可选地，所述开关模块包括电流开关和跟随控制开关，所述电流开关与所述跟随控制开关串联，且所述电流开关的断闭状态与所述跟随控制开关的断闭状态相反。

可选地，所述电流比较电路包括至少一个电流比较子电路，所述电流比较子电路的输入端与所述功率管阵列中的功率管的漏端连接，所述电流比较子电路的输出端与所述开关模块连接。

可选地，所述电流比较子电路包括比较电流源、施密特触发器、反相器；

所述施密特触发器的输入端分别与所述功率管阵列的功率管的漏端和所述比较电流源的第一端连接，所述施密特触发器的输出端分别与所述反相器的输入端和所述电流开关的控制端连接；

所述反相器的输出端与所述跟随控制开关的控制端连接，

所述比较电流源的第二端接地。

可选地，所述电流比较子电路的数量与所述源极跟随子电路的数量一致，且所述电流比较子电路的数量比所述功率管阵列中的功率管的数量少一个。

可选地，所述电流比较电路中各所述比较电流源的电流依次增大。

第二方面，本公开提供一种LDO电路控制方法，包括第一方面所述的LDO电路，所述方法包括：

镜像获取功率管阵列中的功率管的输出电流；

判断所述输出电流是否小于参考电流；

在所述输出电流小于参考电流的情况下，控制开关模块连通所述功率管阵列中的功率管的栅端与电流源的输出端，以调整源极跟随管的宽长比减小、源极跟随电路的偏置电流增大；

在所述输出电流大于参考电流的情况下，控制开关模块连通所述功率管阵列中的功率管的栅端与源极跟随管的源端，以调整源极跟随管的宽长比增大、源极跟随电路的偏置电流减小。

第三方面，本公开提供一种集成电路，包括第一方面所述的LDO电路。

通过上述技术方案，电流比较子电路控制开关模块的连通状态，调整源极跟随管的宽长比和所述源极跟随电路的偏置电流，以使运算放大器中MOS晶体管工作在饱和区，避免运算放大器的输出电压根据负载电流的变化而出现较大变化，避免LDO电路的环路增益在负载电流为空载和重载时降低太多，减小负载调整率。

本公开的其他特征和优点将在随后的具体实施方式部分予以详细说明。

附图说明

附图是用来提供对本公开的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本公开，但并不构成对本公开的限制。在附图中：

图1是根据一示例性实施例示出的现有的LDO电路示意图；

图2是根据一示例性实施例示出的一种LDO电路工作状态的示意图；

图3是根据一示例性实施例示出的一种LDO电路另一工作状态示的意图；

图4是根据一示例性实施例示出的一种LDO电路中源极跟随电路的示意图；

图5是根据一示例性实施例示出的一种LDO电路中电流比较电流及功率管阵列的示意图；

图6是根据一示例性实施例示出的一种LDO电路的仿真结果示意图；

图7是根据一示例性实施例示出的一种LDO电路控制方法的流程图；

图8是根据一示例性实施例示出的一种电子设备框图。

具体实施方式

这里将详细地对示例性实施例进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本公开相一致的所有实施方式。相反，它们仅是与如所附权利要求书中所详述的、本公开的一些方面相一致的装置和方法的例子。

需要说明的是，在本公开中，说明书和权利要求书以及附图中的术语“S101”、“S102”等用于区别步骤，而不必理解为按照特定的顺序或先后次序执行方法步骤。

以下结合附图对本公开的具体实施方式进行详细说明。应当理解的是，此处所描述的具体实施方式仅用于说明和解释本公开，并不用于限制本公开。

需要说明的是，本公开中所有获取信号、信息或数据的动作都是在遵照所在地国家相应的数据保护法规政策的前提下，并获得由相应装置所有者给予授权的情况下进行的。

本公开中所提供的图示仅以示意方式说明本公开的基本构想，虽图示中仅显示与本公开中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的形态、数量及比例可为一种随意的改变，且其组件布局形态也可能更为复杂。

正如背景技术所言，参照图1，现有的LDO电路包括运算放大器100，功率管PM₃，电阻反馈网络500，输出电容C_out，输出电流源I_out；运算放大器100、功率管PM₃以及输出电流源I_out依次串联，电阻反馈网络500与输出电流源I_out并联，输出电容C_ou与输出电流源I_out并联。

运算放大器100包括第一PMOS管PM₁，第二PMOS管PM₂，第一NMOS管NM₁，第二NMOS管NM₂和电流源I_b，PM₁的栅端分别连接PM₁的漏端，PM₂的栅端和NM₁的漏端。PM₁的源端、PM₂的源端、PM₃的源端同时接电源VDD。PM₂的漏端分别连接NM₂的漏端和PM₃的栅端，NM₂的栅端连接基准电压VREF。NM₁的源端分别连接NM₂的源端和电流源I_b的上端。

电阻反馈网络500包括第一反馈电阻R_FB1和与第一反馈电阻R_FB1串联的第二反馈电阻R_FB2，NM₁栅端连接R_FB2的下端和R_FB1的上端，PM₃的漏端分别连接R_FB2的上端、输出电容C_out的上端与电流源I_out的上端。

电流源I_b的下端，反馈电阻R_FB1的下端，输出电容C_out的下端接地，B点做为LDO的输出端LDO_1P5_BAK，驱动负载电流源I_out，此时A点作为运算放大器100的输出端OP_OUT_BAK，B点作为LDO电路的输出端LDO_1P5_BAK。

现有LDO电路通过利用电压负反馈结构中的运算放大器100控制功率管PM₃输出电流的大小，以达到控制输出电压为目标电压的目的。但现有LDO电路在空载下的电流与和重载下的电流一般相差5～6个数量级，空载时，负载电流为0，PM₃的栅端和源端间电压差|Vgs|达到最小值，在先进工艺下的某些工艺角(例如ff，125℃)会导致运算放大器中PM₂工作在线性区；当LDO重载时，负载电流达到最大值，PM₃的栅端和源端间电压差|Vgs|达到最大，在先进工艺下的某些工艺角(例如ff，-40℃)会导致运算放大器中NM₂工作在线性区，使得运算放大器的输出电压因负载电流变化而出现较大变化。

有鉴于此，本公开提供一种LDO电路、LDO电路控制方法及集成电路，在负载电流最大或最小时，保证运算放大器靠近输出端的NMOS管或PMOS管均工作在饱和区，避免LDO电路的环路增益在负载电流为空载和重载时降低太多，减小负载调整率。

图2是根据一示例性实施例示出的一种LDO电路工作状态的示意图，该LDO电路可用于模拟集成电路，如图2所示，包括源极跟随电路200、电流比较电路400，运算放大器100、功率管阵列300；

源极跟随电路200连接在运算放大器100的输出端和功率管阵列300的输入端之间，电流比较电路400连接在功率管阵列300与地之间；

源极跟随电路200包括至少一个源极跟随子电路，该源极跟随子电路包括电流源、开关模块以及源极跟随管，功率管阵列300中的功率管的栅端通过开关模块选择性的连通源极跟随管的源端或者电流源的输出端；

电流比较电路400的输出端与开关模块连接，用于根据功率管阵列300中的功率管的输出电流与参考电流的大小关系，控制开关模块连通功率管阵列300中的功率管的栅端与源极跟随管的源端，或者连通功率管阵列300中的功率管的栅端与电流源的输出端，以调整源极跟随管的宽长比和源极跟随电路200的偏置电流，以使运算放大器100中MOS晶体管工作在饱和区。

进一步的，参照图4，源极跟随电路200包括至少一个源极跟随子电路202，源极跟随子电路202包括电流源Ib_BUF₁，开关模块2021以及源极跟随管PM_BUF₁，功率管阵列300中的功率管的栅端通过开关模块2021选择性的连通源极跟随管PM_BUF₁的源端或者电流源Ib_BUF₁的输出端。

此时A点作为运算放大器100的输出端OP_OUT，B点作为LDO电路的输出端LDO_1P5。

本公开通过在运算放大器和功率管阵列之间加入源极跟随电路，且源极跟随电路中每一个源极跟随子电路的导通状态都受一个电路比较子电路的输出控制，从而调整源极跟随管的宽长比和源极跟随电路的偏置电流，以使运算放大器中MOS晶体管工作在饱和区，避免了运算放大器的输出电压将根据负载电流的变化而出现较大变化，提高了运算放大器的输出电压的稳定性，避免LDO电路的环路增益在负载电流为空载和重载时降低太多，减小了LDO电路的负载调整率。

为了使本领域技术人员更加理解本公开提供的LDO电路，下面对上述电路中各组件的连接关系进行详细举例说明。

在一可实施例中，参见图2和图4，源极跟随电路200包括缓冲电路201，缓冲电路201包括缓冲晶体管PM_BUF₀和缓冲电流源Ib_BUF₀，缓冲电流源Ib_BUF₀的输入端与电源VDD连接，缓冲电流源Ib_BUF₀的输出端分别与功率管阵列300的输入端以及缓冲晶体管PM_BUF₀的源端连接，缓冲晶体管PM_BUF₀的栅端与运算放大器100的输出端A连接，缓冲晶体管PM_BUF₀的漏端接地。

在一可实施例中，参见图2和图4，源极跟随管PM_BUF₁的栅端与运算放大器100的输出端A连接，源极跟随管PM_BUF₁的漏端接地。

在一可实施例中，参见图4，开关模块2021包括电流开关SB₁和跟随控制开关S₁，电流开关SB₁与跟随控制开关S₁串联，且电流开关SB₁的断闭状态与跟随控制开关S₁的断闭状态相反。

具体的，电流开关SB₁处于闭合状态时，跟随控制开关S₁处于断开状态；电流开关SB₁处于断开状态时，跟随控制开关S₁处于闭合状态。

参见图2至图4，源极跟随电路200包括缓冲电路201和源极跟随子电路202、…、源极跟随子电路20N，各源极跟随子电路与运算放大器100、功率管阵列300以及电流比较电路400的连接方式相同。以源极跟随子电路202为例，缓冲电路201包括缓冲晶体管PM_BUF₀和缓冲电流源Ib_BUF₀，缓冲电流源Ib_BUF₀的输入端与电源VDD连接，缓冲电流源Ib_BUF₀的输出端分别与功率管阵列300的输入端以及缓冲晶体管PM_BUF₀的源端连接，缓冲晶体管PM_BUF₀的栅端与运算放大器100的输出端A点连接，缓冲晶体管PM_BUF₀的漏端接地；源极跟随子电路202包括电流源Ib_BUF₁，开关模块2021以及源极跟随管PM_BUF₁，开关模块2021包括电流开关SB₁和跟随控制开关S₁，电流源Ib_BUF₁的第一端与电源VDD连接，电流源Ib_BUF₁的第二端与电流开关SB₁的第一端连接，电流开关SB₁的第二端与跟随控制开关S₁的第一端连接，跟随控制开关S₁的第二端与源极跟随管PM_BUF₁的源端连接，电流开关SB₁的第二端与跟随控制开关S₁的第一端还与功率管阵列300的输入端连接，源极跟随管PM_BUF₁的栅端与运算放大器100的输出端A点连接，源极跟随管PM_BUF₁的漏端接地。

进一步的，参照图5，功率管阵列300至少包括至少两个功率管，分别为功率管PM_CC₁、…、功率管PM_CC_N以及功率管PM₃，其中功率管PM_CC₁、…、功率管PM_CC_N与源极跟随电路200以及电流比较电路400的连接方式相同。以功率管PM_CC₁为例，功率管PM_CC₁的源端与电源VDD连接，功率管PM_CC₁的栅端分别与缓冲电流源Ib_BUF₀的输出端、缓冲晶体管PM_BUF₀的源端、电流开关SB₁的第二端、跟随控制开关S₁的第一端以及功率管PM₃的栅端连接，功率管PM_CC₁的漏端分别与比较电流源Ib_CC₁的第一端、施密特触发器Smit₁的输入端连接；功率管PM₃的源端与电源VDD连接，功率管PM₃的漏端分别连接反馈电阻R_FB2的上端、输出电容C_out的上端与电流源I_out的上端。

在一可实施例中，参见图2和图5，电流比较电路400包括至少一个电流比较子电路401，电流比较子电路401的输入端与功率管阵列300中的功率管的漏端连接，电流比较子电路401的输出端与开关模块2021连接。

在一可实施例中，参见图2和图5，电流比较子电路401包括比较电流源Ib_CC₁、施密特触发器Smit₁、反相器inv₁；

施密特触发器Smit₁的输入端分别与功率管阵列300的功率管PM_CC₁的漏端和比较电流源Ib_CC₁的第一端连接，施密特触发器Smit₁的输出端分别与反相器inv₁的输入端和电流开关SB₁的控制端连接；

反相器inv₁的输出端与跟随控制开关S₁的控制端连接，

比较电流源Ib_CC₁的第二端接地。

其中，参考电流为与功率管阵列300中该功率管PM_CC₁连接比较电流源Ib_CC₁的电流。

参照图2和图5，电流比较电路400包括电流比较子电路401、…、电流比较子电路40N，各电流比较子电路与源极跟随电路200、功率管阵列300的连接方式相同。以电流比较子电路401为例，施密特触发器Smit₁的输入端与比较电流源Ib_CC₁的第一端连接后与功率管PM_CC₁的漏端连接；施密特触发器Smit₁的输出端分别与反相器inv₁的输入端和电流开关SB₁的控制端连接；反相器inv₁的输出端与跟随控制开关S₁的控制端连接；比较电流源Ib_CC₁的第二端接地。

在一可实施例中，参见图2、图4和图5，电流比较子电路401的数量与源极跟随子电路202的数量一致，且电流比较子电路401的数量比功率管阵列300中的功率管的数量少一个。

在一可实施例中，参见图5，电流比较电路400中各比较电流源的电流依次增大。

具体的，Ib_CC₁<···<Ib_CC_N。

本公开中电流比较电路的级数N和源极跟随电路的级数N可根据LDO电路中最大电流和最小电流之间的级数进行预设，本公开对此不做具体限定，

其中，电流比较电路的级数N表示电流比较电路包含的电流比较子电路的个数，如电流比较电路包含一个电流比较子电路时其级数为1，电流比较电路包含两个电流比较子电路时其级数为2，电流比较电路包含N个电流比较子电路时其级数为N；源极跟随电路的级数N表示源极跟随电路包含的源极跟随子电路的个数，如源极跟随电路包含一个源极跟随子电路时其级数为1，源极跟随电路包含两个源极跟随子电路时其级数为2，源极跟随电路包含N个源极跟随子电路时其级数为N。

参见图2至图5，以源极跟随电路200的源极跟随子电路202、功率管阵列300的功率管PM_CC₁、功率管PM₃和电流比较电路400的电流比较子电路401为例，各电路中组件间的具体连接关系如下：

功率管PM_CC₁的源端与电源VDD连接，功率管PM_CC₁的栅端分别与缓冲电流源Ib_BUF₀的输出端、缓冲晶体管PM_BUF₀的源端、电流开关SB₁的第二端、跟随控制开关S₁的第一端以及功率管PM₃的栅端连接，功率管PM_CC₁的漏端分别与比较电流源Ib_CC₁的第一端、施密特触发器Smit₁的输入端连接；施密特触发器Smit₁的输出端分别与反相器inv₁的输入端和电流开关SB₁的控制端连接；反相器inv₁的输出端与跟随控制开关S₁的控制端连接；比较电流源Ib_CC₁的第二端接地；功率管PM₃的源端与电源VDD连接，功率管PM₃的漏端分别连接反馈电阻R_FB2的上端、输出电容C_out的上端与电流源I_out的上端。

在本公开中的LDO电路中，负载电流与功率管阵列300的输出电流一致。

以LDO电路中只有一个源极跟随子电路和一个电流比较子电路为例，参见图2，LDO电路空载时，负载电流为0，此时功率管阵列300中功率管PM_CC₁的电流小于比较电流源Ib_CC₁，施密特触发器Smit₁输出逻辑低电平，控制电流开关SB₁闭合，反相器inv₁对该逻辑低电平进行翻转输出逻辑高电平，控制跟随控制开关S₁断开，使得源极跟随电路的偏置电流增大，源极跟随管的宽长比W/L减小，从而源极跟随电路两端的电压差绝对值|Vgs|增大，使得运算放大器100输出端的PM₂工作在饱和区；

参见图3，LDO电路重载时，负载电流达到最大值，此时功率管阵列300中功率管PM_CC₁的电流大于比较电流源Ib_CC₁，施密特触发器Smit₁输出逻辑高电平，控制电流开关SB₁断开，反相器inv₁对该逻辑高电平进行翻转输出逻辑低电平，控制跟随控制开关S₁闭合，使得源极跟随电路的偏置电流减小，源极跟随管的宽长比W/L增大，从而源极跟随电路两端的电压差绝对值|Vgs|减小，使得运算放大器100输出端的NM₂工作在饱和区。

源极跟随电路两端的电压差绝对值|Vgs|用公式表示如下：

/>

其中，|Vth|为源极跟随管的阈值电压，μp*Cox为源极跟随管的工艺常数，Ib为源端跟随电流的偏置电流，W/L为源极跟随管的宽长比。

可见，在源极跟随管的宽长比W/L减小、源极跟随电路的偏置电流Ib增大时，源极跟随电路两端的电压绝对值|Vth|增大；在源极跟随管的宽长比W/L增大、源极跟随电路的偏置电流Ib减小时，源极跟随电路两端的电压绝对值|Vth|减小，以使运算放大器中输出端的PMOS管或NMOS管工作在饱和区，避免了运算放大器的输出电压将根据负载电流的变化而出现较大变化，提高了运算放大器的输出电压的稳定性，从而避免LDO电路的环路增益在负载电流为空载和重载时降低太多，减小了LDO电路的负载调整率。

如图1，现有的LDO电路中随着负载电流I_out从0开始增大，运算放大器100输出电压OP_OUT_BAK(即A点的电压)逐渐减小，LDO输出电压(即B点的电压)LDO_1P5_BAK也逐渐减小。

参见图2和图3本公开的LDO电路中随着负载电流I_out从0开始增大，电流比较电路中的施密特触发器逻辑的输出结果从低电平变为高电平，控制对应的控制电流开关从闭合到断开，反相器对施密特触发器逻辑的输出结果进行翻转，输出结果由逻辑高电平到逻辑低电平，控制跟随控制开关从断开到闭合，源极跟随电路中源极跟随管的宽长比W/L增大。

本公开中在LDO电路中有四个源极跟随子电路和四个电流比较子电路时，LDO电路控制效果最佳，其仿真结果参见图6，因电流比较电路中的各比较电流源的电流依次增大，因此，各电流比较子电路中的施密特触发器逻辑的输出结果依次发生翻转从低电平变为高电平，对应的控制电流开关S₁、S₂、S₃、S₄从闭合到断开，反相器对施密特触发器逻辑的输出结果进行翻转，输出结果由逻辑高电平到逻辑低电平，对应的随控制开关从SB₁、SB₂、SB₃、SB₄断开到闭合，源极跟随电路中源极跟随管的宽长比W/L增大，源极跟随电路的偏置电流减小，与现有的LDO电路相比，负载电流增大时，运算放大器输出电压OP_OUT逐渐减小的趋势随着电流比较电路的逻辑输出结果得到缓解，即随着负载电流I_out增大，运算放大器输出电压OP_OUT相比OP_OUT_BAK电压变化范围小，LDO输出结果LDO_1P5相比LDO_1P5_BAK的电压变化范围小。

本公开的LDO电路在空载时，增大源极跟随电路两端的电压差|Vgs|，在重载时，减小源极跟随电路两端的电压差|Vgs|，保证在负载电流从空载到重载的整个变化范围内运算放大器输出端的PMOS管或者NMOS管仍工作在饱和区，从而避免LDO电路的环路增益在负载电流为空载和重载时降低太多，减小了LDO电路的负载调整率。

基于同一发明构思，本公开还提供一种LDO电路控制方法，包括上述的LDO电路，参见图7，该方法包括：

在步骤S101中，镜像获取功率管阵列的功率管的输出电流。

其中，参见图2至图5，以功率管PM_CC₁为例，获取功率管PM_CC₁镜像PM₃的负载电流，并根据预设比例缩小该负载电流得到输出电流，在功率管阵列中有多个功率管时，预设比例的值依次增大。

具体的，预设比例可根据功率管阵列中的功率管的数量进行预设，还可以根据控制需要进行预设，本公开对此不做具体限定。

在步骤S102中，判断输出电流是否小于参考电流。

其中，对应功率管PM_CC₁的参考电流为比较电流源Ib_CC₁。

在步骤S103中，在输出电流小于参考电流的情况下，控制开关模块连通功率管阵列中的功率管的栅端与电流源的输出端，以调整源极跟随管的宽长比减小、源极跟随电路的偏置电流增大。

其中，在应功率管PM_CC₁的输出电流小于比较电流源Ib_CC₁(即LDO电路空载)的情况下，施密特触发器Smit₁输出逻辑低电平，控制电流开关SB₁闭合，反相器inv₁对该逻辑低电平进行翻转输出逻辑高电平，控制跟随控制开关S₁断开，以调整源极跟随管的宽长比W/L减小，源极跟随电路的偏置电流增大。

在步骤S104中，在输出电流大于参考电流的情况下，控制开关模块连通功率管阵列中的功率管的栅端与源极跟随管的源端，以调整源极跟随管的宽长比增大、源极跟随电路的偏置电流减小。

其中，在应功率管PM_CC₁的输出电流大于比较电流源Ib_CC₁(即LDO电路重载)的情况下，施密特触发器Smit₁输出逻辑高电平，控制电流开关SB₁断开，反相器inv₁对该逻辑高电平进行翻转输出逻辑低电平，控制跟随控制开关S₁闭合，以调整源极跟随管的宽长比W/L增大，源极跟随电路的偏置电流减小。

具体的，本公开涉及的LDO电路中各组件以组件间的具体连接方式以运行方式，参见上述实施例，在此不再重复阐述。

本公开在LDO电路中负载电流最小时，控制开关模块连通功率管阵列中的功率管的栅端与电流源的输出端，以调整源极跟随管的宽长比减小、源极跟随电路的偏置电流增大；负载电流最大时，控制开关模块连通功率管阵列中的功率管的栅端与源极跟随管的源端，以调整源极跟随管的宽长比增大、源极跟随电路的偏置电流减小；以使运算放大器靠近输出端的NMOS管或PMOS管均工作在饱和区，避免了运算放大器的输出电压将根据负载电流的变化而出现较大变化，从而避免LDO电路的环路增益在负载电流为空载和重载时降低太多，提高了运算放大器的输出电压的稳定性，减小了LDO电路的负载调整率。

基于同一发明构思，本公开还提供一种集成电路，包括上述的LDO电路。

本公开的集成电路在负载电流最小时，控制开关模块连通功率管阵列中的功率管的栅端与电流源的输出端，以调整源极跟随管的宽长比减小、源极跟随电路的偏置电流增大；负载电流最大时，控制开关模块连通功率管阵列中的功率管的栅端与源极跟随管的源端，以调整源极跟随管的宽长比增大、源极跟随电路的偏置电流减小；以使运算放大器靠近输出端的功率管均工作在饱和区，避免了运算放大器的输出电压将根据负载电流的变化而出现较大变化，从而避免LDO电路的环路增益在负载电流为空载和重载时降低太多，提高了运算放大器的输出电压的稳定性，减小了LDO电路的负载调整率。

基于同一发明构思，本公开还提供一种电子设备，包括上述的LDO电路。

图8是根据一示例性实施例示出的一种电子设备800的框图。如图8所示，该电子设备800可以包括：处理器801，存储器802。该电子设备800还可以包括多媒体组件803，输入/输出(I/O)接口804，以及通信组件805中的一者或多者。

其中，处理器801用于控制该电子设备800的整体操作，以完成上述的LDO电路控制方法中的全部或部分步骤。存储器802用于存储各种类型的数据以支持在该电子设备800的操作，这些数据例如可以包括用于在该电子设备800上操作的任何应用程序或方法的指令，以及应用程序相关的数据，例如联系人数据、收发的消息、图片、音频、视频等等。该存储器802可以由任何类型的易失性或非易失性存储设备或者它们的组合实现，例如静态随机存取存储器(Static Random Access Memory，简称SRAM)，电可擦除可编程只读存储器(Electrically Erasable Programmable Read-Only Memory，简称EEPROM)，可擦除可编程只读存储器(Erasable Programmable Read-Only Memory，简称EPROM)，可编程只读存储器(Programmable Read-Only Memory，简称PROM)，只读存储器(Read-Only Memory，简称ROM)，磁存储器，快闪存储器，磁盘或光盘。多媒体组件803可以包括屏幕和音频组件。其中屏幕例如可以是触摸屏，音频组件用于输出和/或输入音频信号。例如，音频组件可以包括一个麦克风，麦克风用于接收外部音频信号。所接收的音频信号可以被进一步存储在存储器802或通过通信组件805发送。音频组件还包括至少一个扬声器，用于输出音频信号。I/O接口804为处理器801和其他接口模块之间提供接口，上述其他接口模块可以是键盘，鼠标，按钮等。这些按钮可以是虚拟按钮或者实体按钮。通信组件805用于该电子设备800与其他设备之间进行有线或无线通信。无线通信，例如Wi-Fi，蓝牙，近场通信(Near FieldCommunication，简称NFC)，2G、3G、4G、NB-IOT、eMTC、或其他5G等等，或它们中的一种或几种的组合，在此不做限定。因此相应的该通信组件805可以包括：Wi-Fi模块，蓝牙模块，NFC模块等等。

在一示例性实施例中，电子设备800可以被一个或多个应用专用集成电路(Application Specific Integrated Circuit，简称ASIC)、数字信号处理器(DigitalSignal Processor，简称DSP)、数字信号处理设备(Digital Signal Processing Device，简称DSPD)、可编程逻辑器件(Programmable Logic Device，简称PLD)、现场可编程门阵列(Field Programmable Gate Array，简称FPGA)、控制器、微控制器、微处理器或其他电子组件实现，用于执行上述的LDO电路控制方法。

在另一示例性实施例中，还提供了一种包括程序指令的计算机可读存储介质，该程序指令被处理器执行时实现上述的LDO电路控制方法的步骤。例如，该计算机可读存储介质可以为上述包括程序指令的存储器802，上述程序指令可由电子设备800的处理器801执行以完成上述的LDO电路控制方法。

以上结合附图详细描述了本公开的优选实施方式，但是，本公开并不限于上述实施方式中的具体细节，在本公开的技术构思范围内，可以对本公开的技术方案进行多种简单变型，这些简单变型均属于本公开的保护范围。

另外需要说明的是，在上述具体实施方式中所描述的各个具体技术特征，在不矛盾的情况下，可以通过任何合适的方式进行组合。为了避免不必要的重复，本公开对各种可能的组合方式不再另行说明。

此外，本公开的各种不同的实施方式之间也可以进行任意组合，只要其不违背本公开的思想，其同样应当视为本公开所公开的内容。

Claims (10)

1.一种LDO电路，其特征在于，包括源极跟随电路、电流比较电路、运算放大器、功率管阵列；

所述源极跟随电路连接在所述运算放大器的输出端和所述功率管阵列的输入端之间，所述电流比较电路连接在所述功率管阵列与地之间；

所述源极跟随电路包括至少一个源极跟随子电路，所述源极跟随子电路包括电流源、开关模块以及源极跟随管，所述功率管阵列中的功率管的栅端通过所述开关模块选择性的连通所述源极跟随管的源端或者所述电流源的输出端；

所述电流比较电路的输出端与所述开关模块连接，用于根据所述功率管阵列中的功率管的输出电流与参考电流的大小关系，控制所述开关模块连通所述功率管阵列中的功率管的栅端与所述源极跟随管的源端，或者连通所述功率管阵列中的功率管的栅端与所述电流源的输出端，以调整所述源极跟随管的宽长比和所述源极跟随电路的偏置电流，以使所述运算放大器中MOS晶体管工作在饱和区。

2.根据权利要求1所述的LDO电路，其特征在于，所述源极跟随电路包括缓冲电路，所述缓冲电路包括缓冲晶体管和缓冲电流源，所述缓冲电流源的输入端与电源连接，所述缓冲电流源的输出端分别与所述功率管阵列的输入端以及所述缓冲晶体管的源端连接，所述缓冲晶体管的栅端与所述运算放大器的输出端连接，所述缓冲晶体管的漏端接地。

3.根据权利要求1所述的LDO电路，其特征在于，所述源极跟随管的栅端与所述运算放大器的输出端连接，所述源极跟随管的漏端接地。

4.根据权利要求1所述的LDO电路，其特征在于，所述开关模块包括电流开关和跟随控制开关，所述电流开关与所述跟随控制开关串联，且所述电流开关的断闭状态与所述跟随控制开关的断闭状态相反。

5.根据权利要求4所述的LDO电路，其特征在于，所述电流比较电路包括至少一个电流比较子电路，所述电流比较子电路的输入端与所述功率管阵列中的功率管的漏端连接，所述电流比较子电路的输出端与所述开关模块连接。

6.根据权利要求5所述的LDO电路，其特征在于，所述电流比较子电路包括比较电流源、施密特触发器、反相器；

所述施密特触发器的输入端分别与所述功率管阵列的功率管的漏端和所述比较电流源的第一端连接，所述施密特触发器的输出端分别与所述反相器的输入端和所述电流开关的控制端连接；

所述反相器的输出端与所述跟随控制开关的控制端连接，

所述比较电流源的第二端接地。

7.根据权利要求6所述的LDO电路，其特征在于，所述电流比较子电路的数量与所述源极跟随子电路的数量一致，且所述电流比较子电路的数量比所述功率管阵列中的功率管的数量少一个。

8.根据权利要求6所述的LDO电路，其特征在于，所述电流比较电路中各所述比较电流源的电流依次增大。

9.一种LDO电路控制方法，其特征在于，包括权利要求1-8任一项所述的LDO电路，所述方法包括：

镜像获取功率管阵列中的功率管的输出电流；

判断所述输出电流是否小于参考电流；

在所述输出电流小于参考电流的情况下，控制开关模块连通所述功率管阵列中的功率管的栅端与电流源的输出端，以调整源极跟随管的宽长比减小、源极跟随电路的偏置电流增大；

在所述输出电流大于参考电流的情况下，控制开关模块连通所述功率管阵列中的功率管的栅端与源极跟随管的源端，以调整源极跟随管的宽长比增大、源极跟随电路的偏置电流减小。

10.一种集成电路，其特征在于，包括权利要求1-8任一项所述的LDO电路。

Images