TWI358804B - Multichip package structure and the forming method - Google Patents

Multichip package structure and the forming method Download PDF

Info

Publication number
TWI358804B
TWI358804B TW096145579A TW96145579A TWI358804B TW I358804 B TWI358804 B TW I358804B TW 096145579 A TW096145579 A TW 096145579A TW 96145579 A TW96145579 A TW 96145579A TW I358804 B TWI358804 B TW I358804B
Authority
TW
Taiwan
Prior art keywords
package
light
layer
die
emitting diodes
Prior art date
Application number
TW096145579A
Other languages
English (en)
Other versions
TW200924133A (en
Inventor
Wen Yung Fu
Original Assignee
Chipmos Technologies Inc
Chipmos Technologies Bermuda
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chipmos Technologies Inc, Chipmos Technologies Bermuda filed Critical Chipmos Technologies Inc
Priority to TW096145579A priority Critical patent/TWI358804B/zh
Publication of TW200924133A publication Critical patent/TW200924133A/zh
Application granted granted Critical
Publication of TWI358804B publication Critical patent/TWI358804B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

1358804 >(ΰ 2〇11年7月躬日修正替換頁 九、發明說明： 【發明所屬之技術領域】 本發明係有關於-種半導體封裝方法，特別是將不同尺寸大小及 ： 功能之晶粒進行重新配置之封裝封方法。 【先前技術】 半導體的技術已經發展的相當的迅速，因此微型化的半導體晶粒 (Dice)必難有錄化的雜的絲，使得半導體晶粒必須要在很小的 區域中配置更多的輸入職墊(!/〇 pads)，因而使得金屬接腳㈣的 _ 密度也快速的提高了。因此，早期的導線架封裝技術已經不適合高密 度之金屬接腳；故發展出-種轉列_丨GridBGA)的封裝技 術’球陣列封裝除了有比導線架封裝更高密度之優點外，其錫球也比 較不容易損害與變形》 隨著3C產品的流行，例如：行動電話（Cdl ph〇ne)、個人數位助 理（PDA)或是iPod等’都必須要將許多複雜的系統晶片放入一個非 常小的空間巾，因此騎決此—問題，_麵為「晶圓級封裝㈣^ level package ’ WLP)」之封裝技術已經發展出來，其可以在切割晶目 φ 成為-顆職晶粒之前’就先對晶圓進行封裝。美國專利公告第 5,323,051號專利即揭露了這種「晶圓級封裝」技術。然而，這種「晶 圓級封裝」技術隨著晶粒主動面上的焊塾_s)數目的增加，使得焊墊 (pads)之間距過小’除了料觀號齡或訊鮮_問耕，也會因 為焊塾間距過小而造成封裝之可靠度降低等問題。因此，當晶粒再更 進-步的料後，使得祕的封裝技_無法滿足。 …為解決此一問題，美國專利公告第7，196,408號已揭露了一種將完 成半導體製程之晶18，經酬試及切贿，制試結果為良好的晶粒 6
S 2011年7月ί日修正替換頁 (good die)重新放置於另一個基板之上，然後再進行封裝製程如此， 使得這些被重新放置的晶粒間具有較寬關距，故可以紅粒上的焊 墊適當的分配，例如使用向外延伸（fanout)技術，因此可以有效解決 因間距過小，除了會導致訊號耦合或訊號干擾的問題。 然而，為使半導體晶片能夠有較小及較薄的封裝結構，在進行晶 圓切割前，會先對晶圓進行薄化處理，例如以背磨曰)曰 方式將晶®薄化至2〜2Gmn，然後再_成_綱的晶粒。此一經過薄 化處理之晶粒’經過重新配置在另-基板上，再以賴方式將複數個 晶粒形成-封裝體；由於晶粒㈣，使得難體也是非常的薄，故當 封裝體脫離基板讀，雖體本㈣應力會使得縣财缝曲，增 加後續進行切割製程的困難。 曰 另外，在晶圓切割之後，重新配置在另—個基板時，由於新的基 板的尺寸較原來的尺寸為大’因此在後龜球製程巾，會無法對準， 其封裝結構可靠度降低。為此，本發明提供—種在進行晶圓切割之前， 在晶圓背解銳(alig_t. ma峨相有效轉決植球時無 法對準以及封裝體產生翹曲的問題。 此外，在整個封裝的聰中，產生植料，製造設備會對晶 粒產生局部過大的壓力，而可能損傷晶粒的問題；同時，也可^因: 植球口的材料造成與晶粒上的焊賴之雜值變大，而影響晶粒之性能 專問韻。 【發明内容】 β有馨於發明背景巾所述之植球對準以及縣馳_醜，本發 明提供-種糊晶m對準標誌之晶粒重聽置之封裝結構及其方法， 來將複數個晶粒麵進行配置並進行雜之方法。故本發明之主要目 2011年7月25日修正替換頁 的在&供—種在割之前先軸對準麟，鎌藉由對準標諸進 行晶粒重新配置之封裝方法，使得在植球之製程中可以對準之夕^封 裝體本身可以克服應力而會使得封裝體在脫離基板後，保持平整，可 有效提高製造之良率及可靠度。 本發明之另一主要目的在提供一種在晶粒重新配置之封裝方法， 係將不同尺寸大小及魏之晶粒麵配置在-基板上之封裝方法。 此外，本發明還有-主要目的在提供一種晶粒重新配置之封裂方 法’其可以將12时晶圓所切割出來的晶粒重新配置於8(ί寸晶圓之基板 上’如此可以有效運用8心圓之即有之封裝設備，而無需重新設立 12吋晶圓之封裝設備，可以降低12吋晶圓之封裝成本。 本發明之再一主要目的在提供一種晶粒重新配置之封裝方法，使 付進行封裝的晶片都是，，已知是功能正常之晶片，，（Κη_ gQQd㈣， 可以節省封裝材料，故也可以降低製程之成本 本發明之再一主要目的在提供一種晶粒重新配置之封裝方法，使 知進行封裝的晶片都是，，已知是功能正常之晶片，，（Kn〇wn g〇〇d出幻， 可以節省封裝材料，故也可以降低製程之成本。 根據以上所述，本發明提供一種模組化之多晶粒封裝方法，包括: 提供複數個晶粒，每一晶粒具有一主動面且主動面上配置有複數個焊 墊，取放複數個晶粒至一基板上，每一晶粒係以覆晶方式將主動面與 一配置於基板上的黏著層連接；形成一高分子材料層在基板及部份晶 粒之一下表面上；脫離基板’以曝露出每一晶粒之主動面及每一焊墊， 以形成一封裝體；形成複數個圖案化之金屬線段，部份複數個圖案化 之金屬線段之兩端電性連接複數個晶粒之主動面上的複數個焊墊，部 份複數個圖案化之金屬線段之一端電性連接複數個晶粒之主動面上的 複數個焊墊；形成圖案化之保護層以覆蓋複數個圖案化之金屬線段， 1358804 2011年7月25日修正替換頁 並曝露部份複數_案化之金魏段之另1;形成複數個導電元 件，係將複數個導電元件電性連接在已曝露之每一圖案化之金屬線段 之另-端上；及切觸紐’以軸魏個_化之乡晶誠裝結構。 本發明揭露另-種發光二_重新配置之封裝方法，包括:提供複
數條光二極體，每-發光二極體具有—主動面且主動面上且有一 P 電極及- N電極；取放複數個料二極體至_基板上，每—發光二極 體係以覆晶方式將主動面與-gi置於基板上的黏著層連接；形成一高 分子材料躲基板及部份發光二極體之—下表面上；平坦化高分子材 料層’使高分子材料層充滿於複數個發光二_之間並包覆每一發光 二極體之-下表面；脫離模具裝置，轉露出每—發光二極體之主動 面以及每-電極以形成-封裝體；形成複數個騎化之金屬線段，複 數個圖鎌之金麟段之-齡職性連接每—發光二極體之主動面 上之每- P _及每-N電極，而另__端分別共接於__向外延伸之金 屬線段；形成-圖案化之保護層以覆蓋複數_案化之金屬線段，並 曝露出複數個圖案化之金屬線段之向外延伸之的兩端之部份表面；形 成複數個導電元件，係將複數個導電树電性連接在已曝露之向外延 伸之金屬線段之表面上；及切割封裝體，以形成複數賴組化之之發 光二極體封裝結構。 本發明揭露-辦光二極體重之難結構，包括:複數個發 光二極體’每-發光二極體具有—主動面且主動面上配置有—p電極 及N電極，封裝體，係環覆於每一發光二極體之五個面且曝露出 每-發光二極體之絲面及每—p電極及每—N電極；複數個圖案化 之金屬線段’係其-端分職性連接每—發光二極體之絲面上之每 - P電極及N電極，而另一端則分別共接於一向外延伸之金屬線段； -圖案化之紐層，肋覆蓋複數個@案化之金祕段，轉露出向 外延伸之金屬線段的部份表面；及複數個導電元件，係形成在已曝露 9
yC 2011年7月芬曰修正替換頁 之向外延伸之表面上，以形成電性連接。 本發明另揭種模組化之乡晶粒封裝結構，包括··複數個晶粒， 每一晶粒具有一主動面且主動面上配置體複數個焊墊；一封裝體，係 環覆於每一晶粒之五個面且曝露出每一晶粒之主動面及每一焊墊；複 數個圖案化之金屬線段，部份_化之金麟段之兩端f性連接複數 個晶粒之主動面上的複數個焊墊，而部份圖案化之金屬線段之一端電 性連接複數個晶粒之主動面上之複數個焊墊；一圖案化之保護層，係 覆蓋複數個圖案化之金屬線段並曝露部份圖案化之金屬線段之另一 端，形成複數個導電元件，係將複數個導電元件電性連接在已曝露之 每一圖案化之金屬線段之另一端上及一散熱裝置，係形成於封裝體之 一背面上。 有關本發明的特徵與實作，茲配合圖示作最佳實施例詳細說明如 下。（為使對本發明的目的、構造、特徵、及其功能有進一步的瞭解， 茲配合實施例詳細說明如下。） 【實施方式】 本發明在此所探討的方向為一種晶粒重新配置之封裝方法，將複數 個晶粒重新配置於另一基板上，然後進行封裝的方法。為了能徹底地 瞭解本發明，將在下列的描述中提出詳盡的步驟及其組成。顯然地， 本發明的施行並未限定晶片堆疊的方式之技藝者所熟習的特殊細節。 另一方面，眾所周知的晶片形成方式以及晶片薄化等後段製程之詳細 步驟並未描述於細節中，以避免造成本發明不必要之限制。然而，對 於本發明的較佳實施例，則會詳細描述如下，然而除了這些詳細描述 之外，本發明還可以廣泛地施行在其他的實施例中，且本發明的範圍 不受限定，其以之後的專利範圍為準。 在現代的半導體封裝製程中，均是將一個已經完成前段製程（Front 13.58804 2011年7月23·日修正替換頁
EndPr〇CeSS)之晶圓（wafer)先進行薄化處理（Thinningpr〇cess)，例 如將晶片的厚度研磨至2〜20 mil之間；然後’進行晶圓的切割（讓㈣ process)以形成一顆顆的晶粒110;然後，使用取放裝置（pickandplace) 將一顆顆的晶粒逐一放置於另一個基板100上，如第丨圖所示。很明 顯地，基板100上的晶粒間隔區域比晶粒11〇大，因此，可以使得這些 被重新放置的晶粒110間具有較寬的間距，故可以將晶粒11〇上的焊墊 適當的分配。此外，本實施例所使用的封裝方法，可以將12吋晶圓所 切割出來的晶粒110重新配置於8吋晶圓之基板上，如此可以有效運用 8吋晶圓之即有之封裝設備，而無需重新設立12吋晶圓之封裝設備， 可以降低12吋晶圓之封裝成本。然後要強調的是，本發明之實施例並 未限定使用8吋晶圓大小之基板，其只要能提供承載的功能者，例如： 玻璃、石英、陶瓷、電路板或金屬薄板（metal f〇il)等，均可作為本實 施例之基板100 ’因此基板1〇〇的形狀也未加以限制。 請參考第2圖，係表示一基板其背面具有對準標誌俯視圖。如第2 圖’係表示在晶圓基板的上表面上之背面的X_y方向上，設置有複數個 對準標誌(alignment mark)302。由先前陳述所知，當一晶圓(未在圖中表 示）’例如具有複數個微處理晶粒(microprocessor)之晶圓、具有複數個 δ己憶體晶粒之晶圓或是具有複數個記憶體控制晶粒之晶圓經過切割之 後形成複數個晶粒’再重新將這些晶粒逐一配置在新的基板1〇時，盆 中在新的基板上的晶粒因此’在新的基板上可以是複數個相同功能及 尺寸的晶粒’例如一記憶體模組；或是由不同功能及尺寸之晶粒所構 成之一晶粒模組’例如由微處理晶粒(microprocessor)、記憶體晶粒 (memory)或是記憶體控制晶粒(memory controller)所組成之晶粒模組。 由於新的基板1〇之間的晶粒間隔區域比重新配置的晶粒大，在後續封 裝製程的植球步驟(ball mount)會無法對準，而將導電元件(未在圖中表 示)準確的形成在晶粒的背面上所需的位置，而造成封裝結構的可靠度 11 1358804 2011年7月35日修正替換頁 降低。因此’在本發明的具體實施例中，形成對準標諸3〇2的方式可 以利用絲刻(ph〇to-etching)製程，其係在基板的背面且在方向上 形成複數個對準標諸302，且其形狀為十字之標諸。另外，形成對準標 誌302的方式還包括利用雷射標籤(lasermark)製程，以形成複數個對^ 標誌302在基板的背面上。 接著，第3 ®至第6 ®絲林發明所揭露之晶粒重新配置之實施 例之各步驟示意圖。首先’如第3圖所示，先提供一基板1〇，並在基 板10上配置有-黏著層2〇，此黏著層2〇為一具有彈性之黏著材料， 例如石夕橡膠(silicon rubber)、石夕樹脂(silic〇n概叫、彈性pu、多孔阳、 丙稀酸»(aCrylicrubber)或晶粒切割膠等。料，使用取放裝置(未在 圖中表示)將複數個好的晶粒310逐一放置並貼附至基板1〇上的黏著層 2〇 ’其令晶粒310係以覆晶(flip chip)方式將其主動面上的焊墊犯與 基板10上的黏著層20連接。此外，要強調的是，在此取放過程中， 取放裝置(未在圖中表示)會根據每—顆晶粒31G的背面上的 3〇2以及參考基板1〇上的複數個對準標誌(未在圖中表示)的位置後，準 確地將每-顆晶粒310與基板1()上的黏著層2〇連接。因此，每一顆 晶粒310之主動面上的焊塾312位置均為已知，故可解決後續進行金 屬線連接時的對準問題。 接下來’請繼續參考第3圖，當複數個好的晶粒3⑴已被準確地放 置並貼附至基板1G上_著層2G讀，接著，絲板⑴及部份晶粒 ^ 310上塗佈高分子材料層4〇，其中此高分子材料層4〇可以是石夕膠、 環氧樹脂、丙稀酸（aciylic)、及苯環丁烯（BCB)等材料；然後使 用-模具裝置500將高分子材料層4〇覆平，使得高分子材料層4〇形 成-平坦化的表面’並且使得高分子材料層4〇填滿於晶粒之間並 且每-顆晶粒310的五個面均由高分子材料層4〇所包覆。 然後’可以選擇性地對平坦化的高分子材料層4〇進行一供烤程
S 12 13.58804 2011年7月4修正替換頁
序，以使南分子材料層4〇固化。再接著，進行脫模程序，將模具裝置 500與固化後的高分子材料層4〇分離，以裸露出平坦化的高分子材料 層40的表面，如第4圖所示。接著，將高分子材料層40與黏著層20 分離，例如將高分子材料層40與基板1〇 —起放入去離子水的槽中， 使商分子材料層40餘著層20分離，形成一個封裝體；此封裝體包 覆每一顆晶粒310，並且只曝露出每一晶粒31〇之主動面上的焊墊 312。再接著，可以選擇性地使用切割刀（未顯示於圖中）在高分子材 料層40的表面上形成複數條切割道410，如第4圖所示；每-切割道 41〇的深度為0.5]密爾（mil)，而切割道之寬度則為5至25微米。 在-較佳實施财，此_道可以是相互垂直交錯，並且可以作 為實際切割晶粒時的參考線。由於在封裝體之相對於晶粒31〇之主動 面之背面形成魏數條_道，因此當高分子㈣層4()與基板ι〇 剝離後，封裝體上的應力會被這些切割道彻所形成的區域所抵消， 故可有效地解決封裝體翹曲的問題。 丧者’ K第5圖至第6圖’係表示在複數個晶粒3H)上形成複數 ^化之金麟段之俯湖。在本實施财，已先_體製程將
=裝=的複數個晶粒之主動面上的每一個焊墊M2都曝露出 术接著，即可在晶粒31〇的主動面的提執l 上、+ a 之金屬線段Μ)，每-條金屬線段5G向 麵案化 分別電性連接嫩每-晶粒上聯的方式 之金屬線叙步貌含··仏形^=’=魏侧案化 a- t 鱼屬層5〇A在母一晶粒3〗〇之 絲面之母-谭墊3ί2上，如第5圖所示 術’例如：_、_轉料，先戦-醉化光 =表桃_观之上；然彳_刻方絲雜約 之後，再剝除圓案化之光阻層；因此， 金屬層5〇Α 式來形成抛個職化之金顧段5G 據所$要的電性連接方 又50，而在本實施例t，每-圓案化 13 2011年7月25*曰修正替換頁 之金屬線段50之向外延伸之兩端係電性連接至相鄰之每一晶粒31〇上 之複數個焊㈣2 ’使得；_的每—晶粒31Q彼此細㈣的方式電性 連接；然而，此串聯的電性連接方式僅為本發明之—實施例，其目的 僅在揭路使用圖案化的金屬製程，可以將複數個晶粒依據所要的電性 連接方式完成連接。由上所述，可轉複數個晶粒3iQ以轉或並聯 方式形成-模組(module)，例如：DRAM她，如第6圖所示。此外， 金屬線段5G可以是由銅、金或銅合金等材料所形成，同時，金屬線段 也可以疋由UBM金屬層來形成，此ugM金屬層之材料可以是 Ti/Cu 或是 TiW/Cu。 在此要強調的疋，本發明在將複數個好的晶粒31〇重新配置在另一 基板ίο的過程中’由於每-晶粒⑽的背面上都有對準標誌、3〇2同時 可以進-步參考基板1Gjl的複數個解觀驗置後每—顆晶粒3ι〇 之主動面上的焊塾312位置均為已知，故可賴後續進行金屬線連接 時的對準問題。因此’在㈣高分子材料⑽形成封舰後，由於每一 晶粒3H)的5個面都被高分子材料層4〇所包覆，僅有晶粒31〇之主動 面上的焊墊312曝路出來，而此主動面上的焊塾312位置是可以碟定 的，故可以依據本發明所揭露之方式，將複數個相同或是不相同的好 的晶粒310封裝在-起，然後以半導體製程來形成_化的金屬線5〇 將所要組合成模組（module)的複數個晶粒31〇電性連接在一起。 例如.將4顆256M的DRAM晶粒以串連或並連的方式封裝在一起， 形成個s己憶谷里為ig之記憶模組;或是，將複數個發光二極體(le〇) 串接成-錄狀光源或是並連成—碌光源；或是，將抑功能、不 同大小之晶粒封錢-緣等’都可藉由本實關來達成。以下將會 進一步的說明。 此外，在上述實細t，形成平坦化的高分子材料層4〇的方式可 以選擇使用注模方式（moldingproeess)來形成。此時，將—模具裝置 500覆蓋至基板10上，並且使模具裝置5〇〇與晶粒3i〇間保持一空間， 因此可以將高分子材料層4〇 ’例如環氧樹脂模封材獅卿 Compound ; EMC)，注入模具裝置5〇〇與晶粒3i〇的空間中使得高分 子材料層40形成-平坦化的表面並且使得高分子材料層4〇充滿於晶 粒3K)之間並包覆每-晶粒31〇。由於，使用注模方式來包覆每一晶粒 310之後，其製造過程與前述方式蝴，故不再贊述之。 接著’請參考第7圖’係為上述第6圖之一俯視圖（即第6圖為 第7圖在AA剖面的示意圖）。第7圖係表示每—晶粒训之間係利用 金屬線段50以串聯的方式電性連接以形成—模組，其中可使用四個相 同尺寸大小及功能之晶粒31G (例如：DRAM)形成晶_組或是兩個 的粒形成-¼組。當然，也可以將兩兩並排之晶粒以串聯及並聯之方 式連接成-餘。然而’將複數個晶粒串聯及並聯連接在―起之方式， 即可經由前述第3圖至第6圖的過程中完成。 接著’請參考第8圖，係表示形成一 LED發光模組之示意圖。如 第8圖所示，晶粒320係為發光二極體(LED)，每一發光二極體32〇的 P電極322與相鄰的發光二極體32〇的p電極322電性連接；而發光二 極體320的N電極321係與相鄰的發光二極體32〇的n電極321紐 連接’且每-發光二極|| 320之N電極321及P電極322係藉由金屬 線段50分別與焊墊70電性連接。同樣地，本發明也不限定發光二極 體320之數董或是其電性連接之方式，例如：將複數個發光二極體 (LED) φ接成-個柱狀光源或是並連成—面狀光源；同時，本發明也 不限定發光二極體’之發光顏色，即發光二極體32〇可以是紅光發 光二極體或綠紐光二極體紐紐光二極駐其絲色之發光二極 體（例如：白光）或是前述發光二極體之組合等。另外，如第9圖所 示’係將刊功誠不同大小之晶粒封完成封裝之上視圖。很明顯地， 這些晶粒模組係由複數，晶粒所構成之系統級封裝 2011年7月25曰修正替換頁 (System-In-Package ; SIP)，這些晶粒至少包含微處理裝置 305(micr〇pr〇cessormeans)'記憶體裝置310(mem〇ry咖咖)或是記憶體 控制裝置315(mem〇rycontrollermeans);其中每一晶粒之主動面上具有 複數個焊墊，且在每一晶粒的焊墊上形成複數條金屬線段，以串聯或 是並聯的方式電性連接相鄰之晶粒並與導電元件電性連接。 在刖述將母一顆晶粒完成模組化的封裝及電性連接後，緊接著， 要進行對外連接树的配f如第贏_示，在完成模組化的電性 連接後’隨即在職體之具有金祕段的面上，職—酸化之保護 層60 (例如：_mide)以M複數個圖案化之金屬線段5〇，並在金 屬線段50之向外延伸之兩端之部份表面上形成開口 &，以便曝露出複 數個圖案化之金屬線段50的另一端。此形成圖案化之保護層6〇的步 驟包括观-賴層60在複數_案化之金屬線段5()上；利用半導 體製程’例如顯影，先形成一圖案化之光阻層(未在圖中表示)在保護層 60上，接者，在進仃顯影後，移除相對於複數個圖案化之金屬線段邓 之向外延伸之兩端上之倾層以形綱口 62，即可曝露出位於開口 62 下之複數個瞧化之金屬線段5G之向外延伸之兩端之部份表面。 ,_ ^ 伽圖所示’係在保護層60之複數個開口 62處〕 _元㈣，其_元件7Q可岐_餘_或是 之模组。娜丄 割封裝體，以形成複數個完成封』 此外，如第u圖所示，#顯亍=L圖疋相對第7圖之封裝形式 〇：線段。帛咖㈣社·及第他 在本===系統級封裝一a— 一、藉由薄化製程，使得被封裝體包覆 ^358804 夕曰私+步Λ 3 + , + μ 2011年7月泛日修正替換頁 曰叔“曝路出來後，再於已曝露之晶粒之背面上黏貼一散敎 :12Β圖所不。此外’要強調的是，這種點貼散熱片的實施方 ==在第7圖之實施例中，時，義散熱片的時間，可以選 =拽裝體物_之《是選擇在封裝_行切割之後，都為本發 月之貫知方式，本發明並未加以限制。 雖穌發明赠叙触實施_露如上，财並_以限定本 任何熟習相像技藝者’在不脫離本發明之精神和範圍内，當可
^午之更祕_，耻本發明之專鄉_視本說明 之申請專利範圍所界定者為準。 【圖式簡單說明】 第1圖係表示先前技術之示意圖； 在具有對準標誌之基板之背 第2圖係根據本發明所揭露之技術 面之封裝結構之俯視圖；及
第3圖至^關輯本發衡縣之技術，_晶断準標諸 之晶粒重娜4之職方法職之封躲構之各步驟示意圖； 第7圖係根據本發騎揭露之技術，係絲第6圖之俯視圖； 第8圖係根據本發明所揭露之技術，係表示在複數個發光二極體 上形成電性連接之示意圖； 第9 ®係根據本發騎«之技術，絲錢數個晶粒上形成電 性連接之示意圖； 第ΟΑ圖係根據本發明所揭露之技術，係表示在複數個金屬線段 上形成保護層之示意圖； 17 第⑽圖係根據本發明所揭露之技術，係表月^^替換^ 複數個導電元叙㈣_; ««結構上形成 ^圖係根據本發明所揭露之技術’係表示第8圖沿BB線段之 〇_J式圖及第9圖沿CC線段之剖式圖；及 第12A _根據本發明所揭露之技術，表示具有散熱裝置 結構之示意圖；及 ^ -第12B圖係根據本發日月所揭露之技術，表示經薄化之封裝結構之 示意圖。 【主要元件符號說明】 10基板 20黏著層 100 基板 110 晶粒 302對準標誌 305 微處理裝置 310晶粒/記憶體裝置 312焊墊 315 記憶體控制裝置 320 發光二極體 40高分子材料層 13.58804 2011年7月2T日修正替換頁 410切割道 50金屬線段 60保護層 70導電元件 500模具裝置
19

Claims (1)

1358804 2011年7月-25-日修正替換頁 十、申請專利範圍： 1.一種模組化之多晶粒封裝方法，包括： 提供複數個晶粒’每一該晶粒具有一主動面且該主動面上配置有複數個 焊墊； 取放該些晶粒至一基板上，每一該晶粒係以覆晶方式將該主動面與一配 置於該基板上的黏著層連接； 形成一咼分子材料層在該基板及部份該些晶粒之一下表面上； 平坦化該高分子材料層，使該高分子材料層充滿於該些晶粒之間並包覆 每一該晶粒；
脫離該基板，以曝露出每一該晶粒之該主動面及每一該焊墊，以形成一 封裝體； 形成複數侧案化之金祕段，部份該些_化之金觀段之兩端電性 連接該些晶粒之該主動面上的該些·，而部份該些職化之金屬線段 之一端電性連接該些晶粒之該主動面上的該些焊墊； 形成-圖案化之保護層以覆蓋該些圖案化之金屬線段，並曝露部份該些 圖案化之金屬線段之另一端；
形成複數個導電元件，係將該些導電元件紐連接在6曝露之每一該圖 案化之金屬線段之另一端上；及 切割該封裝體，以形成複數個模組化之多晶粒封裝、纟士構。 2.如申請專利範㈣1項所述之晶粒重新配 : ^ , 、对衷方法，其中該些晶 粒為具有相同尺寸大小之記憶體。 置之封裴方法，其中該些晶 3.如申請專利範圍第1項所述之晶粒重新配 粒為發光二極體。 "·划甲堉寻利靶圓第3項所述之封裝方法，龙中 列組中選m縣、藍光或是白光。、“發先二極體創 5.如申請專利範圍第〗項所述之封裝方法，苴 /、〒该些晶粒可以是由> S 20 2011年7月妨日修正替換頁 尺寸不同之晶粒所組成。 6.如申m翻細第5彻述之封裝方法，其巾該些大小尺寸不同之晶 粒可以為微處理裝置、—記憶體裝置或—記憶體控制裝置。 7·如申a專利難第丨項所述之封裝方法，其中該高分子材料層係由下 歹】、’且中n⑦膠、環氧樹脂丙烯酸（卿Μ)'及苯環丁稀 等材料。 8.如申叫專利範圍第i項所述之封裝方法，其中形成該些圖案化之金 屬線段包括： 形成一金屬層以覆蓋在該每一該晶粒之該主動面之該些焊墊 形成一圖案化之光阻層在該金屬層上；及 ^ _部份該金制，以移除部份該些焊墊上之金屬層，以形成 該些圖案化之金屬線段，其中部份該些難化之金屬線段之兩端電性連 接複數個晶粒之該主動面上的複數個焊塾，部份該些圖案化之金屬線段 之-端電性連接該些晶粒之該絲面上之該些焊塾。 如申。月專利範圍第i項所述之封裝方法，其中該些圖案化之金屬線段 為一 UBM金屬層。 1〇.如申請專機圍帛1項所述之封裝方法，其中該_化之保護層之材 料為 polyimide。 U‘如申請專·圍第1項所述之封裝方法，其中每-該晶粒之-背面 具有一對對準標誌。 L2.如申4專利細第1項所述之觀方法，其中該些導電元件係為金 屬凸塊。 13.如申請專利範圍第i項所述之封裝方法，其中該些導電元件係為錫 球。 14.如申請專利範圍第i項所述之封褒方法，更包含於該封裝體上形成 1358804 年7月窆日修正替顚 有複數個切割道。 15.如申請專利範圍第1項所述之封裝方法，其中每一該模組化之多晶 粒封裝結構之一背面上更包括一散熱片。 16·如申請專利範圍第1項所述之封裝方法，其中於切割該封裝體之前， 先執行一薄化程序，以將該封裝體之背面薄化。 17·如申請專利範圍第16項所述之封裝方法，其中於該薄化後封裝體之 該背面上黏貼一散熱片。 18.—種發光二極體重新配置之封裝方法，包括： 提供複數個發光二極體’每-該發光二極體具有一主動面且該主動面上 具有一P電極及一N電極； · 取放該些發光二極體至-基板上，每—該發光二極體係以覆晶方式將該 主動面與一配置於該基板上的黏著層連接； 形成一高分子材料層於該基板及部份該些發光二極體之一下表面上； 平坦化該高分子材料層，使該高分子材料層充滿於該些發光二極體之間 並包覆每一該發光二極體之一下表面； 雌該基板’以曝露出每-該發光二極體之該主動面以及每一該電極以 形成一封裝體； 形成複數個圖案化之金屬線段，該些圖案化之金屬線段之一端分別電性 i接每一該發是二極體之該Γ動面：t：之每一該p每極及$一該 1電極-，…Ί 而另一端則分別共接於一向外延之金屬線段； 形成-圖案化之保護層以覆蓋該些圖案化之金屬線段且曝露出該向外延 伸之金屬線段的部份表面； 形成複數料f元件，__導電耕電性連接在已⑽之該 伸之金屬線段之表面上；及 切割該封雜’轉魏觸減> 之發光二碰封裝結構。 19.如申請專纖圍第18項所述之封裝方法，其中每一該發光二極體之 S 22 1358804 -背面具有-對對準標諸。 年月&日修正替換頁 2〇如中請專利範圍第u項所述之封裝方法，其中該些發光二極體係由 下列組中選出：紅光、綠光、藍光或是自心 ’、 ，如申請專利範圍第18項所述之封裝方法，其中該高分子材料層係由 等^ .郷、環氧樹脂、丙埽酸&咖）、及笨環丁稀（B⑻ 22. 如申請專利範圍第18項所述之封裝方法 形成有複數個切割道。
’其中更包含於該封裝體上 ，其中該些導電元件係為金 ，其中該些導電元件係為錫 23. 如申請專利範圍第18項所述之封裝方法 屬凸塊。 24. 如申請專利範圍第18項所述之封裝方法 球0 25. —種發光二極體重新配置之封裝結構，包括： 複數個發光二極體，每—該發光二極體具有—主動面且該主動面上配置 有一 P電極及一 N電極； 一封裝體，係«於每—該發光二極體之五個面且曝露出每—該發光二 極體之該主動面及每—該p電極及每—該N電極； 複數個圖案化之金觀段，係其一端分別電性連接每一該發光二極體之 該主動面上之每-該P電極及每—該N電極，而另—端則分別共接於一 向外延伸之金屬線段； -圖案化之保護層，用以覆蓋該些圖案化之金屬線段，且曝露出該向外 延伸之金屬線段的部份表面；及 複數個導電元件，_絲已曝露，向外延狀金屬線段之表面上， 以形成電性連接。 26·如申請專利範圍第25項所述之封裂結構，其中每一該發光二極體之 一背面具有一對對準標誌。 23 1358804 Η 2011年7月&5日修正替換頁 27. 如申請專利範圍第25項所述之封裝結構，其中該些發光二極體係由 下列組中選出：紅光、綠光、藍光或是白光。 28. 如申請專利範圍第25項所述之封裝結構，其中該封裝體為一高分子 材料層。 29. 如申請專利範圍第28項所述之封裝結構，其中該高分子材料層係由 下歹〗”且中選出，石夕膠、環氧樹脂、丙烯酸（acrylic)、及苯環丁婦（BCB) 等材料。 〇.如申明專利範圍第25項所述之封裝結構，其中該些圖案化之金屬線 段為一 UBM金屬層。 31.如申請專利範圍帛25項所述之封裳結構，其中該些導電元件可以是 錫球(solder ball) 〇 32_如申請專利範圍第25項所述之封裝結構，其中該些導電元件可以是 金屬凸塊(metal bump)。 S 24
TW096145579A 2007-11-30 2007-11-30 Multichip package structure and the forming method TWI358804B (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW096145579A TWI358804B (en) 2007-11-30 2007-11-30 Multichip package structure and the forming method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW096145579A TWI358804B (en) 2007-11-30 2007-11-30 Multichip package structure and the forming method

Publications (2)

Publication Number Publication Date
TW200924133A TW200924133A (en) 2009-06-01
TWI358804B true TWI358804B (en) 2012-02-21

Family

ID=44728889

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096145579A TWI358804B (en) 2007-11-30 2007-11-30 Multichip package structure and the forming method

Country Status (1)

Country Link
TW (1) TWI358804B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI695465B (zh) * 2017-11-08 2020-06-01 南韓商三星電子股份有限公司 扇出型半導體封裝
TWI706522B (zh) * 2017-12-14 2020-10-01 南韓商三星電子股份有限公司 扇出型半導體封裝

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI456143B (zh) * 2012-04-26 2014-10-11 新世紀光電股份有限公司 光源模組
TWI672832B (zh) * 2018-10-23 2019-09-21 聯嘉光電股份有限公司 晶圓級發光二極體封裝方法及其結構

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI695465B (zh) * 2017-11-08 2020-06-01 南韓商三星電子股份有限公司 扇出型半導體封裝
TWI706522B (zh) * 2017-12-14 2020-10-01 南韓商三星電子股份有限公司 扇出型半導體封裝

Also Published As

Publication number Publication date
TW200924133A (en) 2009-06-01

Similar Documents

Publication Publication Date Title
US10128211B2 (en) Thin fan-out multi-chip stacked package structure and manufacturing method thereof
TWI387077B (zh) 晶粒重新配置之封裝結構及其方法
TWI364801B (en) Dice rearrangement package structure using layout process to form a compliant configuration
TWI345276B (en) Dice rearrangement package structure using layout process to form a compliant configuration
US10867897B2 (en) PoP device
CN107403733B (zh) 三层叠层封装结构及其形成方法
US9716080B1 (en) Thin fan-out multi-chip stacked package structure and manufacturing method thereof
TWI670777B (zh) 多堆疊疊層封裝結構及其製造方法
CN111883481B (zh) 3d封装件结构及其形成方法
CN103295925B (zh) 半导体器件以及用于形成低廓形嵌入式晶圆级球栅阵列模塑激光封装的方法
TWI357643B (en) Wafer level package with die receiving through-hol
US7888172B2 (en) Chip stacked structure and the forming method
TWI671861B (zh) 半導體封裝結構及其製作方法
TWI387014B (zh) 具有犧牲基板之晶粒重新配置結構及其封裝方法
TW201230266A (en) Multi-chip package
TW200834876A (en) Multi-chips package and method of forming the same
TW200428627A (en) Semiconductor package having conductive bumps on chip and method for fabricating the same
US10593620B2 (en) Fan-out package with multi-layer redistribution layer structure
CN101477955B (zh) 小片重新配置的封装结构及封装方法
JP2008277569A (ja) 半導体装置及びその製造方法
WO2020125073A1 (zh) 一种Flash芯片堆叠的扇出封装结构及其制造方法
TW200939407A (en) Multi-chip package structure and the method thereof
CN101477956B (zh) 小片重新配置的封装结构及封装方法
TWI358804B (en) Multichip package structure and the forming method
TWI352410B (en) Cdim package structure with pre-setting fan out st