TWI336146B - - Google Patents

Download PDF

Info

Publication number
TWI336146B
TWI336146B TW096114660A TW96114660A TWI336146B TW I336146 B TWI336146 B TW I336146B TW 096114660 A TW096114660 A TW 096114660A TW 96114660 A TW96114660 A TW 96114660A TW I336146 B TWI336146 B TW I336146B
Authority
TW
Taiwan
Prior art keywords
light
semiconductor
main
bonding pad
substrate
Prior art date
Application number
TW096114660A
Other languages
English (en)
Other versions
TW200805715A (en
Inventor
Nobuhisa Sugimori
Original Assignee
Sanken Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanken Electric Co Ltd filed Critical Sanken Electric Co Ltd
Publication of TW200805715A publication Critical patent/TW200805715A/zh
Application granted granted Critical
Publication of TWI336146B publication Critical patent/TWI336146B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05555—Shape in top view being circular or elliptic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12036—PN diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)

Description

1336146 九、發明說明 【發明所屬之技術領域】 本發明關於肖特基位障—極體（Schottky barrier diode) 、pn 接面二極體（pn-junction diode) ' 變阻器、 電容器等之附加過電壓保護元件的半導體發光裝置。 【先前技術】 附加過電壓保護元件的半導體發光裝置如本發明揭示 之特開2〇06 - 66S63號公報（專利文獻1)，其中揭示之 半導體發光裝置，具有：矽半導體基板，形成於其上的多 • 數氮化物半導體層構成之發光半導體區域，形成於發光半 導體區域表面的透光性導電膜，連接於透光性導電膜的接 合焊墊電極，形成於半導體基板底面的基板電極，及形成 於半導體基板之中或其上的過電壓保護元件。過電壓保護 元件配置於接合焊墊電極之下，可以抑制半導體發光裝置 之大型化，保護發光二極體避免過電壓破壞》 但是，透光性導電膜發揮使電流流入較發光半導體區 域中之接合焊墊電極更外周側部分之功能。爲獲得良好之 該功能，較好是縮小透光性導電膜之電阻、並且增大透光 性。但是，通常作爲透光性導電膜使用之ITO( Indium-Tin-Oxide，銦錫氧物），和金屬膜比較具有高電阻係數 。另外，ITO並非具有100%透光性，因此被形成儘可能 薄》因此，ITO構成之透光性導電膜之薄片（sheet)電阻 較大，電壓較難充分流入遠離發光半導體區域之接合焊墊 -5- 1336146 電極的部分。即使藉由I το以外材料形成透光性導電膜亦 難以兼顧透光性及導電性雙方。 爲解決問題，特開2001 — 23746 1號公報（專利文獻 2)揭示，在透光性導電膜上以放射線狀或格子狀圖案配 置細線電極，連接於接合焊墊電極。細線電極，由金屬膜 或合金膜與金屬膜之複合膜構成，具有小於ΙΤΟ之電阻係 數。又，細線電極形成較ΙΤΟ厚，因此接合焊墊電極之電 流可藉由細線電極良好擴散至I TO膜外周側，可實現流入 發光半導體區域之電流分布均勻化，可提升發光效率。 本發明人嘗試將和專利文獻2揭示之細線電極具有同 樣功能的帶狀連接導體層，設於專利文獻1揭示附加過電 壓保護元件的半導體發光裝置。圖1爲具有過電壓保護元 件與帶狀連接導體層的半導體發光裝置之槪略。 該試作之半導體發光裝置具備：由p型單晶矽構成之 半導體基板1;構成發光元件之由3- 5族化合物半導體 構成之主半導體區域2;第1電極3;及第2電極（基板 電極）4。 半導體基板1，於其中央具有保護元件形成區域（內 側區域）7 ;及支撐主半導體區域2的外側區域8。 主半導體區域2，爲構成雙異質接面（double heter-junction)發光二極體而於半導體基板1之一方主面5上 依序具有η型緩衝層10' η型半導體層11、活化層〗2、 及ρ型半導體層13。又，亦有稱η型半導體層11爲η型 包覆層’稱Ρ型半導體層13爲ρ型包覆層。自主半導體 -6 - 1336146 區域2之第1主面14貫穿第2主面15的孔16，被形成 於主半導體區域2之第1主面14之大略中央。 作爲保護主半導體區域2、亦即發光二極體避免過電 壓破壞的保護元件而構成肖特基位障二極體時，係於半導 體基板1之一方主面5之中央形成凹部9，於該凹部9配 置肯特基接觸金屬層18。 第1電極3係由：由ITO膜構成之透光性導電膜19 ，接合焊墊電極20，及帶狀連接導體層22’構成。透光性 導電膜19形成於主半導體區域2之第1主面14上之大部 分。接合焊墊電極20以覆蓋主半導體區域2之孔16及主 半導體區域2之內周部分之上的方式被配置，連接於肯特 基接觸金屬層18之同時，藉由帶狀連接導體層22’連接 於透光性導電膜1 9。 半導體基板1之凹部9之表面、主半導體區域2之孔 16之壁面與主半導體區域2之內周部分之上形成內周側 絕緣膜17’。宵特基接觸金屬層18藉由形成於內周側絕 緣膜17’之孔17a和半導體基板1之凹部9之表面呈肖特 基接觸。內周側絕緣膜17’，除具有電氣分離接合焊墊電 極20與半導體基板1及主半導體區域2之孔16之壁面之 間的功能以外，具有緩和因接合焊墊電極20而產生於主 半導體區域2之應力的功能。於接合焊墊電極20之下未 配置內周側絕緣膜17’使接合焊墊電極20對主半導體區 域2直接或藉由帶狀連接導體層22’與透光性導電膜19 接觸時，於主半導體區域2有可能產生應力，導致主半導 1336146 體區域2之發光特性劣化及機械特性劣化。相對於 圖1所示，於接合焊墊電極20之下配置內周側 1 7 ’時，內周側絕緣膜1 7 ’作爲緩衝構件功能，可抑 半導體區域2之應力之產生》 帶狀連接導體層22’係藉由蒸鑛電阻係數低於 構成之透光性導電膜19的金屬而形成，連接於接 電極20與帶狀連接導體層22’雙方。該帶狀連接 22’並未以覆蓋透光性導電膜19之全體的方式形成 利文獻2同樣僅覆蓋透光性導電膜1 9之一部分， 文獻2同樣有助於主半導體區域2之電流之均句化 於圖1，爲設置帶狀連接導體層22’而設置和 絕緣膜1 7 ’獨立之外周側絕緣膜2 3，外周側絕緣膜 具有透光性者，以覆蓋透光性導電膜19及帶狀連 層22’的方式被配置，作爲彼等之保護膜功能。 第2電極4，係形成於半導體基板1之另一力 ，作爲發光二極體之陰極之功能之同時，作爲肖特 二極體之陽極之功能。20，係作爲發光二極體之陽 能之同時，作爲肯特基位障二極體之陰極之功能， 接合焊墊電極20與第2電極4之間被施加順向電 由主半導體區域2產生光，該光藉由透光性導電膜 外周側絕緣膜23取出於外部。對發光二極體施加 電等之高逆向電壓時，肖特基位障二極體導通，發 體之逆向電壓被肯特基位障二極體之順向電壓限制 護發光二極體避免過電壓破壞。肯特基位障二極體 此，如 絕緣膜 制於主 ITO膜 合焊墊 導體層 ，和專 和專利 〇 內周側 23爲 接導體 主面6 基位障 極之功 因此於 壓時， 19及 例如靜 光二極 ，可保 配置於 -8- 1336146 接合焊墊電極20之下，因此可抑制宵特基位障二極體之 設置引起之半導體發光裝置之大型化。 【發明內容】 (發明所欲解決之課題） 但是，爲抑制主半導體區域2之產生應力而於接合焊 墊電極20之下配置內周側絕緣膜17’時，在由接合焊墊 電極20延伸於透光性導電膜19之上的帶狀連接導體層 22’會產生段差部分》爲減少對光取出之妨礙，帶狀連接 導體層22’儘可能形成爲窄幅，因此帶狀連接導體層22’ 有可能於段差部分（內周側絕緣膜1 7 ’之外周端）被切斷 〇 亦即，上述問題爲，欲實現附加過電壓保護元件的半 導體發光裝置之小型化之同時，達成主半導體區域2之電 流之均勻化乃困難之事。因此，本發明目的在於提供可解 決上述問題之半導體發光裝置。 (用以解決課題的手段） 爲解決上述問題之本發明之附加過電壓保護元件的半 導體發光裝置，其特徵爲具備： 基板，具有一方之主面及另一方之主面，且具有導電 性； 半導體區域，具有可取出光之第1主面及和上述第1 主面呈對向、且和上述基板之上述一方之主面以電氣及機 9 - 1336146 械式被結合的第2主面，且包含產生光之多數半導體層， 而且具有由上述第1主面貫穿上述第2主面之孔； 接合焊墊電極，覆蓋上述孔，且覆蓋上述主半導體區 域之上述第1主面之一部分； 基板電極，形成於上述基板； 過電壓保護元件，配置於上述接合焊墊電極與上述基 板之另一方主面之間，且電連接於上述接合焊墊電極與上 述基板電極之雙方； 透光性導電膜，形成於上述主半導體區域之上述一方 主面上； 透光性絕緣膜，具有：第1部分，其配置於上述接合 焊墊電極與上述主半導體區域之上述一方主面之間，及第 2部分，其偏離上述接合焊墊電極與上述主半導體區域之 上述一方主面之間、且和上述第1部分呈連續、且覆蓋上 述透光性導電膜之至少一部分；而且於上述第2部分設有 孔用於露出上述透光性導電膜；及 連接導體層，具有：覆蓋部分，其以帶狀覆蓋上述透 光性絕緣膜表面之一部分、且連接於上述接合焊墊電極， 及塡充部分，其被塡充於上述透光性絕緣膜之上述孔之中 、且和上述覆蓋部分呈連續、且連接於上述透光性導電膜 •'而且由電阻係數小於透光性導電膜之導電性材料形成。 本發明之光意味著由上述主半導體區域放射之光。又 上述接合焊墊電極意味著連接導線等之導體的電極。 又，如申請專利範圍第2項所示，較好是上述連接導 -10- 1336146 體層，係由平面上延伸於和上述接合焊墊電極呈分離之方 向的多數帶狀導體層構成。 又，如申請專利範圍第3項所示，較好是上述透光性 絕緣膜之孔，係於平面上於上述連接導體層之上述覆蓋部 分之中以帶狀被形成。 又，如申請專利範圍第4項所示，較好是上述透光性 絕緣膜，係由較上述透光性導電膜具有高透光性之材料被 形成。 又，如申請專利範圍第5項所示，較好是上述基板爲 半導體基板，上述過電壓保護元件由：設於上述半導體基 板之肯特基位障二極體形成區域，及和上述宵特基位障二 極體形成區域呈宵特基接觸、而且連接於上述接合焊墊電 極的金屬層形成。 又，如申請專利範圍第6項所示，較好是上述基板爲 半導體基板，上述過電壓保護元件爲包含形成於上述半導 體基板之至少一個pn接面的二極體，上述二極體之一端 連接於上述接合焊墊電極，另一端連接於基板電極。 又，如申請專利範圍第7項所示，較好是上述過電壓 保護元件，係由配置於上述主半導體區域之上述孔之中的 變阻器、電容器與二極體所選擇之丨個電子元件。 【實施方式】 以下參照圖2 —圖1 9說明本發明實施形態。 -11 - 1336146 (第1實施形態） 圖2 -圖4之本發明第1實施形態之具有過電壓保護 功能的半導體發光裝置、亦即發光二極體，與作爲過電壓 保護元件之肖特基位障二極體的複合半導體裝置，係設置 絕緣膜17’其相當於將圖1之半導體發光裝置之內周側 絕緣膜17’與外周側絕緣膜23變形者，而且設置帶狀連 接導體層22’其相當於將帶狀連接導體層22’變形者，此 外均和圖1爲相同構成。因此圖2—圖4之本發明第1實 施形態之具有過電壓保護功能的半導體發光裝置，和圖1 之半導體發光裝置同樣，具備：半導體基板1;構成發光 元件之主半導體區域2;第1電極3;第2電極（基板電 極）4 ;及肯特基接觸金屬層1 8。以下詳細說明各部分。 半導體基板1，係由包含導電型決定用雜質之硼等3 族元素的P型單晶矽基板形成，具有一方主面5與另一方 主面6，而且於大略中央具有保護元件形成區域7。半導 體基板1之p型雜質濃度爲例如約5xl018〜5xl019cm-3, 電阻係數約 0.0001Ω . cm〜0.01Ω · cm。因此半導體基 板1爲導電性基板，作爲發光元件與保護元件之電流通路 功能。亦即，半導體基板1之中央之保護元件形成區域7 作爲肯特基位障二極體之本體部功能之同時，亦作爲電流 通路功能。又，包圍半導體基板1之保護元件形成區域7 的外側區域8，係作爲發光元件之電流通路功能。另外， 半導體基板1具有作爲主半導體區域2之磊晶成長用基板 之功能，及構成發光元件用的主半導體區域2與第1電極 -12- 1336146 3之支撐體之功能。半導體基板1之較佳厚度爲較厚之 100〜500/zm。有圖2、3可知，於半導體基板1之一方 主面5之外周部分雖形成段差部分，且於中央形成凹部9 ，但半導體基板1之一方主面5之全部可構成平坦。又， 半導體基板1之導電型可設爲η型。又，半導體基板1之 外側區域8之雜質濃度大於保護元件形成區域7，如此則 ，外側區域8之電阻係數低於保護元件形成區域7，可減 少發光元件動作時外側區域8之電壓下降。 構成發光元件之主要部分的主半導體區域2,係具有 由矽構成之半導體基板1與由異種之3- 5族化合物半導 體構成之多數層，藉由習知氣相成長法形成於矽所構成之 半導體基板1之上。更詳言之爲，主半導體區域2，爲構 成雙異質接面發光二極體，依序具有η型緩衝層10、η型 半導體層11、活化層12、及ρ型半導體層13。又，亦有 稱η型半導體層11爲η型包覆層，稱ρ型半導體層13爲 Ρ型包覆層。原理上發光二極體可僅由η型半導體層11 與ρ型半導體層13構成。因此，可由主半導體區域2省 略η型緩衝層10與活化層12之一方或雙方。又，必要時 可於主半導體區域2附加習知電流分散層或歐姆接觸層。 主半導體區域2之第1主面14及第2主面15係和半導體 基板1平行延伸。主半導體區域2之第1主面14具有作 爲將活化層12產生之光取出於外部之面的功能。主半導 體區域2之第2主面15和半導體基板1以電氣及機械式 被結合。 -13- 1336146 爲求簡單於圖1僅圖示1層n型緩衝層10,實際上 由多數第1層與多數第2層構成。第1層與第2靥被交互 配置。於η型緩衝層1〇之最下配置第1層。 η型緩衝層10之第1層較好是包含Al(|g)的詞^匕 物半導體’例如由化學式AlxMyGai_x_yN所示材料添加雜 質而成者， 其中，Μ爲由In (銦）與B (硼）選擇之至少—種元 素， 上述X及y爲滿足以下之數値，亦即 滿足 0 < X S 1， 0 S y < 1， X + y 各 1。 本實施形態中’第1層由A1N (氮化鋁）形成。含錦 之第1層之格子常數及熱膨脹係數係較第2層更接近矽所 構成之半導體基板1。第1層之較佳厚度爲〇.5nrn〜5nm 。第1層之厚度未滿0.5 nm時無法保持上面形成之主半導 體區域2之平坦性’大於5nm時無法獲得量子力學之穿 隧效應。 第2層係爲更能提升η型緩衝層1〇之緩衝功能者， 由不含銘或鋁之比例小於第1層之鋁之比例的η型氮化物 半導體構成。滿足該條件之第2層可爲例如由化學式 AlaMbGai-a-bN所示材料添加η型雜質而成者， 其中’上述Μ爲由& (銦）與Β (硼）選擇之至少 一種元素， -14- 1336146 上述a及b爲滿足以下之數値，亦即 滿足 OS a< 1， 0 $ b < 1 ， a < x ° 本實施形態中，第2層由GaN (氮化鎵）形成。第2 層之較佳厚度爲 〇.5nm〜2〇Onm。第 2層之厚度未滿 0.5nm時無法保持上面所形成之η型半導體層11'活化層 12及ρ型半導體層13之良好之平坦性，第2層之厚度大 於200nm時η型緩衝層10有可能產生龜裂。 本實施形態中η型緩衝層10接觸於ρ型之矽所構成 的半導體基板1，但矽所構成之半導體基板1與η型緩衝 層10爲異質接面，且於兩者間產生合金化區域（未圖示 )，因此順向偏壓施加於兩者時矽所構成之半導體基板1 與η型緩衝層10之接面部之電壓降很小。亦可取代ρ型 矽所構成之半導體基板1改用η型矽所構成之半導體基板 ，可於η型矽半導體基板之上形成η型緩衝層1〇。η型緩 衝層10亦可以不形成多層構造，而形成1層構造。 η型緩衝層10之上配置的η型半導體層11較好是由 化學式AlaMbGai-a_bN所示氮化物半導體構成。 其中，上述Μ爲由In (銦）與Β (硼）選擇之至少 一種元素， 上述a及b爲滿足以下之數値，亦即 滿足 〇 S a $ 1， -15- 1336146 〇 ^ b < 1 -a + b ^ 1 > a < x。 由GaN等n型氮化鎵系化合物半導體構成更好。 η型半導體層11之上配置的活化層12較好是由化學 式AlxInyGai-x_yN所示氮化物半導體構成。 其中’ X及y爲滿足以下之數値，亦即 滿足 〇 S X < 1， 0 $ y < 1。 又’圖1槪略顯示1層之活化層12，但實際爲習知 之具有多重量子阱構造。活化層12亦可以1層構成。又 ’本實施形態中’於活化層1 2未摻雜導電型雜質，但亦 可摻雜P型或η型雜質。 活化層12之上配置的ρ型半導體層13較好是由化學 式AlxInyGai.x-yN所示氮化物半導體摻雜ρ型雜質者構成 〇 其中’ X及y爲滿足以下之數値，亦即 滿足 〇 S X < 1， 0 S y < 1。 本實施形態中，ρ型半導體層13由厚度500nm之p 型GaN形成。 主半導體區域2’係於大略中央具有自第〗主面μ 貫穿第2主面15的孔16。孔16係和矽所構成之半導體 基板1之凹部9呈連續。孔16及凹部9，係於形成凹部9 -16 - 1336146 前之矽所構成之半導體基板1之上，磊晶成長主半導體區 域2之後進行蝕刻形成。因此，矽所構成之半導體基板1 與主半導體區域2之間產生之合金化層被除去，矽會露出 於矽所構成之半導體基板1之凹部9之表面。又，由圖7 可知，孔16及凹部9之壁面自主半導體區域2之第1主 面14朝第2主面15成爲前端變細而傾斜。又，矽所構成 之半導體基板1之凹部9設於保護元件形成區域7。 第1電極（上側電極）3由透光性導電膜19、接合焊 墊電極20之下及帶狀連接導體層22構成。接合焊墊電極 20藉由帶狀連接導體層22連接於透光性導電膜19之同 時，亦連接於肯特基接觸金屬層18。因此，接合焊墊電 極20除發光二極體之陽極功能以外亦具有肯特基位障二 極體之陰極之功能。 透光性導電膜19被配置於主半導體區域2之第1主 面14、亦即p型半導體層13之表面大略全部，呈歐姆接 觸層。因此如上述說明，透光性導電膜19有助於電流均 勻流入主半導體區域2，且可取出由主半導體區域2放射 之光。本實施形態之透光性導電膜19由厚度約爲1 800A 之ITO構成。透光性導電膜19可由ITO以外之Ni、Pt、 Pd、Rh、RU、〇S、Ir、Au、Ag等選擇之材料構成。但是 ，任一材料構成時均需要提升透光性導電膜19之透光性 。透光性導電膜19無法形成太厚，形成爲例如500〜 5〇0 0人，較好是形成爲ISOOA。透光性導電膜19形成薄時 ，透光性導電膜19之薄片電阻必然變高，電流無法充分 -17- 1336146 流入遠離主半導體區域2之接合焊墊電極20之部分。未 解決此一問題，於圖2-3之實施形態中，設置圖1之帶 狀連接導體層22’之變形之帶狀連接導體層22。圖2— 4 之第1實施形態之帶狀連接導體層22 ’係和圖1之帶狀 連接導體層22’同樣，電連接於透光性導電膜19與接合 焊墊電極20，有助於提升主半導體區域2之電流之均勻 性。但是，圖2 - 4之第1實施形態之帶狀連接導體層22 具有和圖1之帶狀連接導體層22’不同構成，圖2— 4之 第1實施形態之帶狀連接導體層22，係和後述絕緣膜1 7 具有密接之關係。 圖2-4之第1實施形態之絕緣膜17，係覆蓋透光性 導電膜19之大部分、亦即未被主半導體區域2之透光性 導電膜19覆蓋之第1主面14及側面，以及凹部9之壁面 及底面之一部分，具有以下功能： (1) 電氣分離接合焊墊電極20與主半導體區域2之 側面之間之功能。 (2) 電氣分離接合焊墊電極20與半導體基板1之間 之功能。 (3) 保護主半導體區域2與半導體基板1之表面之 功能。 (4) 帶狀連接導體層22形成爲特定圖案之蝕刻處理 時保護透光性導電膜1 9免於受到蝕刻液影響之功能。 (5) 抑制接合焊墊電極20引起產生於主半導體區域 2之應力之功能’亦即應力緩衝功能。 -18- 1336146 (6)特定帶狀連接導體層22對於透光性導電膜19 之連接位置之功能。 爲獲得上述功能，絕緣膜17，係由透光性好於透光 性導電膜19之材料、例如Si02以覆蓋透光性導電膜19、 主半導體區域2及半導體基板1之表面的方式形成。絕緣 膜17，係由透光性好於透光性導電膜19之材料（Si 02) 形成，厚度可設爲厚於透光性導電膜19之例如1 500〜 100 00A。由圖2、3可知，絕緣膜17，除於中央具有被塡 充肖特基接觸金屬層18的第1孔17a以外，由圖5可知 ，具有由接合焊墊電極20朝透光性導電膜19之外周方向 以帶狀延伸之多數（4個）第2孔17b。於圖5，透光性 導電膜19之平面形狀爲長方形，帶狀之第2孔17b雖彎 曲，可設爲由接合焊墊電極20以放射狀延伸之形狀。帶 狀之第2孔17b之一端儘可能接近接合焊墊電極20較好 ，帶狀之第2孔17b之另一端儘可能接近透光性導電膜 19之外周緣較好。較好是，帶狀之第2孔17b之寬度窄 於帶狀連接導體層22，而且於可確保帶狀連接導體層22 對接合焊墊電極20與透光性導電膜19之電連接範圍內儘 可能窄，例如決定爲約2〜10/zm。又，接合焊墊電極20 與透光性導電膜19之電連接用帶狀之第2孔17b，係設 於除去接合焊墊電極20之下之較其更外側，不具有絕緣 膜17之帶狀之第2孔17b的部分，係被配置於接合焊墊 電極20與主半導體區域2之間，藉由絕緣膜17可以良好 抑制接合焊墊電極20引起產生於主半導體區域2之應力 -19- 1336146 由圖2可知，對應於絕緣膜17之4個帶狀之第2孔 17b設置4個帶狀連接導體層22，各帶狀連接導體層22 具有：配置於絕緣膜17之上的帶狀覆蓋部分24，及配置 於第2孔17b之中的塡充部分25。帶狀連接導體層22之 寬度，僅稍微寬於絕緣膜17之帶狀之第2孔17b之寬度 ，帶狀連接導體層22之帶狀覆蓋部分24之一端配置於接 合焊墊電極20之下，電連接於接合焊墊電極20。帶狀連 接導體層22之帶狀覆蓋部分24之另一端延伸至第2孔 1 7b之外側端部之稍微外側。帶狀連接導體層22之塡充 部分25被電連接於透光性導電膜19。帶狀連接導體層22 由電阻係數低於透光性導電膜19之材料構成，且具有低 於透光性導電膜1 9之薄片電阻係數。本實施形態中，於 絕緣膜17上全體及第2孔17b之中蒸鍍約爲 2500〜 10000A之Au (金）後，藉由蝕刻除去不用部分而形成帶 狀連接導體層22。又，帶狀連接導體層22，可藉由AuGe 層與Au層之複合層形成，或藉由和AuGe、Au不同之另 一金屬或合金形成。帶狀連接導體層22形成較絕緣膜17 之第2孔17b寬，因此帶狀連接導體層22之覆蓋部分24 與塡充部分25之境界，係延伸存在於絕緣膜17上形成之 第2孔17b之緣部全周，該境界之長度大幅較帶狀連接導 體層22之寬度變長。因此，帶狀連接導體層22之覆蓋部 分24與塡充部分25之間之連接信賴性可以提升，兩者間 無切斷之可能。 -20- 1336146 帶狀連接導體層22之塡充部分25，係和圖1之帶狀 連接導體層22’同樣’自接合焊墊電極20至透光性導電 膜19之外側端被延伸，有助於藉由透光性導電膜19使電 流良好分散流入包含活化層12之主半導體區域2。 作爲宵特基功能的宵特基接觸金屬層1 8，係由例如 Ti、Pt、Cr、Al、Sm、PtSi、Pd2Si 等選擇之 1 個或多數 形成，藉由絕緣膜17之第1孔l?a與矽所構成之半導體 基板1之凹部9之表面呈肯特基接觸。 作爲保護元件的肯特基二極體係由半導體基板1之保 護元件形成區域7與肯特基接觸金屬層18形成。宵特基 接觸金屬層18於平面上被配置於接合焊墊電極20之內側 。因此，藉由設置作爲保護元件的肯特基二極體可抑制半 導體基板1及主半導體區域2之面積增大。 接合焊墊電極20由電阻係數低於透光性導電膜1 9之 材料（例如Au、Ni )形成，連接於肖特基接觸金屬層18 及帶狀連接導體層22。於接合焊墊電極20被結合圖2、3 虛線所示A1或Au等構成之外部連接用導線21。接合焊 墊電極20具有能耐外部連接用導線21之接^的厚度（例 如 100nm〜100/zm)。因此，光不會透過接合焊墊部分 20。本實施形態中，由圖2可知，接合焊墊部分20之平 面形狀爲圓形，但可設爲橢圓形、四角形或多角形等其他 形狀。半導體基板1之平面形狀可設爲正方形或圓形。 接合焊墊電極20，於平面上、亦即由和主半導體區 域2之第1主面14或矽所構成之半導體基板1之一方主 -21 - 1336146 面5呈垂直方向觀察，較好是以覆蓋保護元件形成區域7 之全部的方式形成，但是於平面上觀察，保護元件形成區 域7之一部分由接合焊墊電極20溢出亦可以。 第2電極（基板電極）4，係由金屬層形成，被形成 於半導體基板1之另一方主面6之全面。亦即，第2電極 4和半導體基板1之保護元件形成區域7及外側區域8之 雙方呈歐姆接觸。如圖2、3虛線所示，亦可配置於半導 體基板1之一方主面5之外周側。 圖2- 4之附加過電壓保護元件的半導體發光裝置， 係作爲如圖8所示發光元件之發光二極體31與過電壓保 護元件之肯特基位障二極體32之逆並接電路之功能。肖 特基位障二極體32，在由主半導體區域2構成之發光二 極體31被施加特定値以上之逆向過電壓（例如突波電壓 )時導通。如此則，發光二極體3 1之電壓被肖特基位障 二極體3 2之順向電壓限制，可保護發光二極體31避免靜 電氣等引起之逆向過電壓之破壞。肖特基位障二極體32 之順向導通開始電壓設爲，發光二極體3 1之容許最大逆 向電壓。 第1實施形態具有以下效果。 (1)於透光性導電膜19之上設置具有第2孔17b之 絕緣膜17，帶狀連接導體層22藉由絕緣膜17之第2孔 17b連接於透光性導電膜19，因此帶狀連接導體層22之 覆蓋部分24與塡充部分25之境界變長，帶狀連接導體層 22難以切斷。因此，可提供高信賴性之半導體發光裝置 -22- 1336146 ，可提升製造良品率。 (2) 帶狀連接導體層22由電阻係數小於透光性導電 膜1 9之材料形成，因此和透光性導電膜1 9之情況比較， 電流可以良好分散至主半導體區域2之外周部分，主半導 體區域2之活化層12之電流均勻性變高，發光效率可以 提升。 (3) 接合焊墊電極20與主半導體區域2之間存在具 有應力緩和功能之絕緣膜1 7，可抑制接合焊墊電極2 0引 起產生於主半導體區域2之應力，可防止主半導體區域2 之發光特性之降低。 (4) 絕緣膜17由透光性好於透光性導電膜19之 Si 02形成，且形成厚於透光性導電膜19，因此主半導體 區域2之帶狀連接導體層22之下部分產生之光，如圖6 虛線26所示，可藉由絕緣膜17導出至外部，發光效率可 以提升。假設帶狀連接導體層22之寬度方向全部接觸透 光性導電膜1 9，則不會產生如圖6虛線26所示之光之導 出。 (5) 透光性導電膜19被絕緣膜17覆蓋，帶狀連接 導體層22形成爲特定圖案之蝕刻處理時，可保護透光性 導電膜19避免鈾刻液之影響。 (6) 保護元件形成區域7於平面上觀察被配置於接 合焊墊電極20之下，可抑制發光元件之光取出面積之減 少而形成保護元件，可達成內藏保護元件之半導體發光裝 置之小型化。 -23- 1336146 (7)保護元件形成區域7設於半導體基板1內，可 以容易、且低成本獲得作爲保護元件之肯特基位障二極體 32 « (第2實施形態） 說明圖9之第2實施形態之具有過電壓保護功能的半 導體發光裝置。於圖9及後述圖10— 19，和圖2-4實質 上同一之部分，以及於圖9 一 19互爲同一之部分附加同一 符號並省略說明。 圖9之第2實施形態之具有過電壓保護功能的半導體 發光裝置’係於矽所構成之半導體基板1之保護元件形成 區域7形成構成pn接面二極體的n型半導體區域40，而 且省略圖3之肖特基接觸金屬層1 8，其他則和圖3形成 爲實質上相同。 亦即’圖9之半導體發光裝置之保護元件，係由形成 於半導體基板1之包含1個pn接面的保護二極體構成。 該保護二極體係由：作爲第1導電型半導體區域的p型矽 所構成之半導體基板1;及作爲第2導電型半導體區域的 η型半導體區域40，其係於該p型矽所構成之半導體基板 1之保護元件形成區域7之中以島狀形成、且具有露出半 導體基板1之一方主面5之表面。η型半導體區域40，係 於Ρ型矽所構成之半導體基板1擴散η型雜質形成，和ρ 型矽所構成之半導體基板1之間形成pn接面。接合焊墊 電極20之前端部分18a，係和露出保護元件形成區域7 -24 - 1336146 之表面之凹部9的η型半導體區域40呈歐姆接觸。又， 可於接合焊墊電極20之前端部分18a和η型半導體區域 40之間追加配置對η型半導體區域40呈良好歐姆接觸的 金屬層。η型半導體區域40，於平面上、亦即由和主半導 體區域2之第1主面丨4或矽所構成之半導體基板1之一 方主面5呈垂直之方向觀察，被配置於接合焊墊電極20 之內側。 第1電極3作爲發光元件及ρη接面二極體之一方電 極之功能’第2電極4作爲發光元件及ρη接面二極體之 另一方電極之功能。因此，圖9之具有過電壓保護功能的 半導體發光裝置之等效電路，成爲發光二極體與ρη接面 二極體之逆並接電路。亦即，圖9之具有過電壓保護功能 的半導體發光裝置之等效電路，爲將圖8之宵特基位障二 極體32替換爲ρη接面二極體者。在發光二極體被施加特 定値以上之逆向過電壓時’ ρη接面二極體導通而可保護 發光二極體避免靜電氣等引起之突波電壓等之逆向過電壓 之破壞。 於圖9之第2實施形態，設置和圖2 - 4同樣之絕緣 膜17及帶狀連接導體層22，可獲得和圖2_4之第1實 施形態同樣之效果。 (第3實施形態） 圖10之第3實施形態之具有過電壓保護功能的半導 體發光裝置，係取代圖3之ρ型矽所構成之半導體基板i -25- 1336146 改用η型矽半導體基板la，亦即於該η型矽半導體基板 la之保護元件形成區域7形成η型半導體區域40與ρ型 半導體區域41，用於形成npn3層二極體、亦即通常稱爲 DIAC之雙向二極體，而且省略圖3之肖特基接觸金屬層 18，其他則和圖3形成爲實質上相同。亦即，圖1〇之第 3實施形態之具有過電壓保護功能的半導體發光裝置之保 護元件，係由形成於該η型矽半導體基板la之保護元件 形成區域7的npn3層二極體構成。該3層二極體係由以 下構成：η型矽半導體基板la; ρ型半導體區域41，其於 η型矽半導體基板la之中以島狀形成、且具有露出n型 矽半導體基板la之一方主面5之表面；及η型半導體區 域40，其於ρ型半導體區域41之中以島狀形成、且具有 露出η型矽半導體基板la之一方主面5之表面。 圖10之η型半導體區域40形成稍微小於圖9之η型 半導體區域40。ρ型半導體區域41，以包圍除η型半導 體區域40之表面以外的方式被配置。ρ型半導體區域41 ，藉由在η型矽半導體基板la擴散ρ型雜質而形成，在 和η型矽半導體基板la之間形成pn接面。η型半導體區 域40，藉由在ρ型半導體區域41擴散η型雜質而形成， 在和Ρ型半導體區域41之間形成pn接面。η型半導體區 域40以露出保護元件形成區域7之表面之凹部9的方式 配置。接合焊墊電極20之前端部分18a，係和η型半導 體區域40呈歐姆接觸。又，可於接合焊墊電極20和η型 半導體區域40之間追加配置呈良好歐姆接觸的金屬層。 -26- 1336146 圖10之具有過電壓保護功能的半導體發光裝置之等 效電路，爲發光二極體與npn 3層二極體之逆並接電路， 亦即’圖10之具有過電壓保護功能的半導體發光裝置之 等效電路，爲將圖8之肖特基位障二極體32替換爲npn3 層二極體者。在發光二極體被施加特定値以上之逆向電壓 及特定値以上之順向電壓時，npn 3層二極體導通而可保 護發光二極體避免逆向電壓及順向電壓之破壞。 於圖1 0之第3實施形態，設置和圖2 — 4同樣之絕緣 膜17及帶狀連接導體層22，可獲得和圖2-4之第1實 施形態同樣之效果。 (第4實施形態） 圖11之第4實施形態之具有過電壓保護功能的半導 體發光裝置，係取代圖3之保護元件之肯特基位障二極體 改用電容器，其他則和圖3形成爲實質上相同。 於圖11之主半導體區域2之孔16之中配置介電體層 50用於形成厚膜電容器。介電體層50，係由具有相對介 電係數大於形成絕緣膜1 7之S i 〇2之相對介電係數、例如 1200〜20 00之介電體瓷器材料構成。該介電體瓷器材料 由以下構成：2族金屬與4族金屬之氧化物之例如BaTi〇3 (鈦酸鋇）或S r T i Ο3 (鈦酸緦）等主成份，及3族或5 族或彼等之雙方構成之副成份（添加成份）。3族金屬氧 化物爲由例如 Nd203、La203、Dy2〇3、Sm203、Pr203、 Gd2〇3、Ho2 〇3選擇之一種或多數，5族金屬氧化物爲由例 -27- 1336146 如Nb205、Ta205選擇之一種或多數。介電體層50可藉由 選擇性塗布有機粉末伴隨介電體瓷器材料之槳料而燒成之 方法，或貼合介電體瓷器材料之生片（green sheet)而燒 成之方法形成，介電體層50之一方主面接觸半導體基板 1，另一方主面接觸接合焊墊電極20。因此藉由半導體基 板1、介電體層50、及接合焊墊電極20構成電容器。 圖11之具有過電壓保護功能的半導體發光裝置之等 效電路，爲發光二極體與電容器之逆並接電路，亦即，圖 11之具有過電壓保護功能的半導體發光裝置之等效電路 ’爲將圖8之肯特基位障二極體32替換爲電容器者。電 容器可保護發光元件避免突波電壓等過電壓之破壞。 於圖11之第4實施形態，亦設置和圖2— 4同樣之絕 緣膜17及帶狀連接導體層22，可獲得和圖2— 4之第1 實施形態同樣之效果。 於圖11，如虛線51所示，可於介電體層50之一方 主面設置電容器電極。又，如虛線52所示，可於介電體 層50之另一方主面設置電容器電極。又，可取代介電體 層50而將晶片狀電容器元件配置於第1電極3之接合焊 墊電極20與矽所構成之半導體基板1之一方主面5之間 (第5實施形態） 圖12之第5實施形態之具有過電壓保護功能的半導 體發光裝置’係取代圖3之肖特基接觸金屬層18或圖11 -28- 1336146 之介電體層50改配置作爲保護元件之晶片狀變阻 60 ’其他則和圖3或圖1 1形成爲相同。變阻器元炉 由以下構成：半導體瓷器層61，配置於其之一方 一方電極62’及配置於另一方主面的另一方電極 導體瓷器層61可由BaTi03(鈦酸鋇）、SrTi03( )、ZnO等構成之主成份添加有]^2〇5、？1^6051等 成份的半導體瓷器材料構成。於圖12，爲確保接 電極20與變阻器兀件60之一方電極62間之絕緣 等將配置絕緣物64。變阻器元件60之一方電極62 矽所構成之半導體基板1之一方主面5上形成之歐 65，係藉由習知導電性接合材料（未圖示）接合， 電極63連接於接合焊墊電極20。變阻器元件60 10V之變阻電壓。 圖12之具有過電壓保護功能的半導體發光裝 效電路’爲發光二極體與變阻器之逆並接電路，亦 I2之具有過電壓保護功能的半導體發光裝置之等 ，爲將圖8之肯特基位障二極體32替換爲變阻器 。變阻器元件可保護發光二極體避免突波電壓等過 破壞。 於圖12之第5實施形態，亦設置和圖2— 4同 緣膜17及帶狀連接導體層22,可獲得和圖2_4 實施形態同樣之效果。 (第6實施形態） 器元件 60 係 主面的 63。半 鈦酸緦 習知副 合焊墊 ，於彼 ，對於 姆電極 另一方 具有約 置之等 即，圖 效電路 元件者 電壓之 樣之絕 之第1 -29- 1336146 圖1 3之第6實施形態之具有過電壓保護功能的半導 體發光裝置，係係取代圖3之肯特基接觸金屬層18改配 置薄膜半導體亦即n型半導體薄膜40a，其他則和圖3形 成爲相同。 n型半導體薄膜40a被配置於p型矽所構成之半導體 基板1與接合焊墊電極20之間。η型半導體薄膜4 0a可 藉由蒸鍍或 CVD( Chemical Vapor Deposition)或濺鎪或 印刷（塗布）等習知方法形成，具有例如約1 nm〜1 // m 之厚度。 η型半導體薄膜40a之材料可使用例如由非晶質矽、 ITO、ZnO、S η Ο 2 ' Ι112Ο3、ZnS、ZnSe、ZnSb2〇6、CdO、 CdIn2〇4、MgIn2〇4、ZnGa2〇4 ' CdGa2〇4、G a 2 〇 3 ' G a I η 〇 3 、CdSn04 ' InGaMg〇4、InGaZn〇4 ' Zn2ln2〇s ' AgSb〇3、 Cd2Sb207 ' Cd2Ge04、Agln02、CdS 及 CdSe 所選擇者。 圖13之n型半導體薄膜40a和圖9之n型半導體區 域40爲同樣之功能，和ρ型半導體基板1之間形成ρη接 面。因此’圖13之具有過電壓保護功能的半導體發光裝 置之等效電路，成爲發光二極體與ρη接面二極體之逆並 接電路。亦即，圖13之具有過電壓保護功能的半導體發 光裝置之等效電路，爲將圖8之肖特基位障二極體32替 換爲ρη接面二極體者。ρη接面二極體可保護發光二極體 避免突波電壓等之過電壓之破壞。 於圖1 3之第6實施形態，亦設置和圖2 — 4同樣之絕 緣膜17及帶狀連接導體層22,可獲得和圖2 - 4之第1 -30- 1336146 實施形態同樣之效果。 (第7實施形態） 圖14之第7實施形態之具有過電壓保護功能的半導 體發光裝置，係係取代圖3之肯特基接觸金屬層18改配 置P型半導體薄膜41a及η型半導體薄膜40a，其他則和 圖3形成爲相同。由另一觀點而言，圖14之複合半導體 裝置，係於圖13之η型半導體薄膜4 0a與p型矽所構成 之半導體基板1之間追加配置p型半導體薄膜41a者。 P型半導體薄膜41a可藉由蒸鍍或CVD(ChemiCal Vapor Deposition)或濺鍍或印刷（塗布）等習知方法形 成，具有例如約lnm〜1/zm之厚度。p型半導體薄膜41a 之材料可使用例如由p型非晶質矽、NiO、Cu20、FeO、 CuA102、CuGa〇2 及 SrCu202 所選擇者。 n型半導體薄膜4 0a與p型半導體薄膜41a之間形成 pn接面’而且p型半導體薄膜41a和p型矽所構成之半 導體基板1呈歐姆接觸，η型半導體薄膜40a和接合焊墊 電極20呈歐姆接觸。因此，圖14之具有過電壓保護功能 的半導體發光裝置之等效電路，成爲發光二極體與pn接 面二極體之逆並接電路。亦即，圖14之具有過電壓保護 功能的半導體發光裝置之等效電路，爲將圖8之肯特基位 障二極體32替換爲pn接面二極體者。薄膜構成之pn接 面二極體可保護發光二極體避免突波電壓等之過電壓之破 壞。 -31 - 1336146 於圖14之第7實施形態，亦設置和圖2— 4同樣之絕 緣膜17及帶狀連接導體層22，可獲得和圖2_4之第1 實施形態同樣之效果。 (第8實施形態） 圖15之第8實施形態之具有過電壓保護功能的半導 體發光裝置，係和圖1〇同樣將圖3之p型砂所構成之半 導體基板1替換爲！！型（第1導電型）半導體基板la， 取代圖3之肖特基接觸金屬層18改配置n型之第丨半導 體薄膜71、ρ型之第2半導體薄膜72、及η型之第3半 導體薄膜7 3 ’其他則和圖3形成爲相同。 圖15之η型之第丨半導體薄膜71，係和η型半導體 基板7a呈歐姆接觸，使用和圖13之η型半導體薄膜4〇a 同樣材料藉由同樣方法形成。n型之第1半導體薄膜 之上配置的ρ型之第2半導體薄膜72,係使用和圖14之 Ρ型半導體薄膜41a同樣材料藉由同樣方法形成。ρ型之 第2半導體薄膜72之上配置的η型之第3半導體薄膜73 ，係使用和圖13之η型半導體薄膜4〇a同樣材料形成， 且和接合焊墊電極20呈歐姆接觸。 第1半導體薄膜71、第2半導體薄膜72及第3半導 體薄膜73構成之薄膜3層二極體具有和圖1〇々η ^ = π ρ η 3 僧 二極體同樣功能。 於圖1 5之第8實施形態，亦設置和圖2〜4同樣之絕 緣膜17及帶狀連接導體層22，可獲得和圖2__4之第i -32- 1336146 貫施形態同樣之效果。 (第9實施形態） 圖16之第9實施形態之具有過電壓保護功能的半導 體發光裝置，係取代圖10之n型半導體區域4〇改於η型 矽半導體基板la之上配置η型半導體薄膜4〇a，其他則 和圖1 〇形成爲相同。 圖16之η型半導體薄膜40a，係使用和圖13之同一 符號所示者同樣材料藉由同樣方法形成。該η型半導體薄 膜40a和ρ型半導體區域41之間形成ρη接面，和接合焊 墊電極20呈歐姆接觸，因此藉由η型矽半導體基板la、 P型半導體區域41與n型半導體薄膜4〇a可獲得和圖1〇 之npn3層二極體相同之功能。 於圖1 6之第9實施形態，亦設置和圖2 ~ 4同樣之絕 緣膜17及帶狀連接導體層22，可獲得和圖2_4之第1 實施形態同樣之效果。 (第1 〇實施形態） 圖1 7之第1 〇實施形態表示絕緣膜1 7之變形之第2 孔17b’。於圖17，對1個帶狀連接導體層22配置多數第 2孔17b’。換言之，圖5之1個第2孔17b，被分割爲多 數第2孔17b’。圖17之第2孔17b’，係隨著遠離圖17 之中被省略圖示之和圖5之接合焊墊電極20相當者而變 大。結果，第2孔17b’對於和圖5之透光性導電膜19相 -33- 1336146 當者之單位面積之比例，係隨著遠離和圖5之接合焊墊電 極20相當者而變大。如此則，和圖3之主半導體區域2 相當者之電流之均勻性更能提升。帶狀連接導體層22分 別被塡充於多數第2孔17b’之中，因此和圖2— 4之第1 實施形態同樣難以切斷。因此於圖1 7之第1 0實施形態， 亦可獲得和圖2 - 4之第1實施形態同樣之效果。 (第1 1實施形態） 圖18之第11實施形態表示絕緣膜17之變形之第2 孔17b’’。圖18之第2孔17b’’之寬度，係隨著遠離圖18 之中被省略圖示的和圖5之接合焊墊電極20相當者而變 大。結果，第2孔1 7b ’’對於和圖5之透光性導電膜1 9相 當者之單位面積之比例，係隨著遠離和圖5之接合焊墊電 極20相當者而變大。如此則，和圖17之第1 0實施形態 同樣，和圖3之主半導體區域2相當者之電流之均勻性更 能提升。 因此於圖1 8之第1 1實施形態，亦可獲得和圖2 — 4 之第1實施形態同樣之效果。 (第1 2實施形態） 圖1 9之第1 2實施形態表示具有變形之絕緣膜1 7 ’’之 半導體發光裝置之一部分。圖19之絕緣膜17’’不以覆蓋 透光性導電膜19之全面的方式形成，僅覆蓋—部分。亦 即絕緣膜I7’’和帶狀連接導體層22同樣具有帶狀圖案。 -34- 1336146 但是’在圖19被省略圖示之相當於圖3之接合焊墊電極 20者與相當於圖3之主半導體區域2者之間，係和第1 實施形態同樣，存在絕緣膜1 7，，。圖1 9之第1 2實施形態 ’就透光性導電膜1 9之保護觀點而言較第1實施形態差 ’但就光取出效率之觀點而言較第1實施形態好。 本發明不限定於上述實施形態可做例如以下之變形。 (1 )可設置將圖5之第1實施形態之絕緣膜1 7之4 個第2孔17b互相連結之孔（溝），於該連結孔（溝）之 中及其鄰接之絕緣膜17之上亦設置帶狀連接導體層22。 亦即，可將第2孔17b及帶狀連接導體層22變形爲格子 狀或網目形狀。 (2) 可於接合焊墊電極20之下設置將4個帶狀連接 導體層22互相連結之連結導體層。 (3) 矽所構成之半導體基板1或η型半導體基板la 可設爲單晶矽以外之多晶矽或S i C等矽化合物或3 - 5族 化合物半導體。又，於圖11' 12' 14、15之實施形態中 ，矽所構成之半導體基板1可設爲金屬基板。 (4) 矽所構成之半導體基板1或η型半導體基板ia 及構成主半導體區域2之層及構成保護元件之層或膜之導 電型可設爲和實施形態相反。 (5) 於主半導體區域2可設習知電流分散用半導體 層及接觸用半導體層。 (6 )可取代圖1 2之保護元件之變阻器元件60，改 用矽變阻器元件、定電壓二極體、整流二極體、3層二極 -35- 1336146 體等晶片狀保護元件。 (7) 於接合焊墊電極20可連接外部連接用導線21 以外之棒形狀或板形狀等其他導體構件。 (8) 可取代於半導體基板1或η型半導體基板la之 上氣相成長主半導體區域2，改於半導體基板1或n型半 導體基板la或金屬基板藉由熱壓接等貼合主半導體區域 2。 (9) 可設置使由主半導體區域2放射至半導體基板 1或η型半導體基板la側之光，反射至主半導體區域2 之第1主面14側之光反射層。 (10) 於圖3，可取代肖特基接觸金屬層18，改爲在 孔16之中配置由主半導體區域2被電性分離之半導體層 ，使用該半導體層來形成肖特基位障二極體等之過電壓保 護元件。 (發明效果） 本發明具有以下效果。 (1) 於透光性導電膜之上設置具有孔的透光性絕緣 膜，連接導體層係覆蓋透光性絕緣膜表面之一部分之同時 ，藉由透光性絕緣膜之孔連接於透光性導電膜，因此連接 導體層不容易被切斷。因此可提升半導體發光裝置之製造 良品率。 (2) 連接導體層由較透光性導電膜具有低電阻係數 之材料構成，和僅具有透光性導電膜之情況比較’電流可 -36- 1336146 以良好分散於主半導體區域之外周部分，主半導體區域之 電流均勻性變高，可提升發光效率。 (3) 接合焊墊電極與主半導體區域之間存在具有應 力緩和功能之絕緣膜，可抑制接合焊墊電極引起之產生於 主半導體區域之應力。 (4) 接合焊墊電極與基板之另一方主面間形成過電 壓保護元件，可實現附加過電壓保護元件的半導體發光裝 置之小型化。 【圖式簡單說明】 圖1爲習知具有過電壓保護功能的半導體發光裝置之 槪略中央縱斷面圖。 圖2爲本發明第1實施形態之具有過電壓保護功能的 半導體發光裝置之平面圖。 圖3爲圖2之B—B線斷面圖。 圖4爲圖2之A— A線斷面圖。 圖5爲圖2之具有過電壓保護功能的半導體發光裝置 之絕緣膜更下側部分之平面圖。 圖6爲圖2之C_C線之一部分擴大之斷面圖。 圖7爲圖3之主半導體區域與半導體基板之一部分之 斷面圖。 圖8爲圖2之具有過電壓保護功能的半導體發光裝置 之電路圖。 圖9爲將第2實施形態之具有過電壓保護功能的半導 -37- 1336146 光裝置和圖3同樣表示之槪略中央縱斷面圖。 ® 爲將第3實施形態之具有過電壓保護功能的半 光裝置和圖3同樣表示之槪略中央縱斷面圖。 ® U爲將第4實施形態之具有過電壓保護功能的半 胃it發光裝置和圖3同樣表示之槪略中央縱斷面圖。 ® U爲將第5實施形態之具有過電壓保護功能的半 _體發光裝置和圖3同樣表示之槪略中央縱斷面圖。 ® U爲將第6實施形態之具有過電壓保護功能的半 _胃發光裝置和圖3同樣表示之槪略中央縱斷面圖。 ® 14爲將第7實施形態之具有過電壓保護功能的半 發光裝置和圖3同樣表示之槪略中央縱斷面圖。 ® 爲將第8實施形態之具有過電壓保護功能的半 _體發光裝置和圖3同樣表示之槪略中央縱斷面圖。 圖16爲將第9實施形態之具有過電壓保護功能的半 導體發光裝置和圖3同樣表示之槪略中央縱斷面圖。 ® 17爲將第10實施形態之具有過電壓保護功能的半 _體發光裝置之絕緣膜之一部分表示之槪略斷面圖。 ® 18爲將第11實施形態之具有過電壓保護功能的半 導體發光裝置之絕緣膜之一部分表示之槪略斷面圖。 ® 19爲將第12實施形態之具有過電壓保護功能的半 發光裝置之絕緣膜之一部分表示之槪略斷面圖。 【Ϊ要元件符號說明】 1 :半導體基板 -38- 1336146 2 :主半導體區域 3 :第1電極 4 :第2電極 7 :保護元件形成區域 1 7 :絕緣膜 1 7 b :第2孔 1 9 :透光性導電膜 20 :接合焊墊電極 22 :帶狀連接導體層 -39-

Claims (1)

1336146 十、申請專利範圍 1. 一種附加過電壓保護元件的半導體發光裝置，其特 徵爲具備： 基板’具有一方之主面及另一方之主面，且具有導電 性； 主半導體區域，具有可取出光之第1主面及和上述第 1主面呈對向、且和上述基板之上述一方之主面以電氣及 機械式被結合的第2主面，且包含產生光之多數半導體層 ’而且具有由上述第1主面貫穿上述第2主面之孔； 接合焊墊電極，覆蓋上述孔，且覆蓋上述主半導體區 域之上述第1主面之一部分； 基板電極，形成於上述基板； 過電壓保護元件，配置於上述接合焊墊電極與上述基 板之另一方主面之間，且電連接於上述接合焊墊電極與上 述基板電極之雙方； 透光性導電膜，形成於上述主半導體區域之上述一方 主面上； 透光性絕緣膜，具有：第1部分，其配置於上述接合 焊墊電極與上述主半導體區域之上述一方主面之間，及第 2部分，其偏離上述接合焊墊電極與上述主半導體區域之 上述一方主面之間、且和上述第1部分呈連續、且覆蓋上 述透光性導電膜之至少一部分；而且於上述第2部分設有 孔用於露出上述透光性導電膜；及 連接導體層’具有：覆蓋部分，其以帶狀覆蓋上述透 -40- 丄336146 光性絕緣膜表面之一部分、且連接於上述接合焊墊電極， 及墳充部分’其被塡充於上述透光性絕緣膜之上述孔之中 '且和上述覆蓋部分呈連續、且連接於上述透光性導電膜 ;而且由電阻係數小於透光性導電膜之導電性材料形成， 2·如申請專利範圍第1項之附加過電壓保護元件的半 導體發光裝置，其中， 上述連接導體層，係由平面上延伸於和上述接合焊墊 電極呈分離之方向的多數帶狀導體層構成。 3 ·如申請專利範圍第1項之附加過電壓保護元件的半 導體發光裝置，其中， 上述透光性絕緣膜之孔，係於平面上於上述連接導體 層之上述覆蓋部分之中以帶狀被形成。 4. 如申請專利範圍第1項之附加過電壓保護元件的半 導體發光裝置，其中， 上述透光性絕緣膜，係由較上述透光性導電膜具有高 透光性之材料被形成。 5. 如申請專利範圍第1項之附加過電壓保護元件的半 導體發光裝置，其中， 上述基板爲半導體基板， 上述過電壓保護元件，係由：設於上述半導體基板之 肯特基位障二極體形成區域’及和上述宵特基位障二極體 形成區域呈肯特基接觸、而且連接於上述接合焊墊電極的 金屬層形成。 6. 如申請專利範圍第1項之附加過電壓保護元件的半 -41 - 1336146 導體發光裝置，其中， 上述基板爲半導體基板， 上述過電壓保護元件，係包含形成於上述半導體基板 之至少一個pn接面的二極體， 上述二極體之一端連接於上述接合焊墊電極，另一端 連接於基板電極。 7 .如申請專利範圍第1項之附加過電壓保護元件的半 導體發光裝置，其中， 上述過電壓保護元件，係由配置於上述主半導體區域 之上述孔之中的變阻器、電容器與二極體所選擇之1個電 子元件。 -42-
TW096114660A 2006-05-17 2007-04-25 High-efficiency, overvoltage-protected, light-emitting semiconductor device TW200805715A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006138303A JP5044986B2 (ja) 2006-05-17 2006-05-17 半導体発光装置

Publications (2)

Publication Number Publication Date
TW200805715A TW200805715A (en) 2008-01-16
TWI336146B true TWI336146B (zh) 2011-01-11

Family

ID=38820986

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096114660A TW200805715A (en) 2006-05-17 2007-04-25 High-efficiency, overvoltage-protected, light-emitting semiconductor device

Country Status (4)

Country Link
US (1) US7576367B2 (zh)
JP (1) JP5044986B2 (zh)
KR (1) KR100819971B1 (zh)
TW (1) TW200805715A (zh)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5261923B2 (ja) * 2006-10-17 2013-08-14 サンケン電気株式会社 化合物半導体素子
KR20080089859A (ko) * 2007-04-02 2008-10-08 엘지이노텍 주식회사 질화물 반도체 발광소자 및 그 제조 방법
KR100902378B1 (ko) 2007-08-09 2009-06-11 삼성전기주식회사 수직구조 질화갈륨계 발광다이오드 소자
JP4545203B2 (ja) * 2008-03-18 2010-09-15 株式会社沖データ 光プリントヘッドおよび画像形成装置
JP5229034B2 (ja) 2008-03-28 2013-07-03 サンケン電気株式会社 発光装置
WO2009129353A1 (en) * 2008-04-15 2009-10-22 Purdue Research Foundation Metallized silicon substrate for indium gallium nitride light-emitting diode
DE102008034560B4 (de) 2008-07-24 2022-10-27 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Strahlungsemittierender Halbleiterchip und Verfahren zur Herstellung eines strahlungsemittierenden Halbleiterchips
TWI493748B (zh) * 2008-08-29 2015-07-21 Nichia Corp Semiconductor light emitting elements and semiconductor light emitting devices
US20100327300A1 (en) * 2009-06-25 2010-12-30 Koninklijke Philips Electronics N.V. Contact for a semiconductor light emitting device
KR100986407B1 (ko) * 2009-10-22 2010-10-08 엘지이노텍 주식회사 발광소자 및 그 제조방법
KR101007077B1 (ko) * 2009-11-06 2011-01-10 엘지이노텍 주식회사 발광소자, 발광소자 패키지 및 그 제조방법
KR100974787B1 (ko) * 2010-02-04 2010-08-06 엘지이노텍 주식회사 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
KR101813934B1 (ko) * 2011-06-02 2018-01-30 엘지이노텍 주식회사 발광 소자 및 발광 소자 패키지
KR101276053B1 (ko) * 2011-07-22 2013-06-17 삼성전자주식회사 반도체 발광소자 및 발광장치
TWI478358B (zh) * 2011-08-04 2015-03-21 Univ Nat Central A method of integrated AC - type light - emitting diode module
US9490239B2 (en) 2011-08-31 2016-11-08 Micron Technology, Inc. Solid state transducers with state detection, and associated systems and methods
US8809897B2 (en) 2011-08-31 2014-08-19 Micron Technology, Inc. Solid state transducer devices, including devices having integrated electrostatic discharge protection, and associated systems and methods
JP2013135098A (ja) * 2011-12-27 2013-07-08 Sanken Electric Co Ltd 半導体発光装置
CN102810609B (zh) * 2012-08-16 2015-01-21 厦门市三安光电科技有限公司 一种紫外半导体发光器件及其制造方法
US9177992B2 (en) 2013-01-09 2015-11-03 Nthdegree Technologies Worldwide Inc. Active LED module with LED and transistor formed on same substrate
CN103311261B (zh) * 2013-05-24 2016-02-17 安徽三安光电有限公司 集成led发光器件及其制作方法
JP6155911B2 (ja) * 2013-07-04 2017-07-05 三菱電機株式会社 半導体装置
KR102122358B1 (ko) * 2014-01-20 2020-06-15 삼성전자주식회사 반도체 발광 소자
DE102015111487A1 (de) * 2015-07-15 2017-01-19 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
DE102015111485A1 (de) 2015-07-15 2017-01-19 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauelement
RU2637260C2 (ru) * 2015-12-09 2017-12-01 Федеральное государственное бюджетное образовательное учреждение высшего образования "Московский технологический университет " Керамический материал для варисторов
DE102016112587A1 (de) 2016-07-08 2018-01-11 Osram Opto Semiconductors Gmbh Strahlungsemittierender Halbleiterchip
DE102017002332B4 (de) * 2017-03-13 2019-11-07 Azur Space Solar Power Gmbh Leuchtdiode
TWD219684S (zh) * 2021-07-09 2022-07-01 晶元光電股份有限公司 發光二極體之部分
CN113451420A (zh) * 2021-07-23 2021-09-28 深圳市电科智能科技有限公司 中心对称GaN肖特基二极管

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19517697A1 (de) * 1995-05-13 1996-11-14 Telefunken Microelectron Strahlungsemittierende Diode
JPH0936431A (ja) * 1995-07-13 1997-02-07 Toshiba Corp 半導体発光素子
JPH10256602A (ja) * 1997-03-12 1998-09-25 Sharp Corp 半導体発光素子
US6614056B1 (en) * 1999-12-01 2003-09-02 Cree Lighting Company Scalable led with improved current spreading structures
JP2001237461A (ja) 2000-02-22 2001-08-31 Toshiba Corp 半導体発光素子
JP2003142697A (ja) * 2001-10-31 2003-05-16 Sanyo Electric Co Ltd 集積型ショットキーバリアダイオードおよびその製造方法
JP2004047504A (ja) * 2002-07-08 2004-02-12 Korai Kagi Kofun Yugenkoshi 発光効率を高めた発光ダイオード
US7173311B2 (en) * 2004-02-02 2007-02-06 Sanken Electric Co., Ltd. Light-emitting semiconductor device with a built-in overvoltage protector
JP4577497B2 (ja) * 2004-02-02 2010-11-10 サンケン電気株式会社 半導体発光素子と保護素子との複合半導体装置

Also Published As

Publication number Publication date
KR20070111328A (ko) 2007-11-21
KR100819971B1 (ko) 2008-04-08
US7576367B2 (en) 2009-08-18
JP5044986B2 (ja) 2012-10-10
US20070284606A1 (en) 2007-12-13
JP2007311506A (ja) 2007-11-29
TW200805715A (en) 2008-01-16

Similar Documents

Publication Publication Date Title
TWI336146B (zh)
JP4577497B2 (ja) 半導体発光素子と保護素子との複合半導体装置
US7173311B2 (en) Light-emitting semiconductor device with a built-in overvoltage protector
CN100423307C (zh) 设有保护二极管元件的半导体发光装置
TWI289367B (en) Compound semiconductor device
JP3940438B2 (ja) 半導体発光素子
JP4956902B2 (ja) ＧａＮ系発光ダイオードおよびそれを用いた発光装置
JP6720472B2 (ja) 発光素子の製造方法
CN102047454B (zh) 发光器件及其制造方法
JP2006100500A (ja) 半導体発光素子及びその製造方法
TW200816519A (en) Semiconductor light emitting device and its manufacturing method
JP2008210903A (ja) 半導体発光素子
JP2007157926A (ja) 保護ダイオードを伴った半導体発光装置及びその製造方法
JP6262856B2 (ja) オプトエレクトロニクス半導体チップ
JP2004179347A (ja) 半導体発光素子
JP2005123489A (ja) 窒化物半導体発光素子およびその製造方法
TW201240147A (en) Light-emitting semiconductor chip
TWI750893B (zh) 發光二極體結構與倒裝的發光二極體結構
JP2770717B2 (ja) 窒化ガリウム系化合物半導体発光素子
JP2008016629A (ja) ３族窒化物系発光ダイオード素子の製造方法
KR20120037266A (ko) 발광소자
JP5304855B2 (ja) ＧａＮ系発光ダイオードおよびそれを用いた発光装置
US9293673B2 (en) Semiconductor light-emitting device preventing metal migration
TW200828623A (en) Light-emitting diode and method for manufacturing the same
JP2007042682A (ja) 半導体発光素子と保護素子との複合半導体装置及びその製造方法