TWI335144B

TWI335144B - Decoding unit and preprocessing unit implemented according to low density parity check code system

Info

Publication number: TWI335144B
Application number: TW094108540A
Authority: TW
Inventors: Takashi Maehata
Original assignee: Sumitomo Electric Industries
Priority date: 2004-03-22
Filing date: 2005-03-21
Publication date: 2010-12-21
Also published as: KR20060044395A; CN100527637C; KR101129942B1; US20050210366A1; JP3891186B2; CN1674446A; US7603607B2; TW200612671A; JP2005269535A; CA2499177A1

Description

1335144 九、發明說明：【發明所屬之技術領域】碼裝置，和在該解電路。特別是本發電路裝置之構造。通信 '低消耗電力以檢測和訂正收訊求之一種技術，被〇 LDPC： Low-Density 碼法，作爲該錯誤碼之解碼操作，在 On the Design of in 0.0045dB of the LETTERS , Vol . 5, 過。在該Chung之 LDPC碼，獲得在白 ι )界限具有0 . 〇4dB 查行列之列重（列數）不是一定之碼 LDPC碼稱爲規則本發明係有關對輸入碼進行解碼之解碼處理時對指定之處理進行前處理用之 " 明係有關於解碼低密度奇偶檢查碼用之1 【先前技術】 ' 在構建資料之通信系統時，要求高速、高通信品質（低位元錯誤率）等。用 | 碼之錯誤之錯誤訂正技術是滿足此等要廣泛地利用在無線、有線和記錄系統等近年來使用低密度奇偶檢査（校驗）（ Parity-Check)碼，和 sum-pr〇duct 解訂正技術之一種受到重視。利用該LDPC Chung等之文獻（S. Y. Chung等之” Low-Density Parity-Check Codes withi Shannon limit，，IEEE COMMUNICATIONS φ N0‘ 2，Feb . 2001，pp . 58 - 60 )被討論文獻中，顯示利用編碼率1 / 2之不規則色禹斯（Gauss)通信路之香農（shannor 之解碼特性。不規則LDPC碼顯示奇偶檢之成立1之數）和行重（行之成立1之。列重和行重在各列和各行成爲一定之 LDPC 碼。

在Chung文獻中，顯示依照Sura-product解碼法對LDPC 1335144 碼進行解碼之數學式之演算法’但是對於具體進行其龐大之計算之電路構造未有任何揭示。

Yeo 等之文獻 2(E. Yeo 等之” VLSI Architectures f〇r Iterative Decorders in Magnetic Recording Channels” " IEEE Trans. Magnetics, Vo 1 . 317, No. 2 , March 200 1, pp . 7 48 - 7 5 5)對LDPC碼之解碼裝置之電路構造進行檢討 • 。在該Yeo之文獻中，依照根據交織（trellis)之MAP ( 最大事後機率）演算法，亦即BC〗R演算法，計算根據收訊 | 系列之資訊符號之事後機率。對各個狀態，計算在該交織之前方向和後方向之重複，根據該等之前方向和後方向重複之値，求得事後機率。在該計算式中使用加算/比較/ 選擇/加算裝置進行計算。將電路構建成在LDPC碼之算出時，根據sum-product解碼法，產生檢查行列，利用來自不同之校驗節點之値，算出推定値。另外，和田山在「低密度奇偶檢查碼和其解碼法」，信號技報 MR200 1 - 83,2001 年 12月，解說 LDPC碼和 ^ sum-product解碼法，和解說對數區域之min-sum解碼法。在該和田山之文獻中，顯示可以組裝只利用加算、最小、正負之判定和正負之碼之乘算之4種之基本演算，依照客拉克（Gallager)之f函數之處理。在上述之Yeo文獻和和田山之文獻中，爲著算出用以產生奇偶檢查行列之1次推定字，依照sum-product法，使用客拉克（Gallager)之f函數，更新外部値對數比α，其次，根據該外部値對數比，進行算出符號之事前値對數 ⑧ 1335144 比/3之處理。因此，客拉克函數之演算需要長時間，另外電路規模亦會增大。在上述之和田山之文獻中，顯示sura-product解碼法和 min-sum解碼法具有等效，利用min-sum解碼法可以使組裝 ' 時之電路構造簡化。但是，即使在利用該min-s um解碼法之情況，當使用奇偶檢査用之檢查行列算出最小値之M i η • 演算處理時，對每一個要素進行M i η演算，求得最小値，碼之長度增大，因此演算對象之要素數亦增大，同樣地， φ 處理時間變長，和電路規模變大，另外其構造亦變爲複雜〇【發明內容】本發明之目的是提供可以以簡易之電路構造，對收訊碼進行解碼之解碼裝置。本發明之另一目的是提供可以以簡易之電路構造實現 LDPC碼之解碼處理之min-sum處理步驟之解碼裝置。本發明之第1觀點之解碼裝置包含有：似然度記憶手段 φ ，對於1單位內之指定數之信號，抽出且記憶似然度最低之第1信號和似然度比（1 ike ly hood rat io )該第1信號次低之第2信號；選擇手段，對於1單位內之信號之各個，以選擇1單位內之除了本身外之最小似然度之信號之方式’選擇且輸出第1信號和第2信號之一方；及收訊信號推定手段，利用該選擇手段所選擇之信號和1單位內之信號之碼，產生新的信號，藉以產生1單位之信號之推定信號系列。 1335144 本發明之第2觀點之前處理裝置使用排列在奇偶檢查行列之第1方向之要素，進行算出輸入信號之推定値之處理之前處理，包含有：記憶手段，輸入該輸入信號之1處理單位之信號，從絕對値較小之一方抽出且記憶2個信號； ~ 及最小値檢測手段，對於該1處理單位之信號，從該1處理單位之信號之除了本身之信號中，選擇絕對値最小之信 ' 號，以此方式選擇且輸出被記憶在該記憶手段之2個信號之一方。依照該最小値檢測手段之輸出値，根據1處理單 | 位之信號之排列在檢查行列之第1方向之要素，實行處理〇在第1觀點之解碼裝置中，只要求記憶似然度較低之2 個信號値，不要求記憶所有之處理單位內之信號値。因此電路規模可以減小。另外，只進行2個信號之作爲候補之選擇，不需要進行1個處理單位內所有其他之信號作爲選擇對象之選擇處理，可以減小計算量，縮短處理時間。在第2觀點之前處理裝置中，從輸入信號之1個處理單 φ 位之信號中，抽出且記憶絕對値較小之2個信號，對於該1 個處理單位之信號，選擇除了本身之外之信號中之絕對値最小之信號，以此方式選擇被記憶在記憶手段之2個信號之一方。因此，在該最小値檢測時，不需要記憶所有之信號以將該1個處理單位內之所有其他之信號作爲選擇對象進行最小値檢測處理，所以電路規模可以減小，和處理時間亦可以減少。利用此種方式，對於解碼時之最小値檢測之外部値對數比之算出，可以以高速進行前處理。 1335144 本發明之上述和其他之目的、特徵、觀點和優點，經由下面聯合附圖之對本發明之詳細說明當可明白。【實施方式】第1圖表示使用本發明之解碼裝置之通信系統之構造之 • 一實例。在第1圖中’通信系統是在發訊側，包含有：編 • 碼器1’在發訊資訊附加錯誤訂正用之冗餘位元，用來產生發訊碼，和調變益2’依照指定之方式對來自該編碼器1之 (K + M )位元之碼進行調變，將其輸出到通信路3。 | 編碼器1對K位元之資訊附加奇偶計算用之冗餘位元μ 位元，藉以產生（Κ + Μ )位元之LDPC碼（低密度奇偶檢査碼）。在奇偶檢查行列，列對應到冗餘位元，行對應到碼位元。調變器2依照該通信路3之構造，進行振幅調變，相位調變，碼調變，頻率調變或正交頻分多工（Orthogonal Frequency Division Multiplexing)等之調變。例如，在通信路3爲光纖之情況，在調變器2，依照發訊資訊位元値 φ 變更雷射二極體之亮度’用來進行光之強度調變（一種振幅調變）。例如’在發訊資料位元爲之情況時’該電射二極體之發光強度變強’進行”+1 ”地發訊’且在發訊資料位元爲”1”之情況時’電射二極體之發光強度變弱’變換成爲 ” -1”地發訊。在收訊部設有：解調器4’對經由通信路3發訊之調變信號施加解調處理，對（K + M)位元之數位碼進行解調；和解碼器5，對來自該解調器4之（K + M)位元之碼’施加奇偶 1335144 檢查行列演算處理，藉以再生原來之κ位元之資訊。解調器4依照在該通信路3之發訊形態進行解調處理。例如’在振幅調變，相位調變，碼調變，頻率調變和正交頻分多工等之情況時，在解調器4進行振幅解調，相位解 - 調，碼解調，和頻率解調等之處理。 • 第2圖以一覽表表示在通信路3爲光纖之情況時，調變 * 器2和解調器4之輸出資料之對應關係。在第2圖中，如上述之方式，在通信路3爲光纖之情況時，在調變器2，當 φ 發訊資料爲時發訊用雷射二極體（發光二極體）之發光強度變強，輸出”1”’另外當發訊資料位元爲”1”時，該發光強度變弱，發訊位元” -1”。由於該通信路3之傳送損失等，傳達到解調器4之光強度’具有從最強強度到最弱強度之間之類比之強度分布。在解調器4對該輸入之光信號進行量子化處理（類比/數位變換）’檢測其受光位準。在第2圖中，表示受光位準被量子化成爲8個階段之情況時之收訊信號強度。亦即， φ 在受光位準爲資料”7”時’發光強度變成相當強，在受光位準爲”0”時，光強度成爲相當弱之狀態。各個受光位準對應到具有碼之資料’從解調器4輸出。該解調器4之輸出是在受光位準爲” 7 ”時’輸出資料” 3 ”，在受光位準爲”時，輸出資料”-4”。因此’對於1位元之收訊信號，從該解調器 4輸出多値量子化之信號。解碼器5被輸入從該解調器4施加之（Κ + Μ )位元之收訊資料（各個位元包含多値資訊），如後面所詳細說明之方 ⑧ -10- 1335144

情況時，該對數似然度比λ η係以Xn/ 2 · σ施加。此處之 σ表示雜訊之分散。但是，在本實施例1中，該對數似然度比算出部10係由緩衝電路或常數乘算電路形成，對對數似然度比λ η係以Xn . f施加。在此處f爲非零之正數。不利用該雜訊資訊，算出對數似然度比，用來使電路構造簡化’且計算處理亦被簡化。在min-sum解碼方法中，在檢查行列之處理時，因爲利用最小値進行演算，所以可以維持信號處理時之線性。因此，不需要依照雜訊使輸出資料正常化等之處理。列處理部1 2和行處理部1 4分別依照下列之式（1 )和（ 2)進行演算處理，實行奇偶檢查行列之列之各個要素之處理（列處理）和行之各個要素之處理（行處理）。在列處理部1 2，依照從行處理部1 4施加之事前値對數比沒mn和對數似然度比λ η，更新外部値對數比a mn » 〔式1〕 / amn= Π sign^ + PnmOx min |λη» + β^Ί Vn,eA(m)\n n eA(m)\n …⑴

Pmn:初期値爲0

Σ am’n m’eB(n)\m …⑵ 在此處之上式（1)和（2)之各個式中，n’ eA(m\n 和ro’ eB (n) \ m表示除了本身以外之要素。外部値對數比a: mn是η’矣n，事前値對數比0 mn是m’ # m。另外，用以 ⑧ -12- 1335144 表示α和；S之行列內之位置之附加字” mn ”通常是以下附文字表示，在本說明書中，爲着易於讀取，以「橫排之文字j表示。另外，函數sign(x)以下式（3)定義。〔式2〕

此處函數min表示求得最小値之演算。另外，集合A ( m)和B ( η)在以2元Μ，N行列H=[Hmn] 作爲解碼對象之LDPC碼之檢查行列之情況時，成爲集合 [1 ,N] = U ,2，…，Ν}之部份集合。

亦即，部份集合A ( ra )表示在檢査行列Η之第ηι列成立 1之行索引之集合，部份集合Β(η)表示檢査行列Η之第η 行成立1之列索引之集合。實質上，現在考慮第4圖所示之檢查行列Η。在該第4圖所示之檢查行列Η中，從第1列之第1行至第3行成立，，1，，，且在第2列之第3行和第4行成立” 1 ”，且在第3列之第 4行至第6行成立” 1 ”。因此在此種情況，部份集合a ( m ) 成爲如下所示。 A(l) ={1,2,3}, A ( 2) ={3,4}, ⑧ -13- 1335144 用該演算處理。符號”表示乘算。如第6B圖所示，外部値對數比α 1 2同樣地使用校驗節點 1和3之値（λΙ+ySll)和（λ3+沒13)，以下式求得。 <a:12 = sign(Al+^li) - sign (λ 3+^ 13) ·Μϊη(| λ1+冷 11| ，| λ3+召 13| ) ^ 另外，如第6C圖所示，外部値對數比〇： 1 3使用校驗節點 ' 1和2之値（λ 1 +泠11)和（λ2+冷12)算出。因此，該外部値對數比1 3以下式表示。 ^ α 1 3 = s i gn ( λ 1+ ^ 1 1 ) · s i gn ( λ 2+ /3 1 2 ) · Min ( | λ 1+^ 11 I ，I λ 2+召 12 I ) 在上述方式之第1列之演算操作時，如第6(A)圖至第6 (C )圖所示，算出對應之列內之除了本身以外之絕對.値最小之要素，且將該等碼進行乘算。因此，求得處理單位內之碼中之絕對値最小之碼，亦即似然度最低之資訊（對應到與正確之可靠度有關之資訊，亦即機率資訊），藉以求得外部値對數比。亦即，在利用 # 奇偶檢查行列之情況時，存在”1 ”之位元位置之碼，具有與通信路之可靠度有關之資訊》其中檢測可靠度最低（似然度最低），亦即絕對値最小，錯誤可能性最高之碼，視爲其影響最大，利用其求得絕對値。此爲Min演算之具體之處理內容。該外部値對數比a mn之碼是對於處理單位內之信號系列之影響造成錯誤之可能性高之碼，使碼全部進行乘算，用來推定該碼（外部値對數比）之碼。從可靠度最低之狀態 ⑧ -16- 1335144 成爲相同之値。亦即，在外部値對數比α mn之算出時，因爲需要從本身以外之集合，選擇最小絕對値（以下簡稱爲最小値）之操作，所以該最小値和第2號之最小値亦可以成爲相同之値。其次，實行M i η演算。進行判定輸入値丨 λ ηΆ mn_丨是否與被記憶之最小値—致（步驟SP1 2 ) » " 在與最小値一致之情況時，選擇第2號之最小値作爲對應之Min演算値（步驟SP13)。另外一方面，在與該最小値不一致之情況時’選擇被比較之最小値作爲M i η演算値 _ ，進行輸出（步驟SP14)。對於利用該等之步驟SP13和SP14所選擇之Min演算値 ’使碼進行乘算’用來產生外部値對數比α m η (步驟S P 1 5 )° 因此’不要求記憶所有之塔那圖形之變數節點（檢查行列之成立” 1”之節點）之値，只要求記憶第1號和第2號之最小値，可以大幅地減少電路規模。另外，因爲只與最小値比較地實行M i η演算，所以不需要與其餘之絕對値成 # 分進行比較’可以縮短演算時間。在步驟SP15之碼之乘算時，只進行除了本身外之値之碼之乘算，在對各節點之値以2之補數表示之情況時，可以以1位元表示碼’記憶碼乘算用之碼之記憶部之容量可以大幅地減小。在此種情況，如在最小値檢測時預先求得所有之變數節點之碼乘算値，可以根據全部之碼之積之値和本身之碼’容易地進行碼之乘算。亦即，在全部變數節點之碼之積爲正時，假如本身爲負，則除了本身外之演算値 ⑧ -20- 1335144 之碼之積爲負。因此，例如在以2之補數表示，表示碼位元之’’ Γ爲負之情況時，經由觀看表示全部節點之碼之積之碼位元和本身之碼之一致/不一致，可以進行碼演算之乘算處理，同樣地’可以使碼乘算處理簡化，外部値對數 ♦ 比a m η之算出亦可以大幅簡化。 " 下面說明以下所示之部分集合Vm。

Vm={vl，v2，v3，.，vk-l，vk} 在此處 vi=| + • 視爲M i η演算。這時，最小値爲v 1，第2號最小値爲vk 。在此種情況，對外部値對數比a m 1進行M i η演算。在此種情況，從値ν 2算出v k中之最小値。這時，因爲最小値爲値v 1 ’所以對該値v 1之M i η演算是選擇第2號之最小値 vk，求得正確之Mi η演算結果。關於V2，爲了從値vl及 v3求出vk中的最小値，藉由選擇最小値vl，求得Min演算結果。同樣地，對於値vk，從本身以外之vl選擇vk-1 間之最小値，所以選擇ν 1。因此，進行上述之第9圖所示 φ 之從步驟SP12至SP14之操作，可以正確地進行Min演算〇

第10圖槪略地表示進行第3圖所示之列處理部12之Min 演算之部份之構造。在第10圖中，Min演算部包含有：絕對値記憶部20，使用輸入値λ 冷mn用來記憶其絕對値：第1最小値記憶部22，順序輸入該輸入値λ n+ yS ran，記憶絕對値最小之第1最小値FI Μ ;第2最小値記億部24 ’接受輸入値又η +冷mn之系列，用來記憶第2號之最小値SEM -2 1- ⑧ ;和選擇器26，依照該輸入値系列之位置資訊i，讀出絕對値記億部20之對應之絕對値Va 1，使其與第1最小値F I Μ 進行比較，根據其比較結果，選擇第1最小値FIΜ和第2 最小値SEM之一方，輸出Min演算ΜΙΝ。在該絕對値記憶部20，順序輸入檢查行列Η之對應之列 (第m列）之要素，收納其絕對値。在此種情況，只順序輸入與檢查行列Η中之成立” 1 ”之部份集合A ( m )之行索引對應之要素。位置資訊i表示該部份集合A ( m )之各個要素之位置。第11圖表示第10圖所示之選擇器26之構造之一實例。在第11圖中，選擇器26包含有：比較器30，用來使依照位置資訊i從絕對値記憶部20讀出之絕對値Va 1和被收納在第1最小値記憶部2 2之第1最小値FI Μ進行比較；和多工器（MUX) 32，依照比較器30之輸出信號，選擇第1最小値F I Μ和第2最小値SEM之一方，輸出M i η演算結果Μ I Ν ο 比較器3 0在從絕對値記憶部20讀出之絕對値v a 1和第1 最小値FIM成爲相等之情況時，多工器32選擇第2最小値 SEM，作爲Min演算結果MIN而輸出。另外一方面，在比較器30檢測到來自絕對値記憶部20之絕對値va 1爲與第1 最小値FIΜ不同之値時，多工器3 2選擇第1最小値FIΜ，作爲Min演算結果MIN進行輸出。因此，如第1 0圖和第1 1圖所示，只根據各個絕對値v a i 和第1最小値FIΜ之比較結果，選擇第1最小値FIΜ和第2 1335144 最小値SEM之一方，就可以產生Min演算結果，可以大幅地減少電路規模和演算時間。另外’該絕對値記憶部20，例如在由移位暫存器（sh i f t resister)電路等之FIFO (先進先出電路）構成之情況時，不需要特別施加用以表示該部份集合A(m)內之要素位 - 置之位置資訊i。因爲不需要使用與檢查行列之對應列之 ' ’’ 0 ”對應之行之要素，所以可以從該F I F0電路將絕對値 v a 1依照其輸入之順序，順序地輸出，不需要使用位置資 • 訊i ’可以從絕對値記憶部2 0依照位置順序讀出絕對値 v a 1 0 另外，被收納在絕對値記憶部20之絕對値，在該演算値以2之補數表示之情況時，只將碼位元以外之位元收納到演算値。另外，在利用該2之補數表示之情況時，計數碼位元之成爲” 1 ”之數，可以判定被收納在絕對値記憶部20 之値之碼之全部碼之積之正/負》依照位置資訊i，經由判定與被收納在該絕對値記憶部20之絕對値v a 1對應之碼位 • 元和全部碼積之一致/不一致，可以求得Min演算所使用之要素之碼之乘算結果。因此，在此種情況，並行地進行Min演算和碼乘算演算，可以以高速檢測外部値對數比a mn。第1 2圖表示對於Μ列N行之檢查行列之M i η演算之構造。如該第1 2圖所示，對於從第1列到第Μ列之各個，設置 M i η演算3 5 - 1〜3 5 - Μ »對於第1列M i η演算部3 5 - 1，施加輸入値λη+)81η，藉以輸出Min演算結果MIN(l)。對於 -23- 1335144 第2列Min演算部35-2，施加輸入値λη+/52η，藉以輸出 Min演算結果ΜΙΝ(2)。在第Μ列Min演算部35-Μ，施加輸入値λη+ΘΜη，藉以輸出Min演算結果MIN(M)。該等之Min演算部35-1至35-M，具備有第1〇圖和第11 * 圖所示之構造。對於各個施加作爲位置資訊之資訊，用以 ·· 表示對應之列中之存在有” 1 ”之行，藉以實行M i η演算處 - 理。因此，即使在奇偶計算行列Η之規模變大之情況時，如 | 該第12圖所示，只要在各個列設置Min演算部35-1〜35-Μ 。在Min演算部35-1〜35-M之各個，只要求記憶第1和第 2最小値，且記億與各個部份集合A ( m )對應之値，電路規模只在列方向增大，可以抑制行方向之電路規模之增大〇該Min演算部使用在LDPC碼之解碼處理。但是，即使奇偶檢查行列Η不是疎（spar ce )行列，” 1 ”之數變大，漢寧（Hanning)列重（列之存在” Γ之數）變大之情況時 φ ，亦只要求記憶第1和第2最小値。因此’經由利用該M i η 演算部之構造，在LDPC碼以外之BCH碼和CRC碼等’亦可以使用同樣之min-sum解碼演算法進行解碼處理。另外，位置資訊i之產生，可以在該Min演算處理，進行與時脈信號同步之處理之情況時’計數規定該處理循環之時脈信號而產生》依照上述方式之本發明之實施例1時’在演算處理，記憶與部份集合對應之要素之第1和第2最小値’與各 ⑧ -24- 1335144 個要素之絕對値進行比較，即使在使檢查行列之列增大之情況時，亦可以抑制電路規模之增大，可以以高速實行M i η 演算處理。 [實施例2 ] ' 第13圖槪略地表示本發明之實施例2之Min演算部之構造。在第13圖中，Min演算部包含有：第1最小値記憶部 • 22和第2最小値記憶部24，使用輸入値λ n+ /S mn，分別記憶其絕對値之第1和第2最小値；最小位置記憶部40，用 φ 來記憶被收納在該第1最小値記憶部22之第1最小値之列處理之處理單位內之位置資訊POS;和選擇器42，根據該最小位置記憶部40之位置POS和演算對象之信號之位置資訊i之比較，選擇第1最小値FIΜ和第2最小値SEM之一方，藉以輸出Min演算結果ΜΙΝ。在該第13圖所示之Min演算部之構造中，只要求記憶第 1最小値F I Μ之列處理單位內之位置資訊，不需要記憶各個列處理單位內之信號之値，可以更進一步地減小電路規模 •。第14圖槪略地表示第13圖所示之選擇器42構造。在第 14圖中，選擇器42包含有：比較器50，用來使表示演算對象之値之位置之位置資訊i和表示第1最小値FIM之信號處理單位內之位置之位置資訊POS進行比較；和多工器 (MUX) 52，依照比較器50之輸出信號選擇第1最小値FIM 和第2最小値SEM之一方，藉以輸出M i η演算結果Μ I N。該選擇器42在比較器50表示位置資訊i和POS相等時 1335144 ，選擇第2最小値SEM’作爲Min演算結果MIN而進行輸出。在比較器50表示位置資訊i和p〇s互異之情況時’多工器52選擇第1最小値FIM，作爲Min演算結果MIN而進行輸出。 + 即使在具有第1最小値FIM之位置存在有多個之情況時 * ，該位置資訊亦可以只記憶1個之第1最小値之位置。 * 具體上如第15圖所示’這時各個之値3,1,2,-1,-1,2被分配在變數節點1至6 ’下面以此狀態考慮。在該信號系列 • 中，當進行Min演算之情況，首先在算出絕對値之最小値時，變數節點2之値” Γ被記憶作爲第1最小値FIM ’其節點號碼” 2”被記億作爲最小位置資訊POS»變數節點4 或5其絕對値爲1，在此種情況，記億變數節點4之値作爲第2最小値SEM。變數節點4之第2最小値SEM取絕對値所以成爲” 1 ” 。因此，在此種情況，第1最小値FIΜ和第2 最小値SEM互相成爲相等之値。在對變數節點2進行M i η 演算之情況時，參照該變數節點2以外之變數節點之信號 # 値，選擇絕對値之最小値，所以選擇第2最小値SEM。對於變數節點4,在進行Min演算之情況時，參照除了該變數節點4以外之變數節點之信號値，進行M i η演算，在此種情況，選擇變數節點2之第1最小値FI Μ。同樣地，對於變數節點5亦選擇變數節點2之第1最小値FIΜ。因此，即使在與第1最小値相同之絕對値之信號値存在有多個之情況時’該等中之2個之値，分別被記憶作爲第1 和第2最小値’且只記憶第1最小値之位置資訊，可以依 ⑧ -26- 1335144 照演算對象之信號値之位置’選擇第1或第2最小値’藉以可正確地進行M i η演算》該第13圖所示之Min演算部，與第12圖所示之構造同樣地，並排地配置成與檢査行列之各列對應，以各列單位 4 並行地實行求得a mn之列處理之M i η演算。 *' 第1 6圖槪略地表示列處理部之用以算出外部値對數比 ' amn之碼SGN之部份之構造之一實例。在第16圖中，碼產生部包含有：碼記憶部60，順序地記億輸入信號λ n+卢mn P 之碼；全碼積保持電路62,取得被記憶在碼記億部60之碼之所有之積，保持其積結果：讀出電路64，依照位置資訊 i，讀出被記憶在碼記憶部60之碼；和碼判定電路66，根據被讀出電路64讀出之碼sign (i)和被全碼積保持電路 62保持之全碼積之碼ALS，用來決定外部値對數比a mn之碼 S G N。碼記憶部6 0例如如由F I FO電路構成，順序地記憶輸入信號λ n+/3 mn之碼。碼積保持電路62使被收納在該碼記 # 憶部60之碼順序地進行乘算，藉以保持最終乘算結果。讀出電路64依照位置資訊i，讀出被收納在該碼記億部60之碼 s i g n ( i )。在碼判定電路66中，當利用讀出電路64讀出之碼Sign (i)爲正之情況時，輸出全碼積結果A LS作爲外部値對數比amn之碼SGN。在來自讀出電路64之碼sign(i)爲負之情況時，碼判定電路66使來自該全碼積保持電路62之碼ALS反轉，藉以產生外部値對數比a mn之碼SGN。 1335144 利用此種方式，與M i η演算並行地，可以檢測碼S〗GN。該碼判定電路66，例如在各個符號之碼以1位元表示之情況時，正之碼以碼位元” 0 ”表示，在負之碼以碼位元” j ’’ 表示之情況時，該碼判定電路66可以使用例如EXOR電路 * 實現。 ^ 依照上述方式之本發明之實施例2時，在Min演算實行 • 時，記億對應之信號系列之第1和第2最小値，且記憶其最小値之位置，根據其位置資訊，選擇第1和第2最小値 φ 之—方，作爲Min演算結果而進行輸出，不需要記憶全部之輸入信號系列’即使在檢査行列之規模增大之情況時，亦可以減小電路規模，以高速實行列處理。 [實施例3 ] 這時，如第1 7圖所示，以6列12行之檢查行列考慮。對於輸入信號X(l)至X(12)，實行Min演算。在該第 1 7圖所示之檢查行列之情況時，在第丨列，成立”丨”之位置爲第1行、第4行、第6行、第8行、第1 〇行和第1 1 # 行。在實行該第1列之列處理之M i η演算之情況時，從該等之行上之輸入信號Χ(1) 、χ(4) 、Χ(6) 、Χ(8) 、Χ (1 Ο )和X ( 1 1 )，檢測且保持第1和第2最小値。檢測該最小値之處理方法，包含有逐次輸入且檢測輸入信號之方法’和並行處理該等之方法。下面順序地說明使最小値檢測成爲逐次處理輸入信號之方法，和並行處理輸入信號藉以檢測最小値之方法。第18圖槪略地表示本發明之實施例3之Min演算部之構 ⑧ -28- 1335144 造。在第18圖中作爲Min演算之前處理電路者，設有：似然度比抽出保持電路65，從對數似然度比 λ η (輸入信號 Χη)，依照該檢查行列之” 1 ”之位置，抽出似然度比；和加算電路67，使該似然度比抽出保持電路65所保持之似然 < 度比，和來自行處理部之事前値對數比yS mn進行加算，且 ·' 進行求得其加算値之絕對値之演算ABS，藉以產生輸入信號 ' X ( η ) ° 在似然度比抽出保持電路65,依照對應之部份集合A(m | )，抽出且保持被順序施加之對數似然度比λη (輸入符號 X η ) 〇利用加算電路67產生絕對値丨又n+冷mn丨，作爲輸入信號X(n)而逐次施加到Min演算部70。

Mi η演算部70包含有：第1大小比較部72，使輸入信號 X ( η )和被收納在第1記憶部7 1之値進行比較，將似然度較大之一方轉送到下一段電路，將似然度較小之一方之値收納到第1記憶部7 1 ;和第2大小比較部74，使轉送自該 Φ 第1大小比較部7 2之値和被收納在第2記憶部7 3之値進行比較，將似然度較小之一方收納到第2記憶部73。第1 記憶部71和第2記億部73分別在初期化時，使其收納資料被設定在輸入信號Χ(η)之最大値。在該第1記憶部71 更收納有位置資訊用以表示記憶資訊之對應之部份集合A (m )內之位置。利用第1大小比較部72之大小比較，在第1記憶部71 —起收納輸入信號X ( η )之較小一方之値和對應之位置資 ⑧ -29- 1335144 訊i°在該輸入信號X(n)和被收納在第1記億部71之値成爲相等之情況時，第1大小比較部72將輸入信號X(n )轉送到下一段之第2大小比較部74。因此，在該第1記億部71 -起收納輸入信號x ( η )之系列中之最小値（絕對値最小之値），和其位置資訊。利用此種方式，可以抽出 ' 第1最小値FIM和位置資訊POS。 ’ 在第2大小比較部74，使轉送自第1大小比較部72之信號値’和第2記億部73之記憶値進行比較，當從第1大小 • 比較部72施加之信號値，比第2記憶部73之記憶値小時 ’更新第2記憶部73之記憶値。因此，在第2大小比較部 7 4收納第2最小値，包含與第1最小値F I Μ相同之絕對値之大小之情況。該第2記憶部73之記憶値被輸出作爲第2 最小値SEM。因此，輸入該輸入信號Χ(η)，藉由似然度比抽出保持電路65抽出且保持，其次，當將輸入信號Χ(η)逐次傳送到Min演算部70時，在所有之輸入信號Χ(η)之轉送完成 # 之時點，完成第1最小値FI Μ和其位置資訊POS，與第2最小値SEM之檢測動作。該位置資訊POS之檢測可藉由對於被施加之輸入信號X ( η )，計數在第1大小比較部7 2之比較動作之次數。該Mi η演算部70亦可以使用DSP (數位信號處理器）等之靭體實現，另外，亦可以使用軟體用來實行比較和檢測動作，亦可以利用專用之硬體實現該等之電路構造。例如第1和第1記憶部7 1和7 3可以由暫存器電路或閂鎖電路 -30- 1335144 構成，分別接受來自對應之大小比較器72和74之比較結果指示信號，作爲取入指示信號（記億更新指示信號）。當比較結果指示信號表示被施加之信號小於記億値時，該等之記億部71或73取入且保持從對應之大小比較器72或 7 4施加之信號値。

第1 9圖槪略地表示本發明之實施例3之最小値檢測部之其他之構造。在該第19圖所示之最小値檢測部，將成爲演算對象之輸入信號X(l) 、X(4) 、X(6) 、X(8) 、X (1 0 )和X ( 1 1 )分割成爲2個之群組，暫定地檢測各個群組之第1和第2最小値。亦即，對第1暫時最小値檢測部 80施加輸入資料X ( 1 ) 、X ( 4 )、和X ( 6 )，檢測暫時之第1最小値F1和其位置資訊P1與暫時之第2最小値S1 » 對第2暫時最小値檢測部82施加輸入資料X ( 8 )、X ( 1 〇 )和X ( 1 1 )，檢測第1最小値F2和其位置資訊P2與暫時之第2最小値S2。該等之暫時之最小値FI、SI、F2和S2 ，與位置資訊P 1和P2 —起施加到最小値檢測保持部84。該最小値檢測保持部84從被施加之暫時之最小値F卜S 1 、F2和S2中，檢測第1最小値FIM和第2最小値SEM，且檢測且保持該被檢測到之第1最小値之位置資訊P0S » 在該最小値檢測保持部84，亦可以逐次進行最小値F1、 F 2、S 1和S 2之大小比較動作，根據其比較結果，檢測第1 和第2最小値F IΜ和SEM。另外，代替此種方式者，亦可以依照以下之演算法，檢測最終之第1最小値FIM和第2最小値SEM。 1335144 (i ) 在SI客F2時，成爲F1SS1SF2SS2。因此’將第1最小値F I Μ和第2最小値SEM分別設定在F 1 和S1。 (i i )在 S2^F1 時，成爲 F2SS2SF1SS1。因此’將 F 2和S 2分別設定爲第1最小値F I Μ和第2最小値 SEM ° (i i i )在 S1>F2 而且 S2>F1 時，成爲 FI，F2<S1 ,S2。因此，依照F1和F2之大小關係，將較小之一方設定在第1最小値FIM，將較大之一方設定在SEM 。在F1 =F2時，例如，將F1設定爲第1最小値 FIM ° 因此，對於第19圖所示之輸入資料，經由並行地實行處理，可以以高速進行最小値檢測動作。該等之最小値檢測部80和8 2以及最小値檢測保持部84 亦可以構建成利用軟體實行其檢測動作，亦可以構建成利用硬體實行檢測動作。依照此種方式之本發明之實施例3時 > 根據演算對象之資料之比較，檢測最小値，可以進行正確之最小値檢測。在本發明之nun-sum解碼法中，在MU演算實行時，只利用第1和第2最小値進行演算。因此，即使在檢查行列Η 之列重（檢査行列之列之” 1 ”之數）變大之情況時，亦不需要增大該Min演算部之規模。只需要依照冗餘位元數，增大列方向之數。因此，不限於LDPC碼，對於其他之BHC 碼和CRC碼等，亦可以依照同樣之mi n-sum解碼法產生奇 1335144 20 22 24 26 , 42 • 30,50 ' 32 , 52 ' 3 5 - 1 - 3 5 -M 60 • 62 64 66 65 67 70 7 1 72 φ 73 74 84 80,82 絕對値記憶部第1最小値記憶部第2最小値記億部選擇器比較器多工器 M i η演算部碼記憶部全碼積保持電路讀出電路碼判定電路似然度比抽出保持電路加算電路 M i η演算部第1記憶部第1大小比較部第2記憶部第2大小比較部最小値檢測保持部最小値檢測部 ⑧ -35

Claims

1335144 __ 年8,易4曰修正本第941 08 540號「依低密度奇偶校驗編碼方式所實現之解碼裝置及前處理裝置」專利案 (2010年8月24日修正）十、申請專利範圍： 1. 一種解碼裝置，以指定數之信號單位進行解碼，具備有： - 似然度記憶手段，對於1單位內之該指定數之信 . 號，抽出且記億似然度最低之第1信號和似然度比該第· 1信號次低之第2信號； φ 選擇手段，對於該1單位之信號之各個，以選擇該 1單位內之除了本身外之最小似然度之信號之方式，選擇且輸出該第1和第2信號之一方；及收訊信號推定手段，利用該選擇手段所選擇之信號和該1單位內之信號之碼，產生新的信號，藉以產生該 1單位之信號之推定信號系列。 2. 如申請專利範圍第1項之解碼裝置，其中該選擇手段使該第1和第2信號，與該1單位內之 φ 信號之各個進行比較，在被施加之信號與該第1信號相同似然度時，選擇該第2信號，在其以外時選擇該第1 信號，然後進行輸出。 3. 如申請專利範圍第1項之解碼裝置，其中該選擇手段具備有：位置資料記憶手段’用來記憶該第1信號之該1單位內之位置；及信號選擇手段，依照該1單位內之信號之各個之位置資訊和被記憶在該位置資訊記憶手段之位置資訊之比 1335144 較結果，選擇該第1和第2信號之一方。 4. 如申請專利範圍第1項之解碼裝置，其中該信號具有附加碼之値，以其絕對値作爲似然度，該似然度記憶手段記憶該第1和第2信號。 5. 如申請專利範圍第1項之解碼裝置，其中 ' 更具備有對數似然度比算出手段，用來算出來到之 • 信號之對數似然度比，產生該1單位之各個信號，施加到該似然度記憶手段。 φ 6.如申請專利範圍第1項之解碼裝置，其中該似然度記憶手段具備有：第1記憶手段；第1比較手段，順序輸入該1單位之信號，使該第1 記憶手段之記憶値和輸入信號進行比較，將似然度較小之一方收納在該第1記憶手段，且將判定爲似然度較大之信號轉送到下一段電路；第2記憶手段；及 φ 第2比較手段，使從該第1比較手段轉送之信號和該第2記憶手段之記憶値進行比較，將似然度較小之一方收納在該第2記憶手段。 7. 如申請專利範圍第6項之解碼裝置，其中更具備有位置資訊收納手段，用來收納資訊藉以表示被收納在該第1 記憶手段之信號値之該1單位內之位置。 8. 如申請專利範圍第1項之解碼裝置，其中更具備有抽出手段，從該1單位之信號中，抽出在檢査行列之第1方向上和與“1”之位置對應之位置對應的信號，將其轉送到 1335144 該似然度記億手段。 9. 一種前處理裝置，使用排列在奇偶檢查行列之第1方向之要素，進行算出輸入信號之推定値之處理之前處理’ 具備有：記憶手段，輸入該輸入信號之1處理單位之信號’ 從絕對値較小之一方抽出且記憶2個信號；及最小値檢測手段，對於該1處理單位內之信號，根據與被記憶在該記憶手段之値之比較，從該1處理單位之信號之除了本身之信號中，選擇絕對値最小之信號，以此方式選擇且輸出被記憶在該記憶手段之2個信號之一方；依照該最小値檢測手段之輸出値，根據該1處理單位之信號之排列在該檢查行列之第1方向之要素，實行處理。

1335144 Η!—、圖式： 9λ年8月2!修正替換頁 (2010年8月24日修正)

第1圖 Κ位元 Κ位元

(min-sum解碼法) 第2圖

發訊辦調變器輸出亮度調變受雛準解調器輸出 0 1 強光 7 相當強光 3 6 觀強光 2 5 強光 1 4 普通光 0 1 -1 弱光 3 比普逋靖弱光 -1 2 弱光 -2 1 弱光 -3 0 相當弱光 -4 1335144 ζ9·年^ 2¾臺正替換頁

第4圖

第5圖 A(1) A(2) H =

A(3)

舆行對應與列對應

:變_點 :校驗節點 1335144

以年8月2日#正替換頁

1335144

I armn

第10圖 26

MIN 1335144 ‘年8月2¾修正替換頁第16圖

SGN 第17圖

X(1) X(2) X(3) X(4) X(5) X(6) X(7) X(8) X(9) X(10) X(11) X(12)