TWI335005B - Thin film array panel and manufacturing method thereof - Google Patents

Thin film array panel and manufacturing method thereof Download PDF

Info

Publication number
TWI335005B
TWI335005B TW093119603A TW93119603A TWI335005B TW I335005 B TWI335005 B TW I335005B TW 093119603 A TW093119603 A TW 093119603A TW 93119603 A TW93119603 A TW 93119603A TW I335005 B TWI335005 B TW I335005B
Authority
TW
Taiwan
Prior art keywords
film
gate
array panel
layer
conductor
Prior art date
Application number
TW093119603A
Other languages
English (en)
Other versions
TW200506776A (en
Inventor
Kim Sang-Gab
Sung-Chul Kang
Ho-Min Kang
In-Ho Song
Hee-Hwan Choe
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of TW200506776A publication Critical patent/TW200506776A/zh
Application granted granted Critical
Publication of TWI335005B publication Critical patent/TWI335005B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/13629—Multilayer wirings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Nonlinear Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

玖、發明說明： 【發明所屬之技術領域】 發明領域 本發明係關於一種薄膜陣列面板及其製造方法。 ί:先前技術3 發明背景 通常來說’薄膜陣列面板會使用於顯示裝置，諸如液 晶顯示器（LCD)及有機發光顯示器（〇LED)。 LCD為一種最廣泛使用的平板顯示器，因為其重量比 習知的陰極射線管（CRT)顯示器輕且佔據較少空間。LCD的 一般結構為由一配置在一對面板（其包括一場產生電極與 一偏光鏡）間之液晶（LC)層組成。該LC層會受到由該些電極 所產生的電場影響’該場強度的變化會改變該LC層的分子 之定向。例如，在施加電場後，該LC層的分子會改變其定 向而改變通過該LC層之光的偏極性。經適當配置的偏光過 濾器可選擇性地阻擋該偏極光，而產生能顯示出想要的影 像之暗的區域。 該顯示襄置用的薄膜陣列面板通常包括複數個圖素電 極、複數個用來控制欲施加至該圖素電極的訊號之薄膜電 晶體(TFT)及複數個傳輸該訊號的信號線。 該信號線由低電阻率材料(諸如八1或八丨合金）製得，且該 接觸半導體的信號線更包括一耐火金屬薄膜。但是，因為 含A1金屬具有差的物理及化學特徵，已建議數種用來補償 此弱特徵的方法。方法之一為陽極化該含A】金屬。另一個 1335005 實例為在該含A1金屬上加人-由氧化銦锡_)或氧化钢 鋅(IZ0)(其已使用於圖素電極)所製得之補償導體。但是， 在該含A1金屬與IT0及IZ0間之接觸亦差，+ 一疋 而罟在該含A1金 屬與該補償導體間配置另一種金屬。 已建議Mo或Mo合金來取代含A】金屬，因為其具有低電 阻率且與ITWZ0有好的接觸特徵。但是，含_金屬具有 差的抗化性，因此其容易在化學活性周圍（諸如當蚀刻=一 薄膜或層時)下受腐蝕。
C 明内 ^§1 3 10 發明概要 本發明之動機為解決習知技藝的問題。
本發明提供一種薄膜陣列面板的製造方法，其包括： 在一基材上形成一閘極線；在該閘極線上形成一閘極絕緣 層；在該閘極絕緣層上形成一半導體層；在該半導體層上 15形成一歐姆接觸層；至少在該歐姆接觸層上配置一資料線 及一汲極電極；在該資料線上形成一氧化物；使用該資料 線及該汲極電極作為蝕刻遮罩來蝕刻該歐姆接觸層；及形 成一與該汲極電極連接之圖素電極。 該氧化物之形成可包括：在該資料線及該汲極電極上 20 進行一氧電漿處理。 可進行該氧電漿處理一段較長的時間，其超過約十五 秒0 該貧料線及該汲極電極可包括一第一河〇或肘〇合金薄 膜，且可進一步包括—第二八丨或八丨合金薄膜。 6 該方法更可包括：在該氧化物形成後進行灰化。 該氧化物之形成可包括：將該資料線及該汲極電極曝 露至空氣。 該圖素電極可包括1丁〇或12〇，該歐姆接觸層可包括非 本徵的非晶矽。 該半導體層、該歐姆接觸層、該汲極電極及該資料線 可藉由使用單一光阻圖案來形成。 本發明提供一薄膜陣列面板，其包括：—基材；一間 極導體’其形成在該基材上且包括一閘極電極；一閘極絕 緣層，其形成在該閘極線上；一半導體層，其形成在該閘 極絕緣層上；一資料導體，其至少形成在該歐姆接觸層上 而包括一源極電極及一汲極電極；一氧化物薄膜，其形成 在該貢料導體上；及―圖素電極，其連接至贿極電極。 該貧料導體可包括一含Mo金屬薄膜且可進一步包括 一含A1金屬薄骐。 該資料導體可包括一對含M〇金屬薄膜及—*** Mo薄膜間之含A1金屬薄膜。 以3 5半導體層除了在該源極電極與該汲極電極間之部分 外’其可具有實質上與該資料導體相同的平面形狀。 該薄膜陣列面板可進一步包括一純化層，其配 資料導體與該圖素電極間。 " °玄氧化物薄獏之厚度約10-20A。 圖式簡單說明 本發明將因參考伴隨的圖形而詳細描述之具體實施例 1335005 而變得更明顯： 第1圖為根據本發明之TFT陣列面板具體實施例的典 型設計圖； 第2圖為顯示在第1圖中之tft陣列面板，其沿著線 5 11-11’所採截的截面圖； 第3A、4A、5A及6A圖為顯示在第认2圖之根據本發 明的TFT陣列面板具體實施例，其製造方法之中間步驟的設 計圖； 第3B、4B、5B及6B圖為顯示在第3A、4A、5八及6八圖 10中之TFT陣列面板，其各別沿著線⑴以仙，、ivB-IVB，、 VB-VB’及VIB-VIB’所採截的截面圖； 第7圖為根據本發明之另一個用於LCD的典型TFT陣列 面板具體實施例之設計圖； 第8及9圖為顯示在第7圖之TFT陣列面板，其各別沿著 15 線VIII-VIII’及線IX-IX，所採戴的截面圖； 第10A圖為顯示在第7-9圖之根據本發明的TFT陣列面 板具體實施例’其製造方法之第一步驟的設計圖； 第10B及10C圖為顯示在第10八圖之TFT陣列面板，其 各別沿著線XB-XB，及XC-XC，所採截的截面圖； 20 第11A&11B圖為顯示在第10A圖之TFT陣列面板，其各 別沿著線XB-XB’及XC-XC’所採截的戴面圖，其闡明顯示 在第10B及10C圖中的步驟後之步驟； 第12A圖為該TFT陣列面板在顯示於第nA及nB圖的 步驟後之步驟的設計圖； 8 1335005 第12B及12C圖為顯示在第12A圖之TFT陣列面板，其 各別沿著線XIIB-XIIB，及XIIC-XIIC，所採截的截面圖； 第13A、14A及15A圖及第13B、圖為顯示在 第12A圖的TFT陣列面板，其各別沿著線χιιβ-ΧΠΒ，及 5 XHC-XIIC’所採截的截面圖’其闡明顯示在第log及i〇c圖 中的步驟後之步驟； 第16A圖為該TFT陣列面板在顯示於第15八及15β圖的 步驟後之步驟的設計圖；及 第16B及16C圖為顯不在弟16A圖之TFT陣列面板，立 10 各別沿著線XVIB-XVIB，及XVIC-XVIC，所採截之截面圖。 Γ實施方式]3 較佳實施例之詳細說明 現在，本發明於此之後將參考已顯示出本發明的較佳 具體實施例之伴隨的圖形來更完整地描述。但是，本發明 I5 可具體化成許多不同形式而不應該推斷為由本文所提出之 具體實施例所限制。 在圖形中，為了清楚起見，層、薄膜及區域的厚度皆 經放大。遍及全文，類似的數字指為類似的元件。應了解 的是，當元件(諸如層、薄膜、區域或基材)指為‘‘在，，另一個 20元件“上，，時’其可直接在其它元件上或亦可存在有***元 件。比較上，當元件指為“直接在”另一個元件“上，，時，則 不存在有***元件。 現在，將參考伴隨的圖形來描述根據本發明之丁1?77車 列面板及其製造方法的具體實施例。 9 1335005 將參考第1及2圖來詳細描述用於LCD的TFT陣列面板。 第1圖為根據本發明之TFT陣列面板具體實施例的典 型設計圖，第2圖為顯示在第χ圖之TFT陣列面板，其沿著線 11-11’所採截的截面圖。 5 在一絕緣基材110上形成複數條用來傳輸閘極訊號的 閘極線121。每條閘極線121實質上在橫軸方向上延伸，且 每條閘極線121有複數個部分會形成複數個閘極電極124。 每條閘極線121包括複數個向下突出的凸出物127 ;及—具 有大面積之擴展開的末端部分129,其可用來與另一層或外 10 部裝置接觸。 閘極線121包括二層（下層薄膜211及上層薄膜212)具有 不同物理特徵的薄膜。上層薄膜211較佳由一包括含μ金屬 (諸如A1及A1合金)之低電阻率金屬製得，以在該閘極線121 中減低訊號延遲或電壓降。另一方面，下層薄膜212較佳由 15諸如Cr、Mo、M〇合金、Ta及Ti之材料製得，其具有好的物 理、化學及與其它材料（諸如氧化銦錫（IT〇)及氧化銦鋅 (ΙΖΟ))之電接觸特徵。該下層薄膜材料與該上層薄膜材料之 好的典型組合之一為Cr與Al-Nd合金。在第2圖中，該閘極 電極124的下及上層薄膜各別由參考數字241及242指出；凸 20 出物127的下及上層薄膜各別由參考數字271及272指出；及 該末端部分129的下及上層薄膜各別由參考數字291及292 指出。移除該閘極線121的末端部分129之上層薄膜292的一 部分，以曝露出該下層薄膜291的基本部分。 但是’該閘極線121可包括一較佳由含A1金屬、含Ag 10 1335005 金屬（諸如Ag及Ag合金）、含Cu金屬（諸如Cu及Cu合金）、Cr、 Mo、Mo合金、Ta或Ti所製得之單層。再者，該閘極線121 可具有一多層結構。 此外’該閘極線121的側邊相對於基材11〇的表面呈傾 5 斜狀態，其傾斜角度範圍約30-80度。 在該閘極線121上形成一較佳由氮化矽（SiNx)製得之 閘極絕緣層140。 在該閘極絕緣層140上形成複數個較佳由經氫化的非 晶石夕(縮寫成“a-Si”)製得之半導體線151。每條半導體線151 10實質上在縱方向上延伸，且具有複數個朝向閘極電極124分 枝出去的凸出物154。每條半導體線151的寬度在靠近閘極 線121處會變大，以致於該半導體線151可覆蓋一大面積的 閘極線121。 在該半導體線151上形成複數個歐姆接觸線及島161及 15 165,其較佳由矽化物或重摻雜η型式雜質之n+經氫化的心& 製得。每條歐姆接觸線161具有複數個凸出物163，該凸出 物163及歐姆接觸島165則成對位於該半導體線的凸出 物154上。 該半導體線151與該歐姆接觸161及165的側邊則相對 20於基材110表面呈傾斜狀態，其傾斜的角度範圍較佳在約 30-80度之間。 在該歐姆接觸161及165與該閘極絕緣層14〇上形成複 數條資料線m、複數個沒極電極！75及複數個儲存電容器 導體177。 11 1335005 用來傳輸資料電壓的資料線171實質上在縱方向上延 伸且與閘極線121交又。每條資料線171皆包括一大面積的 擴展區179，其可用來與另一層或外部裝置接觸。 母條資料線171其朝向及極電極175凸出的複數個分枝 5可形成複數個源極電極173。每個對源極電極173及沒極電 極175彼此分隔開，且相關於閘極124彼此相對。閘極124、 源極電極173及汲極電極175與該半導體線15 i的凸出物154 一起形成一具有一溝槽的TFT，其中該溝槽在配置於該源極 電極173與該汲極電極175間之凸出物154中形成。 10 儲存電容器導體177與該閘極線121的凸出物127重疊。 該Η料線171、>及極電極175及儲存電容器導體177較佳 由Mo或Mo合金製得。它們可包括一較佳由Μ〇4Μ〇合金製 得的上層薄膜，以及一較佳由含八丨金屬製得的位於上方之 下層薄膜。再者，該資料線171等等可包括一***Μ〇*Μ〇 15 合金中間層的三層。 類似地，該閘極線121、資料線171、没極電極175及儲 存電谷器導體177相對於基材11〇表面具有一錐形側邊，且 其傾斜角度範圍約30-80度。 歐姆接觸161及165僅***在該下層半導體線151與該 2〇在上面之上層資料線171及該上層汲極電極175間，而可減 低於此之間的接觸電阻。該半導體線151包括複數個不由資 料線171及汲極電極175所覆蓋的曝露部分，諸如位於源極 電極173與汲極電極175間之部分❶雖然該半導體線151在大 邛分位置處會比資料線171窄，但該半導體線151的寬度如 12 1335005 上所述在靠近閘極線121處會變大，以平滑化表面曲線，因 此可防止資料線171斷路。 在該資料線m、沒極電極175、儲存電極電容器177 及不由資⑽171和沒極電極175_蓋之半導體線i5i的 5曝露部分上形成-純化層180。該鈍化層18〇較佳由一具有 好的平坦特徵之光敏性有機㈣、—低介電質絕緣材料(諸 如a-Si : C : 〇及a-Si : 0 : F，其可使用電聚化學氣相沉積 法(PECVD)來形成）或-無機材料(諸如氮化碎及氧化石幻製 得。該純化層18G可具有-包含-下層無機薄膜及一上層有 10 機薄膜的雙層結構。 該鈍化層180具有複數個接觸孔182、185及187，其可 各別曝露出資料線171的末端部分179、汲極電極175及儲存 導體177。該鈍化層180及該閘極絕緣層M〇具有複數個接觸 孔181 ’其可曝露出該閘極線121的末端部分129之下層薄膜 15 291。較佳的是，該接觸孔181、182、185及187不曝露出含 A1金屬，若它們曝露出含A1金屬時，則該含八丨金屬較佳由 掩蓋蝕刻移除。 在該鈍化層180上形成複數個囷素電極190及複數個接 觸輔助器81及82 ’其較佳由ITO或IZO製得。 20 圖素電極19〇經由接觸孔185來物理及電連接至汲極電 極175 ’經由接觸孔187來連接至儲存電容器導體177，如此 圖素電極190可從汲極電極175接受資料電壓，且將所接收 的資料電壓傳送至儲存電容器導體177。 可提供一資料電壓的圖素電極190可與在另一個面板 13 1335005 (無顯示)上的抑電極(趣句㈣㈣生電場，其可再定 位配置於此之間的液晶層（無顯示）中之液晶分子。 圖素電極190及共同電極可形成一液晶電容器，其能在 TFT|__施加電壓韻供—其它稱為“儲存電容器” 5 =容器（其並列連接至該液晶電容器），用來提高電壓儲存
合量謂存電谷n可藉由將㈣素電極⑽與該眺連於此 的閘極線121(稱為“先前的閘極線”)重疊而達成。該儲存電 容器的容量（即’儲存容量)可藉由在該閘極線121處提供該 凸出物127(用來增加重疊區域)及藉由在該圖素電極19〇下 1〇提供該儲存電容器導體177(其連接至該圖素電極190及重 疊該凸出物127，用來減少在末端間之距離）而增加。 該圖素電極190與該閘極線121及該資料線171重疊以 增加孔徑比’但是此是可選擇的。
接觸輔助器81及82各別經由接觸孔181及182連接至該 15閘極線121的曝露擴展區129及該資料線171的曝露擴展區 179。接觸辅助器81及82可保護該曝露部分129及179，且補 充在該曝露部分129及179與外部裝置間之黏附力。 根據本發明的另一個具體實施例，該圖素電極190由一 透明的導電聚合物製得。對反射型LCD來說，該圖素電極 20 190由一不透明的反射金屬製得。在這些實例中，該接觸輔 助器81及82可由一與該圖素電極190不同的材料（諸如no 或IZO)製得。 現在，將參考第3A至6B圖和第1及2圖來詳細地描述根 據本發明之具體實施例其顯示在第1及2圖中之TFT陣列面 14 1335005 板的製造方法。 第3A、4A、5A及6A圖為顯示在第1及2圖中的TFT陣列 面板，其在根據本發明之製造方法具體實施例中的中間步 驟之設計圖；第3B、4B、5B及6B圖為顯示在第3A、4A、 5 5A及6A圖令之TFT陣列面板，其各別沿著線ΙΠΒ-ΙΙΙΒ，、 IVB-IVB’、VB-VB，及VIB-VIB’所採截的截面圖。 依次在一絕緣基材110(諸如透明玻璃）上濺鍍二導電薄 膜（下導電薄膜及上導電薄膜）。該下導電薄膜較佳由一與 ITO或IZO有好的接觸特徵之金屬（諸如Cr、Mo及Mo合金） 10 製得’其厚度約50〇A。該上導電薄膜較佳由一含A1金屬製 得，較佳的厚度約2,50〇A。 參照至第3A及3B圖，利用光蝕刻與光阻圖案依次來圖 形化該上導電薄膜及該下導電薄膜，以形成複數個閘極線 121(其包括複數個閘極電極124及複數個凸出物127)。雖然 15該下及上層薄膜211及212可分別在不同條件下蝕刻，但它 們可較佳地使用一 AI蝕刻劑（其包含8_15%的CH3C〇〇h、 5-8%的HN〇3、50-60%的H3P〇3及剩餘為％〇 ,其可蝕刻… 及Mo二者而提供傾斜蝕刻曲線)來同步钱刻。 參照至第4A及4B圖，在相繼沉積一閘極絕緣層14〇、 2〇 -本徵a-Si層及一非本徵a_Si層後，光钮刻該非本徵a_si層 及本徵a-Si層，以在該閘極絕緣層14〇上形成複數條非本徵 半導體線164及複數條本徵半導體線151(其包括複數個凸 出物154)。該閘極、絕緣層140較佳由厚度約2 〇〇〇λ至約 5,οοοΑ的氮化㈣得，其沉積溫度範圍較佳在約25叱至約 15 500〇C 間。 參照至第5A及5B圖，錢鍍一導電層且使用—光阻薄膜 (無顯示）來蝕刻，以形成複數條資料線171，其包含複數個 源極電極173、複數個汲極電極175及複數個儲存電容器導 體 177。 可在光阻薄膜移除前或後，藉由餘刻來移除不由資料 線171、汲極電極175及儲存電容器導體177所覆蓋的非本徵 半導體線164部分，以完成複數條歐姆接觸線161(其包含複 數個凸出物163及複數個歐姆接觸島165)及曝露出部分的 本徵半導體線151。在移除該光阻薄膜後，使用該資料線 171、該汲極電極175及該儲存電容器導體177作為蝕刻遮罩 來移除該非本徵半導體線164的曝露部分之實例中，該非本 徵半導體線164較佳使用(：1^^(：：1來乾蝕刻，以防止損傷該 資料線171等等之含Mo薄膜。 此外，該含Mo薄膜較佳經氧化，以在上面形成一厚度 約10-20人的薄氧化物薄膜（無顯示），因為該含河〇薄膜對欲 蝕刻的CFdHCl具有差的抗化性，且其被钱刻掉的粒子會沉 積在該本徵半導體線151的曝露部分上而損壞TFT的特徵。 可利用氧電漿處理一段時間（超過十五秒)來進行該氧化，且 可在該氧化物形成後加人-灰化步驟。關可㈣基材ιι〇 曝露至空氣中以氧化。 根據實驗’該非本徵半導體、線164之曝露部分在氧化物. 形成後的關僅會移除厚度約5gA_。薄膜部分，因此可 獲得均勻的再現率。 氧電漿處理可接著其後，以穩定該半導體線151的曝露 表面β 參照至第6Α及6Β圖，沉積一鈍化層180且與該閘極絕 緣層140—起乾蝕刻’以形成複數個接觸孔18ι、182、ι85 及187，而曝露出閘極線121的末端部分U9、資料線171的 末端部分179、汲極電極175及儲存電容器導體177。在此步 驟中，可移除在資料線171的末端部分179、汲極電極175及 儲存電谷器導體177上之氧化物其透過接觸孔182、185及 187曝露出的部分。 农後，如第1及2圖所顯示，可利用濺鍍及光姓刻一IT〇 或ιζο層，在泫第二鈍化層8〇2上形成複數個圖素電極丄卯 及複數個接觸輔助器81及82。 將參考第7 -9圖來詳細描述根據本發明之另一個用於 LCD的TFT陣列面板之具體實施例。 第7圖為根據本發明之另一個用於LCD的TFT陣列面板 具體實施例之wf·圖。第8圖為顯示在第7圖之陣列面 板，其沿著線νιπ-νιιι，所採戴的戴面圖；及第9圖為顯示在 第7圖之TFT陣列面板’其沿著線Ιχιχ，所採截的截面圖。 、至第7-9圖’根據此具體實施例之tft陣列面板的 積層結構幾乎與第⑷圖所顯示的那些相同。 亦即’在-基材110上形成複數個閘極線121(其包含複 數個閘極電㈣4及魏條儲存電極㈣1);及相繼在其上 面形成—閘滅緣層14G、複數條半導體線m(其包含複數 個凸出物岡及複數條歐姆接觸線161(其包含複數個凸出 物163及複數個歐姆接觸島165)。在該歐姆接觸161及165上 形成複數條資料線171 (其包含複數個源極電極i 7 3及複數 個沒極電極175);及在其上面形成-鈍化層18G。在該鈍化 層180及該閘極絕緣層14〇處提供複數個接觸孔i8i、及 185,且在該鈍化層18〇上形成複數個圖素電極19〇及複數個 接觸辅助器81及82。 與顯示在第1及2圖中的TFT陣列面板不同的是，根據 此具體實施例之TFT陣列面板，其在相同層（如該閘極線i2i) 上提供複數條儲存電極線131(其與朗極線m分隔開），而 /又有在销極線121處提供凸出物。可對該儲存電極線ΐ3ι 提供預疋電壓（諸如共同電壓），且它們具有—下層薄膜 3ΐι及上層薄膜3i2。沒有提供顯示在第m圖之健存電 谷器導體177’ _存電極線131包括複數個具有大面積的 儲存電極133，且該沒極電極175會延伸而與該儲存電極133 重疊以形成-儲存電容器。若該儲存電容藉由重疊該問極 線121而產生且素電極別足夠時，射省略該儲存電 極線131。該儲存電極線m可配置在靠近關極線⑵處， 以增加孔控比。 此外，該半導具有好、沒極 電極I75和下層歐轉觸⑹及奶相⑽平面形狀。但是， 該半導體線151的凸出物154包含一些不由資料線171及沒 極電極175所覆蓋的曝露部分，諸如位於源極電極⑺盘沒 極電極175間之部分。 再者，該資料線171與該沒極電極175具有—三層結 1335005 構，其包括一下層薄膜711及751，其較佳由含Mo金屬製 得；一中間薄膜712及752 ’其較佳由含A1金屬製得；及一 上層薄膜713及153 ’其較佳由含M〇金屬製得。在第8及9圖 中，該源極電極173的下、中及上層薄膜各別由參考數字 5 731 ’ 732及734指出；及該資料線171的末端部分179之下、 中及上層薄膜各別由參考數字791、792及793指出。 再者，該閘極線121與該儲存電極線131具有一單層結 構。 顯示在第1及2圖之用於LCD的TFT陣列面板中，許多上 © 10述描述的特徵皆適用於顯示在第7-9圖之TFT陣列面板。 現在’將參考第10A-16C圖和第7-9圖詳細描述顯示在 第7-9圖中根據本發明的TFT陣列面板之製造方法具體實施 例0 第10A圖為顯示在第7_9圖之根據本發明的TFT陣列面 15板具體實施例’其製造方法的第一步驟之設計圖；第10B 及10C圖為顯示在第1〇A圖之TFT陣列面板，其各別沿著線 XB-XB’及XC-XC’所採戴的截面圖；第11A及11B圖為顯示 鲁 在第10A圖之TFT陣列面板，其各別沿著線χΒ χΒ，及 xc-xc’所採截的截面圖，其闡明顯示在第1〇Β及1〇c圖之步 20驟後的步驟；第12A圖為該TFT陣列面板的設計圖，其顯示 在第11A及11B圖之步驟後的步驟；第12B及12C圖為顯示在 第12A圖之TFT陣列面板，其各別沿著線χπΒ χπΒ’及 XIIC-XIIC’所採截的裁面圖；第13Α、14八及15α圖和第 13Β、14Β及15Β圖為顯示在第12Α圖之TFT陣列面板，其各 19 1335005 別沿著線ΧΠΒ-ΧΙΙΒ，及XIIC-XIIC，所採戴的截面圖，其闡明 顯示在第10B及10C圖之步驟後的步驟；第16八圖為該τρΓ 陣列面板之設計圖，其顯示在第15A及l5B圖之步驟後的步 驟’第16B及16C圖為顯示在第16A圖之TFT陣列面板，其各 5別沿著線XVIB_XVIB，及XVIC-XVIC，所採截的截面圖。 參照至第10A-10C圖，藉由在一基材11〇上沉積及光蝕 刻一導電薄膜’可形成複數條閘極線121(其包含複數個閘 極電極124)及複數條儲存電極線131(其包含複數個儲存電 極133)〇 10 參照第11A及11B圖’利用CVD相繼沉積一閘極絕緣層 140、一本徵a-Si層150及一非本徵a-Si層160，使得層14〇、 150及160的厚度各別約l，500-5,000A、約500-2,000入及約 300-600A。利用濺鍍來沉積一導電層170，其包括一下層薄 膜701、一中間薄膜702及一上層薄膜703;及在該導電層17〇 15 上塗佈一厚度約1-2微米的光阻薄膜50。 透過一曝光遮罩（無顯示）來曝光及顯影該光阻薄膜 50 ’使得所顯影的光阻具有一具位置相依性的厚度。顯示 在第12B及12C圖的光阻包括複數個厚度減少的第一至第 三部分。第一部分位於金屬線區域A上及第二部分位於溝槽 20 區域c上，其各別由參考數字52及54指出；但位於剩餘區域 B上的第三部分並無分配參考數字，因為它們實質上並無厚 度而曝露出下面部分的導電層170。第二部分54與第一部分 52之厚度比率可依隨後的製程步驟中之製程條件而調整。 較佳的是’該第二部分54的厚度等於或少於該第一部分52 20 的厚度的一丰，好 寺別是等於或少於4,〇〇〇A。 如，^錢種技術來獲得該錄的位置相錄厚度，例 及在曝路遮罩上提供—半透明區域、—透明區域 幸、不透明區域°該半透明區域可具有一隙縫圖 系、一格子圖奢、a J_ ^ 一、、—具有中間透明度或中間厚度的薄膜。 1蜂圖案時’較佳的是該隙縫的寬度或在此些隙 縫間之距離、於^ — %该使用於光微影蝕刻的曝光機之解析度。 個實例為使用可回流的光阻。詳細來說，一旦使用一 =透明區域與不透㈣域的正常曝光遮罩來形成一由 :°的材料所製得之光阻圖案時，讓其接受回流製程以 泉到/又有4光阻之區域上，因此可形成一薄的部分。 不同的光阻52及54厚度能在使用合適的製程條件時選 擇性地钱刻該基本層。因此，如顯示在第12A、15A及15B 圖中，可利用一系列的蝕刻步驟來獲得複數條資料線 丄71(其包括複數個源極電極173及複數個汲極電極175)、複 數條歐姆接觸線161(其包括複數個凸出物163、複數個歐姆 接觸島165)及複數條半導體線151(其包括複數個凸出物 154)。 為了說明之目的，在該金屬線區域A上的導電層170、 非本徵a-Si層160及本徵a-Si層150部分稱為第一部分；在該 溝槽區域C上部分的導電層170、非本徵a-Si層160及本徵 a-Si層150稱為第二部分；及在剩餘區域B上的導電層170、 非本徵a-Si層160及本徵a-Si層150部分稱為第三部分。 形成此結構的典型程序如下： 1335005 (1) 移除在該金屬線區域A上該導電層170、非本徵a-Si 層160及本徵a-Si層150的第三部分； (2) 移除該光阻的第二部分54 ; (3) 移除在該溝槽區域C上導電層170及非本徵a-Si層 5 160的第二部分；及 (4) 移除該光阻的第一部分52。 另一種典型的程序如下： (1) 移除該導電層170的第三部分； (2) 移除該光阻的第二部分54 ; 10 (3)移除該非本徵a-Si層160及本徵a-Si層150的第三部 分； (4) 移除分該導電層170的第二部； (5) 移除該光阻的第一部分52 ;及 (6) 移除該非本徵a-Si層160的第二部分。 I5 將詳細描述第一實例。 參照第13A及13B圖，在該剩餘區域B上的導電層170 之經曝露的第三部分可藉由溼敍刻或乾姓刻移除，而曝露 出該非本徵a-Si層160的下面第三部分。該含义金屬薄膜702 較佳經溼蝕刻’同時該含Mo金屬薄膜701及703可藉由乾蝕 20 刻及溼蝕刻二者來蝕刻。該下、中及上層薄膜701、702及 703可在相同蝕刻條件下同步蝕刻。 參考數字174指為該導電層170的部分，其包括彼此連 接的資料線171及汲極電極175 ;其下及上層薄膜各別由741 及742指出。該乾蝕刻可蝕刻出該光阻52及54的頂端部分。 22 1335005 參照第14A及14B圖’在該區域B上之非本徵a_§i層i6〇 及本徵a-Si層150的第三部分較佳利用乾蝕刻來移除，且移 除該光阻的第二部分54以曝露出該導體174的第二部分。該 光阻之第二部分54的移除可與該非本徵1&層ι6〇及本徵 5 a-Si層150之第三部分的移除同步或各自獨立地進行。餘留 在該溝槽區域C上的光阻之第二部分54的殘餘物可藉由灰 化來移除。 該半導體線151可在此步驟中完成，參考數字164指為 該非本徵a-Si層160的部分（其包括彼此連接的歐姆接觸線 10 及島161及165)，其稱為“非本徵半導體線”。 依次乾蝕刻該導電層170的下層薄膜701、非本徵a_Si 層160及本徵a-Si層150,以簡單化製造製程。於此實例中， 該三層薄膜和層701、160及150之乾蝕刻可在單一蝕刻槍中 就地進行。 15 參照第15A及15B圖，移除在該溝槽區域C上的導體174 及非本徵a-Si線164之第二部分和該光阻的第一部分52。 在移除光阻薄膜後，使用該資料線171、該汲極電極175 及該儲存電容器導體177作為蝕刻遮罩來移除該非本徵半 導體線164之曝露部分的實例中，較佳氧化該含m〇薄膜以 2〇 在上面形成一厚度約10-20A的氧化物薄膜（無顯示），以防止 該資料線171等等的含M〇薄膜損傷。 如第15B圖所顯示，可移除在該溝槽區域c上的本徵半 導體線151之凸出物154的頂端部分，以造成厚度減少，及 將該光阻的第一部分52蝕刻至預定厚度。 23 1335005 以此方法，可將每個導體174分開成一資料線171及複 數個欲完成的汲極電極175 ;及將每條非本徵半導體線164 分開成一歐姆接觸線161及複數個欲完成的歐姆接觸島 165。 5 參照至第16A-16C圖，可藉由在溫度約250-l，500°C下 CVD —氮化石夕薄膜、藉由塗佈一丙烯酸有機絕緣薄膜或藉 由PECVD —具有介電常數低於約4.0的低介電質絕緣材料 (诸如a-Si · C . Ο及a-Si . Ο · F)來形成一純化層180。之後， 光餘刻該純化層180及閘極絕緣層140，以形成複數個接觸 10 孔 181、182及 185。 最後，如第7-9圖所顯示，藉由濺鍍及光蝕刻一ιτο或 ΙΖΟ層，在該濾色片線230R、230G及230Β上形成複數個圖 素電極190及複數個接觸輔助器81及82 »該ΙΖΟ薄膜之蝕刻 可包括使用Cr蝕刻劑的溼蝕刻，諸如 15 HN03/(NH4)2Ce(N03)6/H20，其不會侵蝕該閘極線121、該 資料線171及該汲極電極175經由該接觸孔182、183及185所 曝露出的A1部分。 因為根據該TFT陣列面板之製造方法的具體實施例， 可使用一光微影蝕刻製程來同步形成該資料線171、該汲極 20電極175、該半導體151和該歐姆接觸161及165 ’該製造製 粒可錯由省略該光微影姓刻步驟而簡單化。 上述描述的TFT陣列面板可進一步包括複數個濾色 片° 如上所述’根據本發明之TFT陣列面板的製造方法具 24 1335005 體實施例，可藉由氧化該含Mo薄膜來防止蝕刻掉該含Mo 薄膜，因此可防止TFT的特徵損壞。 雖然本發明已參考較佳的具體實施例來詳細說明，熟 知此技藝之人士將察知可製得多種改質及代替品而沒有離 5 開如本發明於附加的申請專利範圍中所提出之精神及範 圍。 【圖式簡單說明】 第1圖為根據本發明之TFT陣列面板具體實施例的典 型設計圖； ® 10 第2圖為顯示在第1圖中之TFT陣列面板，其沿著線 ΙΙ-ΙΓ所採截的截面圖； 第3A、4A、5A及6A圖為顯示在第^2圖之根據本發 明的TFT陣列面板具體實施例，其製造方法之中間步驟的設 計圖； 15 第3B、4B、5B及6B圖為顯示在第3A、4A、5A及6A圖 中之TFT陣列面板，其各別沿著線111]3 ΠΙΒ，、IVB IVB，、 VB-VB，及VIB-VIB，所採戴的戴面圖； 鲁 第7圖為根據本發明之另—個用於LCD的典型TTT陣列 面板具體實施例之設計圖； 20 帛8及9圖為顯示在第7圖之TFT陣列面板，其各別沿著 線VIII-VIII’及線IX-IX’所採截的載面圖； 第10Α圖為顯示在第7·9圖之根據本發明的TFT陣列面 板具體實施例’其製造方法之第一步驟的設計圖； 第及10C圖為顯示在第1〇A圖之TFT陣列面板其 25 1335005 各別沿著線XB-XB，及XC-XC，所採戴的截面圖； 第11A及11B圖為顯不在第ι〇Α圖之TFT陣列面板，其各 別沿著線XB-XB，及XC-XC，所採截的截面圖，其閣明顯示 在第10B及10C圖中的步驟後之步驟； 5 第12A圖為該TFT陣列面板在顯示於第ιιΑ&11Β圖的 步驟後之步驟的設計圖； 第12B及12C圖為顯示在第12A圖之TFT陣列面板，其 各別沿著線XIIB-XIIB，及XIIC-XIIC，所採截的截面圖； 第13A、14A及15A圖及第13B、14B及15B圖為顯示在 10第12A圖的TFT陣列面板，其各別沿著線χπΒ χπΒ，及 XIIC-ΧΠό’所採截的截面圖，其闡明顯示在第1(^及1〇匸圖 中的步驟後之步驟； 第16Α圖為該TFT陣列面板在顯示於第15Α及15Β圖的 步驟後之步驟的設計圖；及 15 第16B及16C圖為顯示在第16A圖之TFT陣列面板，其 各別沿著線XVIB-XVIB，及XVIC-XVIC，所採截之截面圖。 【囷式之主要元件代表符號表】 A…金屬線區域 82…接觸輔助器 B…剩餘區域 110...絕緣基材 c…溝槽區域 121…閘極線 …光阻薄膜 124…閘極電極 52...第一部分 127...凸出物 54…第二部分 129...末端部分 81…接觸輔助器 131…儲存電極線 26 1335005 133...儲存電極 190...圖素電極 140...閘極絕緣層 191...圖素電極 150…本徵a-Si層 211...下層薄膜 151·.·半導體線 212...上層薄膜 153…上層薄膜 230R...濾色片線 154...凸出物 230G...濾色片線 160…非本徵a-Si層 230B...濾色片線 161...歐姆接觸線 241...下層薄膜 163...凸出物 242...上層薄膜 164...非本徵半導體線 271…下層薄膜 165...歐姆接觸島 272...上層薄膜 170...導電層 291…下層薄膜 171...資料線 292...上層薄膜 173...源極電極 311...下層薄膜 174...導體 312...上層薄膜 175...汲極電極 701…下層薄膜 177...儲存電容器導體 702...中間薄膜 179…擴展區 703...上層薄膜 180...鈍化層 711...下層薄膜 181...接觸孔 712...中間薄膜 182...接觸孔 713...上層薄膜 183...接觸孔 751...下層薄膜 185...接觸孔 752…中間薄膜 187...接觸孔 731...下層薄膜
27 1335005 732. 734. 741 ‘ 742. .中間薄膜 791…下層薄膜 .上層薄膜 792…中間薄膜 .下層薄膜 793…上層薄膜 .上層薄膜 802…第二鈍化層
28

Claims (1)

1335005 丫 1年9月Η日修(更)正替換頁 第93119603號專^申請案_，TfW藏圍替換本 99.07 拾、申請專利範圍： 1. 一種用以製造薄膜陣列面板的方法，該方法包括： 在一基材上形成一閘極線； 在該閘極線上形成一閘極絕緣層； 5 在該閘極絕緣層上形成一半導體層； 在該半導體層上形成一歐姆接觸層； 至少在該歐姆接觸層上形成一包含一資料線及一 >及極電極的貧料導體， 在該資料導體上形成一氧化物薄膜，其中該氧化物 10 薄膜具有與該資料導體相同的圖案； 使用該資料線及該沒極電極作為银刻遮罩來姓刻 該歐姆接觸層； 在該氧化物薄膜上形成一鈍化層；及 形成一與該汲極電極連接的圖素電極， 15 其中該氧化物薄膜係形成於該資料導體與該鈍化 層之間。 2. 如申請專利範圍第1項之方法，其中該氧化物薄膜之形 成包括： 在該資料線及該汲極電極上進行一氧電漿處理。 2〇 3.如申請專利範圍第2項之方法，其中該氧電漿處理的進 行時間超過約十五秒。 4.如申請專利範圍第1項之方法，其中該資料導體包含一 Mo或Mo合金的第一薄膜。 5·如申請專利範圍第4項之方法，其中該資料導體更包含 29 1335005 W年9月v/曰修(更)正替換) I ' i 一A1或A1合金的第二薄膜。 6. 如申請專利範圍第1項之方法，更包括： 在該氧化物薄膜形成後進行灰化。 7. 如申請專利範圍第1項之方法，其中該氧化物薄膜之形 5 成包括： 將該資料導體曝露至空氣。 8. 如申請專利範圍第1項之方法，其中該圖素電極包含ITO 或 IZO。 9. 如申請專利範圍第1項之方法，其中該歐姆接觸層包含 10 非本徵的非晶矽。 10. 如申請專利範圍第1項之方法，其中該半導體層、該歐 姆接觸層、該資料導體可使用單一光阻圖案來形成。 11. 一種薄膜陣列面板，其包含： 一基材； 15 一閘極導體，其形成在該基材上且包含一閘極電 極； 一閘極絕緣層，其形成在該閘極導體上； 一半導體層，其形成在該閘極絕緣層上； 一包括一源極電極及一汲極電極的資料導體，其形 20 成在至少一部分之該半導體層上； 一氧化物薄膜，其形成在該資料導體上且具有與該 資料導體相同的圖案；及 一圖素電極，其與該汲極電極連接， 一鈍化層，其配置於該資料導體與該圖素電極之 30 1335005 __ 年？月"日修(更)正替換頁 間， 其t該鈍化層係配置於該氧化物薄膜上，且 其中該氧化物薄膜係形成於該資料導體與該鈍化 層之間。 5 12.如申請專利範圍第11項之薄膜陣列面板，其中該資料導 體包括一含Mo金屬薄膜。 13. 如申請專利範圍第12項之薄膜陣列面板，其中該資料導 體更包含一含A1金屬薄膜。 14. 如申請專利範圍第11項之薄膜陣列面板，其中該資料導 10 體包含一對含Mo金屬薄膜及一插在該等含Mo薄膜間的 含A1金屬薄膜。 15. 如申請專利範圍第11項之薄膜陣列面板，其中該半導體 層除了在該源極電極與該汲極電極間之部分外，其實質 上具有與該資料導體相同的平面形狀。 15 16. 如申請專利範圍第11項之薄膜陣列面板，其中該氧化物 薄膜之厚度約10-20入。 17. 如申請專利範圍第12項之薄膜陣列面板，其中該含Mo 金屬薄膜係被氧化而形成氧化物薄膜。 20 18.如申請專利範圍第14項之薄膜陣列面板，其中該一對含 Mo金屬薄膜中之一者係被氧化而形成氧化物薄膜。 19. 一種薄膜陣列面板，其包含： 一基材； 一閘極導體，其係形成於該基材上且包含一閘極電 31 1335005 !，年?月吻修(更)正替換頁j 極； 一閘極絕緣層，其形成於該閘極導體上； 一半導體層，其形成於該閘極絕緣層上； 一資料導體，其包含一形成於該半導體層之至少一 5 部分上的含Mo金屬薄膜； 一氧化鉬薄膜，其形成於該資料導體上； 一鈍化層，其配置於該氧化鉬薄膜上；以及 一圖素電極，其連接至該資料導體之至少一部分。 20. —種薄膜陣列面板，其包含： 10 一基材； 一閘極導體，其形成於該基材上且包含一閘極電 極； 一閘極絕緣層，其形成於該閘極導體上； 一半導體層，其形成於該閘極絕緣層上； 15 一資料導體，其包含一形成於該半導體層之至少一 部分上的汲極電極； 一氧化物薄膜，其形成於該汲極電極上，其中該氧 化物薄膜之覆蓋不延伸超出該資料導體；及 一圖素電極，其連接至該汲極電極。 20 21.如申請專利範圍第20項之薄膜陣列面板，其中該氧化物 薄膜含有氧化鉬。 22.—種薄膜陣列面板，其包含： 一基材； 一閘極導體，其形成於該基材上且包含一閘極電 32 1335005
極； 一閘極絕緣層，其形成於該閘極導體上； 一半導體層，其形成於該閘極絕緣層上； 一包含一源極電極與一汲極電極的資料導體，其形 5 成於該半導體層之至少一部分上； 一氧化物薄膜，其形成於該資料導體上，其中該氧 化物薄膜含有與該資料導體相同的物質作為一氧化 物；及 一圖素電極，其連接至該汲極電極。 10 23.如申請專利範圍第22項之薄膜陣列面板，其中該氧化薄 膜與該資料導體中任一者皆包含Mo。 24. 如申請專利範圍第22項之薄膜陣列面板，其中該資料導 體包含一第一含Mo金屬薄膜。 25. 如申請專利範圍第24項之薄膜陣列面板，其中該資料導 15 體進一步包令—含A1金屬薄膜。 26. 如申請專利範圍第25項之薄膜陣列面板，其中該資料導 體進一步包—第二含Mo金屬薄膜，且該含A1金屬薄 膜係插在該第一及第二含Mo薄膜之間。 27. 如申請專利範圍第22項之薄膜陣列面板，其中該氧化物 20 薄膜具有約10-20A之厚度。 28. 如申請專利範圍第22項之薄膜陣列面板，其進一步包括 一配置於該氧化物薄膜上的鈍化層。 33
TW093119603A 2003-06-30 2004-06-30 Thin film array panel and manufacturing method thereof TWI335005B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030043596A KR100997963B1 (ko) 2003-06-30 2003-06-30 박막 트랜지스터 표시판 및 그의 제조 방법

Publications (2)

Publication Number Publication Date
TW200506776A TW200506776A (en) 2005-02-16
TWI335005B true TWI335005B (en) 2010-12-21

Family

ID=33536394

Family Applications (1)

Application Number Title Priority Date Filing Date
TW093119603A TWI335005B (en) 2003-06-30 2004-06-30 Thin film array panel and manufacturing method thereof

Country Status (4)

Country Link
US (2) US7619249B2 (zh)
JP (1) JP2005026690A (zh)
KR (1) KR100997963B1 (zh)
TW (1) TWI335005B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101499227B1 (ko) * 2008-08-20 2015-03-06 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR101042957B1 (ko) 2010-03-19 2011-06-20 삼성모바일디스플레이주식회사 트랜지스터 기판, 및 이의 제조 방법
KR101877377B1 (ko) * 2010-04-23 2018-07-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
KR102032962B1 (ko) * 2012-10-26 2019-10-17 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR101992341B1 (ko) 2012-11-06 2019-06-25 삼성디스플레이 주식회사 액정 표시 장치
CN104637806A (zh) * 2015-03-02 2015-05-20 京东方科技集团股份有限公司 一种刻蚀方法
CN107689391B (zh) * 2016-08-04 2020-09-08 鸿富锦精密工业（深圳）有限公司 薄膜晶体管基板及其制备方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5162933A (en) * 1990-05-16 1992-11-10 Nippon Telegraph And Telephone Corporation Active matrix structure for liquid crystal display elements wherein each of the gate/data lines includes at least a molybdenum-base alloy layer containing 0.5 to 10 wt. % of chromium
JPH0799791B2 (ja) * 1992-04-15 1995-10-25 インターナショナル・ビジネス・マシーンズ・コーポレイション 透明基板上の回路ライン接続方法
KR0171102B1 (ko) * 1995-08-29 1999-03-20 구자홍 액정표시장치 구조 및 제조방법
KR100248123B1 (ko) * 1997-03-04 2000-03-15 구본준 박막트랜지스터및그의제조방법
KR100307385B1 (ko) * 1997-03-05 2001-12-15 구본준, 론 위라하디락사 액정표시장치의구조및그제조방법
JPH11233780A (ja) * 1998-02-16 1999-08-27 Matsushita Electric Ind Co Ltd 半導体素子の製造方法と液晶表示パネル
US6714269B1 (en) * 1999-03-22 2004-03-30 Industrial Technology Research Institute Front-side repairable TFT-LCD and method for making
TW459301B (en) * 1999-05-20 2001-10-11 Nippon Electric Co Thin-film transistor and fabrication method thereof
JP3356159B2 (ja) * 1999-05-20 2002-12-09 日本電気株式会社 薄膜トランジスタの製造方法
US20020186330A1 (en) 2000-02-04 2002-12-12 Kiyohiro Kawasaki Liquid crystal display and production method of the same
JP2001223365A (ja) * 2000-02-10 2001-08-17 Fujitsu Ltd 薄膜トランジスタ及びその製造方法
KR100366768B1 (ko) * 2000-04-19 2003-01-09 삼성전자 주식회사 배선의 접촉부 및 그의 제조 방법과 이를 포함하는 박막 트랜지스터 기판 및 그 제조 방법
KR20020002655A (ko) 2000-06-30 2002-01-10 주식회사 현대 디스플레이 테크놀로지 박막 트랜지스터 액정표시 소자의 제조방법
JP2002148659A (ja) * 2000-11-10 2002-05-22 Hitachi Ltd 液晶表示装置
TW490857B (en) * 2001-02-05 2002-06-11 Samsung Electronics Co Ltd Thin film transistor array substrate for liquid crystal display and method of fabricating same
US6833883B2 (en) * 2001-02-13 2004-12-21 Lg. Philips Lcd Co., Ltd. Array substrate for reflective and transflective liquid crystal display devices and manufacturing method for the same
KR100750922B1 (ko) * 2001-04-13 2007-08-22 삼성전자주식회사 배선 및 그 제조 방법과 그 배선을 포함하는 박막트랜지스터 기판 및 그 제조 방법
JP4002410B2 (ja) * 2001-06-22 2007-10-31 日本電気株式会社 アクティブマトリックス型液晶表示装置の製造方法
JP2003068755A (ja) * 2001-08-22 2003-03-07 Sharp Corp 薄膜トランジスタ及びその製造方法
KR100787815B1 (ko) * 2002-02-27 2007-12-21 엘지.필립스 엘시디 주식회사 반사투과형 액정표시장치용 어레이기판과 그 제조방법

Also Published As

Publication number Publication date
TW200506776A (en) 2005-02-16
KR20050002231A (ko) 2005-01-07
JP2005026690A (ja) 2005-01-27
KR100997963B1 (ko) 2010-12-02
US8093595B2 (en) 2012-01-10
US7619249B2 (en) 2009-11-17
US20040266047A1 (en) 2004-12-30
US20100047946A1 (en) 2010-02-25

Similar Documents

Publication Publication Date Title
JP4790134B2 (ja) 液晶表示装置用薄膜トランジスタ基板の製造方法
US8012815B2 (en) Array substrate and method for fabricating thereof
US7785940B2 (en) TFT array substrate and method for fabricating the same
JP4801828B2 (ja) 液晶表示装置用薄膜トランジスタ基板の製造方法
US7504342B2 (en) Photolithography method for fabricating thin film
US8431452B2 (en) TFT-LCD array substrate and manufacturing method thereof
TWI285784B (en) Method for manufacturing thin film transistor allay
JP5096006B2 (ja) 接触部及びその製造方法、薄膜トランジスタ表示板及びその製造方法
JP2001230321A (ja) 配線の接触構造及びその形成方法並びにこれを含む薄膜トランジスタ基板及びその製造方法
US20100117088A1 (en) Thin film transistor substrate and method of manufacturing the same
US8497949B2 (en) Liquid crystal display device and fabricating method thereof
TW200403743A (en) Etchant for wire, method of manufacturing wire using etchant, thin film transistor array panel including wire and manufacturing method thereof
US7504661B2 (en) Thin film transistor substrate and fabricating method thereof
US6853405B2 (en) Method of fabricating liquid crystal display
JP2006108612A (ja) 薄膜トランジスタ表示板の製造方法
US7662676B2 (en) Signal line for display device and thin film transistor array panel including the signal line
JP4996789B2 (ja) 配線の接触構造形成方法、薄膜トランジスタ基板の製造方法
JP2006506682A (ja) Ｌｃｄのｔｆｔ基板及びその製造方法
JP4632617B2 (ja) 液晶表示装置用薄膜トランジスタ基板及びその製造方法
TWI335005B (en) Thin film array panel and manufacturing method thereof
TWI374327B (en) Method of manufacturing thin film transistor array panel and liquid crystal display
TW200426498A (en) Etchant for signal wire and method of manufacturing thin film transistor array panel using etchant
KR100750914B1 (ko) 화소 전극용 투명 도전막 및 이를 포함하는 액정 표시장치용 박막 트랜지스터 기판 및 그 제조 방법
JPH04269837A (ja) 薄膜トランジスタの製造方法
KR100683142B1 (ko) 박막트랜지스터-액정표시장치의 제조방법

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees