TWI328168B - Method of and circuitry for reconfiguring links of a pci express bus of an information handling system, and information handling system - Google Patents

Method of and circuitry for reconfiguring links of a pci express bus of an information handling system, and information handling system Download PDF

Info

Publication number
TWI328168B
TWI328168B TW093132374A TW93132374A TWI328168B TW I328168 B TWI328168 B TW I328168B TW 093132374 A TW093132374 A TW 093132374A TW 93132374 A TW93132374 A TW 93132374A TW I328168 B TWI328168 B TW I328168B
Authority
TW
Taiwan
Prior art keywords
endpoint
bus
controller
switching
circuit
Prior art date
Application number
TW093132374A
Other languages
English (en)
Other versions
TW200519613A (en
Inventor
Martin Mcafee
Louis N Castro
Original Assignee
Dell Products Lp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dell Products Lp filed Critical Dell Products Lp
Publication of TW200519613A publication Critical patent/TW200519613A/zh
Application granted granted Critical
Publication of TWI328168B publication Critical patent/TWI328168B/zh

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/40Bus structure
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/40Bus structure
    • G06F13/4004Coupling between buses
    • G06F13/4022Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Bus Control (AREA)

Description

1328168 九、發明說明: C發明所屬之技術領域3 本發明係有關電腦系統並更特定於電腦系統之匯流排 連接。 5 【先前技術】 電腦構件,包括其處理器、晶片組 '快取記憶體、記 憶體、擴充卡及儲存裝置,於一或多個“匯流排”上彼此 通信。“匯流排”,一般的電腦術語,是介於兩個或多個 裝置之間資料流動的通道。匯流排通常具有存取點,或裝 10 置可連接至匯流排的地方。一旦連接後,匯流排上之裝置 可傳送資訊至其他裝置,並接收來自其他裝置之資訊。 現今之個人電腦傾向至少具有四個匯流排。某種程度 上每一匯流排更可從處理器移除;每一匯流排皆連接至其 上之等級。· 15 處理器匯流排是最高等級匯流排,並為晶片組使用來 傳送來回處理器之資訊。快取記憶體匯流排(有時稱為背側 匯流排)是用來存取系統的快取記憶體。記憶體匯流排將記 憶體子系統連接至晶片組及處理器。許多系統中,處理器 及記憶體匯流排是相同的,並共同稱為前側匯流排或系統 20 匯流排。 局部1/0(輸入/輸出)匯流排將週邊設備連接至記憶體 、晶片組、及處理器。顯示卡、碟片儲存裝置、及網路介 面卡通常使用該匯流排。兩種最普通之局部輸入/輸出匯流 排是VESA局部匯流排(VLB)及週邊構件互連(PC I)匯流排。 5 U28168 2業標準架構⑽)輸人/輸錢賴亦可用於較低速週邊 没備,諸如滑鼠、數據機、及低速音效及網路裝置。 5 10 15 20 目前新-代週邊構件互連錢排以週邊構件互連快速 匯流排最為著名。該匯流辨是高頻寬序列匯流排,以現有 週邊構件互連匯流排來维護軟體的相容性。 C ^ 2 本發明之-觀點是重新組配週邊構件互連快速匯流排 之方法。匯流排端點之狀態會被_,諸如該端點是 及該端點需要多少頻寬。基於該制,具有未使 頻寬之鏈路的所有或-部分可交換至另-端點。 至j如,驗-未佔用端點之鏈路的所有路線可重新繞 鏈路·用端點《者疋’如另—範例,可繞至需要比該 鏈路所k供還小頻寬之端點 換至需要較大頻寬之端點。 —或多個路線,可交 頻寬之優點是協助克服週邊構件互連快速匯流排之 須寬限制·》週邊構件互 ^ 使用㈣速路線之動態重新組配允許未 用之頻寬父換至匯流排上之其他较置。 圖式簡單說明 圖二本發明及其中優點可藉由參照下列與伴隨 而Γ中敘述綠得,相同參錢字意指相同功能, 件。第1圖繪示根據本發明之處置系統資訊的不同内部元 第2圖繪示第1圖系統之一部分,並進-步繪示重新組 配鏈路之第一 例。 第3圖繪示4新組配鍵路之第二範例。 第4圖繪示重新組⑽路之第三範例。 【實施冷式】 第1圖繪示概據本發明I資訊處置系統1GG的不同内^ 元件。如下所解釋,系統1〇〇具有一週邊構件互連快速瓤流 排Π,以及動態重新組配該匯流排之一或多個鏈路17b的附 加電路19。週邊構件互連快速匯流排17使用在傳統方法上 是用於連接週邊構件,但加強後以便偵測端點之狀態’而 若不需該端點時一點之_會重新繞道。 第1圖之實施例中,系統1〇〇是典型的個人電腦系統, 但亦可能是一些其他類型之資訊處置系統,諸如伺服器、 工作站、或嵌式系統。為本揭示内容之目的,資訊處置系 統可包括任何工具或工具集合,可操作來計算 '分類 '處 ί里、傳it、接收、綠、產生、交換、儲存、顯示、表明 、H紀錄、再製造、處置、或採用任何型式之資訊、 If報·或商業、科學、控制、或其他目的之資料。例如, 資訊處置系統可1^個人《、網路儲存裝置、或其他任 何適合的裝置’並可改變尺寸外形、性能、功用、及價 錢〜資訊處置系統可包括隨機存取記憶體(RAM)、一或 =個處理|源’諸如中央處理單元(cpu)、硬體或軟體控制 匕輯唯$ 6己憶體、及/或其他類型的非依電性記憶體。該 資 置系統之附加構件可包括一或多個磁碟機、一或多 個用於與外部裝置通信之網路埠、以及不同輸入輸出_ 裝置,諸如鍵盤、滑鼠、及影像顯示器。該資訊處置系統 亦可包括-或多個可操作來在不同的硬體構件間傳送通信 之匯流排。 中央處理單元10可以是任何中央處理裝置 。典型中典處 理單7L Η)之範例是來自從英特爾公司可利用之處理器白金 豕私系列。為本發明之目的,中央處理單元1〇至少設計穋式 來執行具有BIOS(基本輸入/輸出系統)程式之作業系統。 主機橋接器ιι(通常稱為Northbridge)是一將中央處理 單tl 10連接至端點12、記憶體13 '及週邊構件互連快速眞 流排17之晶片。連接至主機橋接器u之端點12的類蜇取決 於應用場合》例如若系統1〇〇是桌上型電腦,典型的端點12 則是圖形配接器、硬碟機(經由序列ΑΤΑ鏈接)、以及局部輸 入/輸出(經由USB鏈接)。對伺服器而言,典型的端點12則 疋GbE(十億位乙太網路)及IBE裝置及附加橋接器裝置。 中央處理單元1〇與主機橋接器u間之通信是透過前側 匯流排14 » 以週邊構件互連端點45可連接之數量,週邊構件互連 快速匯流排17包含開關結構17a及鏈路17b。開關結構17a從 主機橋接器11提供扇出至鏈路17b,並提供鏈路標度。 “鏈路標度’’表示配置週邊構件互連快速匯流排17可利 用之頻寬,以致鏈路17b之預定數量,每一個皆具有符合週 邊構件互連快速架構標準之尺寸,可實體繞至端點is。每 —鏈路17b包含—或多個路線。具有單-路線(稱為具有1倍 頻寬)之鏈路具有兩個低電麼差動對;其為兩裝置間之雙重 1328168 單工序列連接。該兩裝置間之資料傳送是雙向且同時進行 的。可標度的效能可透過較寬的鏈路頻寬(1倍、2倍、4倍 、8倍、16倍、32倍)來完成^鏈路會以每一方向之相同路 線數量來對稱標度。 5 週邊構件互連端點18可以是週邊裝置或晶片,並使用 卡片插槽或其他連接機構作實體連接。連接至週邊構件互 連快速匯流排17之特定端點45會依系統100之應用類型而 定。對桌上型電腦系統而言,典型的週邊構件互連端點18 是行動對接配接器、乙太網路配接器、以及其他加入裝置 10 。對伺服器平台而言,端點45可能是十億位元乙太網路連 接、以及附加之輸入/輸出及叢集相互連接的交換能力。對 通信平台而言,端點18可能是線卡片。 傳統的週邊構件互連快速匯流排17中,開關結構17a是 實施為分離構件或包括主機橋接器11之構件的一部分之邏 15 輯元件。如下文解釋,本發明中’週邊構件互連快速匯流 排17連同附加交換及控制電路19一起操作。該電路19俄測 蠕點45之狀態並能夠將鏈路從一端點交換至另一端點。 第2圖是系統100之部分圖,並纟會示根據本發明之遇邊 構件互連快速鏈路17b之動態重新組配技術。每一鍵路17b 20 燴示為信號之兩對-傳送對及接收對。傳送對以T信號識 別而接收對以R信號識別。 插槽23及24是設計用於連接卡類型端點45。雖然只 顯示兩插槽,任何插槽組配之數量可能依所欲鏈路之標度 (1倍、4倍,等等)而定。插槽23及24代表實體位置,典型是 9 1328168 在系統100之電腦底盤中,其中可安裝不同輸入/輸出裝置 的卡片。其他實施例中,系統100除了插槽連接外還可具有 一或多個晶片連接,或不具有插槽連接。一般而言,術語“ 端點連接”可用來共同表示晶片、卡片、或其他任何類型之 5 端點的連接。 第1圖之範例中,插槽23以4倍鏈路頻寬(鏈路A)來組配 。插槽24以4倍鏈路頻寬(鏈路B)來組配。 使用開關25及26及鏈路組配控制器27可達成重新組配 技術。要了解到第2圖是一範例,而改變鏈路、插槽、及開 10 關、以及不同的鏈路頻寬之數量,交換及控制電路可做許 多不同的變化型態。 鏈路組配控制器27會偵測插槽23及24是否已佔用(使 用中)。因為週邊構件互連匯流排40允許插槽“熱***’,及“ 熱調換”,每當插槽23或24安裝或移除裝置,控制器27會立 15 刻偵測到該事件,意味著該偵測是動態的。 鏈路組配控制器27可以可程式邏輯裝置來實施,並可 以是單獨邏輯電路或以其他系統邏輯整合。例如,鏈路組 配控制器可整合至主機橋接器20。 若插槽狀態(已佔用或未佔用)改變,控制器2 7會遞送_ 2〇 號至開關25及26。開關25及26可以高速交換裝置來實施。 像控制器27,開關25及26可以其他電路整合,諸如以控制 器27及/或以主機橋接器20整合。 第2圖之範例中’鏈路B在其傳送路線上具有開關25, 而在其接收路線上具有開關26。開關25及26兩者可操作來 10 將鏈路B父換至插槽23或插槽24。若鏈路b交換至插槽23, 插槽23會接收8倍鏈路。若鏈路b交換至插槽24,插槽以會 接收4倍鏈路《假設已做到開關25及26及插槽23間之適當的 實體連接,便可能做到替代路徑間之交換。 本範例中,插槽23已佔用而插槽24未佔用。控制器27 會偵測到該狀態,並設定開關25及26來將所有鏈路B交換至 插槽23。 苐3圖繪示本發明操作之另一範例。本範例中,插槽3 3 及34兩者皆已佔用。該系統已用三條4倍鏈路來組配。鏈路 A是4倍鏈路並繞至插槽33。鏈路B亦是4倍鏈路並繞至插槽 B。鏈路C是4倍鏈路,並繞至使其成為”可交換,,之鏈路 的開關35及36。 控制器27偵測到插槽33及34兩者已佔用,但亦债測到 插槽33需要8倍鏈路而插槽34只需要4倍鏈路。為了回應, 控制器27遞送控制信號至開關35及36以便鏈路c繞至使其 成為8倍插槽之插槽33。關於本範例,假設佔用插槽33及34 之卡片具有一些方法來告知控制器27(直接或透過系統100 之作業系統)其頻寬需求。 第4圖繪示第三範例,其中開關是用來將鏈路重新組配 至一端點,以便只有鏈路之一部分會重新繞道。第4圖之範 例中,插槽43及插槽44之現存組配個別是4倍及8倍。然而 ’ 8倍端點已放置於插槽43而4倍端點已放置於插槽44。控 制器27彳貞測到6玄狀態及兩插槽需要之頻寬後,會操作開關 45及46以便鏈路B之一部分會重新繞至插槽43。本範例之變 1328168 化型態中,插槽44可為未佔用而鏈路B交換,所以其分為4 倍路徑至插槽43以及4倍路徑至其他端點。 上述範例達成“重新組配,,技術,意味其將現存鏈路重 新繞道,亦即,鏈路已實體繞至匯流排上不同端點。本發 5明尚未出現時,週邊構件互連快速匯流排不論如何會根據 系統100初始時建立之鏈路組配來操作。此外,上述範例之 方法及電路是“動態”的,意味狀態偵測及交換出現在當系 統100供電操作(啟動時)以及當作業系統運作時。因此,狀 態偵測是端點之即時(目前)狀態。本發明之偵測及交換是操 10作在先前根據週邊構件互連快速匯流排之標度能力來標度 之匯流排上。相較起因於標度之靜態組配技術,其為動態 重新組配技術。 以上範例中,控制器27偵測插槽之狀態並遞送控制信 號至組配開關。其他實施例中,該等兩個或其中之一功能 15 可由系統丨〇〇之作業系統來實行,諸如其基本輸入輸出系統 。亦即’基本輸入輸出系統可設計程式來在其週邊構件互 連快速匯流排40上^貞測插槽之狀態’及/或為回應該狀態而 交換路線。因此,不同實施例中’本發明之偵測及交換功 能玎以硬體或軟體來控制。 2〇 熬本發明之“動態”偵測觀點下,重新組配技術亦可能 有用。換言之’有些情況是希望以手動方式來重繞現存之 週邊構件互連快速匯流排的鏈路。例如,需要8倍鏈路之卡 片β能貫體套合於底盤内具有4倍鏈路之插槽〇該§倍卡片 可以4倍卡片及其重繞鏈路來交換。 12 1328168 【圖式簡單說明3 第1圖繪示根據本發明之處置系統資訊的不同内部元 件。 第2圖繪示第1圖系統之一部分,並進一步繪示重新組 5 配鏈路之第一範例。 第3圖繪示重新組配鏈路之第二範例。 第4圖繪示重新組配鏈路之第三範例。 【主要元件符號說明 10…中央處理單元 11, 20···主機橋接器 12, 17c, 18···端點 13…記憶體 14…前側匯流排 17, 40···週邊構件互連快速匯 流排 17a···開關結構 17b…週邊構件互連快速鏈路 19…電路 27···鏈路組配控制器 23, 24, 33, 34, 43, 44…插槽 25, 26, 35, 36, 45, 46…開關 45…週邊構件互連端點 100…資訊處置系統 13

Claims (1)

1328168 __ 第則測號申請案申請專㈣316 十、申請專利範圍: 1 ·種重新Μ配f訊處置系統之週邊構件互連快速眞流 排之鏈路的方法,該等鏈路循路由連至該匯流排上之端 點並且該系統具有-作業系統,該方法包含有下列少 5 驟: 偵測步驟,其係藉由偵測該等端點是否被佔用來偵 測該等端財-或多個端點之狀態;以及
切換步驟,其係基於該偵測步驟之結果,藉由將所 有或—部分的該等鏈路從一未佔用端點切換至一已佔 用端點’來改變該等端點之頻寬; 其中該等偵測狀態與切換端點的步驟,係於該系統 為了運作而被供電時及於該作業系統運作時發生。 2.如申凊專利範圍第1項之方法,其中該偵測步驟係藉由 伯測安裝於已佔用端點之裝置的頻寬需求來實行。 3·如申清專利|&圍第】項之方法其中該切換步驟係以週 邊構件互連快速匯流排切換結構外部之關來實行。
4. 如申β月專利範圍第j項之方法其中該谓測步戰係使用 該作業系統外部之電路來實行。 5. 如申#專概圍第丨項之方法’其巾該伽步驟係使用該 作業系統來實行。 6. 如申請專利範圍第㈣之方法,其中該切換步驟係藉由 切換至一個以上已佔用端點來實行。 7. -種詩重新組配資訊處置系統之週邊構件互連快速 匯流排之鏈路的電路,該等鏈路係循路由連至該匯流排 14 1328168 上之端點,該電路包含: 一用於偵測該等端點中一或多個端點是否未被佔 用的控制器;以及 與該等鏈路其中之至少一鏈路關聯的開關,該等開 5 關在該資訊處置系統操作時,可操作來響應於來自該控 制器之一信號,藉由將所有或一部分的該等鏈路從一未 佔用端點切換至另一已佔用端點,來增加一已佔用端點 之頻寬。 8. 如申請專利範圍第7項之電路,其中該控制器偵測安裝 10 於已佔用端點之裝置的頻寬需求。 9. 如申請專利範圍第7項之電路,其中該等開關位於週邊 構件互連快速匯流排切換結構之外部。 10. 如申請專利範圍第7項之電路,其中該資訊處置系統具有 一主機橋接器,而其中該控制器整合於該主機橋接器中。 15 11.如申請專利範圍第7項之電路,其中來自該控制器之該 信號直接引至該等開關。 12. 如申請專利範圍第7項之電路,其中來自該控制器之該 信號會通過該資訊處置系統之作業系統。 13. —種資訊處置系統,包含: 20 一中央處理單元; 用以儲存可由該中央處理單元執行之程式的記憶 體; 用以將輸入/輸出端點連接至該系統之一週邊構件 互連(PCI)快速匯流排; 15 1328168 用以連接該中央處理單元、記憶體、及匯流排之一 主機橋接器; 其中該PCI快速匯流排具有從該主機橋接器至該等 端點之一切換組織結構及多個鏈路;以及 5 用以重新組配該週邊構件互連快速匯流排之鏈路 的鏈路重新組配電路,其具有用以偵測該等端點中一或 多個端點是否未受佔用之一控制器、以及與該等鏈路中 之至少一鏈路關聯的多個開關,該等開關在該資訊處置 系統操作時可操作來響應於來自該控制器之一信號,而 10 將所有或一部分的該等鏈路從一未佔用端點切換至一 已佔用端點,而改變該等端點之頻寬。 14. 如申請專利範圍第13項之系統,其中該控制器偵測安裝 於已佔用端點之裝置的頻寬需求。 15. 如申請專利範圍第13項之系統,其中該等開關位於該週 15 邊構件互連快速匯流排開關結構之外部。 16. 如申請專利範圍第13項之系統,其中該控制器整合於該 主機橋接器中。 17. —種重新組配資訊處置系統之週邊構件互連快速匯流 排之鏈路的方法,該等鏈路循路由連至該匯流排上之端 20 點,該方法包含有下列步驟: 偵測步驟,用以偵測一或多個該等端點之狀態;以 及 切換步驟,基於該偵測步驟之結果,將一鏈路全部 從一端點切換至一個以上之其他端點。 16 1328168 18. 如申請專利範圍第17項之方法,其中偵測該狀態及切換 一端點之步驟,係於該系統為了運作而被供電時以及於 作業系統運行時發生。 19. 如申請專利範圍第17項之方法,其中該偵測步驟係藉由 5 偵測一端點是否已遭佔用來實行。 20. 如申請專利範圍第19項之方法,其中該切換步驟係藉由 將一鏈路從一未佔用端點切換至一或多個已佔用端點 來實行。 21. 如申請專利範圍第17項之方法,其中該偵測步驟係藉由 10 偵測安裝於已佔用端點之裝置的頻寬需求來實行。 22. 如申請專利範圍第17項之方法,其中該切換步驟係以 PCI快速匯流排切換組織結構外部之開關來實行。 23. 如申請專利範圍第17項之方法,其中該資訊處置系統具 有一作業系統,而該偵測步驟係使用該作業系統外部之 15 電路來實行。 24. 如申請專利範圍第17項之方法,其中該資訊處置系統具 有一作業系統,而該偵測步驟係使用該作業系統來實行 〇 25. 如申請專利範圍第17項之方法,其中該資訊處置系統於 20 該等偵測及切換步驟期間仍在操作中。 26. —種用於重新組配資訊處置系統之週邊構件互連(PCI) 快速匯流排之鏈路的電路,該等鏈路係循路由連至該匯 流排上之端點,該電路包含: 一用於偵測該等端點中一或多個端點之狀態的控 17 1328168 制器;以及 與該等鏈路其中之至少一鏈路相關聯的開關,該等 開關可操作來響應於來自該控制器之一信號,而將該鏈 路全部從一端點切換至一個以上之其他端點。 5 27.如申請專利範圍第26項之電路,其中當該系統為了運作 而被供電時並且當一作業系統運行時,該控制器偵測該 狀態並且該等開關切換該等鏈路。 28.如申請專利範圍第26項之電路,其中該控制器偵測一端 點是否已遭佔用。 1〇 29.如申請專利範圍第28項之電路,其中該等開關可操作來 將一鏈路從一未佔用端點切換至一或多個已佔用端點。 3 0.如申請專利範圍第2 6項之電路,其中該控制器偵測安裝 於已佔用端點之裝置的頻寬需求。 31. 如申請專利範圍第26項之電路,其中該控制器位於PCI 15 快速匯流排切換組織結構之外部。 32. 如申請專利範圍第26項之電路,其中該資訊處置系統具 有一主機橋接器,而其中該控制器整合於該主機橋接器 中。 33. 如申請專利範圍第26項之電路,其中來自該控制器之該 20 信號直接引至該等開關。 34. 如申請專利範圍第26項之電路,其中來自該控制器之該 信號會通過該資訊處置系統之作業系統。 35. —種資訊處置系統,包含: 一中央處理單元(CPU); 18 1328168 用以儲存可由該CPU執行之程式的記憶體; 用以連接該CPU及記憶體之一主機橋接器; 用以將輸入/輸出端點連接至該系統之一週邊構件 互連(PCI)快速匯流排,其具有從主機橋接器至該等端 5 點之一切換組織結構及多個鏈路; 其中該主機橋接器更將該匯流排連接至該CPU與記 憶體;以及 用以重新組配該PCI快速匯流排之鏈路的鍵路重新 組配電路,該等鏈路循路由連接至該匯流排上之端點, 10 該電路包含:用以偵測該等端點中一或多個端點的狀態 之一控制器;以及 與該等鏈路中之至少一鏈路相關聯的多個開關,該 等開關可操作來響應於來自該控制器之一信號,而將該 鏈路全部從一端點切換至一個以上的其他端點。 15 36.如申請專利範圍第35項之系統,其中該控制器偵測安裝 於已佔用端點之裝置的頻寬需求。 37. 如申請專利範圍第35項之系統,其中該控制器位於該 PCI快速匯流排切換組織結構之外部。 38. 如申請專利範圍第35項之系統,其中該控制器整合於該 20 主機橋接器中。 19
TW093132374A 2003-11-06 2004-10-26 Method of and circuitry for reconfiguring links of a pci express bus of an information handling system, and information handling system TWI328168B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US10/702,832 US7099969B2 (en) 2003-11-06 2003-11-06 Dynamic reconfiguration of PCI Express links

Publications (2)

Publication Number Publication Date
TW200519613A TW200519613A (en) 2005-06-16
TWI328168B true TWI328168B (en) 2010-08-01

Family

ID=33541626

Family Applications (1)

Application Number Title Priority Date Filing Date
TW093132374A TWI328168B (en) 2003-11-06 2004-10-26 Method of and circuitry for reconfiguring links of a pci express bus of an information handling system, and information handling system

Country Status (9)

Country Link
US (2) US7099969B2 (zh)
JP (1) JP2005141739A (zh)
KR (1) KR20050044247A (zh)
CN (2) CN100444145C (zh)
DE (1) DE102004053801B4 (zh)
FR (1) FR2862147B1 (zh)
GB (1) GB2407890B (zh)
SG (1) SG112061A1 (zh)
TW (1) TWI328168B (zh)

Families Citing this family (122)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7480831B2 (en) * 2003-01-23 2009-01-20 Dell Products L.P. Method and apparatus for recovering from a failed I/O controller in an information handling system
TWI242134B (en) * 2004-02-12 2005-10-21 Via Tech Inc Data extraction method and system
US7246190B2 (en) * 2004-04-21 2007-07-17 Hewlett-Packard Development Company, L.P. Method and apparatus for bringing bus lanes in a computer system using a jumper board
US20050270298A1 (en) * 2004-05-14 2005-12-08 Mercury Computer Systems, Inc. Daughter card approach to employing multiple graphics cards within a system
US20050270988A1 (en) * 2004-06-04 2005-12-08 Dehaemer Eric Mechanism of dynamic upstream port selection in a PCI express switch
US7370224B1 (en) * 2005-02-17 2008-05-06 Alcatel Usa Sourcing, Inc System and method for enabling redundancy in PCI-Express architecture
TWI258670B (en) * 2004-10-19 2006-07-21 Elitegroup Computer Sys Co Ltd Main board with a slot-sharing circuit for PCI express x16 and x1 slot to be connected to
TWI274255B (en) * 2004-11-08 2007-02-21 Asustek Comp Inc Motherboard
US7174411B1 (en) * 2004-12-02 2007-02-06 Pericom Semiconductor Corp. Dynamic allocation of PCI express lanes using a differential mux to an additional lane to a host
JP4558519B2 (ja) * 2005-01-18 2010-10-06 富士通株式会社 情報処理装置およびシステムバス制御方法
US20060168377A1 (en) * 2005-01-21 2006-07-27 Dell Products L.P. Reallocation of PCI express links using hot plug event
US20060168391A1 (en) * 2005-01-26 2006-07-27 Phison Electronics Corp. [flash memory storage device with pci express]
JP4398386B2 (ja) * 2005-01-28 2010-01-13 富士通株式会社 複数の処理ノードをシリアルバスにより相互接続する装置
US8021193B1 (en) 2005-04-25 2011-09-20 Nvidia Corporation Controlled impedance display adapter
US9606795B1 (en) * 2005-05-05 2017-03-28 Alcatel-Lucent Usa Inc. Providing intelligent components access to an external interface
US7793029B1 (en) * 2005-05-17 2010-09-07 Nvidia Corporation Translation device apparatus for configuring printed circuit board connectors
US7539801B2 (en) * 2005-05-27 2009-05-26 Ati Technologies Ulc Computing device with flexibly configurable expansion slots, and method of operation
US20060282599A1 (en) * 2005-06-10 2006-12-14 Yung-Cheng Chiu SLI adaptor card and method for mounting the same to motherboard
US20060294279A1 (en) * 2005-06-28 2006-12-28 Mckee Kenneth G Mechanism for peripheral component interconnect express (PCIe) connector multiplexing
US7480790B2 (en) * 2005-07-29 2009-01-20 Hewlett-Packard Development Company, L.P. Sleep state resume
US20070038794A1 (en) * 2005-08-10 2007-02-15 Purcell Brian T Method and system for allocating a bus
US7539809B2 (en) * 2005-08-19 2009-05-26 Dell Products L.P. System and method for dynamic adjustment of an information handling systems graphics bus
TWI269975B (en) * 2005-08-25 2007-01-01 Inventec Corp Method and device for automatically adjusting bus width
US7536489B2 (en) * 2005-08-30 2009-05-19 Ricoh Company Limited Information processing system for determining payload size based on packet-to-payload size ratio
JP4777723B2 (ja) * 2005-08-30 2011-09-21 株式会社リコー 情報処理システム、プログラムおよびデータ転送方法
CN100414526C (zh) * 2005-08-31 2008-08-27 英业达股份有限公司 自动调整总线宽度的方法及装置
US20070067535A1 (en) * 2005-09-20 2007-03-22 Ta-Wei Liu Motherboard capable of selectively supporting dual graphic engine
US8189603B2 (en) 2005-10-04 2012-05-29 Mammen Thomas PCI express to PCI express based low latency interconnect scheme for clustering systems
US7447824B2 (en) * 2005-10-26 2008-11-04 Hewlett-Packard Development Company, L.P. Dynamic lane management system and method
US7660926B2 (en) * 2005-11-16 2010-02-09 Sun Microsystems, Inc. Apparatus and method for a core for implementing a communications port
CN100382064C (zh) * 2005-12-19 2008-04-16 威盛电子股份有限公司 状态协调方法
CN100435125C (zh) * 2005-12-20 2008-11-19 英业达股份有限公司 总线宽度自动调整***
CN100424668C (zh) * 2005-12-20 2008-10-08 英业达股份有限公司 Pci-e总线自动配置***
US7496742B2 (en) * 2006-02-07 2009-02-24 Dell Products L.P. Method and system of supporting multi-plugging in X8 and X16 PCI express slots
US20070233926A1 (en) * 2006-03-10 2007-10-04 Inventec Corporation Bus width automatic adjusting method and system
JP4877482B2 (ja) * 2006-04-11 2012-02-15 日本電気株式会社 PCIExpressリンク、マルチホストコンピュータシステム、およびPCIExpressリンクの再構成方法
US7500041B2 (en) * 2006-06-15 2009-03-03 Nvidia Corporation Graphics processing unit for cost effective high performance graphics system with two or more graphics processing units
US7412554B2 (en) * 2006-06-15 2008-08-12 Nvidia Corporation Bus interface controller for cost-effective high performance graphics system with two or more graphics processing units
US7562174B2 (en) * 2006-06-15 2009-07-14 Nvidia Corporation Motherboard having hard-wired private bus between graphics cards
US7536490B2 (en) * 2006-07-20 2009-05-19 Via Technologies, Inc. Method for link bandwidth management
CN100561455C (zh) * 2006-09-01 2009-11-18 鸿富锦精密工业(深圳)有限公司 高速差分信号传输硬件架构
US7716503B2 (en) * 2006-12-14 2010-05-11 Inventec Corporation Extension card incorporating power management device
US7529860B2 (en) * 2006-12-19 2009-05-05 International Business Machines Corporation System and method for configuring an endpoint based on specified valid combinations of functions
US7793089B2 (en) * 2007-01-31 2010-09-07 Hewlett-Packard Development Company, L.P. Configurable backplane connectivity for an electrical device
US7660925B2 (en) * 2007-04-17 2010-02-09 International Business Machines Corporation Balancing PCI-express bandwidth
DE102007019047B4 (de) * 2007-04-23 2015-06-18 Abb Ag Kommunikationsanordnung
US7702840B1 (en) * 2007-05-14 2010-04-20 Xilinx, Inc. Interface device lane configuration
US7930462B2 (en) * 2007-06-01 2011-04-19 Apple Inc. Interface controller that has flexible configurability and low cost
US20090006708A1 (en) * 2007-06-29 2009-01-01 Henry Lee Teck Lim Proportional control of pci express platforms
US7603500B2 (en) * 2007-08-10 2009-10-13 Dell Products L.P. System and method for allowing coexistence of multiple PCI managers in a PCI express system
US20090063894A1 (en) * 2007-08-29 2009-03-05 Billau Ronald L Autonomic PCI Express Hardware Detection and Failover Mechanism
TW200910103A (en) * 2007-08-29 2009-03-01 Inventec Corp Method for dynamically allocating link width of riser card
US7934032B1 (en) * 2007-09-28 2011-04-26 Emc Corporation Interface for establishing operability between a processor module and input/output (I/O) modules
US7653773B2 (en) * 2007-10-03 2010-01-26 International Business Machines Corporation Dynamically balancing bus bandwidth
US7711886B2 (en) * 2007-12-13 2010-05-04 International Business Machines Corporation Dynamically allocating communication lanes for a plurality of input/output (‘I/O’) adapter sockets in a point-to-point, serial I/O expansion subsystem of a computing system
US7809872B2 (en) * 2007-12-14 2010-10-05 Infineon Technologies Ag Master and slave device for communicating on a communication link with limited resource
US7809869B2 (en) * 2007-12-20 2010-10-05 International Business Machines Corporation Throttling a point-to-point, serial input/output expansion subsystem within a computing system
US8175085B2 (en) * 2008-03-25 2012-05-08 Fusion-Io, Inc. Bus scaling device
TWI363969B (en) * 2008-04-30 2012-05-11 Asustek Comp Inc A computer system with data accessing bridge circuit
WO2009148432A1 (en) * 2008-06-01 2009-12-10 Hewlett-Packard Development Company, L.P. Queue sharing and reconfiguration in pci express links
CN101636040B (zh) * 2008-07-21 2011-12-14 鸿富锦精密工业(深圳)有限公司 印刷电路板
JPWO2010047059A1 (ja) * 2008-10-24 2012-03-22 パナソニック株式会社 カードホストlsi、およびこれを有するセット機器
JP5272704B2 (ja) * 2008-12-17 2013-08-28 富士ゼロックス株式会社 情報伝送システム、情報送信装置及び情報受信装置
US8296469B2 (en) * 2008-12-31 2012-10-23 Intel Corporation Scalable method and apparatus for link with reconfigurable ports
TWI385533B (zh) * 2009-05-11 2013-02-11 Via Tech Inc 電腦系統、資料交換裝置以及資料交換方法
US8687639B2 (en) 2009-06-04 2014-04-01 Nvidia Corporation Method and system for ordering posted packets and non-posted packets transfer
US7996596B2 (en) * 2009-07-17 2011-08-09 Dell Products, Lp Multiple minicard interface system and method thereof
US8140730B2 (en) * 2009-08-12 2012-03-20 International Business Machines Corporation System reconfiguration of expansion cards
US8532098B2 (en) * 2009-11-30 2013-09-10 Nvidia Corporation System and method for virtual channel communication
US9176909B2 (en) * 2009-12-11 2015-11-03 Nvidia Corporation Aggregating unoccupied PCI-e links to provide greater bandwidth
US9183166B2 (en) * 2009-12-14 2015-11-10 Rambus Inc. Expandable asymmetric-channel memory system
US9331869B2 (en) 2010-03-04 2016-05-03 Nvidia Corporation Input/output request packet handling techniques by a device specific kernel mode driver
CN102193583B (zh) * 2010-03-04 2014-03-26 鸿富锦精密工业(深圳)有限公司 便携式计算机
US8429325B1 (en) * 2010-08-06 2013-04-23 Integrated Device Technology Inc. PCI express switch and method for multi-port non-transparent switching
TWI528161B (zh) * 2010-09-30 2016-04-01 瑞昱半導體股份有限公司 資料傳輸系統以及資料傳輸方法
US8706944B2 (en) 2010-12-22 2014-04-22 Intel Corporation Dual bus standard switching bus controller
US20120260015A1 (en) * 2011-04-07 2012-10-11 Raphael Gay Pci express port bifurcation systems and methods
CN102810085A (zh) * 2011-06-03 2012-12-05 鸿富锦精密工业(深圳)有限公司 Pci-e扩展***及方法
CN102439916B (zh) * 2011-07-27 2013-10-09 华为技术有限公司 Pci快速通道设备、链路能量管理方法及***
CN102931546A (zh) * 2011-08-10 2013-02-13 鸿富锦精密工业(深圳)有限公司 连接器组合
CN102957009A (zh) * 2011-08-17 2013-03-06 鸿富锦精密工业(深圳)有限公司 连接器组合
US8756360B1 (en) * 2011-09-26 2014-06-17 Agilent Technologies, Inc. PCI-E compatible chassis having multi-host capability
TWI461921B (zh) * 2011-12-02 2014-11-21 Asustek Comp Inc 電子裝置及其雷電連接器之模式切換方法
US9330031B2 (en) 2011-12-09 2016-05-03 Nvidia Corporation System and method for calibration of serial links using a serial-to-parallel loopback
US10140231B2 (en) * 2012-01-31 2018-11-27 Hewlett-Packard Development Company, L.P. Flexible port configuration based on interface coupling
CN104115138B (zh) * 2012-02-21 2018-01-23 Zih公司 电可配置选配板接口
US10102170B2 (en) * 2012-05-18 2018-10-16 Dell Products, Lp System and method for providing input/output functionality by an I/O complex switch
TW201349166A (zh) * 2012-05-28 2013-12-01 Hon Hai Prec Ind Co Ltd 匯流排帶寬調整方法及系統
US9152595B2 (en) * 2012-10-18 2015-10-06 Qualcomm Incorporated Processor-based system hybrid ring bus interconnects, and related devices, processor-based systems, and methods
TWI456407B (zh) * 2012-10-18 2014-10-11 Inventec Corp 用於快捷外設互聯標準插槽的檢測系統及其方法
JP2014137614A (ja) * 2013-01-15 2014-07-28 Fujitsu Ltd 情報処理装置、デバイス装置及びプログラム
US9436630B2 (en) 2013-06-11 2016-09-06 Western Digital Technologies, Inc. Using dual phys to support multiple PCIe link widths
US9626319B2 (en) * 2013-08-23 2017-04-18 Lenovo Enterprise Solutions (Singapore) Pte. Ltd. Allocating lanes in a peripheral component interconnect express (‘PCIe’) bus
CN104461988A (zh) * 2013-09-23 2015-03-25 鸿富锦精密电子(天津)有限公司 接口切换***及功能卡
CN106030561B (zh) * 2014-02-28 2019-01-18 惠普发展公司,有限责任合伙企业 计算***控制
CN104317763A (zh) * 2014-10-29 2015-01-28 华为数字技术(苏州)有限公司 一种串行信号合并装置、***及方法
WO2016122480A1 (en) 2015-01-28 2016-08-04 Hewlett-Packard Development Company, L.P. Bidirectional lane routing
EP3251018A4 (en) * 2015-01-28 2018-10-03 Hewlett-Packard Development Company, L.P. Redirection of lane resources
WO2016130114A1 (en) 2015-02-10 2016-08-18 Hewlett Packard Enterprise Development Lp Chipset reconfiguration based on device detection
CN104657317B (zh) * 2015-03-06 2017-12-26 北京百度网讯科技有限公司 服务器
CN107408090B (zh) * 2015-03-27 2021-03-26 英特尔公司 输入/输出控制器访问通道的动态配置
US10049076B2 (en) 2015-04-02 2018-08-14 Western Digital Technologies, Inc. Methods and systems for implementing high speed serial interface bus having inhomogeneous lane bundles and encodings
US10212754B2 (en) 2015-08-12 2019-02-19 Nxp Usa, Inc. System and method for radio base station device hot reconnection (hot plugging)
US10158525B2 (en) 2015-08-12 2018-12-18 Nxp Usa, Inc. System and method for radio base station device hot switching and hot swapping
CN106290943B (zh) * 2015-10-14 2018-07-27 北京信息科技大学 一种流式细胞仪总线控制装置和方法
KR102611987B1 (ko) 2015-11-23 2023-12-08 삼성전자주식회사 패브릭 네트워크를 이용한 파워 관리 방법 및 이를 적용하는 패브릭 네트워크 시스템
CN105512058A (zh) * 2015-11-27 2016-04-20 浪潮(北京)电子信息产业有限公司 一种高端存储pcie交换机及其管理模块
US10102074B2 (en) 2015-12-01 2018-10-16 International Business Machines Corporation Switching allocation of computer bus lanes
US10296484B2 (en) 2015-12-01 2019-05-21 International Business Machines Corporation Dynamic re-allocation of computer bus lanes
US9979600B2 (en) 2015-12-15 2018-05-22 Nxp Usa, Inc. System and method for automatic load adaptive antenna carrier bandwidth dynamic reconfiguration in radio base station system
US10122386B2 (en) 2015-12-15 2018-11-06 Nxp Usa, Inc. System and method for on-the-fly modification of the properties on an active antenna carrier in radio base station communication operation
US10178641B2 (en) 2016-01-04 2019-01-08 Nxp Usa, Inc. System and method for automatic delay compensation in a radio base station system
KR20170102717A (ko) * 2016-03-02 2017-09-12 한국전자통신연구원 패브릭 연결망 기반의 마이크로 서버
US10387346B2 (en) * 2016-05-06 2019-08-20 Quanta Computer Inc. Dynamic PCIE switch reconfiguration mechanism
US10331605B2 (en) * 2016-08-30 2019-06-25 International Business Machines Corporation Dynamic re-allocation of signal lanes
TWI596484B (zh) * 2016-12-22 2017-08-21 財團法人工業技術研究院 應用快速周邊組件互聯介面的環狀網路系統及其設定方法
CN109828942A (zh) * 2017-11-23 2019-05-31 凌华科技股份有限公司 智能化PCIe插槽通道分配方法
TW202005485A (zh) * 2018-06-01 2020-01-16 緯穎科技服務股份有限公司 擴充快捷外設互聯標準兼容性的電路
US10387349B1 (en) 2018-08-22 2019-08-20 International Busniess Machines Corporation Dynamically bypassing a peripheral component interconnect switch
WO2021167590A1 (en) * 2020-02-18 2021-08-26 Hewlett-Packard Development Company, L.P. Dynamic allocation of shared bus lanes
KR20220020029A (ko) * 2020-08-11 2022-02-18 삼성전자주식회사 메모리 컨트롤러, 메모리 컨트롤러의 동작 방법 및 스토리지 장치
US11599484B2 (en) * 2020-12-01 2023-03-07 Micron Technology, Inc. Semiconductor device having plural signal buses for multiple purposes

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6535929B1 (en) * 1996-07-02 2003-03-18 Sun Microsystems, Inc. Universal communication mechanism for applications running in a multitasking environment
US6256700B1 (en) * 1999-03-30 2001-07-03 Dell Usa, L.P. Bus/port switching system and method for a computer
US6535939B1 (en) * 1999-11-09 2003-03-18 International Business Machines Corporation Dynamically configurable memory bus and scalability ports via hardware monitored bus utilizations
US6826645B2 (en) * 2000-12-13 2004-11-30 Intel Corporation Apparatus and a method to provide higher bandwidth or processing power on a bus
US6665742B2 (en) * 2001-01-31 2003-12-16 Advanced Micro Devices, Inc. System for reconfiguring a first device and/or a second device to use a maximum compatible communication parameters based on transmitting a communication to the first and second devices of a point-to-point link
JP3787498B2 (ja) * 2001-02-13 2006-06-21 キヤノン株式会社 撮像装置及び撮像システム
EP1253519B1 (en) * 2001-04-23 2009-03-04 Hewlett-Packard Company A computer, a method of connecting devices to data bus controllers, a method of allocating the bandwidth of a plurality of data bus controllers and apparatus therefor
US6918001B2 (en) * 2002-01-02 2005-07-12 Intel Corporation Point-to-point busing and arrangement
US7802049B2 (en) * 2002-10-30 2010-09-21 Intel Corporation Links having flexible lane allocation
US20040233856A1 (en) * 2003-05-20 2004-11-25 Lanus Mark S. Method of configuring a computer network having an N/2 slot switch module
US7383365B2 (en) * 2003-07-16 2008-06-03 Dell Products L.P. Method and system for PCI express audiovisual output

Also Published As

Publication number Publication date
US7293125B2 (en) 2007-11-06
DE102004053801B4 (de) 2015-07-30
TW200519613A (en) 2005-06-16
FR2862147B1 (fr) 2007-04-06
US20050102454A1 (en) 2005-05-12
GB0424436D0 (en) 2004-12-08
GB2407890B (en) 2006-07-12
JP2005141739A (ja) 2005-06-02
CN101303681A (zh) 2008-11-12
US7099969B2 (en) 2006-08-29
CN1624674A (zh) 2005-06-08
SG112061A1 (en) 2005-06-29
FR2862147A1 (fr) 2005-05-13
KR20050044247A (ko) 2005-05-12
CN100444145C (zh) 2008-12-17
US20070073959A1 (en) 2007-03-29
CN101303681B (zh) 2012-06-27
DE102004053801A1 (de) 2005-06-16
GB2407890A (en) 2005-05-11

Similar Documents

Publication Publication Date Title
TWI328168B (en) Method of and circuitry for reconfiguring links of a pci express bus of an information handling system, and information handling system
US20210279198A1 (en) SYSTEM AND METHOD FOR SUPPORTING MULTI-MODE AND/OR MULTI-SPEED NON-VOLATILE MEMORY (NVM) EXPRESS (NVMe) OVER FABRICS (NVMe-oF) DEVICES
US6070207A (en) Hot plug connected I/O bus for computer system
US7953074B2 (en) Apparatus and method for port polarity initialization in a shared I/O device
US6886057B2 (en) Method and system for supporting multiple bus protocols on a set of wirelines
US6895447B2 (en) Method and system for configuring a set of wire lines to communicate with AC or DC coupled protocols
US7698483B2 (en) Switching apparatus and method for link initialization in a shared I/O environment
US7917658B2 (en) Switching apparatus and method for link initialization in a shared I/O environment
TWI331281B (en) Method and apparatus for shared i/o in a load/store fabric
US20060168377A1 (en) Reallocation of PCI express links using hot plug event
US7627708B2 (en) Multi-host USB device
US8103993B2 (en) Structure for dynamically allocating lanes to a plurality of PCI express connectors
US20080259555A1 (en) Modular blade server
US11775464B2 (en) Computer system and a computer device
US20070233930A1 (en) System and method of resizing PCI Express bus widths on-demand
EP3507675A1 (en) Adaptable connector with external i/o port
CN117561505A (zh) 用于动态地配置设备结构的***、方法、装置和架构
JP2002032324A (ja) Pciバスデバイス接続制御方式
CN216352292U (zh) 服务器主板及服务器
US20060095626A1 (en) Multifunction adapter
Hanawa et al. Pearl: Power-aware, dependable, and high-performance communication link using pci express
JP2008171291A (ja) 高速シリアルインタフェース対応の配線方式
CN115904024A (zh) 一种多模硬盘背板结构、方法及服务器