DE102004053801B4 - Dynamische Rekonfiguration von PCI-Expresslinks - Google Patents

Dynamische Rekonfiguration von PCI-Expresslinks Download PDF

Info

Publication number
DE102004053801B4
DE102004053801B4 DE102004053801.8A DE102004053801A DE102004053801B4 DE 102004053801 B4 DE102004053801 B4 DE 102004053801B4 DE 102004053801 A DE102004053801 A DE 102004053801A DE 102004053801 B4 DE102004053801 B4 DE 102004053801B4
Authority
DE
Germany
Prior art keywords
link
slots
links
bus
pci express
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102004053801.8A
Other languages
English (en)
Other versions
DE102004053801A1 (de
Inventor
Martin McAfee
Louis N. Castro
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dell Products LP
Original Assignee
Dell Products LP
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dell Products LP filed Critical Dell Products LP
Publication of DE102004053801A1 publication Critical patent/DE102004053801A1/de
Application granted granted Critical
Publication of DE102004053801B4 publication Critical patent/DE102004053801B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Bus Control (AREA)

Abstract

Ein Verfahren zum Rekonfigurieren von Links eines PCI-Expressbusses eines Informationsverarbeitungssystems, wobei die Links zu Einschüben zum Verbinden mit Endpunkten in Kartenart auf dem Bus geroutet werden, wobei die Einschübe physikalische Orte innerhalb des Informationsverarbeitungssystems repräsentieren, wo Karten für Eingabe/Ausgabe-Geräte installiert werden können, mit den folgenden Schritten: Erfassen des Status von mehreren Einschüben mit einem Link-Konfigurationskontroller, der extern zu der PCI-Expressbus-Switchingstruktur angeordnet ist, wobei die Karten, mit denen die Einschübe bestückt sind, Mittel aufweisen, um den Link-Konfigurationskontroller über ihre Bandbreitenerfordernisse zu informieren, und Umschalten, mit Switchen, die mindestens einem der Links zugeordnet sind, eines x4-Teils eines x8-Links, der zu einem ersten der mehreren Einschübe geschaltet ist, zu einem zweiten der mehreren Einschübe, basierend auf dem Ergebnis des Erfassungsschrittes in Antwort auf ein Signal von dem Link-Konfigurationskontroller und während das Informationsverarbeitungssystem in Betrieb ist; und wobei der Umschaltungsschritt ausgeführt wird mit Switchen, die extern zu der PCI-Expressbus-Switchingstruktur sind.

Description

  • Technisches Gebiet der Erfindung
  • Diese Erfindung bezieht sich auf Computersysteme und insbesondere auf Busverbindungen für Computersysteme.
  • Hintergrund der Erfindung
  • Die Komponenten eines Computers einschließlich seines Prozessors, des Chipsatzes, seines Cache, seines Speichers, seiner Erweiterungskarten und seiner Speichergeräte, kommunizieren miteinander über einen oder mehrere ”Busse”. Ein ”Bus” ist in allgemeinen Computerfachbegriffen ein Kanal, über den Informationen zwischen zwei oder mehreren Geräten fließen. Ein Bus hat normalerweise Zugangspunkte oder Stellen, an denen ein Gerät an den Bus angeschlossen werden kann. Sobald Geräte an den Bus angeschlossen sind, können sie auf dem Bus Informationen an andere Geräte senden und von anderen Geräten empfangen.
  • Heutige Personal Computer tendieren dazu, mindestens vier Busse zu haben. Jeder Bus ist gewissermaßen weiter von dem Prozessor entfernt; jeder ist mit der Ebene über ihm verbunden.
  • Der Prozessor-Bus ist der Bus höchster Ebene und er wird von dem Chipsatz benutzt, um Informationen an den und von dem Prozessor zu senden. Der Cache-Bus (manchmal als der Rückwandbus bezeichnet) wird benutzt, um auf den System-Cache zuzugreifen. Der Speicher-Bus verbindet das Speichersubsystem mit dem Chipsatz und dem Prozessor. In vielen Systemen sind die Prozessor- und Speicher-Busse dieselben und sie werden gemeinsam als der Frontseiten- bzw. Frontside-Bus oder Systembus bezeichnet.
  • Der lokale E/A-(Eingabe/Ausgabe, input/output)-Bus verbindet Peripheriegeräte mit dem Speicher, dem Chipsatz und dem Prozessor. Videokarten, Plattenspeichergeräte und Netzwerkschnittstellenkarten benutzen im Allgemeinen diesen Bus. Die beiden am meisten gebräuchlichen lokalen E/A-Busse sind der lokale VESA-Bus (VLB) und der Periphäre-Komponenten-Verbindungs-(Peripheral-Component-Interconnect, (PCI))-Bus. Ebenso kann ein Industrie-Standard-Architektur-(Industry-Standard-Architecture, ISA)-E/A-Bus für langsamere Peripheriegeräte benutzt werden, wie z. B. für Mäuse, Modems und Sound- und Netzwerkgeräte niedriger Geschwindigkeit.
  • Die aktuelle Generation des PCI-Busses ist als der PCI-Expressbus bekannt. Dieser Bus ist ein serieller Bus großer Bandbreite, welcher die Softwarekompatibilität mit bestehenden PCI-Geräten unterstützt.
  • Aus der Schrift US 2003/0135682 A1 ist eine Anordnung für Punkt-zu-Punkt-Verbindungen bekannt. Eine Ausführungsform umfasst eine dynamisch konfigurierbare Punkt-zu-Punkt-Kommunikationsanordnung, um Verzweigungsgeräte mit Endpunktgeräten zu verbinden.
  • Weiterhin bezieht sich die Schrift EP 1 480 4712 A2 auf ein Netzwerk, das ein Switchmodul umfasst. Das Switchmodul ist zu einer linkshändigen Switchkonfiguration und einer rechtshändigen Switchkonfiguration rekonfigurierbar.
  • Die Schrift „Splitting a PCI-Express Port into two or more Independent PCI-Express Links”, anonym veröffentlicht, October 15, 2003, IP.com PriorArtDatabase [online].IP.com number: IPCOM000019988D, bezieht sich auf Aufteilen eines PCI-Express-Ports in zwei oder mehr unabhängige PCI-Express-Links.
  • Der Erfindung liegt die Aufgabe zugrunde, ein dynamisches Rekonfigurieren eines PCI-Expressbusses zu ermöglichen, um unbenutzte Bandbreite von Links zu Endpunkten, die eine geringere Bandbreite als die zur Verfügung gestellte benötigen, zu vermieden.
  • Zusammenfassung der Erfindung
  • Die Erfindung ist in den Patentansprüchen 1, 2 und 3 definiert.
  • Zum Beispiel können alle Leitungen eines Links, die an einen unbestückten Endpunkt geroutet sind, an einen bestückten Endpunkt umgeroutet werden. Als anderes Beispiel können eine oder mehrere Leitungen eines Links, der an einen Endpunkt geroutet ist, welcher weniger Bandbreite benötigt als durch den Link bereitgestellt wird, an einen Endpunkt umgeschaltet werden, der mehr Bandbreite benötigt.
  • Ein Vorteil der Erfindung ist, dass sie hilft, die Bandbreitenbeschränkungen des PCI-Expressbusses zu überwinden. Dynamische Rekonfiguration von PCI-
  • Express-Leitungen erlaubt es, dass ungenutzte Bandbreite zu anderen Geräten auf dem Bus umgeschaltet wird.
  • Kurze Beschreibung der Zeichnungen
  • Ein kompletteres Verständnis der gegenwärtigem Ausführungsformen und die Vorteile daraus kann durch Bezugnahme auf die folgende Beschreibung in Verbindung mit den begleitenden Zeichnungen erlangt werden, worin gleiche Bezugszeichen gleiche Merkmale bezeichnen und worin:
  • 1 verschiedene interne Elemente eines Informationsverarbeitungssystems gemäß der Erfindung illustriert;
  • 2 einen Teil des Systems von 1 illustriert und ein erstes Beispiel zum Rekonfigurieren eines Links illustriert;
  • 3 ein zweites Beispiel zum Rekonfigurieren eines Links illustriert;
  • 4 ein drittes Beispiel zum Rekonfigurieren eines Links illustriert.
  • Detaillierte Beschreibung der Erfindung
  • 1 illustriert verschiedene interne Elemente eines Informationsverarbeitungssystems 100 gemäß der Erfindung. Wie unten erläutert, hat System 100 einen PCI-Expressbus 17, ebenso zusätzliche Schaltkreise 19, die einen oder mehrere Links 17b des Busses dynamisch rekonfigurieren. Der PCI-Expressbus 17 wird auf konventionelle Art und Weise zum Verbinden peripherer Komponenten benutzt, aber er ist erweitert, so dass der Status eines Endpunkts 18 erfasst werden kann und die Bandbreite für den Endpunkt umgeroutet werden kann, wenn sie nicht für den Endpunkt benötigt wird.
  • In der Ausführungsform von 1 ist das System 100 üblicherweise ein Personal-Computer-System, aber es könnte auch eine andere Art von Informationsverarbeitungssystem sein, wie z. B. ein Server, eine Workstation oder ein eingebettetest System.
  • Für die Zwecke dieser Offenbarung kann ein Informationsverarbeitungssystem jedes betriebsfähige Instrumentarium oder eine Ansammlung von Instrumentarien einschließen, die in der Lage sind jede Art von Information, Intelligenz oder Daten für Unternehmens-, Wissenschafts-, Kontroll- oder andere Zwecke, zu berechnen, zu klassifizieren, zu verarbeiten, zu übertragen, zu empfangen, abzurufen, zu erzeugen, zu schalten, zu speichern, anzuzeigen, darzustellen, aufzuspüren, aufzunehmen, zu reproduzieren, zu bearbeiten, oder zu verwenden. Ein Informationsverarbeitungssystem kann z. B. ein Personal Computer, ein Netzwerkspeichergerät oder jedes andere geeignete Gerät sein und es kann in Größe, Form, Leistungsfähigkeit, Funktionalität und Preis variieren. Das Infonnationsverarbeitungssystem kann Wahlfrei-Zugriffs-Speicher (Random Access Memory, ”RAM”), eine oder mehrere Verarbeitungsressourcen, wie z. B. eine Zentralverarbeitungseinheit (”CPU”), Hard- oder Software-Kontrolllogik, ROM, und oder andere Arten von nichtflüchtigen Speichern beinhalten. Zusätzliche Komponenten des Informationsverarbeitungssystems können ein oder mehrere Plattenlaufwerke, einen oder mehrere Netzwerkkanäle zur Kommunikation mit externen Geräten beinhalten, sowie verschiedene Eingabe und Ausgabe(”E/A”)-Geräte, wie z. B. eine Tastatur, eine Maus und eine Videoanzeige. Das Informationsverarbeitungssystem kann ebenfalls einen oder mehrere Busse beinhalten, welche in der Lage sind, Nachrichten zwischen den verschiedenen Hardwarekomponenten zu übertragen.
  • Die CPU 10 kann ein beliebiges Zentralverarbeitungsgerät sein. Ein Bespiel einer typischen CPU 10 ist eine aus der Pentium-Familie von Prozessoren, die von der Intel Corporation verfügbar ist. Für die Zwecke der Erfindung ist die CPU 10 zumindest programmiert, um ein Betriebssystem auszuführen, das eine BIOS (Basic Input/Output System) Programmierung hat.
  • Die Host-Bridge 11 (oft als North-Bridge bezeichnet) ist ein Chip (oder ein Teil eines Chipsatzes), der die CPU 10 mit den Endpunkten 12, dem Speicher 13 und dem PCI-Exprdssbus 17 verbindet. Die Arten von Endpunkten 12, welche mit der Host-Bridge 11 verbunden sind, hängen von der Anwendung ab. Wenn das System 100 beispielsweise ein Desktop-Computer ist, sind die Endpunkte 12 üblicherweise ein Graphikadapter, HDD (über einen seriellen ATA-Link) und lokale E/A (über einen USB-Link). Für einen Server sind die Endpunkte 12 üblicherweise GbE-(Gigabit-Ethernet)- und IBE-Geräte und zusätzliche Bridge-Geräte.
  • Die Kommunikation zwischen der CPU 10 und der Host-Bridge 11 findet mittels eines Frontseitenbusses 14 statt.
  • PCI-Expressbus 17 umfasst eine Switch-Struktur 17a und Links 17b, mittels derer eine Anzahl von PCI-Endpunkten 18 angeschlossen werden kann. Die Switch-Struktur 17a stellt die Ausgangslast von der Host-Bridge 11 an die Links 17b bereit und sorgt für die Link-Skalierung.
  • ”Link-Skalierung” bedeutet, dass die verfügbare Bandbreite des PCI-Expressbus 17 zugeteilt wird, so dass eine vorherbestimmte Anzahl von Links 17b, von denen jeder eine Grösse gemäß des PCI-Express-Architekturstandards hat, physikalisch an die Endpunkte 18 geroutet wird. Jeder Link 17b umfasst eine oder mehrere Leitungen. Ein Link, der eine einzige Leitung hat (bezeichnet als eine x1-Breite habend), hat zwei Niederspannuungs-Differentialpaare; er ist eine Dual-Simplex-Serial-Verbindung zwischen zwei Geräten. Die Datenübertragung zwischen den beiden Geräten findet simultan in beiden Richtungen statt. Ein skalierbarer Durchsatz wird durch breitere Linkbreiten erreicht (x2, x4, x8, x16, x32). Die Links werden symmetrisch skaliert, mit derselben Anzahl von Leitungen in jeder Richtung.
  • Die PCI-Endpunkte 18 können Peripheriegeräte oder Chips sein, die mittels Kartenschlitzen oder anderen Verbindungsmechanismen physikalisch verbunden sind.
  • Die speziellen Endpunkte 18, die mit dem PCI-Expressbus 17 verbunden sind, hängen von der Art der Anwendung des Systems 100 ab. Beispiele für typische PCI-Endpunkte 18 für ein Desktop-Computersystem sind mobile Dockingadapter, Ethernetadapter und andere Add-In-Geräte. Die Endpunkte 18 für eine Serverplattform könnten Gigabit-Ethernet-Verbindungen sein und zusätzliche Switchingfähigkeit für E/A- und Cluster-Zusammenschaltungen. Die Endpunkte 18 für eine Kommunikationsplattform könnten Leitungskarten sein.
  • In einem herkömmlichen PCI-Expressbus 17 ist die Switching-Struktur 17a ein logisches Element, das als eine separate Komponente oder als Teil einer Komponente implementiert ist, die die Host-Bridge 11 enthält. Wie unten erläutert, arbeitet der PCI-Expressbus 17 in der vorliegenden Erfindung in Verbindung mit zusätzlichen Switching- und Kontrollschaltkreisen 19. Diese Schaltkreise 19 erfassen den Status der Endpunkte 18 und sind fähig, die Links von einem Endpunkt zu einem anderen umzuschalten.
  • 2 ist eine Teilansicht des Systems 100 und illustriert die dynamische Rekonfiguration von PCI-Expresslinks 17b in Übereinstimmung mit der Erfindung. Jeder Link 17b ist illustriert als zwei Paare von Signalen – ein Sendepaar und ein Empfangspaar. Sendepaare sind als T-Signale und Empfangspaare als R-Signale kenntlich gemacht.
  • Die Einschübe 23 und 24 sind zum Verbinden mit Endpunkten 18 in Kartenart bestimmt. Obwohl nur zwei Einschübe gezeigt sind, ist jede Anzahl von Einschubkonfigurationen möglich, abhängig von der gewünschten Skalierung (x1, x4, etc.) des Links. Die Einschübe 23 und 24 repräsentieren physikalische Orte, üblicherweise innerhalb des Computergehäuses des Systems 100, wo Karten für verschiedene E/A-Geräte installiert werden können. In anderen Ausführungsformen könnte das System 100 eine oder mehrere Chipverbindungen zusätzlich oder anstelle der Einschubverbindungen haben. Der Begriff ”Endpunkt Verbindung” kann allgemein gültig verwendet werden, um sich gemeinsam auf die Verbindung für Chips, Karten oder jede andere Art. von Endpunkten zu beziehen.
  • In dem Beispiel von 2 ist Einschub 23 mit einer x4-Linkbreite (Link A) konfiguriert. Einschub 24 ist mit einer x4-Linkbreite (Link B) konfiguriert.
  • Die Rekonfiguration wird durch Verwendung der Switche 25 und 26 und eines Link-Konfigurationskontrollers 27 erreicht. Es versteht sich, dass 2 ein Beispiel ist und viele verschiedene Variationen der Switching- und Kontroll-Schaltkreise möglich sind mit verschiedener Anzahl von Links, Einschüben und Switchen und verschiedenen Linkbreiten.
  • Der Link-Konfigurationskontroller 27 erfasst, ob. die Einschübe 23 und 24 bestückt (in Benutzung) sind. Da der PCI-Bus 40 erlaubt, dass Einschübe ”hot-plugged” (in Betrieb gesteckt) oder ”hot-swapped” (in Betrieb getauscht) werden, ist diese Erfassung dynamisch in dem Sinn, dass wann auch immer ein Gerät in einem Slot 23 oder 24 installiert oder deinstalliert wird, der Kontroller 27 dieses Ereignis unverzüglich erfasst.
  • Link-Konfigurationskontroller 27 kann als ein programmierbares Logikgerät implementiert sein und ein unabhängiger Logikschaltkreis sein oder in einer anderen Systemlogik integriert sein. Beispielsweise kann der Link-Konfigurationskontroller in der Host-Bridge 20 integriert sein.
  • Wenn der Status eines Einschubs (bestückt oder unbestückt) sich verändert, liefert der Kontroller 27 ein Signal an die Switche 25 und 26. Die Switche 25 und 26 können als Hochgeschwindigkeits-Switching-Geräte implementiert sein. Ähnlich wie Kontroller 27, könnten die Switche 25 und 26 mit anderen Schaltkreisen integriert sein, wie z. B. mit Kontroller 27 oder mit der Host-Bridge 20.
  • In dem Beispiel von 2 hat Link B einen Switch 25 an seinen Sendeleitungen lind einen Switch 26 an seinen Empfangsleitungen. Die Switche 25 und 26 sind beide betriebsfähig, den Link B entweder zu Einschub 23 oder Einschub 24 umzuschalten. Wenn Link B zu Einschub 23 umgeschaltet ist, empfängt Einschub 23 einen x8-Link. Wenn Link B zu Einschub 24 umgeschaltet ist, empfängt Einschub 24 einen x4-Link. Es wird angenommen, dass entsprechende physikalische Verbindungen zwischen den Switchen 25 und 26 und Einschub 23 gemacht worden sind, so dass das Umschalten zwischen den alternativen Pfaden möglich ist.
  • In dem Beispiel ist Einschub 23 bestückt und Einschub 24 ist unbestückt. Dieser Status ist durch den Kontroller 27 erfasst worden, der die Switche 25 und 26 eingestellt hat, um den ganzen Link B zu Einschub 23 umzuschalten.
  • 3 illustriert ein anderes Beispiel des Betriebs der Erfindung. In diesem Beispiel sind beide Einschübe 33 und 34 bestückt. Das System ist mit drei x4-Links konfiguriert worden. Link A ist ein x4-Link und ist zu Einschub 33 geroutet. Link B ist ebenfalls ein x4-Link und ist zu Einschub 34 geroutet. Link C ist ein x4-Link und ist zu den Switchen 35 und 36 geroutet, was ihn zu einem ”switchable” (umschaltbaren) Link macht.
  • Kontroller 27 hat erfasst, dass beide Einschübe 33 und 34 bestückt sind, aber er hat ebenso erfasst, dass Einschub 33 einen x8-Link erfordert und dass Einschub 34 nur einen x4-Link benötigt. Als Antwort hat Kontroller 27 ein Kontrollsignal an die Switche 35 und 36 geliefert, so dass Link C zu Einschub 33 geroutet ist, was ihn zu einem x8-Einschub macht. Für dieses Beispiel wird angenommen, dass die Karten, mit denen die Einschübe 33 und 34 bestückt sind, irgendein Mittel besitzen, um den Kontroller 27 (direkt oder über das Betriebssystem des Systems 100) über ihre Bandbreitenerfordernisse zu informieren.
  • 4. illustriert ein drittes Beispiel, wo Switche verwendet werden, um einen Link zu einem Endpunkt zu rekonfigurieren, so dass nur ein Teil des Links umgeroutet wird. In dem Beispiel von 4 sind die existierenden Konfigurationen von Einschub 43 und Einschub 44 ein x4- bzw. ein x8-Link. Jedoch ist ein x8-Endpunkt im Einschub 43 und ein x4-Endpunkt im Einschub 44 untergebracht. Kontroller 27 hat den Status und die Bandbreitenerfordernisse der beiden Einschübe erfasst und hat die Switche 45 und 46 so betätigt, dass ein Teil des Links B zu dem Einschub 43 umgeroutet wird. In einer Variation dieses Beispiels könnte der Einschub 44 unbestückt sein und Link B umgeschaltet, so dass er in einen x4-Pfad zu Einschub 43 und einen x4-Pfad zu irgendeinem anderen Endpunkt geteilt ist.
  • Die oben beschriebenen Beispiele erreichen die ”Rekonfiguration” in dem Sinne, dass sie existierende Links umrouten, d. h. Links, die schon physikalisch zu verschiedenen Endpunkten an dem Bus geroutet worden sind. Ohne die Erfindung würde der PCI-Expressbus in Übereinstimmung mit egal welcher Link-Konfiguration arbeiten, die bei der Initialisierung des Systems 100 eingerichtet war. Darüber hinaus sind das Verfahren und die Schaltkreise der oben beschriebenen Bespiele ”dynamisch” in dem Sinne, dass die Statuserfassung und das Umschalten stattfinden, während das System 100 eingeschaltet wird (während des Inbetriebsetzens) und während das Betriebssystem läuft. Daher ist die Statuserfassung die Erfassung des Echtzeit-(aktuellen)-Status eines Endpunkts. Die Erfassung und das Umschalten der vorliegenden Erfindung arbeitet auf Links, die im Vorhinein skaliert wurden in Übereinstimmung mit der Skalierungsfähigkeit eines PCI-Expressbusses. Es ist eine dynamische Rekonfiguration verglichen mit der statischen Konfiguration, die aus der Skalierung resultiert.
  • In dem obigen Beispiel erfasst Kontroller 27 den Status der Einschübe und liefert ein Kontrollsignal an die Konfigurationsswitche. In anderen Ausführungsformen kann eine oder beide dieser Funktionen von dem Betriebssystem des Systems 100 ausgeführt werden, wie z. B. von seinem BIOS. Das heißt, das BIOS könnte programmiert werden, um den Status der Einschübe an seinem PCI-Expressbus 40 zu erfassen und/oder die Leitungen in Antwort auf den Status umzuschalten. Daher kann in verschiedenen Ausführungsformen der vorliegenden Erfindung die Erfassungs- und Umschaltfunktion (Switchingfunktion) hardware- oder softwaregesteuert sein.
  • Die Rekonfiguration könnte nützlich sein ohne die ”dynamischen” Erfassungsaspekte der Erfindung. In anderen Worten, es kann Situationen geben, in denen es wünschenswert ist, existierende PCI-Expressbus-Links manuell umzurouten. Beispielsweise kann eine Karte, welche einen x8-Link benötigt, physikalisch in einen Einschub innerhalb eines Gehäuses passen, der einen x4-Link hat. Die x8-Karte könnte mit einer x4-Karte umgeschaltet und ihre Links umgeroutet sein.

Claims (3)

  1. Ein Verfahren zum Rekonfigurieren von Links eines PCI-Expressbusses eines Informationsverarbeitungssystems, wobei die Links zu Einschüben zum Verbinden mit Endpunkten in Kartenart auf dem Bus geroutet werden, wobei die Einschübe physikalische Orte innerhalb des Informationsverarbeitungssystems repräsentieren, wo Karten für Eingabe/Ausgabe-Geräte installiert werden können, mit den folgenden Schritten: Erfassen des Status von mehreren Einschüben mit einem Link-Konfigurationskontroller, der extern zu der PCI-Expressbus-Switchingstruktur angeordnet ist, wobei die Karten, mit denen die Einschübe bestückt sind, Mittel aufweisen, um den Link-Konfigurationskontroller über ihre Bandbreitenerfordernisse zu informieren, und Umschalten, mit Switchen, die mindestens einem der Links zugeordnet sind, eines x4-Teils eines x8-Links, der zu einem ersten der mehreren Einschübe geschaltet ist, zu einem zweiten der mehreren Einschübe, basierend auf dem Ergebnis des Erfassungsschrittes in Antwort auf ein Signal von dem Link-Konfigurationskontroller und während das Informationsverarbeitungssystem in Betrieb ist; und wobei der Umschaltungsschritt ausgeführt wird mit Switchen, die extern zu der PCI-Expressbus-Switchingstruktur sind.
  2. Schaltkreise zum Rekonfigurieren von Links eines PCI-Expressbusses eines Informationsverarbeitungssystems, wobei die Links zu Einschüben zum Verbinden mit Endpunkten in Kartenart des Busses geroutet werden, wobei die Einschübe physikalische Orte innerhalb des Informationsverarbeitungssystems repräsentieren, wo Karten für Eingabe/Ausgabe-Geräte installiert werden können, umfassend: einen Link-Konfigurationskontroller, der extern zu der PCI-Expressbus-Switchingstruktur angeordnet ist, zur Erfassung des Status von mehreren der Einschübe; wobei die Karten, mit denen die Einschübe bestückt sind, Mittel aufweisen, um den Link-Konfigurationskontroller über ihre Bandbreitenerfordernisse zu informieren, und Switche, die mindestens einem der Links zugeordnet sind, und die betriebsfähig sind, einen x4-Teil eines x8-Links, der zu einem ersten der mehreren Einschübe geschaltet ist, zu einem zweiten der mehreren Einschübe umzuschalten, als Antwort auf ein Signal von dem Link-Konfigurationskontroller, und während das Informationsverarbeitungssystem in Betrieb ist; und wobei die Switche extern zu der PCI-Expressbus-Switchingstruktur sind.
  3. Ein Informationsverarbeitungssystem, umfassend: eine Zentralverarbeitungseinheit; Speicher zum Speichern von ausführbaren Programmen durch die Zentralverarbeitungseinheit; einen PCI-Expressbus zum Verbinden von Eingabe/Ausgabe-Endpunkten in Kartenart an das System über Einschübe, welche physikalische Orte innerhalb des Informationsverarbeitungssystems repräsentieren, wo Karten für Eingabe/Ausgabe-Geräte installiert werden können, und aufweisend eine Switchingstruktur und Links von der Host-Bridge zu den Endpunkten; eine Host-Bridge zum Verbinden der CPU, des Speichers und des Busses; Link-Rekonfigurationsschaltkreise zum Rekonfigurieren von Links des PCI-Expressbusses und aufweisend einen Link-Konfigurationskontroller, der extern zu der PCI-Expressbus-Switchingstruktur angeordnet ist, zur Erfassung des Status von mehreren der Einschübe und Switche, zugeordnet zu mindestens einem x8-Link der Links und betriebsbereit, um einen x4-Teil des x8-Links, der zu einem ersten Einschub der mehreren Einschübe geschaltet ist, zu einem zweiten der mehreren Einschübe umzuschalten, als Antwort auf ein Signal von dem Link-Konfigurationskontroller, während das Informationsverarbeitungssystem in Betrieb ist; wobei die Karten, mit denen die Einschübe bestückt sind, Mittel aufweisen, um den Link-Konfigurationskontroller über ihre Bandbreitenerfordernisse zu informieren; und wobei die Switche extern sind zu der PCI-Expressbus-Switchingstruktur.
DE102004053801.8A 2003-11-06 2004-11-08 Dynamische Rekonfiguration von PCI-Expresslinks Active DE102004053801B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/702,832 US7099969B2 (en) 2003-11-06 2003-11-06 Dynamic reconfiguration of PCI Express links
US10/702832 2003-11-06

Publications (2)

Publication Number Publication Date
DE102004053801A1 DE102004053801A1 (de) 2005-06-16
DE102004053801B4 true DE102004053801B4 (de) 2015-07-30

Family

ID=33541626

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102004053801.8A Active DE102004053801B4 (de) 2003-11-06 2004-11-08 Dynamische Rekonfiguration von PCI-Expresslinks

Country Status (9)

Country Link
US (2) US7099969B2 (de)
JP (1) JP2005141739A (de)
KR (1) KR20050044247A (de)
CN (2) CN100444145C (de)
DE (1) DE102004053801B4 (de)
FR (1) FR2862147B1 (de)
GB (1) GB2407890B (de)
SG (1) SG112061A1 (de)
TW (1) TWI328168B (de)

Families Citing this family (122)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7480831B2 (en) * 2003-01-23 2009-01-20 Dell Products L.P. Method and apparatus for recovering from a failed I/O controller in an information handling system
TWI242134B (en) * 2004-02-12 2005-10-21 Via Tech Inc Data extraction method and system
US7246190B2 (en) * 2004-04-21 2007-07-17 Hewlett-Packard Development Company, L.P. Method and apparatus for bringing bus lanes in a computer system using a jumper board
US20050270298A1 (en) * 2004-05-14 2005-12-08 Mercury Computer Systems, Inc. Daughter card approach to employing multiple graphics cards within a system
US20050270988A1 (en) * 2004-06-04 2005-12-08 Dehaemer Eric Mechanism of dynamic upstream port selection in a PCI express switch
US7370224B1 (en) * 2005-02-17 2008-05-06 Alcatel Usa Sourcing, Inc System and method for enabling redundancy in PCI-Express architecture
TWI258670B (en) * 2004-10-19 2006-07-21 Elitegroup Computer Sys Co Ltd Main board with a slot-sharing circuit for PCI express x16 and x1 slot to be connected to
TWI274255B (en) * 2004-11-08 2007-02-21 Asustek Comp Inc Motherboard
US7174411B1 (en) * 2004-12-02 2007-02-06 Pericom Semiconductor Corp. Dynamic allocation of PCI express lanes using a differential mux to an additional lane to a host
JP4558519B2 (ja) * 2005-01-18 2010-10-06 富士通株式会社 情報処理装置およびシステムバス制御方法
US20060168377A1 (en) * 2005-01-21 2006-07-27 Dell Products L.P. Reallocation of PCI express links using hot plug event
US20060168391A1 (en) * 2005-01-26 2006-07-27 Phison Electronics Corp. [flash memory storage device with pci express]
JP4398386B2 (ja) * 2005-01-28 2010-01-13 富士通株式会社 複数の処理ノードをシリアルバスにより相互接続する装置
US8021193B1 (en) 2005-04-25 2011-09-20 Nvidia Corporation Controlled impedance display adapter
US9606795B1 (en) * 2005-05-05 2017-03-28 Alcatel-Lucent Usa Inc. Providing intelligent components access to an external interface
US7793029B1 (en) * 2005-05-17 2010-09-07 Nvidia Corporation Translation device apparatus for configuring printed circuit board connectors
US7539801B2 (en) * 2005-05-27 2009-05-26 Ati Technologies Ulc Computing device with flexibly configurable expansion slots, and method of operation
US20060282599A1 (en) * 2005-06-10 2006-12-14 Yung-Cheng Chiu SLI adaptor card and method for mounting the same to motherboard
US20060294279A1 (en) * 2005-06-28 2006-12-28 Mckee Kenneth G Mechanism for peripheral component interconnect express (PCIe) connector multiplexing
US7480790B2 (en) * 2005-07-29 2009-01-20 Hewlett-Packard Development Company, L.P. Sleep state resume
US20070038794A1 (en) * 2005-08-10 2007-02-15 Purcell Brian T Method and system for allocating a bus
US7539809B2 (en) * 2005-08-19 2009-05-26 Dell Products L.P. System and method for dynamic adjustment of an information handling systems graphics bus
TWI269975B (en) * 2005-08-25 2007-01-01 Inventec Corp Method and device for automatically adjusting bus width
JP4777723B2 (ja) * 2005-08-30 2011-09-21 株式会社リコー 情報処理システム、プログラムおよびデータ転送方法
US7536489B2 (en) 2005-08-30 2009-05-19 Ricoh Company Limited Information processing system for determining payload size based on packet-to-payload size ratio
CN100414526C (zh) * 2005-08-31 2008-08-27 英业达股份有限公司 自动调整总线宽度的方法及装置
US20070067535A1 (en) * 2005-09-20 2007-03-22 Ta-Wei Liu Motherboard capable of selectively supporting dual graphic engine
US8189603B2 (en) 2005-10-04 2012-05-29 Mammen Thomas PCI express to PCI express based low latency interconnect scheme for clustering systems
US7447824B2 (en) * 2005-10-26 2008-11-04 Hewlett-Packard Development Company, L.P. Dynamic lane management system and method
US7660926B2 (en) * 2005-11-16 2010-02-09 Sun Microsystems, Inc. Apparatus and method for a core for implementing a communications port
CN100382064C (zh) * 2005-12-19 2008-04-16 威盛电子股份有限公司 状态协调方法
CN100424668C (zh) * 2005-12-20 2008-10-08 英业达股份有限公司 Pci-e总线自动配置***
CN100435125C (zh) * 2005-12-20 2008-11-19 英业达股份有限公司 总线宽度自动调整***
US7496742B2 (en) 2006-02-07 2009-02-24 Dell Products L.P. Method and system of supporting multi-plugging in X8 and X16 PCI express slots
US20070233926A1 (en) * 2006-03-10 2007-10-04 Inventec Corporation Bus width automatic adjusting method and system
JP4877482B2 (ja) * 2006-04-11 2012-02-15 日本電気株式会社 ＰＣＩＥｘｐｒｅｓｓリンク、マルチホストコンピュータシステム、およびＰＣＩＥｘｐｒｅｓｓリンクの再構成方法
US7412554B2 (en) * 2006-06-15 2008-08-12 Nvidia Corporation Bus interface controller for cost-effective high performance graphics system with two or more graphics processing units
US7562174B2 (en) * 2006-06-15 2009-07-14 Nvidia Corporation Motherboard having hard-wired private bus between graphics cards
US7500041B2 (en) * 2006-06-15 2009-03-03 Nvidia Corporation Graphics processing unit for cost effective high performance graphics system with two or more graphics processing units
US7536490B2 (en) * 2006-07-20 2009-05-19 Via Technologies, Inc. Method for link bandwidth management
CN100561455C (zh) * 2006-09-01 2009-11-18 鸿富锦精密工业（深圳）有限公司 高速差分信号传输硬件架构
US7716503B2 (en) * 2006-12-14 2010-05-11 Inventec Corporation Extension card incorporating power management device
US7529860B2 (en) * 2006-12-19 2009-05-05 International Business Machines Corporation System and method for configuring an endpoint based on specified valid combinations of functions
US7793089B2 (en) * 2007-01-31 2010-09-07 Hewlett-Packard Development Company, L.P. Configurable backplane connectivity for an electrical device
US7660925B2 (en) * 2007-04-17 2010-02-09 International Business Machines Corporation Balancing PCI-express bandwidth
DE102007019047B4 (de) * 2007-04-23 2015-06-18 Abb Ag Kommunikationsanordnung
US7702840B1 (en) * 2007-05-14 2010-04-20 Xilinx, Inc. Interface device lane configuration
US7930462B2 (en) * 2007-06-01 2011-04-19 Apple Inc. Interface controller that has flexible configurability and low cost
US20090006708A1 (en) * 2007-06-29 2009-01-01 Henry Lee Teck Lim Proportional control of pci express platforms
US7603500B2 (en) * 2007-08-10 2009-10-13 Dell Products L.P. System and method for allowing coexistence of multiple PCI managers in a PCI express system
TW200910103A (en) * 2007-08-29 2009-03-01 Inventec Corp Method for dynamically allocating link width of riser card
US20090063894A1 (en) * 2007-08-29 2009-03-05 Billau Ronald L Autonomic PCI Express Hardware Detection and Failover Mechanism
US7934032B1 (en) * 2007-09-28 2011-04-26 Emc Corporation Interface for establishing operability between a processor module and input/output (I/O) modules
US7653773B2 (en) * 2007-10-03 2010-01-26 International Business Machines Corporation Dynamically balancing bus bandwidth
US7711886B2 (en) * 2007-12-13 2010-05-04 International Business Machines Corporation Dynamically allocating communication lanes for a plurality of input/output (‘I/O’) adapter sockets in a point-to-point, serial I/O expansion subsystem of a computing system
US7809872B2 (en) * 2007-12-14 2010-10-05 Infineon Technologies Ag Master and slave device for communicating on a communication link with limited resource
US7809869B2 (en) * 2007-12-20 2010-10-05 International Business Machines Corporation Throttling a point-to-point, serial input/output expansion subsystem within a computing system
US8175085B2 (en) * 2008-03-25 2012-05-08 Fusion-Io, Inc. Bus scaling device
TWI363969B (en) * 2008-04-30 2012-05-11 Asustek Comp Inc A computer system with data accessing bridge circuit
CN102112969A (zh) * 2008-06-01 2011-06-29 惠普开发有限公司 Pci express链路中的队列共享和重配置
CN101636040B (zh) * 2008-07-21 2011-12-14 鸿富锦精密工业（深圳）有限公司 印刷电路板
WO2010047059A1 (ja) * 2008-10-24 2010-04-29 パナソニック株式会社 カードホストｌｓｉ、およびこれを有するセット機器
JP5272704B2 (ja) * 2008-12-17 2013-08-28 富士ゼロックス株式会社 情報伝送システム、情報送信装置及び情報受信装置
US8296469B2 (en) * 2008-12-31 2012-10-23 Intel Corporation Scalable method and apparatus for link with reconfigurable ports
TWI385533B (zh) * 2009-05-11 2013-02-11 Via Tech Inc 電腦系統、資料交換裝置以及資料交換方法
US8687639B2 (en) 2009-06-04 2014-04-01 Nvidia Corporation Method and system for ordering posted packets and non-posted packets transfer
US7996596B2 (en) * 2009-07-17 2011-08-09 Dell Products, Lp Multiple minicard interface system and method thereof
US8140730B2 (en) * 2009-08-12 2012-03-20 International Business Machines Corporation System reconfiguration of expansion cards
US8532098B2 (en) * 2009-11-30 2013-09-10 Nvidia Corporation System and method for virtual channel communication
US9176909B2 (en) * 2009-12-11 2015-11-03 Nvidia Corporation Aggregating unoccupied PCI-e links to provide greater bandwidth
US9183166B2 (en) * 2009-12-14 2015-11-10 Rambus Inc. Expandable asymmetric-channel memory system
US9331869B2 (en) 2010-03-04 2016-05-03 Nvidia Corporation Input/output request packet handling techniques by a device specific kernel mode driver
CN102193583B (zh) * 2010-03-04 2014-03-26 鸿富锦精密工业（深圳）有限公司 便携式计算机
US8429325B1 (en) * 2010-08-06 2013-04-23 Integrated Device Technology Inc. PCI express switch and method for multi-port non-transparent switching
TWI528161B (zh) * 2010-09-30 2016-04-01 瑞昱半導體股份有限公司 資料傳輸系統以及資料傳輸方法
US8706944B2 (en) 2010-12-22 2014-04-22 Intel Corporation Dual bus standard switching bus controller
US20120260015A1 (en) * 2011-04-07 2012-10-11 Raphael Gay Pci express port bifurcation systems and methods
CN102810085A (zh) * 2011-06-03 2012-12-05 鸿富锦精密工业（深圳）有限公司 Pci-e扩展***及方法
WO2012106934A1 (zh) * 2011-07-27 2012-08-16 华为技术有限公司 Pci快速通道设备、链路能量管理方法及***
CN102931546A (zh) * 2011-08-10 2013-02-13 鸿富锦精密工业（深圳）有限公司 连接器组合
CN102957009A (zh) * 2011-08-17 2013-03-06 鸿富锦精密工业（深圳）有限公司 连接器组合
US8756360B1 (en) * 2011-09-26 2014-06-17 Agilent Technologies, Inc. PCI-E compatible chassis having multi-host capability
TWI461921B (zh) * 2011-12-02 2014-11-21 Asustek Comp Inc 電子裝置及其雷電連接器之模式切換方法
US9330031B2 (en) 2011-12-09 2016-05-03 Nvidia Corporation System and method for calibration of serial links using a serial-to-parallel loopback
WO2013115798A1 (en) * 2012-01-31 2013-08-08 Hewlett-Packard Development Company, L.P. Flexible port configuration based on interface coupling
WO2013126547A1 (en) * 2012-02-21 2013-08-29 Zih Corp. Electrically configurable option board interface
US9665521B2 (en) * 2012-05-18 2017-05-30 Dell Products, Lp System and method for providing a processing node with input/output functionality by an I/O complex switch
TW201349166A (zh) * 2012-05-28 2013-12-01 Hon Hai Prec Ind Co Ltd 匯流排帶寬調整方法及系統
TWI456407B (zh) * 2012-10-18 2014-10-11 Inventec Corp 用於快捷外設互聯標準插槽的檢測系統及其方法
US9152595B2 (en) * 2012-10-18 2015-10-06 Qualcomm Incorporated Processor-based system hybrid ring bus interconnects, and related devices, processor-based systems, and methods
JP2014137614A (ja) * 2013-01-15 2014-07-28 Fujitsu Ltd 情報処理装置、デバイス装置及びプログラム
US9436630B2 (en) 2013-06-11 2016-09-06 Western Digital Technologies, Inc. Using dual phys to support multiple PCIe link widths
US9626319B2 (en) * 2013-08-23 2017-04-18 Lenovo Enterprise Solutions (Singapore) Pte. Ltd. Allocating lanes in a peripheral component interconnect express (‘PCIe’) bus
CN104461988A (zh) * 2013-09-23 2015-03-25 鸿富锦精密电子(天津)有限公司 接口切换***及功能卡
WO2015130312A1 (en) * 2014-02-28 2015-09-03 Hewlett-Packard Development Company, L. P. Computing system control
CN104317763A (zh) * 2014-10-29 2015-01-28 华为数字技术（苏州）有限公司 一种串行信号合并装置、***及方法
US10248605B2 (en) 2015-01-28 2019-04-02 Hewlett-Packard Development Company, L.P. Bidirectional lane routing
WO2016122493A1 (en) * 2015-01-28 2016-08-04 Hewlett-Packard Development Company, L.P. Redirection of lane resources
WO2016130114A1 (en) 2015-02-10 2016-08-18 Hewlett Packard Enterprise Development Lp Chipset reconfiguration based on device detection
CN104657317B (zh) * 2015-03-06 2017-12-26 北京百度网讯科技有限公司 服务器
EP3274851B1 (de) * 2015-03-27 2020-06-17 Intel Corporation Dynamische konfiguration von zugangsleitung von eingangs-/ausgangssteuergeräten
US10049076B2 (en) 2015-04-02 2018-08-14 Western Digital Technologies, Inc. Methods and systems for implementing high speed serial interface bus having inhomogeneous lane bundles and encodings
US10158525B2 (en) 2015-08-12 2018-12-18 Nxp Usa, Inc. System and method for radio base station device hot switching and hot swapping
US10212754B2 (en) 2015-08-12 2019-02-19 Nxp Usa, Inc. System and method for radio base station device hot reconnection (hot plugging)
CN106290943B (zh) * 2015-10-14 2018-07-27 北京信息科技大学 一种流式细胞仪总线控制装置和方法
KR102611987B1 (ko) 2015-11-23 2023-12-08 삼성전자주식회사 패브릭 네트워크를 이용한 파워 관리 방법 및 이를 적용하는 패브릭 네트워크 시스템
CN105512058A (zh) * 2015-11-27 2016-04-20 浪潮(北京)电子信息产业有限公司 一种高端存储pcie交换机及其管理模块
US10102074B2 (en) 2015-12-01 2018-10-16 International Business Machines Corporation Switching allocation of computer bus lanes
US10296484B2 (en) 2015-12-01 2019-05-21 International Business Machines Corporation Dynamic re-allocation of computer bus lanes
US10122386B2 (en) 2015-12-15 2018-11-06 Nxp Usa, Inc. System and method for on-the-fly modification of the properties on an active antenna carrier in radio base station communication operation
US9979600B2 (en) 2015-12-15 2018-05-22 Nxp Usa, Inc. System and method for automatic load adaptive antenna carrier bandwidth dynamic reconfiguration in radio base station system
US10178641B2 (en) 2016-01-04 2019-01-08 Nxp Usa, Inc. System and method for automatic delay compensation in a radio base station system
KR20170102717A (ko) * 2016-03-02 2017-09-12 한국전자통신연구원 패브릭 연결망 기반의 마이크로 서버
US10387346B2 (en) * 2016-05-06 2019-08-20 Quanta Computer Inc. Dynamic PCIE switch reconfiguration mechanism
US10331605B2 (en) * 2016-08-30 2019-06-25 International Business Machines Corporation Dynamic re-allocation of signal lanes
TWI596484B (zh) * 2016-12-22 2017-08-21 財團法人工業技術研究院 應用快速周邊組件互聯介面的環狀網路系統及其設定方法
CN109828942A (zh) * 2017-11-23 2019-05-31 凌华科技股份有限公司 智能化PCIe插槽通道分配方法
TW202005485A (zh) * 2018-06-01 2020-01-16 緯穎科技服務股份有限公司 擴充快捷外設互聯標準兼容性的電路
US10387349B1 (en) 2018-08-22 2019-08-20 International Busniess Machines Corporation Dynamically bypassing a peripheral component interconnect switch
US20230048504A1 (en) * 2020-02-18 2023-02-16 Hewlett-Packard Development Company, L.P. Dynamic allocation of shared bus lanes
KR20220020029A (ko) 2020-08-11 2022-02-18 삼성전자주식회사 메모리 컨트롤러, 메모리 컨트롤러의 동작 방법 및 스토리지 장치
US11599484B2 (en) * 2020-12-01 2023-03-07 Micron Technology, Inc. Semiconductor device having plural signal buses for multiple purposes

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6535929B1 (en) * 1996-07-02 2003-03-18 Sun Microsystems, Inc. Universal communication mechanism for applications running in a multitasking environment
US6256700B1 (en) * 1999-03-30 2001-07-03 Dell Usa, L.P. Bus/port switching system and method for a computer
US6535939B1 (en) * 1999-11-09 2003-03-18 International Business Machines Corporation Dynamically configurable memory bus and scalability ports via hardware monitored bus utilizations
US6826645B2 (en) * 2000-12-13 2004-11-30 Intel Corporation Apparatus and a method to provide higher bandwidth or processing power on a bus
US6665742B2 (en) * 2001-01-31 2003-12-16 Advanced Micro Devices, Inc. System for reconfiguring a first device and/or a second device to use a maximum compatible communication parameters based on transmitting a communication to the first and second devices of a point-to-point link
JP3787498B2 (ja) * 2001-02-13 2006-06-21 キヤノン株式会社 撮像装置及び撮像システム
DE60137834D1 (de) * 2001-04-23 2009-04-16 Hewlett Packard Co Rechner, Verfahren zur Verbindung von Geräten mit Bussteuereinrichtungen, Verfahren zur Bandbreitenzuordnung einer Mehrzahl von Datenbussteuereinrichtungen und Vorrichtung dafür
US6918001B2 (en) * 2002-01-02 2005-07-12 Intel Corporation Point-to-point busing and arrangement
US7802049B2 (en) * 2002-10-30 2010-09-21 Intel Corporation Links having flexible lane allocation
US20040233856A1 (en) * 2003-05-20 2004-11-25 Lanus Mark S. Method of configuring a computer network having an N/2 slot switch module
US7383365B2 (en) * 2003-07-16 2008-06-03 Dell Products L.P. Method and system for PCI express audiovisual output

Also Published As

Publication number Publication date
US7099969B2 (en) 2006-08-29
GB2407890A (en) 2005-05-11
GB0424436D0 (en) 2004-12-08
CN1624674A (zh) 2005-06-08
SG112061A1 (en) 2005-06-29
CN100444145C (zh) 2008-12-17
CN101303681B (zh) 2012-06-27
DE102004053801A1 (de) 2005-06-16
FR2862147B1 (fr) 2007-04-06
US20070073959A1 (en) 2007-03-29
CN101303681A (zh) 2008-11-12
GB2407890B (en) 2006-07-12
US20050102454A1 (en) 2005-05-12
TWI328168B (en) 2010-08-01
KR20050044247A (ko) 2005-05-12
US7293125B2 (en) 2007-11-06
FR2862147A1 (fr) 2005-05-13
TW200519613A (en) 2005-06-16
JP2005141739A (ja) 2005-06-02

Similar Documents

Publication Publication Date Title
DE102004053801B4 (de) Dynamische Rekonfiguration von PCI-Expresslinks
DE102012210914B4 (de) Switch-Fabric-Management
DE102012210582B4 (de) Verringern der Auswirkung des Ausfalls einer Vermittlungsstelle in einem Schaltnetzwerk mittels Schaltkarten
DE102009022550B4 (de) Vorrichtung und System zum Bereitstellen eines PCI (Peripheral Component Interconnect)-kompatiblen Protokolls auf Transaktionsebene für ein Ein-Chip-System (SoC)
DE60308183T2 (de) Pufferanordnung für speicher
US7415551B2 (en) Multi-host virtual bridge input-output resource switch
DE60002574T2 (de) Unterspannungssteuerung von multiprozessorbasiertem rechnersystem
DE102017113576B4 (de) Auf PCI Express basierender Speichereinsatz mit Zweifachport, der Einzelport-Speichercontroller enthält
DE60031499T2 (de) Verfahren zur Übertragung von Signalen der Typen "fibre-channel" und "non-fibre-channel" über ein gemeinsames Kabel
DE602004012633T2 (de) Vorrichtung und Verfahren zur Integration von Mehrserverplattformen
DE102004057756B4 (de) USB-Steuerungseinrichtung mit OTG-Steuerungseinheit
DE112017003710T5 (de) Verfahren zum Konfigurieren physischer Rechenressourcen für Arbeitslasten per Leitungsvermittlung verwandte Fälle
DE112007000862T5 (de) Multiplexieren einer Parallelbus-Schnittstelle und einer Flash Memory-Schnittstelle
DE112007000688B4 (de) Fehlerverwaltungstopologien
DE60319052T2 (de) Verfahren zum betreiben eines Rechners mit einer Mehrzahl von Speicherbussen
DE202010017661U1 (de) Datenspeichervorrichtung
DE4324521C2 (de) Vorrichtung zum Bestimmen einer Speicherkonfiguration von einem oder mehreren Paaren von Speichermodulen
US20080313381A1 (en) Reconfigurable I/O card pins
DE10220886A1 (de) Datenspeichersysteme mit verbesserten Netzwerkschnittstellen
DE112018005121T5 (de) Speichersystem unter verwendung von cloud-speicher als eine speicherbank
DE102008046577A1 (de) Anschlussvorrichtung zum Anschluss einer Mehrzahl von Peripheriegeräten und Betriebsverfahren
DE112008002273T5 (de) Optimale Lösung zur Steuerung von Datenkanälen
EP2825968B1 (de) Modulares serversystem, i/o-modul und switching-verfahren
DE102018005759A1 (de) Verbinden von beschleunigerressourcen unter verwendung einesswitches
DE102019101114A1 (de) System, Vorrichtung und Verfahren zum Bereitstellen einer Fabric für einen Beschleuniger

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R019 Grant decision by federal patent court
R020 Patent grant now final