TWI326103B - - Google Patents

Download PDF

Info

Publication number
TWI326103B
TWI326103B TW093102420A TW93102420A TWI326103B TW I326103 B TWI326103 B TW I326103B TW 093102420 A TW093102420 A TW 093102420A TW 93102420 A TW93102420 A TW 93102420A TW I326103 B TWI326103 B TW I326103B
Authority
TW
Taiwan
Prior art keywords
semiconductor substrate
germanium
plane
germanium semiconductor
patent application
Prior art date
Application number
TW093102420A
Other languages
English (en)
Other versions
TW200416806A (en
Inventor
Ohmi Tadahiro
Akinobu Teramoto
Shigetoshi Sugawa
Original Assignee
Shinetsu Handotai Kk
Ohmi Tadahiro
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=32844274&utm_source=***_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=TWI326103(B) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Shinetsu Handotai Kk, Ohmi Tadahiro filed Critical Shinetsu Handotai Kk
Publication of TW200416806A publication Critical patent/TW200416806A/zh
Application granted granted Critical
Publication of TWI326103B publication Critical patent/TWI326103B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02027—Setting crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Description

1326103 玖、發明說明 【發明所屬之技術領域】 本發明係有關於一種被使用在半導體積體電路元件之 製造的單晶矽半導體基板及其製造方法。 【先前技術】 針對於利用單結晶矽晶圓所製造出來的MIS.FET ( Metal-Insulator-Semiconductor Field Effect Transistor) 的閘極絕緣膜要求具備低漏電流特性、低界面能階密度、 對於離子注入的高耐性等的高性能電氣特性與高信賴性。 而能滿足該些要求之閘極絕緣膜形成技術的主流則是一利 用熱氧化法之二氧化矽膜（也包括只稱爲氧化膜的情形） 之形成技術，亦即，所謂的 MOS.FET(Metal-Oxide-Semiconductor Field Effect Transistor)。藉由該熱氧化 法之所以能得到良好的氧化膜/矽界面特性、氧化膜耐壓 特性、漏電流特性，係因爲使用以{1 00 }作爲主面之矽晶 圓來構成基板。而以其以外之{110}或{111}面作爲主面的 矽晶圓之所以未被活用作爲積體電路元件之基板的主要的 理由，則是因爲在{ 1 1 0 }面以及{ 1 1 1 }面所形成之氧化膜的 界面能階密度高使然。當界面能階密度愈高時，氧化膜的 耐壓特性以及漏電流特性等的電氣特性會愈惡化。 因此，形成M0S_FET用的矽晶圓基板，到目前爲止 {1 00 }面的晶圓，係使用從{ 1 0 0}傾斜4 °左右的晶圓。 但是對於{100}面的半導體元件而言，相較於η型 1326103 FET，p型FET的電流驅動能力，亦即，載子（carrier) 移動度約爲〇 . 3倍而會有問題。近年來乃開發出對於矽晶 圓之表面的面方位不具有關連性之形成品質良好之絕緣膜 的方法，亦即，自由基氧化法、或自由基氮化法（ 2000Synposiumon VLSI Technology， Honolulu, Hawaii, June 13-15， 2000 "Advanced of Radical Oxidation for
Improving Reliability of Ultra-Thin Gate Oxide")。若使 用該方法，即使是針對{1 00}以外的面也能夠形成品質良 好的絕緣膜。 因此，使用 MOSFET之通道（channel)方向的載子 移動度有可能變高的{110}面作爲主面的矽半導體基板可 以提高半導體積體電路元件的實現性。本發明人等則製作 出以{110}面作爲主面的半導體元件而進其特性的評估可 得到各種的知識。 p型FET的電流驅動能力相較於{1〇〇}雖然是上昇約 2.5倍，但η型F E T的電流驅動能力大約會降低到〇 · 6倍 而成爲與期待相反的結果。若是將該η型FET的電子移 動度設成與{100}面的電子移動度相等，或更高，則可以 使得利用{ 1 1 〇 }面的半導體積體電路元件實用化而廣泛地 來使用。 載子移動度則受到雜質散射、聲子（Phonon )散射（ 格子振動散射），表面粗度散射的影響。當受到該些散亂 的影響大時，則載子移動度會降低。面的電子移動 度則受到矽表面的粗度很大的影響，很清楚的粗度愈差則 -6- 1326103 電子移動度愈降低。（T. Ohmi et al. : IEEE Trans. Electron Devices， V o 1 · 1 3 7，p 5 3 7，1 9 92 ) » 之後則提出 以下2種的方法作爲用來減低表面粗度的方法。亦即，（ 〇針對處於含有氧自由基之環境下的半導體基板表面形 成氧化（M. Nagamine et al·，IEDM Tech. Dig. ρ·593, 1998)以及 RCA 洗淨（W. Kern et al. : RCA Review, vol. 31，p. 187，1970)以外之基板表面的洗淨方法。 (1)在自由基氧化中，由於作爲氧化種的氧自由基 附著在矽表面之突出部的機率高，且加上0 +或02 +的氧離 子會被帶負電的突起部所拉去的相乘效果，可以認爲藉著 使突起部優先地被氧化可以減低表面粗度。在以往的乾燥 氧氣之環境下的氧化雖然會造成20%左右的表面粗度的惡 化，但是在自由基氧化中可以減低40%左右之表面粗度。 又，（2)的洗淨方法已經公開在特開平11-057636 號公報。由於以往所廣泛使用之RCA洗淨之以鹼性液所 實施的洗淨過程會讓表面的粗度（roughness )惡化，因 此公開於特開平11-057636號公報中的洗淨是一未含有鹼 性液的洗淨過程，且具有與RCA洗淨同等以上之除去粒 子、除了有機物污染、除去金屬雜質的能力。該新的洗淨 過程由於是由5個的過程所構成，因此在本說明書中以下 則簡稱爲5過程洗淨。 在RCA洗淨之含有鹼性液的洗淨過程中會讓表面粗 度惡化的理由在於Si-Si結合的弱的部分會因爲氫氧離子 (OH離子）而優先地被蝕刻。 1326103 在用來減低表面粗度的上述2個方法中，（1)的自 由基氧化法是一減低表面粗度的方法，而（2)的5過程 洗淨與其該是一減低表面粗度的方法，不如說是一藉由 RCA洗淨來抑制變粗的量的方法。實際上以往藉由RC A 洗淨會惡化50%左右的情形藉由5過程洗淨可以使其停留 在0%到10%的惡化程度。 由於自由基氧化法可減低表面粗度，因此在形成閘氧 化膜之前藉由反覆實施自由基氧化可以減低表面粗度，但 是如此的反覆實施會產生問題。自由基氧化是在3 OOt 〜50(TC左右的低溫下進行，在此溫度下形成氧施體（ donor)而導致基板內部的電阻係數發生變化。當在500 t以上進行氧化時，則在基板表層會形成氧析出核且會成 長，因此成爲漏電流或閘氧化膜之絕緣破壞的原因。 減低矽半導體基板的表面粗度係意味著依據原子層級 (atomic level )使表面平坦化。具有某特定之結晶面而 經過鏡面硏磨且洗淨的矽晶圓的表面，若是依據原子層級 來看時則存在有無數的凹凸，而此就是被稱爲微粗度（ mircoroughness)之表面粗度的主要原因。而此是藉由與 切出面不同的次晶面微面（micro facet )會因爲在硏磨或 洗淨中的藥液與矽表面的化學反應而多數出現在表面所形 成。 在{111}面所切出的砂晶圓，由於{111}面本身爲次晶 面（facet)，因此容易依據原子層級而形成平坦的面。 Y . J . C h a b a 1則發表藉著以氟化銨水溶液來洗淨而以氫原 1326103 子終結（terminate )表面矽原子的懸吊鍵（沒有共有結合 之對象的結合鍵）而讓其安定化，而可呈現原子層級之平 坦化（Y.J· Chabal et al·，J. Vac. Sci. & Technol，vol. A7, pp.2 1 04, 1 989 )。 又，很清楚的讓{111}面朝〔112〕或〔112〕方向只 些微傾斜數度’藉著以氟化銨水溶液加以洗淨而根據原子 層級形成階梯（step)與平台（terrance)，而能夠依據 原子層級使其平坦化（H. Sakaue et al.，Appl. Phys. Lett, vol. 78，p.3 09，200 1 )。但是對於最廣泛被使用的{100} 面的基板，則沒有只藉著洗淨即能夠針對經過鏡面硏磨的 基板實現原子層級的平坦化的報告。 對於在些微傾斜的{ 1 00}面作磊晶成長的磊晶矽半導 體基板，則有藉由形成階梯與平台來減低表面粗度的報告 (K. Izunome et al. ： Jpn. J. Appl. Phys. vol.31, PP.L 1 277, 1 992 )。又，亦有在氫氣環境下藉由進行高溫 熱處理而在矽半導體基板形成階梯與平台，減低表面粗度 的報告（〇. Vatel et al. : Jpn. J. Appl. Phys. vol.32, pp.L 1 48 9, 1 99 3 )。但是，針對本發明人等所注目之{1 10} 面卻沒有原子層級的平坦化的報告。 對於在超高真空下藉由加熱處理使{100}面平坦化的 情形則有許多的報告。但是對於200mm以上之大直徑矽 基板，由於其熱處理爐大型化而導致生產性降低，因此很 難導入到矽基板製程。 從製造、供給矽半導體基板的觀點來看，藉由上述自 -9- 1326103 由基氧化來改善表面粗度會導致過程增加而使得生產性降 低。在現狀的砂基板製程中，通常在經過鏡面硏磨後會實 施RCA洗淨的過裎。以下將經過硏磨•洗淨處理的矽半 導體基板稱爲鏡面硏磨矽半導體基板。而包含磊晶矽半導 體基板等在內總稱爲矽半導體基板。當以均方根粗度（ r ο 〇 t - m e a η - s q u a r e r 〇 u g h n e s s : R m s )來表示鏡面硏磨砍半 導體基板的表面粗度時則爲〇·1 2nin左右。製造半導體積 體電路元件的設備製造商而言，則在受取矽半導體基板後 實施RCA洗淨。如上所述，當實施RCA洗淨時，一般而 言表面粗度會惡化。 因此，在設備製造商處之經RCA洗淨的矽半導體基 板的一般的Rms爲0.18 nm左右。爲了要在該基板形成閘 氧化膜，當在以往的乾燥氧氣環境下要形成5nm左右的 氧化膜時，位於其界面的Rms會惡化到〇.22mm。另一方 面，在經上述的自由基犧牲氧化後藉由自由基氧化而形成 5 nm左右的氧化膜時的Rms成爲0.08 nm左右，而能夠大 幅地減低表面粗度。將該自由基犧牲氧化的過程導入矽半 導體基板製造商雖然是一種減低表面粗度的方法，但如上 所述會導致過程增加而使得生產性降低。因此就製造使用 在半導體積體電路元件製造上的矽半導體基板的立場而言 ，在不需要實施自由基氧化等的犧牲氧化或特別的洗淨情 況下，必須能製造出減低表面粗度的矽半導體基板。 【發明內容】 -10 - 1326103 發明的揭露 本發明之目的在於提供一種用以製造{110}面的載子 移動度’特別是作爲η型FET之載子的電子的移動度顯 示出更高的値的半導體積體電路元件用矽半導體基板的方 法’不使用如上述的5過程洗淨般之特別的洗淨，而是使 用習知的RCA洗淨，或不進行自由基氧化而依據原子層 級（atomic level )使得表面平坦化而減低表面粗度的矽 半導體基板及其製造方法。 爲了要達到上述的目的，本發明之矽半導體基板的第 1形態的特徵，是一以{ 1 1 0 }面或讓{ 1 1 0 }面傾斜的面作爲 主面的矽半導體基板，在其表面具有平均地沿著<110>方 向之原子層級的階梯（step)。讓上述{110}面傾斜的面 ，較好是一使該{1 10}面朝<100>方向傾斜的面。 將以{110}面或讓{110}面傾斜的面作爲主面的矽半導 體基板使用在半導體積體電路元件的最大的優點在於，p 型FET的電洞移動度在<11〇>方向，相較於{100}面的情 形大約高了 2.5倍。因此，在該些矽半導體基板中的n型 FET電子移動度，對於已提高到{100}面之電子移動度以 上的半導體積體電路元件而言，藉著將電子與電洞流動的 通道（channel)方向設在<110>方向，更加可實現電路元 件的微細化。但是對於以在<11〇>方向未具有原子層級的 階梯的{110}面作爲主面的矽半導體基板而言，目前的情 形是表面粗度不會成爲{100}面的表面粗度以下，而其電 子移動度較{100}面的電子移動度爲小。 -11 - 1326103 爲了要減低表面粗度，則必須實施原子層級的表面平 坦化。藉著在表面形成階梯（step)，可以在階梯之間形 成平台’該平台面則成爲原子層級般的平坦的面。若將階 梯的端緣設成< 1 1 0>方向，則流向 < 丨1 〇>方向的載子會流 經平坦的平台面正下方，或是不受階梯的段差所造成的散 亂影響而流動，而能夠減低因爲表面粗度所造成之散亂的 影響’能夠實現高的移動度。此外，階梯的端緣，以原子 層級來看並不成爲直線而是具有數原子的凹凸，而將該部 分稱爲轉折（kink )部。因此，所謂沿著< 1 1 0>方向的階 梯，若是以微測器級數平均來看，則意味著沿著< 1 1 0>方 向的階梯。 本發明之矽半導體基板的第1形態，則可以藉由磊晶 成長法，在以讓{ 1 10}面朝<100>方向傾斜的面作爲主面的 矽半導體基板的表面，形成矽單結晶薄膜。藉由該磊晶成 長法而在表面形成矽單結晶薄膜的矽半導體基板，換言之 是一磊晶矽半導體基板，以下則將此稱爲本發明的磊晶矽 半導體基板。 矽半導體基板的磊晶成長，則是根據可以將矽原子堆 積在出現於平台上之階梯的鈕結部，同時使階梯以2次元 成長的模型來說明。對於主面未些微傾斜且經過硏磨•洗 淨處理後的{110}面的鏡面硏磨矽半導體基板的表面，在 通常的RCA洗淨中並未形成平台與階梯而存在有無數的 微面（microfacet)，而此則是造成表面粗度惡化的主要 原因。當在其表面進行磊晶成長時，則無數的微面會擔當 -12- 1326103 鈕結的角色而使得矽原子的堆積得以均勻。因此未形成朝 向<1 10>方向的階梯與平台。 但是本發明的磊晶矽半導體基板，在進行磊晶成長之 前的鏡面硏磨矽半導體基板的主面，則不管是否是已經些 微傾斜的面的微斜面，雖然未觀察到平台與階梯，但是當 在其表面作磊晶成長時，則在該成長過程中會形成平台與 階梯’因此可以改善表面粗度。經過些微傾斜的鏡面硏磨 矽半導體基板則含有潛在地形成平台與階梯的主要原因。 藉著將些微傾斜的方向設成本發明的<100>方向，可於作 爲載子流動方向的<110>方向平行地出現階梯，而載子可 在作爲階梯之間之平坦的面的平台面的正下方流動。因此 載子不會因爲階梯的段差而產生散亂。 本發明之矽半導體基板的第1形態，可以將以讓 {1 10}面朝<100>方向傾斜的面作爲主面的矽半導體基板， 在氫氣、或氬氣、或該些的混合氣體環境下實施熱處理（ 以下也有將該矽半導體基板稱爲熱處理矽半導體基板的情 形。在氫氣或氬氣，或該些的混合氣體環境下以高溫經過 熱處理之微傾斜{110}面矽基板，藉著以高溫處理使表面 的矽原子作再配列，可以在其表面形成階梯與平台。藉著 將微傾斜的方向設爲<1〇〇>方向，則平行於作爲載子流動 之方向的<11 0>方向會出現階梯，而能夠使載子在作爲階 梯間之平坦的面的平台面正下方流動。因此，載子不會因 爲階梯的段差而產生散亂。 本發明之矽半導體基板的第2形態的特徵是一以讓 -13- 1326103 {110}面朝<1〇〇>方向傾斜的面作爲主面的矽半導體基板， 而針對其表面實施鏡面硏磨（以下也有將該矽半導體基板 稱爲鏡面硏磨矽半導體基板的情形。如上所述，對於讓 {1 10}面朝<10〇>方向些微傾斜而經實施硏磨•洗淨處理的 矽基板雖然未形成階梯與平台，但藉著針對該基板實施磊 晶成長或是在氫氣或氬氣環境下實施熱處理可以形成階梯 與平台，因此在矽基板的表面會內含有形成階梯與平台的 主要原因。在用於形成半導體積體電路元件之初期過程的 洗淨過程及熱處理過程中可以形成階梯與平台。 本發明之矽半導體基板中的微傾斜角度較好是0°以 上、8。未滿。讓{110}面朝<100>方向傾斜8°的面會成 爲另外的低指數面{551}面，爲了要在該表面形成階梯與 平台，則必須讓{ 5 5 1 }面僅稍微地傾斜。因此，較好是8 °未滿。當微傾斜角度變大時，則平台寬度會變小，而階 梯的密度變高。由於{110}面的單原子層階梯的段差爲 0.192nm，因此在8°時之計算上的平台寬度爲1.36nm， 而由於2原子階梯的段差爲〇· 3 94 nm ’因此平台寬度成爲 2.73nm，而平台寬度與階梯段差成爲同一級數（order) 。當階梯的密度變高時，則轉折密度亦會變高，而很難藉 由階梯作2次元磊晶成長’而無法形成朝向特定方向的階 梯與平台。之所以包含〇°則是導因於裝置精度。當從結 晶晶棒切斷成晶圓時’即使是設定爲0 ° ’但由於切斷機 與方位測量機之精度的問題’一般上實際上具有1 0分左 右的誤差。因此’即使號稱是0°的晶圓，也極稀少完全 -14 - 1326103 成爲〇° 。 本發明的矽半導體基板，較好將定向用平面（ orientation flat)或缺口 （notch)形成在 <11〇>方向。藉 著設成如此的構造，對於從結晶晶棒所切出之晶圓的表背 面，其傾斜方向成爲同一方向，由於不需要進行晶圓的表 背面管理，因此可以排除弄錯表背面的危險性。 本發明之矽半導體基板之製造方法的第1形態，其特 徵在於：製作出以讓{110}面朝<1〇〇>方向傾斜的面作爲主 面的矽半導體基板，藉由磊晶成長法讓矽單結晶薄膜在其 表面成長而製造出上述本發明之第1形態的矽半導體基板 〇 本發明之矽半導體基板之製造方法的第2形態，其特 徵在於：製作出以讓{110}面朝<1〇〇>方向傾斜的面作爲主 面的砂半導體基板’藉者將該砂半導體基板在氫氣、或氣 氣或該些混合氣體環境中實施熱處理，而製造出上述本發 明之第1形態的矽半導體基板。 【實施方式】 實施發明之最佳的形態 以下雖然是根據所附的圖面來說明本發明的實施形態 ，但圖所不的例子只是一個例子而已，當然只要是不脫離 本發明的技術思想，當然可以作各種的變更。 首先’請參照圖1〜圖6來說明本發明的砂半導體基 板。圖1表不將{110}面朝<100>方向傾斜〇·ρ之本發明 -15- 1326103 的se日日砂·Φ·導體基板 W 的 AFM( Atomic Force MiCroscope)像，圖2表示其模式圖，圖3爲將{110}面 朝<110>方向傾斜79。之本發明之磊晶矽半導體基板w 的AFM像’圖4爲其模式圖，圖5爲將{ 1 10}面朝<1 10> 方向傾斜0.Γ之氫熱處理矽半導體基板％的AFM像， 圖6爲其模式圖。 本發明的矽半導體基板W是一以{110}面或讓{110} 面傾斜的面當作主面，而在其表面具有沿著<11〇>方向之 原子層級（level)的階梯（step) S者（圖1~圖6的圖示 例爲一以讓{ 1 1 0 }面傾斜的面作爲主面的情形）。 爲了要減低矽半導體基板W的表面粗度，必須進行 原子層級（level )之表面平坦化。藉著在矽半導體基板 W的表面形成階梯S，在階梯S之間形成平台T，在該平 台面，成爲原子層級平坦的面。若使階梯S的端緣成爲 <11〇>方向時，則朝<11〇>方向流動的載子會流向平坦的 平台T面正下方，或者在不受階梯S的段差之散亂影響的 情形下流動，因此可以減低表面粗度所造成之散亂影響， 能夠實現高的移動度。此外，階梯S的端緣（edge )’在 原子層級來看並不成爲直線而是具有相當於數原子的凹凸 ，該部分稱爲轉折（kink )部。因此’所謂的沿著 10> 方向的階梯S，係意味著以測微器級數（micro me ter order )平均地來看沿著<1 l〇>方向的階梯S。 爲了要提高在{110}面或讓{110}面傾斜的面上所形成 的半導體積體電路元件的載子移動度’則載子所流動之 -16- 1326103 < 1 1 0>方向的表面的原子層級必須要是平坦的。對於以 {110}面或讓{110}面傾斜的面作爲主面的矽半導體基板而 言，若在其表面平均地在<11 〇>方向形成階梯（Step )時 ，則可以沿著< 1 1 〇>方向讓載子流經出現在階梯之間而爲 平坦的面的平台面的正下方。本發明之磊晶矽半導體基板 ，由於是沿著<110>方向形成階梯，因此是一藉由磊晶成 長而在以讓{1 10}面朝<100>方向傾斜的面作爲主面的鏡面 研磨矽半導體基板表面上形成矽單結晶薄膜者。 接著請參照圖7來說明針對主面爲讓{ 1 10}面朝<1〇〇> 方向傾斜的面的矽半導體基板，將定向用平面（flat )或 缺口（ notch )形成在<1 10>方向的情形。圖7爲表示針對 本發明的矽半導體基板藉著將定向用平面（orientation flat )附設在<100>方向而成爲表背面等效之情形的說明 圖。本發明之效果之一則是不需要對矽半導體基板的表背 面進行管理。圖7係表示以矽半導體基板W的{110}面爲 代表而作爲（110)面，而在〔110〕方向形成定向用平面 〇F (由於以下之缺口的情形亦相同，因此以定向用平面 作代表）的情形。當讓與（110)面垂直的〔110〕軸（箭 頭0A )朝〔〇〇1〕方向傾斜的情形，而新的軸在圖中成爲 箭頭0A'，藉此，主面則成爲一與新的軸OA'呈垂直的面 。當將晶圓的表背面翻轉而硏磨背面側時，則傾斜方位成 爲在晶圓下面側所示的箭頭OA"，而傾斜方位相對於定向 用平面OF成爲同一方向。換言之，以定向用平面OF作 爲基準，傾斜方位相對於晶圓的表背面翻轉成爲同一方向 -17- 1326103 。因此，在矽半導體基板的製程中，並不必實施表背面的 管理，可以提供一以定向用平面OF作爲基準，而在結晶 上具有等價之構造的矽半導體基板。 爲了要比較，圖8則表示一將矽半導體基板W的定 向用平面OF形成在〔001〕方向的情形。而與圖7同樣 地，當讓與（110)面呈垂直的〔110〕軸（箭頭0A)朝 〔〇〇 1〕方向傾斜的情形，新的軸在圖中成爲箭頭0A'， 因此，主面成爲一與新的軸0A’垂直的面。當將晶圓的表 背面翻轉而硏磨背面側時，則傾斜方位成爲晶圓下面側所 示的箭頭OA"，而傾斜方位成爲一相對於定向用平面OF 旋轉1 80度的方向。在某一晶圓雖然傾斜方位係朝著定向 用平面的方向（〔001〕），但在其他的晶圓，則成爲與 定向用平面的方向（〔001〕）呈相反側。因此，在以定 向用平面作爲基準來排整矽半導體基板的方向而實施各種 的處理來製作半導體元件的元件製程中，則混合有傾斜方 向呈180度不同的晶圓，而無法製作出顯示同一特性的元 件。 本發明之矽半導體基板之製造方法的第1形態是一製 作以讓{ 1 10}面朝<100>方向傾斜的面作爲主面的矽半導體 基板，藉著磊面成長法讓矽單結晶薄膜在其表面上成長而 製造本發明之矽半導體基板的形態。 本發明之矽半導體基板之製造方法的第2形態則是一 製作以讓{1 10}面朝<100>方向傾斜的面作爲主面的矽半導 體基板，藉著將該矽半導體基板在氫氣、或氬氣、或該些 -18- 1326103 的混合氣體環境中實施熱處理而製造出本發明之矽半導體 基板的形態。 實施例 以下雖然是舉出實施例更詳細地說明本發明，但該些 實施例只是舉例而已，當然並不應加以限制解釋。 (實施例1 ) 讓朝〔1 1 0〕方向被上拉的矽單結晶朝〔0 0 1〕方向傾 斜 0。 、0.1。 、1.〇。 、2.〇。 、4.0。 、0.0。 、7.9。、 10.0°而切斷而製作出晶圓。結晶爲添加了硼的P型，電 阻係數爲10〜12Qcm，口徑爲150mm。被切斷的晶圓在藉 由通常的化學機械式硏磨而成爲鏡面晶圓後，則實施 RCA洗淨。藉由磊晶成長在讓些的鏡面硏磨矽半導體基 板形成厚度約5 μιη的矽單結晶薄膜。原料氣體則使用
SiHCl3，而在氫氣環境中藉由1130°C的反應溫度而成長 〇 表面粗度的測量則是利用可藉由A F M ( A t 〇 m i c F 〇 r c e Microscope)的功能來測量表面之微小的凹凸的 SEIKO INSTROMENTS公司的SPA 360來進行^而藉由Rms來表 示其表面粗度的量。圖9表示磊晶矽半導體基板之Rms 的微傾斜角度相關性。爲了要比較也表示了具有各傾斜角 度的鏡面硏磨矽半導體基板。當微傾斜角度爲0。時，則 鏡面硏磨砂半導體基板的Rms與磊晶矽半導體基板的 -19- 1326103
Rms 分別是 0_118nm、0.112nm。 此外’沒有傾斜的{110}面的鏡面硏磨矽半導體基板 的Rms = 0.118nm，是一大約與沒有傾斜的{1〇〇}面的鏡面 硏磨矽半導體基板的Rm s相同的値。即使微傾斜角爲〇」 ° ，晶晶砂半導體基板的表面粗度會較鏡面硏磨矽半導體 基板減低。其減低效果至少到7 · 9。的傾斜角。由於{ 1 1 〇 } 面的單原子層階梯的段差爲0l92nm，因此，當7.9。時 在計算上的平台面的寬度爲1.38nm，而由於2原子階梯 的段差爲〇.394nm’因此，平台面的寬度成爲2.76nm，因 而’平π寬度與階梯段差成爲同一級數（order)。當階 梯間隔變窄而其密度變高時，則轉折密度也會變高，而因 爲階梯而導致2次元磊晶成長變得困難。而在1〇.〇。時， 其表面粗度會變差。 將微傾斜角爲0.1 °的磊晶矽半導體基板的表面粗度 的AFM像表示在圖1，而將其模型圖表示在圖2。如圖1 以及圖2所示可以確認出階梯s與平台T。階梯S則平均 地被形成在<11〇>方向。平台T的寬度約爲l〇〇nm。平台 T的寬度L，則在已簡化的模型中可根據在階梯s的段差 h與微傾斜角α之間所成立的公式：tan a =h/L來加以預 測。當爲{110}時，則單原子階梯的段差爲0.192 nm，而2 原子階梯的段差爲0.3 84nm。而當微傾斜角爲0.1°時， 相對於單原子階梯，平台寬度成爲11 〇nm，而與預測大致 上一致。當微傾斜角度超過1 °時，則所估計之由單原子 階梯所造成的平台寬度成爲l〇nm以下。 -20- 1326103 此時的階梯與平台很難以AFM來進行觀察。由於表 面粗度Rms較鏡面硏磨矽半導體基板減低，因此可以視 爲已形成階梯與平台。如此般雖然可以預測微傾斜角度變 得愈大則平台寬度變得愈小，但是當微傾斜角度爲7.9。 時則可視爲例外。此時的A F Μ像則表示在圖3，而其模 型圖則表不在圖4。由圖3以及圖4.所示形成一較所預測 之平台寬度的1 .38nm或2.76nm更寬的平台Τ。又，階梯 S的方向雖然大槪是<11〇>方向，但由於是曲線的，因此 意味著階梯S的成長是搖晃的。而已形成了相當寬之平台 T的理由則在於當讓{110}面朝<1〇〇>方向傾斜7,9。時， 由於其主面爲低指數面的{551}面成爲一傾斜〇.15。的面 ’因此’其主面成爲一從次晶面（f acet ) { 5 5 1 }些微傾斜 的面使然。而此則可以從當讓作爲次晶面（facet )的 {111}面朝<112>方向稍微傾斜時形成階梯與平台而推測出 來。 (實施例2) 接著說明熱處理矽半導體基板的表面粗度，如與磊晶 矽半導體基板的情形同樣地，讓朝〔1 1 〇〕方向被上拉的 矽單結晶朝〔0 0 1〕方向傾斜〇 ° 、〇 . 1 ° 、1 . 〇 ° 、2 . 〇。 、4_0° 、6.(Γ 、7.9° 、：10.0°而實施切斷製作出晶圓。 在藉由通常的化學機械硏磨成爲鏡面晶圓後則實施RCA 洗淨。針對該些的鏡面硏磨砂半導體基板在氫氣環境中以 11 50°c實施1個小時的熱處理。圖10係表示氫氣熱處理 -21 - 1326103 矽半導體基板的Rms的.微傾斜角度相關性。 爲了要比較也表示鏡面硏磨矽半導體基板。當微傾斜 角度爲0°時，則鏡面硏磨矽半導體基板的Rms與氫氣熱 處理矽半導體基板的 Rma分別是 0.118nm、0.111nm。 Rms的微傾斜角度相關性則與磊晶矽半導體基板的情形相 同。亦即，微傾斜角從0.1°到0.9°爲止，氫氣熱處理 矽半導體基板的表面粗度較鏡面硏磨矽半導體基板減低。 圖5係表微傾斜角爲〇. 1 °時的A F Μ像，其模型圖則 表示在圖6。當爲磊晶矽半導體基板時雖不明瞭，但是形 成有階梯與平台。如此般，階梯與平台雖然相較於磊晶矽 半導體基板可說是難以形成，但由於帶有些微傾斜之熱處 理矽半導體基板的表面粗度Rms會較鏡面硏磨矽半導體 基板減低，因此可以減輕由載子之表面粗度所造成的散亂 (實施例3 ) 以下則說明在本發明的矽半導體基板形成半導體元件 而測量載子移動度的情形。使用主面爲讓{110}面朝<1〇〇> 方向傾向的角度爲〇° 、〇.1° 、7.9°的鏡面硏磨矽半導 體基板與在該些表面形成有厚度5μπι之矽單結晶薄膜的 磊晶矽半導體基板以及在氫氣環境中實施熱處理的熱處理 矽半導體基板。鏡面硏磨矽基板的直徑、電阻係數、氧濃 度分另丨J 是 150nm、P 型 1 0~1 2 Ω cm ' 16ppma(JEIDA 換算 )。晶晶層的電阻係數是以llQcm作爲中心値。氣氣熱 -22- 1326103 處理爲一在1 1 5 0 °c下之1個小時的處理。參照試料則爲 沒有傾斜之{100}面的鏡面硏磨矽半導體基板。電阻係數 、氧濃度則大約與上述的値相同。此外，JEIDA爲日本電 子工業振興協會（現在改稱爲JEITA:日本電子情報技術 產業協會）的簡稱。 爲了要證明電子移動度的改善效果乃形成η型場效電 晶體。最初爲了要進行元件分離，乃藉由STI( Shallow Trench Isolation)法形成用來分離元件的溝（trench)， 而以矽氧化膜來將溝埋住。接著則實施R c A洗淨，在除 去有機物、雜質 '金屬後，則在乾燥氧化環境中形成5nm 的閘氧化膜。而爲了要控制閘極的閾値電壓將硼（B )的 離子注入到基板整面。 接著則藉由 CVD( Chemical Vapor Deposition)法來 堆積多結晶矽膜，對其實施圖案化而在電晶體形成領域的 閘氧化膜之上形成多結晶矽電極。接著則以低濃度將磷（ P)離子注入而形成可緩和高電場的rT源極與η·汲極領域 電子的流動方向爲< 1 1 0>方向。接著則如被覆閘極般地藉 由CVD而讓矽氧化膜堆積在基板整面而進行異方性蝕刻 ，在閘極的側壁形成側壁絕緣膜。最後則注入高濃度的砷 (As )離子而形成η +源極與η +汲極領域。針對如此所製 作之η型場效電晶體的電子移動度進行評估。 將在成爲基準之{100}面的鏡面硏磨矽半導體基板中 的電子移動度設爲1，而將各基板的電子移動度表示在表 1。微傾斜磊晶矽半導體基板的電子移動度則成爲目前廣 -23- 1326103 泛所使用之{100}面鏡面硏磨矽半導體基板之電子移動度 的1 ·4倍。即使是經微傾斜的氫氣熱處理的矽半導體基板 的電子移動度也大約成爲1.2倍，經微傾斜的鏡面硏磨矽 半導體基板的電子移動度相較於U〇〇}面的情形約爲〇.8 倍，雖然是比較差，但由於相較於沒有傾斜的{ 1 1 0 }面的 情形仍成爲1 .3倍，因此可顯現出傾斜所產生的效果。在 本實施例中，在半導體元件製程中雖然採用以往的RCA 洗淨方法，但藉著改善洗淨方法及熱處理方法有可能更加 改善電子移動度。例如藉由實施上述的5過程洗淨以及自 由基犧牲氧化處理可以更加改善表面粗度，且能夠期待載 子移動度更加變高。 表1 U 10}基板 傾斜角 度（〔〇〇1〕方向） 0〇 0.1° 7.9° 鏡面硏磨 0.62 0.8 1 0.79 晶晶 0.76 1.46 1.44 熱處理 0.72 1.22 1.15 產業上之可利用性 如上所述，本發明的矽半導體基板，係於原子層級呈 平坦化，相較於以往的矽半導體基板，其表面粗度大約減 低1 〇%，以及原子層級的表面階梯（step )是沿著載子的 流動方向而形成，因此可以使得半導體元件的載子移動度 -24- 1326103 較以往的矽半導體基板的情形最大提高40%。藉著本發明 的矽半導體基板之使用作爲半導體積體電路元件的基板， 可以實現元件性能的高性能化。又，根據本發明的方法可 以有效地製造出本發明的矽半導體基板。 【圖式簡單說明】 圖1爲表示實施例1的磊晶矽半導體基板，當傾斜角 爲0.1°時被形成在表面之階梯與平台之狀態的AFM像。 圖2爲圖1的模型圖》 圖3爲表示實施例1的磊晶矽半導體基板，當微傾斜 角爲7.9°時被形成在表面之階梯與平台之狀態的AFM像 〇 圖4爲圖3的模型圖。 圖5爲本發明之氫氣熱處理矽半導體基板，當微傾斜 角爲0.Γ時被形成在表面之階梯與平台之狀態的AFM像 〇 圖6爲圖5的模型圖。 圖7爲表示本發明的矽半導體基板，藉著將定向用平 面（orientation flat)附加在<11〇>方向而成爲表背面等 效之情形的說明圖。 圖8爲表示矽半導體基板，當將定向用平面附加在 <100>方向時不成爲表背面等效之情形而必須進行表背面 管理的說明圖。 圖9爲表示實施例1之本發明之磊晶矽半導體基板與 -25- 1326103 鏡面硏磨矽半導體基板之表面粗度（Rms)之微傾斜角度 相關性的說明圖。 圖10爲表示實施例2之本發明之氫氣熱處理矽半導 體基板與鏡面硏磨矽半導體基板之表面粗度（Rms )之微 傾斜角度相關性的說明圖。 -26-

Claims (1)

1326103 拾、申請專利範圍 1. 一種矽半導體基板，係以讓{110}面傾斜的面作爲 主面的矽半導體基板，其特徵爲：在其表面具有實質上沿 著<110>方向之原子層級（atomic level)的一連串之階梯 (a series of steps ) ; 至少一連串階梯之中之大部分，係沿著基板之主面連 續存在。 2. 如申請專利範圍第1項之矽半導體基板，其中使 上述{110}面傾斜的面是一讓{110}面朝<10 〇>方向傾斜的 面。 3. 如申請專利範圍第2項之矽半導體基板，在以讓 上述{110}面朝<10 〇>方向傾斜的面作爲主面的矽半導體基 板的表面，藉由磊晶成長法形成有矽單結晶薄膜。 4·如申請專利範圍第2項之矽半導體基板，其中 上述矽半導體基板，係以使上述{1 10}面朝<100>方向 傾斜的面爲主面，具有使上述{110}面朝<100>方向傾斜之 面的矽半導體基板，係具有使{1 10}面朝<1〇〇>方向傾斜之 面的實施過熱處理的矽半導體基板，上述實施過熱處理的 矽半導體基板，係在氫氣體或Ar (氬）氣體或彼等之混 合氣體環境中被實施熱處理。 5.—種矽半導體基板，以讓{110}面朝<1〇〇>方向傾 斜的面作爲主面的矽半導體基板，其特徵爲：其表面被實 施鏡面硏磨，而且，其表面在上述主面上具有實質上沿著 <11〇>方向之原子層級的一連串之階梯； -27- 1326103 至少一連串階梯之中之大部分，係沿著基板之主面連 續存在。 6. 如申請專利範圍第2項之矽半導體基板，以讓上 述{110}面朝<100>方向傾斜的面作爲主面之矽半導體基板 之朝<100>方向的傾斜角度爲大於0° 、小於8° 。 7. 如申請專利範圍第2項之矽半導體基板，將定向 用平面（flat)或缺口（notch)形成在<11〇>方向》 8. —種矽半導體基板之製造方法，其特徵在於： 製作出以讓{110}面朝<1〇〇>方向傾斜的面作爲主面的 矽半導體基板，藉由磊晶成長法讓矽單結晶薄膜在其表面 上成長，依此而製造出如申請專利範圍第2項所記載的矽 半導體基板。 9. 一種矽半導體基板之製造方法，其特徵在於： 製作出以讓{110}面朝<1〇〇>方向傾斜的面作爲主面的 矽半導體基板，藉著將該矽半導體基板在氫氣、或氬氣、 或彼此混合氣體環境中實施熱處理而製造出如申請專利範 圍第2項所記載的矽半導體基板。 10. 如申請專利範圍第6項之矽半導體基板，其中 將定向用平面或缺口形成在<1〇〇>方向。 11. 如申請專利範圍第1項之矽半導體基板，其中 上述複數個階梯之各個，係用於界定各端緣（edge ) ，複數個階梯之各個之各端緣，在沿著上述<11〇>方向之 厚子層級上並非成爲直線。 -28-
TW093102420A 2003-02-07 2004-02-03 Silicon semiconductor substrate and its manufacturing method TW200416806A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003030642A JP4190906B2 (ja) 2003-02-07 2003-02-07 シリコン半導体基板及びその製造方法

Publications (2)

Publication Number Publication Date
TW200416806A TW200416806A (en) 2004-09-01
TWI326103B true TWI326103B (zh) 2010-06-11

Family

ID=32844274

Family Applications (1)

Application Number Title Priority Date Filing Date
TW093102420A TW200416806A (en) 2003-02-07 2004-02-03 Silicon semiconductor substrate and its manufacturing method

Country Status (7)

Country Link
US (1) US7411274B2 (zh)
EP (1) EP1592045A4 (zh)
JP (1) JP4190906B2 (zh)
KR (1) KR101030455B1 (zh)
CN (1) CN100380580C (zh)
TW (1) TW200416806A (zh)
WO (1) WO2004070798A1 (zh)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004296496A (ja) * 2003-03-25 2004-10-21 Fujitsu Ltd 半導体装置の製造方法
JP3979412B2 (ja) * 2004-09-29 2007-09-19 株式会社Ｓｕｍｃｏ シリコンエピタキシャルウェーハの製造方法
JP2007070131A (ja) * 2005-09-05 2007-03-22 Sumco Corp エピタキシャルウェーハの製造方法およびエピタキシャルウェーハ
JP2008060355A (ja) * 2006-08-31 2008-03-13 Sumco Corp 貼り合わせウェーハの製造方法および貼り合わせウェーハ
JP5023900B2 (ja) 2006-09-05 2012-09-12 株式会社Ｓｕｍｃｏ エピタキシャルシリコンウェーハ
JP2008177530A (ja) * 2006-12-21 2008-07-31 Covalent Materials Corp 半導体基板およびその製造方法
JP2008177529A (ja) * 2006-12-21 2008-07-31 Covalent Materials Corp 半導体基板およびその製造方法
US20080164572A1 (en) * 2006-12-21 2008-07-10 Covalent Materials Corporation Semiconductor substrate and manufacturing method thereof
JP2009094156A (ja) 2007-10-04 2009-04-30 Tohoku Univ 半導体基板および半導体装置
US8623137B1 (en) 2008-05-07 2014-01-07 Silicon Genesis Corporation Method and device for slicing a shaped silicon ingot using layer transfer
DE102008026784A1 (de) 2008-06-04 2009-12-10 Siltronic Ag Epitaxierte Siliciumscheibe mit <110>-Kristallorientierung und Verfahren zu ihrer Herstellung
US8815710B2 (en) 2008-06-10 2014-08-26 Sumco Corporation Silicon epitaxial wafer and method for production thereof
JP2010018504A (ja) * 2008-07-14 2010-01-28 Japan Atomic Energy Agency Ｓｉ（１１０）表面の一次元ナノ構造及びその製造方法
JP5593107B2 (ja) 2009-04-02 2014-09-17 株式会社半導体エネルギー研究所 半導体装置の作製方法
EP2533270A1 (en) * 2010-02-04 2012-12-12 National University Corporation Tohoku Unversity Silicon wafer and semiconductor device
US9157681B2 (en) 2010-02-04 2015-10-13 National University Corporation Tohoku University Surface treatment method for atomically flattening a silicon wafer and heat treatment apparatus
JP5359991B2 (ja) 2010-05-20 2013-12-04 信越半導体株式会社 シリコンエピタキシャルウェーハ及びその製造方法
JP5375768B2 (ja) * 2010-08-17 2013-12-25 信越半導体株式会社 シリコンエピタキシャルウェーハの製造方法
US9064808B2 (en) 2011-07-25 2015-06-23 Synopsys, Inc. Integrated circuit devices having features with reduced edge curvature and methods for manufacturing the same
US8609550B2 (en) 2011-09-08 2013-12-17 Synopsys, Inc. Methods for manufacturing integrated circuit devices having features with reduced edge curvature
KR102046761B1 (ko) 2013-01-14 2019-12-02 삼성전자 주식회사 비휘발성 메모리 장치
JP2013254982A (ja) * 2013-08-21 2013-12-19 Tohoku Univ 半導体基板および半導体装置
CN110603350B (zh) * 2017-04-06 2021-07-16 胜高股份有限公司 外延硅晶片的制造方法及外延硅晶片
US11139402B2 (en) 2018-05-14 2021-10-05 Synopsys, Inc. Crystal orientation engineering to achieve consistent nanowire shapes
KR102662765B1 (ko) * 2018-08-02 2024-05-02 삼성전자주식회사 기판과 이를 포함하는 집적회로 소자 및 그 제조 방법
US11264458B2 (en) 2019-05-20 2022-03-01 Synopsys, Inc. Crystal orientation engineering to achieve consistent nanowire shapes
KR102523367B1 (ko) * 2020-02-13 2023-04-21 세메스 주식회사 실리콘 구조물 표면 러프니스 개선 방법 및 기판 처리 장치
CN111364097A (zh) * 2020-04-15 2020-07-03 晶科能源有限公司 一种定向凝固铸锭的单晶硅籽晶、硅锭、硅块、硅片及其制备方法和应用

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3476991A (en) 1967-11-08 1969-11-04 Texas Instruments Inc Inversion layer field effect device with azimuthally dependent carrier mobility
JPS5430004B2 (zh) 1971-09-20 1979-09-27
JPS59217374A (ja) * 1983-05-26 1984-12-07 Toyota Central Res & Dev Lab Inc 半導体ひずみ変換器
JPS6170748A (ja) 1984-09-14 1986-04-11 Hitachi Ltd 半導体装置
US4768076A (en) * 1984-09-14 1988-08-30 Hitachi, Ltd. Recrystallized CMOS with different crystal planes
JPH0274074A (ja) 1988-09-09 1990-03-14 Seiko Epson Corp 半導体基板
EP0354449A3 (en) * 1988-08-08 1991-01-02 Seiko Epson Corporation Semiconductor single crystal substrate
JPH02248046A (ja) * 1989-03-22 1990-10-03 Nec Corp ＳｉＯ↓２膜の形成方法
CA2172233C (en) * 1995-03-20 2001-01-02 Lei Zhong Slant-surface silicon wafer having a reconstructed atomic-level stepped surface structure
JPH10199813A (ja) * 1997-01-07 1998-07-31 Mitsubishi Electric Corp 半導体装置の製造方法および半導体装置
US6667492B1 (en) * 1997-11-10 2003-12-23 Don L. Kendall Quantum ridges and tips
JP2000216378A (ja) * 1999-01-21 2000-08-04 Matsushita Electric Ind Co Ltd Ｍｏｓ型ヘテロ構造および該構造を備えた半導体装置ならびにその製造方法
JP4521542B2 (ja) 1999-03-30 2010-08-11 ルネサスエレクトロニクス株式会社 半導体装置および半導体基板
JP4016371B2 (ja) * 1999-11-10 2007-12-05 信越半導体株式会社 シリコンエピタキシャルウェーハの製造方法
JP3888416B2 (ja) * 2000-03-09 2007-03-07 信越半導体株式会社 シリコンエピタキシャルウェーハの製造方法及びシリコンエピタキシャルウェーハ
JP2002289819A (ja) * 2001-03-23 2002-10-04 Nippon Steel Corp Ｓｉｍｏｘ基板
KR20050044643A (ko) * 2001-12-04 2005-05-12 신에쯔 한도타이 가부시키가이샤 접합 웨이퍼 및 접합 웨이퍼의 제조방법
US7494852B2 (en) * 2005-01-06 2009-02-24 International Business Machines Corporation Method for creating a Ge-rich semiconductor material for high-performance CMOS circuits

Also Published As

Publication number Publication date
EP1592045A1 (en) 2005-11-02
EP1592045A4 (en) 2010-09-08
CN100380580C (zh) 2008-04-09
TW200416806A (en) 2004-09-01
JP4190906B2 (ja) 2008-12-03
US7411274B2 (en) 2008-08-12
KR101030455B1 (ko) 2011-04-25
JP2004265918A (ja) 2004-09-24
US20060131553A1 (en) 2006-06-22
CN1748287A (zh) 2006-03-15
WO2004070798A1 (ja) 2004-08-19
KR20050098860A (ko) 2005-10-12

Similar Documents

Publication Publication Date Title
TWI326103B (zh)
US10707093B2 (en) Method of treating silicon wafers to have intrinsic gettering and gate oxide integrity yield
US20070015333A1 (en) Method for manufacturing silicon carbide semiconductor devices
US20110006310A1 (en) Semiconductor device and semiconductor device manufacturing method
US20040185665A1 (en) Fabrication method of semiconductor wafer
KR101020958B1 (ko) 산화갈륨기판 제조방법, 발광소자 및 발광소자 제조방법
JP2009149481A (ja) 半導体基板の製造方法
US7288208B2 (en) Method of manufacturing ZnO substrate from ZnO crystal formed by hydrothermal synthesis method
JP3733792B2 (ja) 炭化珪素半導体素子の製造方法
US20080164572A1 (en) Semiconductor substrate and manufacturing method thereof
JPH05217893A (ja) 半導体基材の作製方法
TWI497652B (zh) 具有薄氮化矽層之鑽石的絕緣體上矽
JP2001068688A (ja) ショットキーバリアダイオードの製造方法およびショットキーバリアダイオード
JPH09321323A (ja) 炭化けい素半導体基板とその製造方法およびその基板を用いた炭化けい素半導体素子
JP3963154B2 (ja) 炭化珪素ショットキーバリアダイオードの製造方法
JPH1064917A (ja) シリコンウェーハおよびその製造方法
TW200524146A (en) Semiconductor substrate and method for production thereof
JPH05326467A (ja) 半導体基板及びその製造方法
JP5055687B2 (ja) 半導体ウエハの製造方法
JPH0541488A (ja) 半導体装置
TW202207357A (zh) 半導體基板及其製造方法
JPH06216027A (ja) 半導体基板の製造方法
JP2011134983A (ja) シリコン半導体基板の製造方法
JPH06204168A (ja) 半導体装置
JP2002289819A (ja) Ｓｉｍｏｘ基板

Legal Events

Date Code Title Description
MK4A Expiration of patent term of an invention patent