JPS59217374A - 半導体ひずみ変換器 - Google Patents
半導体ひずみ変換器Info
- Publication number
- JPS59217374A JPS59217374A JP9144283A JP9144283A JPS59217374A JP S59217374 A JPS59217374 A JP S59217374A JP 9144283 A JP9144283 A JP 9144283A JP 9144283 A JP9144283 A JP 9144283A JP S59217374 A JPS59217374 A JP S59217374A
- Authority
- JP
- Japan
- Prior art keywords
- strain
- diffused
- integrated circuit
- plane
- sensitivity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 11
- 239000013078 crystal Substances 0.000 claims abstract description 30
- 230000035945 sensitivity Effects 0.000 claims abstract description 28
- 239000000758 substrate Substances 0.000 claims abstract description 26
- 238000000034 method Methods 0.000 claims abstract description 5
- 238000009792 diffusion process Methods 0.000 claims description 29
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 21
- 229910052710 silicon Inorganic materials 0.000 claims description 21
- 239000010703 silicon Substances 0.000 claims description 21
- 238000005259 measurement Methods 0.000 abstract description 4
- 230000003321 amplification Effects 0.000 abstract description 2
- 238000003199 nucleic acid amplification method Methods 0.000 abstract description 2
- 230000035882 stress Effects 0.000 description 15
- 230000000694 effects Effects 0.000 description 6
- 108010053481 Antifreeze Proteins Proteins 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 230000008646 thermal stress Effects 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- 241000209140 Triticum Species 0.000 description 1
- 235000021307 Triticum Nutrition 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 239000011888 foil Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/84—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by variation of applied mechanical force, e.g. of pressure
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Measuring Fluid Pressure (AREA)
- Pressure Sensors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、ひずみ量や圧力等の機械量を電気信号に変換
する半導体ひずみ変換器の改良に関し、特にピエゾ抵抗
効果を応用した拡散ひずみゲージと増幅や信号変換を行
う集積回路を同一シリコン基板上に形成した、いわゆる
集積化半導体ひずみ変換器の改良に関する。
する半導体ひずみ変換器の改良に関し、特にピエゾ抵抗
効果を応用した拡散ひずみゲージと増幅や信号変換を行
う集積回路を同一シリコン基板上に形成した、いわゆる
集積化半導体ひずみ変換器の改良に関する。
まず、従来技術とその問題点について図面にょシ説明す
る。
る。
第１図は従来技術の第一例であって、圧カ変換器に用い
られているシリコン基板１の上面および断面概念図を示
すもので、結晶面は（１００）面となっている。起歪部
４は円形薄肉ダイヤフラムを形成し、５が固定部となっ
ている。拡散ひずみゲージ２１．２２および２３．２４
は、ダイヤフラムの大きな応力が作用する周縁部に配置
され、ホイートストンブリッジを構成している。固定部
５にはホイートストンブリッジから発生する電圧出力を
増幅する演算増幅器や温度補償回路を組み込んだ集積回
路３が形成されている。電源や出力は基板固定部周辺の
電極バッド７まり入・出力される。また集積回路３の中
には、電圧、電流のバイアス量を決定する回路定数とし
て用いられる複数個の抵抗素子６ａ＋ ６ｂ＋・・・・
・・・・６１が設けられている。ひずみゲージによって
構成されたホイートストンブリッジの出力は集積回路３
で補償、調整増幅され圧力に比例したボルトオーダの電
圧出力として取り出される。拡散ひずみゲージ２１．
２２および２３．２４はｐ型の拡散層で作られ、ひずみ
感度の大きい（１１０：］軸に？６って配置されている
。また、集積回路３の中に設けられている抵抗素子６ａ
＋ ６ｂ＋・・・・・・・・・６１はひずみゲージと同
様にｐ型の拡散層で作られておシ、経験的に矩形状シリ
コン基板１の辺に沿って平行に作られている。そのため
第１図のごとくその長手方向がひずみゲージと同様に（
１１０）軸方向に沿っており、ひずみに対する抵抗変化
がひずみゲージと全く変わらず発生する。一般に、集積
回路の中に用いられる抵抗素子は数にΩ以上の値が多く
そのため、拡散ひずみゲージと同程度あるいはそれ以下
の表面不純物濃度が選ばれ前記高抵抗を得ている。ピエ
ゾ抵抗効果による拡散ひずみゲージの感度は、不純物濃
度が低い方が高い。
られているシリコン基板１の上面および断面概念図を示
すもので、結晶面は（１００）面となっている。起歪部
４は円形薄肉ダイヤフラムを形成し、５が固定部となっ
ている。拡散ひずみゲージ２１．２２および２３．２４
は、ダイヤフラムの大きな応力が作用する周縁部に配置
され、ホイートストンブリッジを構成している。固定部
５にはホイートストンブリッジから発生する電圧出力を
増幅する演算増幅器や温度補償回路を組み込んだ集積回
路３が形成されている。電源や出力は基板固定部周辺の
電極バッド７まり入・出力される。また集積回路３の中
には、電圧、電流のバイアス量を決定する回路定数とし
て用いられる複数個の抵抗素子６ａ＋ ６ｂ＋・・・・
・・・・６１が設けられている。ひずみゲージによって
構成されたホイートストンブリッジの出力は集積回路３
で補償、調整増幅され圧力に比例したボルトオーダの電
圧出力として取り出される。拡散ひずみゲージ２１．
２２および２３．２４はｐ型の拡散層で作られ、ひずみ
感度の大きい（１１０：］軸に？６って配置されている
。また、集積回路３の中に設けられている抵抗素子６ａ
＋ ６ｂ＋・・・・・・・・・６１はひずみゲージと同
様にｐ型の拡散層で作られておシ、経験的に矩形状シリ
コン基板１の辺に沿って平行に作られている。そのため
第１図のごとくその長手方向がひずみゲージと同様に（
１１０）軸方向に沿っており、ひずみに対する抵抗変化
がひずみゲージと全く変わらず発生する。一般に、集積
回路の中に用いられる抵抗素子は数にΩ以上の値が多く
そのため、拡散ひずみゲージと同程度あるいはそれ以下
の表面不純物濃度が選ばれ前記高抵抗を得ている。ピエ
ゾ抵抗効果による拡散ひずみゲージの感度は、不純物濃
度が低い方が高い。
よって集積回路の中の抵抗素子は、拡散ひずみゲージの
感度と同程度以上の感度を有することとなる。このため
、第１図に示すごとく、集積回路部は、応力作用の及ば
ないダイヤフラムの外側の固定部に形成されている。
感度と同程度以上の感度を有することとなる。このため
、第１図に示すごとく、集積回路部は、応力作用の及ば
ないダイヤフラムの外側の固定部に形成されている。
第２図に従来技術の第二例を示す。第２図はひずみ変換
器として用いられているシリコン基板１の上面および断
面概念図を示すもので、結晶面は（Ｚｏｏ）面となって
いる。起歪部４は片持ちばりを形成し、５が固定部とな
っている。拡散ひずみゲージ２１．２２および２３．
２４は大きな応力の作用する固定端近傍に配置され、ホ
イートストンブリッジを構成している。ひずみゲージの
結晶方位は前記第−例と同様〔１１０〕軸に沿って配置
されている。固定部５には、前記従来技術第一例と同様
の理由によって集積回路３が設けられており、ひずみ量
に比例したボルトオーダの電圧出力を取り出すことがで
きる。
器として用いられているシリコン基板１の上面および断
面概念図を示すもので、結晶面は（Ｚｏｏ）面となって
いる。起歪部４は片持ちばりを形成し、５が固定部とな
っている。拡散ひずみゲージ２１．２２および２３．
２４は大きな応力の作用する固定端近傍に配置され、ホ
イートストンブリッジを構成している。ひずみゲージの
結晶方位は前記第−例と同様〔１１０〕軸に沿って配置
されている。固定部５には、前記従来技術第一例と同様
の理由によって集積回路３が設けられており、ひずみ量
に比例したボルトオーダの電圧出力を取り出すことがで
きる。
以上述べた二つの従来技術例において性能向上を計る上
での問題点を挙げると以下の通りである。
での問題点を挙げると以下の通りである。
（１） シリコン基板の形状・寸法に関して、固定部
の形状寸法は集積回路を搭載できる面積以上必要となり
、小型化を計る上で一つの制限を与えている。
の形状寸法は集積回路を搭載できる面積以上必要となり
、小型化を計る上で一つの制限を与えている。
（２）起歪部と固定部を分離する必要があり、複雑な応
力解析における計測には適さない。
力解析における計測には適さない。
（３） 起歪部と固定部はシリコン基板の肉厚で分け
ているが、大きなひずみや圧力に関しては、固定部にも
応力の作用が及び、集積回路の中の抵抗素子の値が変化
し、非直線性やヒステリシス等の誤差の要因となｐ高精
度の測定は期待できない。
ているが、大きなひずみや圧力に関しては、固定部にも
応力の作用が及び、集積回路の中の抵抗素子の値が変化
し、非直線性やヒステリシス等の誤差の要因となｐ高精
度の測定は期待できない。
（４） シリコン基板を他の部材に固着する場合に発
生する残留熱応力を受け、集積回路中の抵抗素子の値が
温度変化に伴い変化し、熱ヒステリシス特性が表われた
り、経時変化が発生する。
生する残留熱応力を受け、集積回路中の抵抗素子の値が
温度変化に伴い変化し、熱ヒステリシス特性が表われた
り、経時変化が発生する。
本発明はこれらの従来技術における問題点、を解決する
ことを目的とするものである。
ことを目的とするものである。
本発明者はこの目的を達成するためシリコン基板内の拡
散層のピエゾ抵抗感度について検討を行ない、以下に述
べる性質のあることを見い出した。
散層のピエゾ抵抗感度について検討を行ない、以下に述
べる性質のあることを見い出した。
ピエゾ抵抗効果によるひずみゲージの抵抗変化ΔＲ／Ｒ
は（１）式として表わすことができる。ここでπｒ＋、
πｆ２＋ ７Ｚ’＋３はそれぞれ電流方向と平行な方向
の応力成分０１′、直角方向の応力成分σり、結晶面方
向の応力成分σｆの各々に関するピエゾ抵抗係数であり
・πｒ４．π１５．鳴はせん断応力成分で、σ５′、σ
Ｊの各々に関するピエゾ抵抗係数である。
は（１）式として表わすことができる。ここでπｒ＋、
πｆ２＋ ７Ｚ’＋３はそれぞれ電流方向と平行な方向
の応力成分０１′、直角方向の応力成分σり、結晶面方
向の応力成分σｆの各々に関するピエゾ抵抗係数であり
・πｒ４．π１５．鳴はせん断応力成分で、σ５′、σ
Ｊの各々に関するピエゾ抵抗係数である。
「−呵、σｒ＋何、σ；＋πｆ３σ≦＋π；４ 中−π
１５ ”ｌ ”呵。σト・・・・・・・ （］）拡散ひ
ずみゲージは（１）式のうち、特にπｒ＋が大きな方向
に選びゲージの長手方向の応力σ（に対する感度を最大
にしている。そして、起歪部に作用している応力を検出
し、ひずみおよび圧力等機械量を電気信号に変換してい
る。
１５ ”ｌ ”呵。σト・・・・・・・ （］）拡散ひ
ずみゲージは（１）式のうち、特にπｒ＋が大きな方向
に選びゲージの長手方向の応力σ（に対する感度を最大
にしている。そして、起歪部に作用している応力を検出
し、ひずみおよび圧力等機械量を電気信号に変換してい
る。
ところで、集積回路の中に作られている抵抗素子は、前
記従来技術例で述べたごとく、ひずみに対する感度を有
することは望ましくない。すなわち・（１）式の各ピエ
ゾ抵抗係数が零であることが理想的である。そこで加工
容易なシリコンの結晶面を選び同一面上で拡散ひずみゲ
ージに適した大きな感度を有する結晶方位と、集積回路
の中に用いる抵抗素子に適した感度の小さな結晶方位が
存在する結晶面を種々検討した。その結果ｐ型拡散層の
場合、（１００）面および（１１０）面において存在１
することを見い出した。第１表は、結晶面、結晶
方位およびピエゾ抵抗の関係を示す表であって、上記検
討結果を典型的に示すデータ例である。但し、第１表の
データを得るのに、ゲージの比抵抗はｐ型７．８Ω儂、
ヒエゾ抵抗係数の基本定数は、π、、 ＝ ６．６ Ｘ
１０−１２ｃｍ′／／ｄｙｎ ＋π１゜＝−１，Ｉ
Ｘ １０−’ ２ｃ？ｄｙｎ、π４４−１３８、Ｉ Ｘ
１０ ”’ ｃＪ／ｄｙｎを用いた。
記従来技術例で述べたごとく、ひずみに対する感度を有
することは望ましくない。すなわち・（１）式の各ピエ
ゾ抵抗係数が零であることが理想的である。そこで加工
容易なシリコンの結晶面を選び同一面上で拡散ひずみゲ
ージに適した大きな感度を有する結晶方位と、集積回路
の中に用いる抵抗素子に適した感度の小さな結晶方位が
存在する結晶面を種々検討した。その結果ｐ型拡散層の
場合、（１００）面および（１１０）面において存在１
することを見い出した。第１表は、結晶面、結晶
方位およびピエゾ抵抗の関係を示す表であって、上記検
討結果を典型的に示すデータ例である。但し、第１表の
データを得るのに、ゲージの比抵抗はｐ型７．８Ω儂、
ヒエゾ抵抗係数の基本定数は、π、、 ＝ ６．６ Ｘ
１０−１２ｃｍ′／／ｄｙｎ ＋π１゜＝−１，Ｉ
Ｘ １０−’ ２ｃ？ｄｙｎ、π４４−１３８、Ｉ Ｘ
１０ ”’ ｃＪ／ｄｙｎを用いた。
第１表
単位×１０−”’ｃｎ”／ｄｙｎ
第１表から明らかなように、Ｄｌｏ）面において、最大
感度を有する方位は［１１１）軸方向および最小感度を
有する方位は〔１ｏｏ〕軸方向である。１だ、（１ｏｅ
） 、面においては最大感度を有する方位は［：１１０
）軸方向であシ、最小感度を有する方位は［：１００］
軸方向である。
感度を有する方位は［１１１）軸方向および最小感度を
有する方位は〔１ｏｏ〕軸方向である。１だ、（１ｏｅ
） 、面においては最大感度を有する方位は［：１１０
）軸方向であシ、最小感度を有する方位は［：１００］
軸方向である。
同様にして、ｎ型拡散層についても検討した。
その結果（１１０）面において存在することを見い出し
た。その結果を示すデータ例を第２表に示す。
た。その結果を示すデータ例を第２表に示す。
但し検討に用いたゲージの比抵抗は１１７ΩＧ１ピエゾ
抵抗係数の基本定数はπ’ｎ−−１０２．２ Ｘ ｉ
０−１２ｃｍ２／ｄｙｎ 。
抵抗係数の基本定数はπ’ｎ−−１０２．２ Ｘ ｉ
０−１２ｃｍ２／ｄｙｎ 。
π１゜＝ ５３．４ Ｘ １０ ’％ｍ’／ｄｙｎ、π
４４ ＝ −１３，６Ｘ １０ ”２ｃＪ／ｄｙｎであ
る。すなわち、第２表から明らかなように、（ｔＸＯ）
第 ２ 表 単位Ｘｌ０−１２ＧＩｒＬ′／／ｄｙｎ面において、最
大感度を有する方位は（１００’）軸方向であり、最小
感度を有する方位は（１１１）軸方向である。
４４ ＝ −１３，６Ｘ １０ ”２ｃＪ／ｄｙｎであ
る。すなわち、第２表から明らかなように、（ｔＸＯ）
第 ２ 表 単位Ｘｌ０−１２ＧＩｒＬ′／／ｄｙｎ面において、最
大感度を有する方位は（１００’）軸方向であり、最小
感度を有する方位は（１１１）軸方向である。
本発明はこのような検討結果に基いてなされたものであ
って、その特徴はシリコン基板上に拡散ひずみゲージと
、起歪部と、集積回路を形成したいわめる集積化半導体
ひずみ変換器において、拡散ひずみゲージを感度の高い
結晶方位に配置し、集積回路の一部首たけ全部を起歪部
上に形成するとともに集積回路の中に用いられる受動素
子としての拡散抵抗素子を上記ひずみ感度が最低となる
結晶方位に配置したことにある。
って、その特徴はシリコン基板上に拡散ひずみゲージと
、起歪部と、集積回路を形成したいわめる集積化半導体
ひずみ変換器において、拡散ひずみゲージを感度の高い
結晶方位に配置し、集積回路の一部首たけ全部を起歪部
上に形成するとともに集積回路の中に用いられる受動素
子としての拡散抵抗素子を上記ひずみ感度が最低となる
結晶方位に配置したことにある。
以下、図面に示す実施例により、本発明の詳細な説明す
る。
る。
第３図は本発明第一実施例で圧力変換器として用いられ
た例について示す。約４００μｍのｐ型基板にｎ型エピ
タキシャル層を約１０μｍ成長させたシリコン基板１１
の上面および断面概念図を示すもので、結晶面は（１１
０）面となっている。起歪部４は円形の４０μｍ厚さの
薄肉ダイヤフラムを形成し、５が固定部となっている。
た例について示す。約４００μｍのｐ型基板にｎ型エピ
タキシャル層を約１０μｍ成長させたシリコン基板１１
の上面および断面概念図を示すもので、結晶面は（１１
０）面となっている。起歪部４は円形の４０μｍ厚さの
薄肉ダイヤフラムを形成し、５が固定部となっている。
拡散ひずみゲージ２１、 ２２および２！３． ２４は
ｐ型拡散層でダイヤフラムの中央および周辺に配置され
、その長手方向は全て（１１０１軸方向に選ばれている
。この結晶面の場合、最大感度方向は［１１１］軸方向
であるが、電流と直角方向の応力鴫の作用も考慮すると
ひずみゲージ２１． ２２および２’３． ２４をホイ
ートストンブリッジに構成した場合の出力は（１１０１
軸方向の方が大きい。固定部５にはホイートスト／ブリ
ッジからの電圧出力を増幅、温度補償、出力調整の各回
路を組込んだ集積回路３が形成されている。
ｐ型拡散層でダイヤフラムの中央および周辺に配置され
、その長手方向は全て（１１０１軸方向に選ばれている
。この結晶面の場合、最大感度方向は［１１１］軸方向
であるが、電流と直角方向の応力鴫の作用も考慮すると
ひずみゲージ２１． ２２および２’３． ２４をホイ
ートストンブリッジに構成した場合の出力は（１１０１
軸方向の方が大きい。固定部５にはホイートスト／ブリ
ッジからの電圧出力を増幅、温度補償、出力調整の各回
路を組込んだ集積回路３が形成されている。
７は入・出力電極パッドである。集積回路の中の受動素
子としての抵抗素子６ａ、 ６ｂ、・・・・・・・・
・６１は、最小感度方向の［１００）軸方向に全て長手
方向を配置している。
子としての抵抗素子６ａ、 ６ｂ、・・・・・・・・
・６１は、最小感度方向の［１００）軸方向に全て長手
方向を配置している。
本第三実施例では、上述のように抵抗素子６ａ＋６ｂ、
・・・・・・・・・６１の長手方向をすべて最小感度方
向の〔ｌＯＯ〕軸方向に全て配置しており、また抵抗素
子６ｃを起歪部に形成できるので、前記従来技術の問題
点（１） 、 （３） 、、 （／Ｉ）を解消すること
ができる。
・・・・・・・・・６１の長手方向をすべて最小感度方
向の〔ｌＯＯ〕軸方向に全て配置しており、また抵抗素
子６ｃを起歪部に形成できるので、前記従来技術の問題
点（１） 、 （３） 、、 （／Ｉ）を解消すること
ができる。
なお、集積回路の抵抗素子の一部６ｃは起歪部４上に、
その長手方向が［１００）軸方向となるよう形成されて
いる。この抵抗素子６ｃはひずみ感度が最小の方向であ
るので起歪部４の余白を利用して形成しても正常の動作
が可能である。
その長手方向が［１００）軸方向となるよう形成されて
いる。この抵抗素子６ｃはひずみ感度が最小の方向であ
るので起歪部４の余白を利用して形成しても正常の動作
が可能である。
第４図は本発明第二実施例で、圧力変換器として用いら
れた他の例について示す。約４００μｍのｐ型基板にｎ
型エピタキシャル層を約１０μｍ成長させたシリコン基
板１１の上面および断面概念図を示すもので、結晶面は
（１００）面となっている。
れた他の例について示す。約４００μｍのｐ型基板にｎ
型エピタキシャル層を約１０μｍ成長させたシリコン基
板１１の上面および断面概念図を示すもので、結晶面は
（１００）面となっている。
起歪部４は矩形で２０μｍ厚さの薄肉ダイヤフラムを形
成している。拡散ひずみゲージ２１． ２２およ（ｊ
２３． ２４ ｌｄ ｐ 型拡散層でダイヤフラムの周
縁近傍に口形に配置され、その長手方向は全て［１１０
：］軸方向に選ばれている。集積回路３は起歪部４と固
定部５に渡って形成されておりアナログ増幅回路３１と
ディジタル変換回路３２が組込まれており出力としては
ディジタル出力を取り出すことかで」る。集積回路の中
に作られている抵抗素子６ ａ ＋６ｂ、 ６ｂ、 ６
ｃ、・・・・・・・・・６１は（１００）軸方向に泪っ
て配置されている。
成している。拡散ひずみゲージ２１． ２２およ（ｊ
２３． ２４ ｌｄ ｐ 型拡散層でダイヤフラムの周
縁近傍に口形に配置され、その長手方向は全て［１１０
：］軸方向に選ばれている。集積回路３は起歪部４と固
定部５に渡って形成されておりアナログ増幅回路３１と
ディジタル変換回路３２が組込まれており出力としては
ディジタル出力を取り出すことかで」る。集積回路の中
に作られている抵抗素子６ ａ ＋６ｂ、 ６ｂ、 ６
ｃ、・・・・・・・・・６１は（１００）軸方向に泪っ
て配置されている。
本第二実施例によれば、集積回路の中に作られている抵
抗素子が最小感度方向に配置されていることにより前記
従来技術の問題点（３）、 （４）を解消し得る。また
集積回路の抵抗素子が最小感度方向に配置するため、そ
の一部を起歪部４上にも形成できるため、小型化が可能
となり前記問題点（１）をも解消し得る利点を有する。
抗素子が最小感度方向に配置されていることにより前記
従来技術の問題点（３）、 （４）を解消し得る。また
集積回路の抵抗素子が最小感度方向に配置するため、そ
の一部を起歪部４上にも形成できるため、小型化が可能
となり前記問題点（１）をも解消し得る利点を有する。
第５図は本発明第三実施例でひずみ変換器として用いら
れた他の例について示す。ｐ型基板にｎ型エピタキシャ
ル層を約１０μｍ成長させた後約２０μｍの厚さにエツ
チングしたシリコン基板１２の上面および断面概念図を
示すもので、結晶面は（１００）面となっている。起歪
部４は基板全体である。拡散ひずみゲージ２１． ２２
および２３．２４はｐ型拡散層でシリコン基板のほぼ中
央に配置されており、長手方向はＣｌｌ０Ｅ軸方向に選
ばれている。
れた他の例について示す。ｐ型基板にｎ型エピタキシャ
ル層を約１０μｍ成長させた後約２０μｍの厚さにエツ
チングしたシリコン基板１２の上面および断面概念図を
示すもので、結晶面は（１００）面となっている。起歪
部４は基板全体である。拡散ひずみゲージ２１． ２２
および２３．２４はｐ型拡散層でシリコン基板のほぼ中
央に配置されており、長手方向はＣｌｌ０Ｅ軸方向に選
ばれている。
集積回路３の中に作られている抵抗素子６ａ、 ６ｂ
。
。
・・・・・・・・・６１の長手方向はひずみ感度最小の
［：１００］軸方１！向１、ニ、招り１゛らτ゛て配置
され、さらによりひずみ効果を低減するために全ての抵
抗素子は同一方向に作られており、わずかに抵抗変化を
発生したとしても、各抵抗素子の変化率を同一として、
各抵抗対どうしで補償するように工夫されている。
［：１００］軸方１！向１、ニ、招り１゛らτ゛て配置
され、さらによりひずみ効果を低減するために全ての抵
抗素子は同一方向に作られており、わずかに抵抗変化を
発生したとしても、各抵抗素子の変化率を同一として、
各抵抗対どうしで補償するように工夫されている。
本実施例ひずみ変換器を実際に使用する場合は、第６図
のごとく被測定起歪部材８に直接エポキシ系の有機接着
材や、低融点ガラス等の無機接着剤で貼付は作用してい
る応力成分を精度良く測定することかできる。この使用
法は従来より広く用いられている抵抗線ひずみゲージ、
金属箔ひずみゲージおよび半導体ひずみゲージと同様の
方法である。本第三実施例によれば、前記従来技術の問
題点（１）、 （３）、 （４）を解消できるとともに
、シリコン基板全体を起歪部としているので第６図のよ
うな使用ができ、問題点（２）をも解消し得る。
のごとく被測定起歪部材８に直接エポキシ系の有機接着
材や、低融点ガラス等の無機接着剤で貼付は作用してい
る応力成分を精度良く測定することかできる。この使用
法は従来より広く用いられている抵抗線ひずみゲージ、
金属箔ひずみゲージおよび半導体ひずみゲージと同様の
方法である。本第三実施例によれば、前記従来技術の問
題点（１）、 （３）、 （４）を解消できるとともに
、シリコン基板全体を起歪部としているので第６図のよ
うな使用ができ、問題点（２）をも解消し得る。
以上に実施例により詳述したように本発明によれば従来
技術の問題点を解消し得るものである。
技術の問題点を解消し得るものである。
すなわち、本発明は、シリコン基板上の固定部に従来作
られていた集積回路を、起歪部内にも製作ならしめ、小
型化を一層推し進めることを可能とし、同様に、シリコ
ン基板全体を起歪部として使用可能とし、小型化はもと
より、精度の良い応力計測を可能とし、従来用いられて
いるひずみゲージとして何ら変わることなく使用できさ
らに、ボルトオーダーあるいはデジタル出力を取り出す
ことができるという画期的な効果がある。また、従来の
圧力変換器と同様な応用として、ダイヤフラムの周縁の
固定部上に本発明の集積回路を形成すれば、大応力作用
による固定部の変形や、他の部材との接着に起因する残
留熱応力による集積回路内の受動素子としての拡散抵抗
素子の抵抗値変化がほとんど無視でき、非直線性、ヒス
テリシスおよび熱ヒステリシスや経時変化のない安定性
の高い半導体ひずみ変換器を提供し得るものである。
られていた集積回路を、起歪部内にも製作ならしめ、小
型化を一層推し進めることを可能とし、同様に、シリコ
ン基板全体を起歪部として使用可能とし、小型化はもと
より、精度の良い応力計測を可能とし、従来用いられて
いるひずみゲージとして何ら変わることなく使用できさ
らに、ボルトオーダーあるいはデジタル出力を取り出す
ことができるという画期的な効果がある。また、従来の
圧力変換器と同様な応用として、ダイヤフラムの周縁の
固定部上に本発明の集積回路を形成すれば、大応力作用
による固定部の変形や、他の部材との接着に起因する残
留熱応力による集積回路内の受動素子としての拡散抵抗
素子の抵抗値変化がほとんど無視でき、非直線性、ヒス
テリシスおよび熱ヒステリシスや経時変化のない安定性
の高い半導体ひずみ変換器を提供し得るものである。
第１図は従来装置の第−例を示す平面および断面概念図
、第２図は従来装置の第二例を示す平面および断面概念
図、第３図は本発明の第一実施例を示す平面および断面
概念図、第４図は本発明の第二実施例を示す平面および
断面概念図、第５図は本発明の第三実施例を示す平面お
よび断面概念図、第６図は第三実施例の使用状態を示す
概念図である。 １ パ°・・・・・シリコン基板、 ２１〜２４・・・
・・・・・・拡散ひずみゲージ、 ３・・・・・・・・
・集積回路、 ４・・・・・・・・・起歪部、 ５ ・
・・・・・・・・固定部、６ａ、〜６１・・・・・・・
・・抵抗素子、 ７・・・・・・・・・電極パッド、
８・・川・・・・被測定起歪部材。 第１図 ０１ｏ］ 第３図 第４図
、第２図は従来装置の第二例を示す平面および断面概念
図、第３図は本発明の第一実施例を示す平面および断面
概念図、第４図は本発明の第二実施例を示す平面および
断面概念図、第５図は本発明の第三実施例を示す平面お
よび断面概念図、第６図は第三実施例の使用状態を示す
概念図である。 １ パ°・・・・・シリコン基板、 ２１〜２４・・・
・・・・・・拡散ひずみゲージ、 ３・・・・・・・・
・集積回路、 ４・・・・・・・・・起歪部、 ５ ・
・・・・・・・・固定部、６ａ、〜６１・・・・・・・
・・抵抗素子、 ７・・・・・・・・・電極パッド、
８・・川・・・・被測定起歪部材。 第１図 ０１ｏ］ 第３図 第４図
Claims (4)
- （１） シリコン単結晶基板上に、起歪部と、その起
歪部に設けた拡散ひずみゲージと、その拡散ひずみゲー
ジによって構成するブリッジ回路と、そのブリッジ回路
の電圧出力を処理する集積回路とを構成した半導体ひず
み変換器において、前記集積回路の一部捷たは全部を前
記起歪部上に形成し、かつその集積回路中に作り込む拡
散受動抵抗素子の長手方向をそのピエゾ抵抗感度が最小
となる結晶方位に配列したことを特徴とする半導体ひず
み変換器。 - （２） シリコン単結晶基板の面を（１１０）または
（Ｚｏｏ）結晶面とし、拡散受動抵抗素子をｐ散拡散層
とし、その長手方向を［１００］結晶軸方位に配列した
ことを特徴とする特許請求の範囲第（１）項記載の半導
体ひずみ変換器。 - （３） シリコン単結晶基板の面を（１１０）結晶面
とし、拡散受動抵抗素子をｎ型拡散層とし、その長手方
向を（１１１）結晶軸方位に配列したことを特徴とする
特許請求の範囲第（１）項記載の半導体ひずみ変換器。 - （４） シリコン単結晶基板の面を（１１０）結晶面
とし拡散受動抵抗素子はｐ散拡散層のものとｎ型拡散層
のものとが混在し、ｐ散拡散層は［１００〕、ｎ型拡散
層は（：］ １１１結晶軸方位に配列したことを特徴と
する特許請求の範囲第（１）項記載の半導体ひずみ変換
器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9144283A JPS59217374A (ja) | 1983-05-26 | 1983-05-26 | 半導体ひずみ変換器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9144283A JPS59217374A (ja) | 1983-05-26 | 1983-05-26 | 半導体ひずみ変換器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59217374A true JPS59217374A (ja) | 1984-12-07 |
Family
ID=14026480
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9144283A Pending JPS59217374A (ja) | 1983-05-26 | 1983-05-26 | 半導体ひずみ変換器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59217374A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62174978A (ja) * | 1985-10-08 | 1987-07-31 | Nippon Denso Co Ltd | 半導体振動・加速度検出装置 |
| JPH0221759U (ja) * | 1988-07-28 | 1990-02-14 | ||
| WO1990003664A1 (fr) * | 1988-09-30 | 1990-04-05 | Kabushiki Kaisha Komatsu Seisakusho | Capteur de pression |
| WO2004070798A1 (ja) * | 2003-02-07 | 2004-08-19 | Shin-Etsu Handotai Co., Ltd. | シリコン半導体基板及びその製造方法 |
| WO2013057689A1 (en) | 2011-10-21 | 2013-04-25 | Ecole Polytechnique Federale De Lausanne (Epfl) | SiC HIGH TEMPERATURE PRESSURE TRANSDUCER |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51120687A (en) * | 1975-04-16 | 1976-10-22 | Hitachi Ltd | Semiconductor pressure converter |
| JPS57128075A (en) * | 1980-12-03 | 1982-08-09 | Honeywell Inc | Detector |
-
1983
- 1983-05-26 JP JP9144283A patent/JPS59217374A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51120687A (en) * | 1975-04-16 | 1976-10-22 | Hitachi Ltd | Semiconductor pressure converter |
| JPS57128075A (en) * | 1980-12-03 | 1982-08-09 | Honeywell Inc | Detector |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62174978A (ja) * | 1985-10-08 | 1987-07-31 | Nippon Denso Co Ltd | 半導体振動・加速度検出装置 |
| JPH0221759U (ja) * | 1988-07-28 | 1990-02-14 | ||
| WO1990003664A1 (fr) * | 1988-09-30 | 1990-04-05 | Kabushiki Kaisha Komatsu Seisakusho | Capteur de pression |
| US5191798A (en) * | 1988-09-30 | 1993-03-09 | Kabushiki Kaisha Komatsu Seisakusho | Pressure sensor |
| WO2004070798A1 (ja) * | 2003-02-07 | 2004-08-19 | Shin-Etsu Handotai Co., Ltd. | シリコン半導体基板及びその製造方法 |
| CN100380580C (zh) * | 2003-02-07 | 2008-04-09 | 信越半导体株式会社 | 硅半导体基板及其制造方法 |
| US7411274B2 (en) | 2003-02-07 | 2008-08-12 | Shin-Etsu Handotai Co., Ltd. | Silicon semiconductor substrate and its manufacturing method |
| WO2013057689A1 (en) | 2011-10-21 | 2013-04-25 | Ecole Polytechnique Federale De Lausanne (Epfl) | SiC HIGH TEMPERATURE PRESSURE TRANSDUCER |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4777826A (en) | Twin film strain gauge system | |
| US4173900A (en) | Semiconductor pressure transducer | |
| US4527428A (en) | Semiconductor pressure transducer | |
| US6700473B2 (en) | Pressure transducer employing on-chip resistor compensation | |
| US20230184603A1 (en) | Temperature coefficient of offset compensation for force sensor and strain gauge | |
| US3956927A (en) | Strain gauge transducer apparatus | |
| US6308577B1 (en) | Circuit and method of compensating for membrane stress in a sensor | |
| US3739644A (en) | Linearization of differential pressure integral silicon transducer | |
| EP0407587A1 (en) | Pressure sensor | |
| JPS59217374A (ja) | 半導体ひずみ変換器 | |
| EP0080186B1 (en) | Semiconductor pressure transducer | |
| JP2895262B2 (ja) | 複合センサ | |
| JPS6313357B2 (ja) | ||
| JPH02196938A (ja) | 圧力センサ | |
| JP2864700B2 (ja) | 半導体圧力センサ及びその製造方法 | |
| JPH0419495B2 (ja) | ||
| JPH0455542B2 (ja) | ||
| JPS6222272B2 (ja) | ||
| JPH01199476A (ja) | 圧力センサ | |
| JP2512220B2 (ja) | 複合機能形センサ | |
| JPS5924552B2 (ja) | シリコンダイアフラム形ひずみゲ−ジ | |
| JP2001272203A (ja) | 歪み測定装置 | |
| JP2590960B2 (ja) | 半導体圧力センサ | |
| JPS6124836B2 (ja) | ||
| JPH0682844B2 (ja) | 半導体歪変換装置 |