JP2006216717A - ウエハーレベル電気光学半導体組立構造およびその製造方法 - Google Patents
ウエハーレベル電気光学半導体組立構造およびその製造方法 Download PDFInfo
- Publication number
- JP2006216717A JP2006216717A JP2005026967A JP2005026967A JP2006216717A JP 2006216717 A JP2006216717 A JP 2006216717A JP 2005026967 A JP2005026967 A JP 2005026967A JP 2005026967 A JP2005026967 A JP 2005026967A JP 2006216717 A JP2006216717 A JP 2006216717A
- Authority
- JP
- Japan
- Prior art keywords
- electro
- wafer
- optic semiconductor
- assembly structure
- optic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12041—LED
Landscapes
- Led Device Packages (AREA)
Abstract
【課題】従来の発光ダイオード封止構造には、全体寸法の過大や精度不足に加え、付加回路の体積があまり大きいため、実際の応用時に封止寸法と付加機能に影響を及ぼし、また封止の良品率にも悪影響を及ぼす。
【解決手段】本発明の構造は、正面と裏面を有しかつ当該正面が被覆結晶粒接合の予定位置(18)を有するウエハー(10)と、結晶粒コンタクト(11)を有し当該ウエハー(10)の正面の予定位置(18)に接合しあうようにする電気光学半導体結晶粒(12)と、当該ウエハー(10)の正面に位置し当該電気光学半導体結晶粒(12)及び当該ウエハー(10)を接続するようにする導電材料(13)とを含む。
【選択図】 図2
【解決手段】本発明の構造は、正面と裏面を有しかつ当該正面が被覆結晶粒接合の予定位置(18)を有するウエハー(10)と、結晶粒コンタクト(11)を有し当該ウエハー(10)の正面の予定位置(18)に接合しあうようにする電気光学半導体結晶粒(12)と、当該ウエハー(10)の正面に位置し当該電気光学半導体結晶粒(12)及び当該ウエハー(10)を接続するようにする導電材料(13)とを含む。
【選択図】 図2
Description
本発明はウエハーレベル電気光学半導体組立構造に関し、従来の電気光学半導体結晶粒封止技術を改善する能力を有し、ペーストをウエハーの正面で塗布する方法により、銀ペーストを塗布しかつ半田付けペーストをウエハー上に印刷し、スクリーン印刷または鋼板印刷方式で行うことができ、ボンディング(被覆)、ワイヤボンディング、封止とダイシングを行い、その後、従来の結晶粒封止技術生産ラインを通過し、結晶粒をウエハーの基材上に設置するため、その細線(fine line)の性能が従来のPCBよりも優れ、ディバイスの特性を向上するようにディバイスの密度を縮小し、ひいては良品率をもっと向上でき、工数コストを節約し、生産プロセスを簡素化でき、生産効率を向上し、低コスト化による改善を伴う大きな効果を有する発明である。特に、大寸法の発光ダイオード結晶粒やセンサー封止生産ラインの場合に適用される。
一般の関連する業界では知られているように、電気光学半導体結晶粒封止生産ラインの量産能力の向上は、近年、各種の結晶粒封止関連業界およびその下請け代行業界において、積極的に研究及び生産する際の課題であり、そこで使用する技術方式が例えば生産フローの改善や新材料の使用などを各種の結晶粒封止に適用できる場合に、コスト低減および工数削減の要求を達成できる。しかし、生産フローの改善が非常に重要な目前の改善項目と言え、結晶粒封止の機器が精密機械であることが多いため、わずかな変更があればいつもコストが増加するが、固有の機器特性に対応して周辺フローの改善を行うことによって、コストがより低くなり、かつ生産フローの改善効果が著しい。
IC基板分野(BGA(ボールグリッドアレー)、CSP(チップサイズパッケージ)とFlip Chip(フリップチップ)の3大類を含む)において、なかでもIC基板は、近年成長幅が大きく、近年台湾、韓国と中国大陸などの地域に積層基板の生産量を積極的に拡充し、かつ、レーザー穴あけ機設備を投資し続けており、基板の生産上における競争力を増加させている。将来における携帯式電子製品の軽薄短小化の需要傾向のために、回路基板は細線化およびビア技術へ向けて発展し、小型封止技術の進歩を加え、高品位IC基板の需要も向上し、ひいては小寸法結晶粒封止技術の広範な進歩が予測される。すなわち、携帯電話基板、通信製品および自動車産業の需要を満たすために、将来にわたり小寸法結晶粒封止が再び発展し続けるものと予期される。
図6は従来の発光ダイオード封止構造1aであり、基材10aに発光ダイオード結晶粒12aを貼付け、またリード線14aに接続し、封止材料16aで封止される構造であり、特に組立時に、従来の発光ダイオード封止構造1aは、より煩雑な製造プロセスの問題および効率(工程を簡単化する)の問題に直面し、例えば基材を貼付ける時に、全体の寸法過大や精度不足に加え、付加回路(基材上の回路)の体積があまり大きく、実際の応用時に、封止寸法と付加機能に影響を及ぼし、また封止の良品率に対しても、悪い影響を及ぼす。従って、封止寸法の縮小に寄与しかつ高機能を付加しやすく精度が制御されやすい封止結構を研究する必要があり、実際、それは応用上の要求と一致する。さらに、図7に示すように、従来のRGBの3色結晶粒(111−113)が発光して白光を混成する際には、封止基材と回路設計により細線化できないという制限から、当該RGBの3色結晶粒(111−113)が近接できなく、結晶粒間の距離が遠く分散する。同様な状況がフォトセンサー封止領域にも発生する。
そこで、生産のプロセスを改善でき且つ高品質および高効率を連続的に確保できるために、実際の状態に対応して新たな生産フローと新たな構造を研究し、印刷導電ペースト方式により、ウエハー上に導電ペーストを印刷方式で直接に塗布し、或いは導電バンプをレイアウトし、さらに電気光学半導体結晶粒をウエハー上に貼付ける必要がある。すると、封止生産ラインにおいて、組立の品質と機能が向上するが、電気光学半導体結晶粒をウエハーに貼付けるのは、その貼付け方式または印刷方式を使用して、ペーストを塗布し或いは導電バンプをレイアウトするため、アラインメント精度が高く、コストが低く、コストと良品率を共に向上でき、ひいては各周辺機具の生産にも対応し、また工業エンジニアリングにおけるフロー配置原理と符合することから、より便利な技術を見出し、本発明は各方面と各種の状況を処理する能力を具備でき、従って本発明を研究して前述の要求を達成する。特に大寸法の電気光学半導体(発光ダイオード、フォトセンサーやパワーチップ)が本発明に適用でき、大寸法の電気光学半導体は、予めウエハー中に所要のモジュール回路を注入でき、電気光学装置体積を縮小するが、他の種類の配合構成は、半導体結晶粒を応用しまた当該電気光学半導体の付近に被覆することに対応できる。ほかに、熱の集積による熱効果があるため、大寸法の場合、従来の回路基板(例えばエポキシ基板)では放熱効果が悪く、製品の寿命に対し、ある程度の影響を及ぼす。
発明者は前述の欠点を減じるため、鋭意研究をし、かつ学理の運用に対応し、設計が合理的でまた広範かつ有効に前述の欠点を改善する本発明を提出する。
すなわち、本発明の主要な目的は、ウエハーレベル電気光学半導体組立構造、即ち新たな生産フロー方法を生成する構造を提供し、そして、コストの安価な構成および対応関連するより便利な専用周辺自動機器により実施でき、電気光学半導体結晶粒封止製品の応用場所に使用でき、低コストかつ高品質の効果を提供できるものである。
本発明の次の目的は、ウエハーレベル電気光学半導体組立構造を提供し、細線とマイクロ組立構造を提供できるものである。
本発明の他の目的は、ウエハーレベル電気光学半導体組立構造を提供し、電気光学装置体積を縮小するように予めウエハー中に必要なモジュール回路を注入でき、単一のチップを、モジュール化チップとしたり直接に封止してディバイスにすることができるものである。
本発明のさらに他の目的は、ウエハーレベル電気光学半導体組立構造を提供し、ウエハー基板を利用して良好な放熱性を提供するものである。
前述の目的を達成するために、本発明は全枚数のウエハーに導電物質を印刷方式により塗布でき、従来の基材寸法の縮小の困難さと回路機能の弱化のような問題を避け、電気光学半導体結晶粒封止専用機器の使用に対応して結晶粒封止を完了し、実際の応用に寄与する結晶粒封止構造をより経済的となるように定義し、また従来の技術よりも実用上の価値を有する。そして本発明は、ESD(Electro Static Discharge、静電放電保護)機能付加保護能力を更に有し、ひいては過電圧保護、電圧安定度、電流安定度、ノイズフィルタなどの機能を含むことを可能にし、予めウエハー中に注入できる。
本発明の構造は、正面と裏面を有しかつ当該正面が被覆結晶粒接合の予定位置を有するウエハーと、結晶粒コンタクトを有し当該ウエハーの正面の予定位置に接合しあうようにする電気光学半導体結晶粒と、当該ウエハーの正面に位置し当該電気光学半導体結晶粒および当該ウエハーを接続するようにする導電材料とを含む。
本発明の構造の製造方法は、被覆結晶粒接合の予定位置を備えるウエハーを用意すること、導電材料を当該予定位置に塗布すること、電気光学半導体結晶粒を当該ウエハーの導電材料上に積層すること、当該電気光学半導体を高分子材料で封止して半製品を形成すること、および当該高分子材料封止後の半製品を切削して電気光学半導体組立構造になることのようなステップを含む。
本発明の構造の製造方法は、被覆結晶粒接合の予定位置を備えるウエハーを用意すること、導電材料を当該予定位置に塗布すること、電気光学半導体結晶粒を当該ウエハーの導電材料上に積層すること、当該電気光学半導体を高分子材料で封止して半製品を形成すること、および当該高分子材料封止後の半製品を切削して電気光学半導体組立構造になることのようなステップを含む。
本発明の特徴および技術内容をもっと理解できるように、以下の本発明に関する詳細な説明を参照するものであるが、記載する内容は、参考と説明用にだけ供し、本発明を限定するものではない。
本発明は以下のメリットを有する。すなわち、
1.アラインメントの精度と良品率の向上を図ることができる。すなわち、本発明はウエハーに導電材を印刷しまた電気光学半導体結晶粒(発光ダイオード)をウエハー上にラミネートすることにより実施し、アラインメントの誤差を減少でき、ひいては取出し機の良品率を向上し、経済的な効果を達成する。
2.封止寸法の縮小を図ることができる。すなわち、電気光学半導体結晶粒(発光ダイオード)はウエハーにラミネートされ、本発明の封止寸法がウエハーレベル封止と見なすことを可能にし、封止寸法がより小さい。
3.工程機器設備の低コストを図ることができる。すなわち、工程は適切に実施され、設備のコストを自然に減少して設備を取得しやすい(例えば導電ペーストを印刷する設備)。
4.機能の向上を図ることができる。すなわち、ウエハーの集積回路に機能を予め注入でき、例えば過電流を増加してダイオードを保護する。
1.アラインメントの精度と良品率の向上を図ることができる。すなわち、本発明はウエハーに導電材を印刷しまた電気光学半導体結晶粒(発光ダイオード)をウエハー上にラミネートすることにより実施し、アラインメントの誤差を減少でき、ひいては取出し機の良品率を向上し、経済的な効果を達成する。
2.封止寸法の縮小を図ることができる。すなわち、電気光学半導体結晶粒(発光ダイオード)はウエハーにラミネートされ、本発明の封止寸法がウエハーレベル封止と見なすことを可能にし、封止寸法がより小さい。
3.工程機器設備の低コストを図ることができる。すなわち、工程は適切に実施され、設備のコストを自然に減少して設備を取得しやすい(例えば導電ペーストを印刷する設備)。
4.機能の向上を図ることができる。すなわち、ウエハーの集積回路に機能を予め注入でき、例えば過電流を増加してダイオードを保護する。
本発明の動作原理は以下の記述を参照するものである。本発明は、導電ペーストを利用してウエハーの上に印刷し塗布したり、金(または錫)バンプを被覆するステップであり、電気光学半導体が結晶粒の貼付けをウエハー上に実施するための生産フローである。ひいては、簡単な方式で述べられる本発明のフローは、即ちウエハーの製作、導電材料の設置、電気光学半導体結晶粒をウエハー上に積層すること(ワイヤボンディングと略することができ、一般は金線である)、封止およびダイシングであり、かつ、印刷アラインメントにより累積アラインメント誤差を減少し、アラインメント精度に寄与するため、電気光学半導体結晶粒はウエハーに対し、位置アラインメントが容易であり、周辺対応補助機器を加えてコストを節約するように実際の応用に寄与する結晶粒封止生産システムを定義するものである。また、ウエハー上に、予め簡単な電圧安定ダイオード(例えばzener diode、ゼナダイオード)を設けて過電圧保護、電流安定度、制御、ノイズフィルタ機能を付与したり、静電防止構造をウエハー中に注入でき、電気光学半導体全体の機能の向上に寄与する。
本発明の構造は、正面と裏面を有するウエハー(当該ウエハーの当該正面が被覆結晶粒接合の予定位置を有する)と、結晶粒コンタクトを有し当該ウエハーの正面の予定位置に接合しあうようにする電気光学半導体結晶粒(単にパワー半導体や発光ダイオードできる)と、当該ウエハーの正面に位置する導電材料とを含む。当該導電材料は、当該電気光学半導体と当該ウエハーを接続する。当該電気光学半導体は、発光ダイオードまたは画像センサーとすることができる。
本発明の構造の製造方法は、被覆結晶粒接合の予定位置(18)を備えるウエハー(10)を用意すること、導電ペースト(13)(導電材料)を当該予定位置(18)に塗布すること、電気光学半導体結晶粒(12)(単にパワー半導体または発光ダイオードとすることができる)を当該ウエハー(10)の導電ペースト(13)上に積層すること、当該電気光学半導体結晶粒(12)を高分子材料で封止し半製品を形成することおよび当該高分子材料封止後の半製品を切削し、電気光学半導体結晶粒の組立構造になること、のようなステップを含む。
本発明の実施例のウエハーレベル電気光学半導体組立構造の平面図である図1を参照すると、ウエハー(10)の正面が複数個の電気光学半導体結晶粒(12)を有する。また、すべての電気光学半導体結晶粒(12)とウエハー(10)を貼付ける断面構造である図2を参照すると、正面と裏面を有しかつ当該正面がフリップチップ接合の予定位置(18)を有するウエハー(10)と、複数個のフリップチップコンタクト(11)を有し当該ウエハー(10)の正面の予定位置(18)に接合しあうようにする当該電気光学半導体結晶粒(12)と、当該ウエハーの正面に位置し当該電気光学半導体結晶粒(12)と当該ウエハー(10)を接続するようにする導電ペースト(13)とを含む。
図2ないし図5を参照して本発明の実施例を詳細に述べる。本実施例においては、当該ウエハーがアラインメントマーク(17)を具備できる。当該導電ペースト(13)は、スクリーン印刷により形成でき、鋼板印刷によっても形成でき、そして、この導電ペースト(13)(または導電材料)の厚さは10−50μmである。当該フリップチップコンタクト(11)は、電気光学半導体結晶粒の中央、エッジまたは全面領域に位置できる。当該ウエハー(10)の正面には、過電圧保護回路(15)を形成しており、当該電気光学半導体結晶粒(12)に並列して過電圧を防ぐためのものであり、当該過電圧保護回路(15)は、2位相の過電圧保護ダイオード(16)が直列することにより形成される。当該導電ペースト(13)は、半田付けペーストまたは銀ペーストにより形成される。当該電気光学半導体結晶粒(12)は、発光ダイオード方式により実施され、その設置方式が、複数の赤、緑、青の3色または紫外線、赤外線などのR、G、Bの3色の結晶粒を、特定のブロック内(図3の通り)に組合せることを可能にしている。本実施例において、3色の結晶粒がフリップチップ方式(Flip−chip)により生産でき、RGB結晶粒のモジュールを直接に製作し、ボンディングが基材(10’)上にワイヤボンディング方式(bonding wire)により電気的に接続される(図4の通り)。あるいは、直接に封止してディバイスになり(図2の通り)、当該ウエハーの底部に溶接部(22)を直接に設け、即ち直接に当該ウエハーを基材とし、ワイヤボンディングの必要がない。あるいは、例えば補助制御集積回路結晶粒をある領域内に設置して多結晶粒形式(例えば図5に示すように)を呈する。本発明は、高分子封止構造(14)をさらに含み、当該電気光学半導体結晶粒(12)を囲むことを可能にする。当該ウエハーの当該電気光学半導体に対する接合方式は、金属に対する金属の共晶(eutectic)または異なる金属の溶接接合、例えば金に対する金の共晶、錫に対する金の接合または錫に対する錫の共晶や溶接ができる。
ゆえに、従来のように回路基板を封止搭載板とすると細線に限定されやすく、もっとファインピッチ化できないことに対し(従来の封止搭載板の線間の幅が0.05mmであることが多い)、本発明のようにウエハーを搭載板とすれば、線間の幅が0.005mm以下であることを可能にし、ディバイスの寸法を大幅に縮小し、かつ、発光ダイオードについては、その発光特性を向上するために結晶粒間の距離を著しく縮小し、さらに、ウエハー基板の放熱性が従来のエポキシ樹脂基板よりも優れ、集積熱による熱効果については、放熱性能がより高く、より長いの製品寿命を提供できる。
以上の叙述は、本発明の好ましい可能な実施例にすぎず、発明者の権益を保障するように本発明の明細書または図面の内容を適用するための種々の変化構成は、同様に本発明の範囲内に含まれることを、ここに陳述する。
10 ウエハー
11 結晶粒コンタクト
12 電気光学半導体結晶粒
13 導電材料
14 高分子封止構造
18 予定位置
20 特定のブロック
11 結晶粒コンタクト
12 電気光学半導体結晶粒
13 導電材料
14 高分子封止構造
18 予定位置
20 特定のブロック
Claims (9)
- ウエハーレベル電気光学半導体組立構造において、その構造が、
正面と裏面を有しかつ当該正面が被覆結晶粒接合の予定位置(18)を有するウエハー(10)と、
結晶粒コンタクト(11)を有し、当該ウエハー(10)の正面の予定位置(18)に接合しあうようにする電気光学半導体結晶粒(12)と、
当該ウエハー(10)の正面に位置し、当該電気光学半導体結晶粒(12)及び当該ウエハー(10)を接続するようにする導電材料(13)とを含むことを特徴とするウエハーレベル電気光学半導体組立構造。 - 前記電気光学半導体結晶粒(12)に対する前記ウエハー(10)の接合方式は、金属に対する金属の共晶または異なる金属間溶接であることを特徴とする請求項1に記載のウエハーレベル電気光学半導体組立構造。
- 前記導電材料(13)は、スクリーンまたは鋼板印刷により形成されることを特徴とする請求項1に記載のウエハーレベル電気光学半導体組立構造。
- 前記結晶粒コンタクト(11)は、電気光学半導体結晶粒(12)の中央、エッジまたは全面領域に位置することを特徴とする請求項1に記載のウエハーレベル電気光学半導体組立構造。
- 前記導電材料(13)は、半田付けペーストまたは銀ペーストにより形成されることを特徴とする請求項1に記載のウエハーレベル電気光学半導体組立構造。
- 前記電気光学半導体結晶粒(12)の設置方式は、複数組の赤、緑、青の3色または紫外線、赤外線などのRGB発光ダイオードを含み、ある特定のブロック(20)内に設けられることを特徴とする請求項1に記載のウエハーレベル電気光学半導体組立構造。
- 高分子封止構造(14)をさらに含み、前記電気光学半導体結晶粒(12)を囲むことを特徴とする請求項1に記載のウエハーレベル電気光学半導体組立構造。
- ウエハーレベル電気光学半導体組立構造の製造方法において、そのステップが、
被覆結晶粒接合の予定位置(18)を備えるウエハー(10)を用意すること、
導電材料(13)を当該予定位置(18)に塗布すること、
電気光学半導体結晶粒(12)を当該ウエハー(10)の導電材料(13)上に積層すること、
当該電気光学半導体結晶粒(12)を高分子材料で封止し、半製品を形成すること、
当該高分子封止後の半製品を切削し、電気光学半導体結晶粒(12)の組立構造になることを含むことを特徴とするウエハーレベル電気光学半導体組立構造の製造方法。 - 前記ウエハー(10)は、過電圧保護、電圧安定度、電流安定度、制御、ノイズフィルタ機能または静電気防止構造を有し、該機能または構造をウエハー(10)中に注入し、当該予定位置(18)に接続しあうようにすることを特徴とする請求項8に記載のウエハーレベル電気光学半導体組立構造の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005026967A JP2006216717A (ja) | 2005-02-02 | 2005-02-02 | ウエハーレベル電気光学半導体組立構造およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005026967A JP2006216717A (ja) | 2005-02-02 | 2005-02-02 | ウエハーレベル電気光学半導体組立構造およびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006216717A true JP2006216717A (ja) | 2006-08-17 |
Family
ID=36979681
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005026967A Pending JP2006216717A (ja) | 2005-02-02 | 2005-02-02 | ウエハーレベル電気光学半導体組立構造およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006216717A (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101197778B1 (ko) | 2010-08-09 | 2012-11-06 | 엘지이노텍 주식회사 | Esd 보호용 웨이퍼 레벨 칩 사이즈 패키지 및 이의 제조 방법 |
JP2013042166A (ja) * | 2007-12-14 | 2013-02-28 | Cree Inc | Ledパッケージにおけるテクスチャード加工された封止体表面 |
US8858004B2 (en) | 2005-12-22 | 2014-10-14 | Cree, Inc. | Lighting device |
US8901585B2 (en) | 2003-05-01 | 2014-12-02 | Cree, Inc. | Multiple component solid state white light |
US9142734B2 (en) | 2003-02-26 | 2015-09-22 | Cree, Inc. | Composite white light source and method for fabricating |
US9666772B2 (en) | 2003-04-30 | 2017-05-30 | Cree, Inc. | High powered light emitter packages with compact optics |
US10615324B2 (en) | 2013-06-14 | 2020-04-07 | Cree Huizhou Solid State Lighting Company Limited | Tiny 6 pin side view surface mount LED |
-
2005
- 2005-02-02 JP JP2005026967A patent/JP2006216717A/ja active Pending
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9142734B2 (en) | 2003-02-26 | 2015-09-22 | Cree, Inc. | Composite white light source and method for fabricating |
US9666772B2 (en) | 2003-04-30 | 2017-05-30 | Cree, Inc. | High powered light emitter packages with compact optics |
US8901585B2 (en) | 2003-05-01 | 2014-12-02 | Cree, Inc. | Multiple component solid state white light |
US8858004B2 (en) | 2005-12-22 | 2014-10-14 | Cree, Inc. | Lighting device |
JP2013042166A (ja) * | 2007-12-14 | 2013-02-28 | Cree Inc | Ledパッケージにおけるテクスチャード加工された封止体表面 |
US9431589B2 (en) | 2007-12-14 | 2016-08-30 | Cree, Inc. | Textured encapsulant surface in LED packages |
KR101197778B1 (ko) | 2010-08-09 | 2012-11-06 | 엘지이노텍 주식회사 | Esd 보호용 웨이퍼 레벨 칩 사이즈 패키지 및 이의 제조 방법 |
US10615324B2 (en) | 2013-06-14 | 2020-04-07 | Cree Huizhou Solid State Lighting Company Limited | Tiny 6 pin side view surface mount LED |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN110098158B (zh) | 半导体封装件 | |
KR101900352B1 (ko) | 반도체 장치 및 그 제조 방법 | |
US6552419B2 (en) | Semiconductor device and liquid crystal module using the same | |
US6424050B1 (en) | Semiconductor device | |
JP5096782B2 (ja) | 半導体装置 | |
US7087989B2 (en) | Semiconductor device, electronic device, electronic apparatus, and method of manufacturing semiconductor device | |
US20140035161A1 (en) | Semiconductor device and method of manufacturing the same | |
US20150179623A1 (en) | Method for manufacturing semiconductor device | |
US7495327B2 (en) | Chip stacking structure | |
JP2000243775A (ja) | 半導体素子におけるはんだ接合部の疲労寿命を延長させる方法および装置 | |
US7755188B2 (en) | Method and apparatus for stacking electrical components using via to provide interconnection | |
JP2008166373A (ja) | 半導体装置およびその製造方法 | |
JP2006216717A (ja) | ウエハーレベル電気光学半導体組立構造およびその製造方法 | |
CN101582395B (zh) | 布线基板 | |
JP2007123595A (ja) | 半導体装置及びその実装構造 | |
JP2006196709A (ja) | 半導体装置およびその製造方法 | |
US8633499B2 (en) | Light emitting device | |
TW201250942A (en) | Integrated circuit packaging system with routed circuit lead array and method of manufacture thereof | |
US7655997B2 (en) | Wafer level electro-optical semiconductor manufacture fabrication mechanism and a method for the same | |
JP3891123B2 (ja) | 半導体装置、電子デバイス、電子機器、及び半導体装置の製造方法 | |
US20040227223A1 (en) | Semiconductor device, electronic device, electronic apparatus, and methods for manufacturing semiconductor device and electronic device | |
US20040222519A1 (en) | Semiconductor device, electronic device, electronic apparatus, method of manufacturing semiconductor device, and method of manufacturing electronic device | |
US20050110166A1 (en) | Semiconductor device, electronic device, electronic apparatus, method of manufacturing semiconductor device, and method of manufacturing electronic device | |
TWI313500B (ja) | ||
TWI429033B (zh) | 晶片封裝構造以及封裝方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070911 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071211 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080129 |