CN105990498A - 芯片封装结构及其制造方法 - Google Patents

Abstract

本发明提供一种芯片封装结构及其制造方法。芯片封装结构包括具有一承载表面的一基板、具有相对的一第一表面与一第二表面以及一连接第一表面与第二表面的侧表面的一芯片、一胶体层和一荧光层。芯片的第二表面设置在基板的承载表面上。荧光层完全覆盖芯片的第一表面。胶体层覆盖基板的承载表面与芯片的侧表面，其中胶体层的反射率至少大于90％。本发明的设计可增进芯片封装结构的光学性质，可提高光转换取出效率。

Description

芯片封装结构及其制造方法

技术领域

本发明是有关于一种芯片封装结构及其制造方法，且特别是有关于一种具有可提高光转换取出效率的发光二极管芯片封装结构及其制造方法。

背景技术

节能环保的发光二极管其应用十分广泛，除了日常生活中随处可见的产品可能设置有发光二极管，如一般照明、电脑或便携式电子产品屏幕的显示器、看板、艺术作品与应用等。

一般来说，传统发光二极管芯片封装结构是将发光二极管芯片配置在由陶瓷或金属材料所形成的凹杯状的承载基座上，再以胶体封装来包覆发光二极管芯片而形成封装结构。此时，发光二极管芯片的电极是位于承载基座的上方并位于凹杯内。然而，凹杯型态的承载基座具有一定的形状和厚度，而使发光二极管芯片封装结构的厚度无法有效降低。再者，因应多种不同应用的需求例如发出光线欲达到不同色温，需使用不同的凹杯状承载基座如变化基座厚度等，以符合应用所需。因此传统发光二极管芯片封装结构的应用弹性甚小。

发明内容

本发明提供一种芯片封装结构及其制造方法，可增进芯片封装结构的光学性质，例如可提高光转换取出效率。

本发明的芯片封装结构，包括具有一承载表面的一基板、具有相对的一第一表面与一第二表面以及一连接第一表面与第二表面的侧表面的一芯片、一胶体层和一荧光层。芯片的第二表面设置在基板的承载表面上。荧光层完全覆盖芯片的第一表面。胶体层覆盖基板的承载表面与芯片的侧表面，其中胶体层的反射率至少大于90％。

本发明的芯片封装结构的制造方法，包括提供一基板，并分隔设置复数个芯片在基板的一承载表面上，其中该些芯片各具有相对的第一表面与第二表面以及一连接该第一表面与该第二表面的侧表面，且该些第二表面设置在基板的承载表面上；形成一荧光层，以完全覆盖芯片的第一表面；形成一胶体层，以覆盖基板的承载表面与芯片的侧表面，其中胶体层的反射率至少大于90％；以及切割胶体层与基板，以形成复数个芯片封装结构。

基于上述，本发明提供一种芯片封装结构及其制造方法，先设置芯片在一基板并以胶体层封装后，暴露出芯片的一表面，再形成荧光层于暴露的芯片的表面上，通过实施例的设计可增进芯片封装结构的光学性质，例如可提高光转换取出效率。在其他实施例中，也可在在荧光层上再选择性地设置一透光层，来做为透光保护层，以增加水气传递路径，有效防止水气渗入。当然，不同透光层结构的结构形态，如透镜式透光层，则可有效提高光取出效率。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。

附图说明

图1A～1D为本发明第一实施例的一芯片封装结构的制造方法示意图；

图2A～2E示出本发明第一实施例的多个芯片封装结构的制造方法；

图3为本发明第二实施例的一芯片封装结构的示意图；

图4为本发明第三实施例的一芯片封装结构的示意图；

图5为本发明第四实施例的一芯片封装结构的示意图；

图6为本发明第五实施例的一芯片封装结构的示意图；

图7A～7C为应用实施例的芯片封装结构在基板的其中一种直列式光源布局的示意图；

图8A～8C为应用实施例的芯片封装结构在基板的其中一种矩阵式光源布局的示意图；

图9A～9C示出本发明第六实施例的芯片封装结构的制造方法局部步骤的示意图；

图10A～10C示出本发明第七实施例的芯片封装结构的制造方法局部步骤的示意图；

图11A～11E示出本发明第八实施例的芯片封装结构的制造方法局部步骤的示意图；

图12A～12D示出本发明第九实施例的芯片封装结构的制造方法局部步骤的示意图。

附图标记说明：

10、70、80：基板；

100a、100b、100c、100d：芯片封装结构；

101、701、801：承载表面；

102、702、802：底面；

103：边缘；

111a、111b：延伸电极；

112a、112b：接垫；

113a、113b：导孔；

75a、75b、85a、85b：散热垫；

20：芯片；

201：第一表面；

202：第二表面；

203：侧表面；

222a、222b：电极；

30、30a：胶体材料；

31、34、35、36：胶体层；

311：顶表面；

313、314、315、316：侧缘；

40：遮罩

401：开口；

41、42、43、44、45：荧光层；

44a、45a：侧缘；

51、52、54：透光层；

511、521、541：上表面；

513、514：侧缘；

515：延伸部；

515a：侧缘；

C：凹陷；

L1：荧光层的边长；

Lm：胶体层的边长；

Lc：芯片的边长；

d1：第一间距；

d2：第二间距；

M：模仁。

具体实施方式

本发明的实施例提出一种芯片封装结构及其制造方法，可提高光转换取出效率。以下是参照附图详细叙述本发明其中多组实施态样。需注意的是，实施例所提出的结构和内容仅为举例说明之用，本发明欲保护的范围并非仅限于所述的该些态样。实施例中相同或类似的标号是用以标示相同或类似的部分。需注意的是，本发明并非显示出所有可能的实施例。可在不脱离本发明的精神和范围内对结构加以变化与修饰，以符合实际应用所需。因此，未在本发明提出的其他实施态样也可能可以应用。再者，图式是已简化以利清楚说明实施例的内容，图式上的尺寸比例并非按照实际产品等比例绘制。因此，说明书和图示内容仅作叙述实施例之用，而非作为限缩本发明保护范围之用。

<第一实施例>

图1A～1D为本发明第一实施例的一芯片封装结构的制造方法示意图。图1A～1D中是以单颗芯片封装结构的剖面图示说明制造方法，以利于清楚叙述各元件之相关细节。如图1A所示，提供一基板10，并设置芯片20在基板10的承载表面101上。芯片20，例如是一发光二极管芯片，具有相对的一第一表面201与一第二表面202，且第二表面202设置在基板10的承载表面101上，第一表面201为芯片20的出光面。

一实施例中，芯片20为发光波长介于315nm至412nm之间的一UV发光二极管芯片。另一实施例中，芯片20为发光波长介于440nm至470nm之间的一蓝光发光二极管芯片。但其他发光波长范围的发光二极管芯片也可应用，本发明并不以此为限。

如图1B所示，形成一胶体材料30在基板10的承载表面101上并覆盖承载表面101和芯片20，其中胶体材料30的反射率至少大于90％。一实施例中，胶体材料30的材质例如是一高分子材料，例如白色环氧树脂封胶或硅树脂封胶(epoxy/silicon)(但不以此为限)，其高反射率的特性可以遮侧光，提升芯片20正向出光的效率。

然后，如图1C所示，移除部分的胶体材料30以形成一胶体层31，胶体层31的一顶表面311暴露出芯片20的第一表面201，且顶表面311切齐芯片20的第一表面201。实施例中例如是以研磨(polishing)方式移除部分的胶体材料30。

另外，在一实施例中，在形成该胶体层的步骤中，利用研磨方式以移除部分之胶体材料30时，接触到芯片20的第一表面201后也一并对第一表面201进行研磨，使高反射率的胶体层31的顶表面311与芯片20的第一表面201等高切齐，且芯片20的第一表面201(如蓝宝石(sapphire)的透明表面)具有刮痕而为一粗化表面，以增加光取出。一实施例中，研磨后芯片20的第一表面201具有一表面粗糙度Ra大于0.01μm。

此外，通过高机械强度的基板10的承载，在利用研磨方式以移除部分的胶体材料30时，除了一并粗化芯片20的第一表面201，还可同时使芯片20的透明基板(ex:蓝宝石基板)薄化，使全反射路径减少，进而提升照度，加强正向光强度。以2英寸晶圆为例，以实施例提出的制法可使研磨减薄后的芯片20厚度达到约100μm。当然，减薄后的芯片20厚度数值需依实际应用时的条件(ex:晶圆大小、基板10的机械强度等等)而定，有可能可以低于100μm而不破片，本发明对此并不多作限制。

在胶体层31的顶表面311与芯片20的第一表面201等高切齐之后，形成一荧光层41在胶体层31的顶表面311上方，且荧光层41至少完全遮蔽芯片20的第一表面201，例如覆盖芯片20的第一表面201但小于胶体层31的一边长。一实施例中，除了完全覆盖芯片20的第一表面201，荧光层41的四个边长皆分别小于胶体层31的四个边长。荧光层41的形成例如是可利用具有多个分隔设置开口的一遮罩，通过开口来进行荧光层41的涂布例如喷涂(spray)。实际制程中，在形成荧光层41后可通过切割(dicing)胶体层31和基板10，而形成多个分离的单颗芯片封装结构，如图1D所示。一实施例中，荧光层41中例如是掺有多个粒径大小于3μm～50μm范围之间的荧光粒子。

再者，根据实施例，除了胶体层31的顶表面311与芯片20的第一表面201切齐，如图1D所示，单颗芯片封装结构中基板10也具有两边缘103分别与101承载表面连接，胶体层31也具有两侧缘313分别与顶表面311连接。在切割胶体层31与基板10后，胶体层31的两侧缘313切齐于基板10的两边缘103。

另外，值得注意的是，荧光层41可以是直接形成在胶体层31的顶表面311上(图1D)，也可以是先形成一透光层(此透光材料不限定为胶材)在胶体层31的顶表面311，再形成荧光层41在透光层上(如文后第五实施例所述)，本发明对此并不限制，只要荧光层41可至少完全覆盖芯片20的第一表面201，即属本发明实施态样。

实施例的单颗芯片封装结构，直接形成在胶体层31的顶表面311上的荧光层41，其面积实质上等于或大于芯片20的面积但小于胶体层31的顶表面311的面积。一实施例中，如图1D所示，可完全覆盖芯片20的第一表面201的荧光层41，其边长L1大于芯片20的边长Lc但小于胶体层31的边长Lm。当然，本发明并不以此为限，在另一实施例中，荧光层41的面积也可实质上等于或是略大于芯片20的面积，也即荧光层41的边长L1可实质上等于或是略大于芯片20的边长Lc，可以减少蓝/黄圈现象，属本发明的实施态样。

由于芯片20在封装过程中反复地进行加热冷却、或是封装后芯片20在运作过程中，会造成热膨胀系数不同的各构装材料层在界面产生热应力，而导致构装材料层产生变形、脱层、崩裂、甚至芯片的毁损。因此实施例中，用来设置芯片20(ex:覆晶型态)的基板10和覆盖在基板10上与基板直接接触的胶体层31，其自身的热膨胀系数(Coefficient of thermal expansion，CTE)越小越好，而两者之间的热膨胀系数差异也越小越好，以避免热应力对结构产生不当的破坏。一实施例中，胶体层31和基板10的热膨胀系数皆小于15ppm/℃。一实施例中，胶体层31和基板10的热膨胀系数差值系小于10ppm/°C。一实施例中，基板10例如是选用一陶瓷(ceramic)基板，具有低的热膨胀系数约6ppm/℃；而胶体层31例如是具有低热膨胀系数的白色环氧树脂封胶或硅树脂封胶(epoxy or silicon)，硅树脂封胶具有热膨胀系数约14ppm/℃。另外，陶瓷基板具有高抗弯折强度，可保护芯片不受应力拉扯，具有应力阻挡层的功用。

再者，通过基板10的特殊设计可使实施例的芯片封装结构的短路风险降低，且做为表面黏着件(surface-mount devices，SMD)时可增加表面黏着面积，进而提高与外部电路进行组装时之对位精准度和组装效率。请参照第1A～1D图，实施例的基板10具有一底面102相对于承载表面101，且基板10包括：复数个延伸电极(extending electrodes)111a、111b彼此分离地设置在承载表面101，复数个接垫(solder pads)112a、112b彼此分离地设置在底面102，以及复数个导孔113a、113b垂直形成在基板10内，其中接垫112a、112b与延伸电极111a、111b通过导孔113a、113b电性连接而达到底面102与承载表面101的上下导通。例如，接垫112a与延伸电极111a以导孔113a电性连接，接垫112b与延伸电极111b以导孔113b电性连接。

而芯片20包括复数个电极222a、222b彼此分离地设置在第二表面202。设置芯片20在基板10的承载表面101上时，是使芯片20的电极222a、222b分别接触基板10的延伸电极111a、111b。其中，而延伸电极111a与111b的设置可以完全地或部分地与芯片20之电极222a、222b重叠，只要延伸电极111a与111b在结构上和电性上达到连接至芯片20的电极222a、222b的作用即属本发明可实施的态样。

如第1A～1D图所示，基板10的延伸电极111a与111b是彼此分离且暴露出芯片20的部分第二表面202。再者，基板10底面102的接垫112a、112b彼此分离并朝基板10的边缘103延伸。利用基板10的延伸电极111a、111b与接垫112a、112b的设计可放大原本芯片20的电极222a、222b间的距离，减少短路风险。如图1C所示，芯片20相邻的两电极222a、222b具有一第一间距d1，而基板10相邻的两接垫112a、112b具有一第二间距d2，第二间距d2大于第一间距d1。再者，延伸的接垫112a、112b其面积大于芯片20的电极222a、222b的面积，在与外部电路进行组装时例如进行表面黏着，整个芯片封装结构的表面黏着面积增加，而可增加对位精准度和提升组装效率。特别是当封装结构尺寸甚小时，实施例的设计更可使封装结构的产品良率、电性表现、与结构上的强度和稳定度皆显著得到改善。

此外，在荧光层41涂布制程中，荧光粉与胶体的比例依照不同色温可选择其合适的比例范围，以获得最佳的光转换取出效率。例如，较高色温下对应的荧光层具有第一厚度，较低色温下对应的荧光层具有第二厚度，第一厚度小于第二厚度(较高色温的荧光层比较低色温的荧光层的厚度要薄)。一实施例中，在色温范围4500K～9000K之间，荧光层41的厚度为40μm～100μm，荧光层41包括一高分子胶体和重量百分比为40wt％～60wt％的荧光粉分布在高分子胶体内。一实施例中，在色温范围2200K～4000K之间，荧光层41的厚度为100μm～250μm，荧光层41包括一高分子胶体和重量百分比为40wt％～70wt％的荧光粉分布在高分子胶体内。该些数值仅为例示之用，并非用以限制本发明。相较于传统芯片封装结构是将芯片配置在具有一定厚度的凹杯型态的承载基座，也限制了荧光层的厚度变化。而本发明实施例的结构设计，荧光层41的厚度可以依照欲达色温高低的不同需求而作相应的调整和变化，以获得最佳的光转换取出效率，因此实施例的设计在应用变化上相较于传统芯片封装结构有更多弹性可供选择。

图2A～2E示出本发明第一实施例的多个芯片封装结构的制造方法。各构装材料层的细部结构与相关叙述请参照图1A～1D及上述说明，部分细节在此不再重复赘述。如图2A所示，提供一基板10，并分隔设置多个芯片20在基板10的承载表面101上，其中各芯片20具有相对的第一表面(出光面)201与第二表面202(具有电极222a、222b)，且第二表面202设置在基板10的承载表面101(具有延伸电极111a、111b)上。如图2B所示，形成一胶体材料30在基板10的承载表面101上以覆盖承载表面101和该些芯片20，其中胶体材料30的反射率至少大于90％。之后，如图2C所示，例如以研磨方式移除部分的胶体材料30以形成一胶体层31，研磨时可还包括对芯片20进行表面(第一表面201)粗化和芯片减薄等步骤；研磨完成后，胶体层31的顶表面311暴露出芯片20的第一表面201并与20之第一表面201等高切齐。如图2D所示，提供一遮罩40在胶体层31上方，且遮罩40具有分隔设置的复数个开口401对应该些芯片20的位置，其中开口的面积401实质上等于或大于芯片20的面积；通过遮罩40的开口401涂布一荧光层41在胶体层31的顶表面311上方，且荧光层41至少完全覆盖芯片20的第一表面201但小于胶体层31的一边长。之后，如图2E所示，对胶体层31与基板10进行切割，以形成多个芯片封装结构，各个芯片封装结构(同图1D所示)的荧光层41的面积实质上等于或大于芯片20的面积但小于胶体层31的顶表面311的面积。如图1D所示，完全覆盖芯片20的荧光层41其边长L1大于芯片20的边长Lc而小于胶体层31的边长Lm。而切割步骤后，胶体层31的两侧缘313切齐于基板10的两边缘103。

以下是提出本发明的其中几种芯片封装结构的设计，以作举例说明之用。需注意的是，本发明并非仅限于例示的该些态样，未在本发明提出的其他实施态样也可在不脱本发明欲保护的范围下而可以应用。另外，在第二～五实施例中与第一实施例相同或相似的元件是沿用相同或相似标号，且在前述已经清楚说明的细节也不再赘述。

<第二实施例>

图3为本发明第二实施例的一芯片封装结构的示意图。第二实施例中与第一实施例的不同处，是在如图1D所示的芯片封装结构上更形成一透光层51。第二实施例中透光层51为一平面式透明胶材。如图3所示，第二实施例的荧光层41直接形成在胶体层31的顶表面311并至少完全覆盖芯片20的第一表面201，且芯片封装结构还包括透光层51形成在胶体层31的顶表面311上并完全覆盖荧光层41。其中透光层51的厚度大于荧光层41的厚度。再者，第二实施例中，透光层51具有两侧缘513分别与其上表面511连接，且透光层51的两侧缘513与胶体层31的两侧缘313与基板10的两边缘103皆切齐。

<第三实施例>

图4为本发明第三实施例的一芯片封装结构的示意图。第三实施例中也是在如图1D所示的芯片封装结构上更形成一透光层52，但与第二实施例不同的是，第三实施例的透光层52为一透镜式透明胶材。如图4所示，第三实施例的透光层52形成在胶体层31的顶表面311上并完全覆盖荧光层41，且透光层52的上表面521延伸至胶体层31的两侧缘313。

不论是平面式透光层51(第二实施例)或是透镜式透光层52(第三实施例)都可增加水气传递路径，有效防止水气渗入。而透镜式透光层52(第三实施例)则可增加光取出效率。

<第四实施例>

图5为本发明第四实施例的一芯片封装结构的示意图。与第一实施例的不同处，是第一实施例的荧光层42是一平面式荧光层，而第四实施例的荧光层42是一透镜式荧光层，可增加光取出效率。一实施例中，荧光层42中内含3μm～50μm粒径大小的荧光粒子。

<第五实施例>

图6为本发明第五实施例的一芯片封装结构的示意图。第五实施例中，是先形成一透镜式透光层52在胶体层31的顶表面311并至少完全覆盖芯片20的第一表面201，再涂布荧光层43在透镜式透光层52上。透镜式透光层52除了可增加水气传递路径，有效防止水气渗入，还可增加光取出效率。

另外，实际应用时，可以是设置多个实施例的芯片20在一基板上以形成实施例的芯片封装结构，可以有许多不同的设置布局方式，视应用的需求而定。以下是提出其中一种直列式光源布局和一种矩阵式光源布局作例示说明，但本发明并不局限于此。

图7A～7C为应用实施例的芯片封装结构在基板的其中一种直列式光源布局的示意图。基板70的底面702具有散热垫，通过特殊散热垫设计可以使整个芯片级封装结构达到热电分离的效果。图7A示出多个(五个)芯片20彼此相距地设置在基板70上，其排列方式也如同一1×5直列。图7B示出分别设置在基板70的承载表面701的芯片20(方框区域例如是上述实施例中的荧光层41的区域)与设置在底面702的散热垫的位置。其中基板70的承载表面701与底面702通过导通孔上下导通。图7C示出位于基板70的底面702的散热垫(thermal pad)75a、75b的设计示意图。其中大面积的散热垫75a可与相应所有芯片20的位置有重叠部分，对应两散热垫75b处有导通孔(其内部填充有导电材料如金属)贯穿基板70以达到上下导通，操作时施以相反电压于两散热垫75b，由于散热垫75a与两散热垫75b分隔设置(散热上彼此独立)，如此设计可以达到热电分离，延长封装结构整体的使用寿命。

图8A～8C为应用实施例的芯片封装结构在基板的其中一种矩阵式光源布局的示意图。与图7A～7C类似的，图8A示出多个(四个)芯片彼此相距地设置在基板80上，其排列方式也如同一2×2矩阵。当然本发明并不限于此，其他m×n矩阵(m≥2,n≥2，m，n为正整数)的排列方式也可应用。图8B示出分别设置在基板80的承载表面801的芯片20与设置在底面802的散热垫的位置。其中基板80的承载表面801与底面802通过导通孔上下导通。图8C示出位于基板80的底面802的散热垫85a、85b的设计示意图。其中大面积的散热垫85a与相应所有芯片20的位置有重叠部分，对应两散热垫85b处有导通孔(其内部填充有导电材料如金属)贯穿基板80以达到上下导通，操作时施以相反电压于两散热垫85b，由于散热垫85a与两散热垫85b分隔设置(散热上彼此独立)，如此设计可以达到热电分离，延长封装结构整体的使用寿命。

综合上述，实施例的发光二极管芯片封装结构(如图1D所示)，胶体层31的顶表面311暴露出芯片20的第一表面201且切齐芯片20的第一表面201(出光面)，且胶体层31的两侧缘313切齐基板10的两边缘103，而位于胶体层31的顶表面311上方的荧光层41至少完全覆盖芯片20的第一表面201但小于胶体层31的一边长，荧光层41的面积实质上等于或大于芯片20面积但小于胶体层31的顶表面311面积，可减少蓝/黄圈现象。实施例中，胶体层31(ex:硅+二氧化钛)的反射率至少大于90％，可以将芯片20的侧光导至正向，增进正向出光的效率，提升照度。再者，一实施例中，基板10例如是选用具有低热膨胀系数的一陶瓷(ceramic)基板(约6ppm/℃)，与胶体层31的材质(例如白色环氧树脂封胶或硅树脂封胶，硅树脂封胶具有热膨胀系数约14ppm/℃)同样是具有低热膨胀系数，可避免热应力对结构产生不当的破坏。且陶瓷基板具有高抗弯折强度，可保护芯片不受应力拉扯，具有应力阻挡层的功用。再者，通过基板10的特殊设计(上下导通的延伸电极111a、111b与接垫112a、112b)可使实施例的芯片封装结构的短路风险降低，且与外部电路进行组装时可增加表面黏着(SMD)面积，进而提高黏着的对位精准度和组装效率。此外，在荧光层41涂布制程中，荧光粉与胶体的比例依照不同色温可选择其合适的比例范围，以获得最佳的光转换取出效率。而本发明实施例的结构设计，荧光层41的厚度可以依照欲达色温高低的不同需求而作相应的调整和变化，以获得最佳的光转换取出效率，因此实施例的设计在应用变化上相较于传统芯片封装结构有更多弹性可供选择。另外，根据实施例提出的制造方法也可于形成胶体层31的步骤中(例如利用研磨方式以移除部分的胶体材料30)，更可一并对芯片20的第一表面201进行研磨，使高反射率的胶体层31的顶表面311与芯片20的第一表面201不只等高切齐，也使芯片20的第一表面201形成一粗化表面(例如表面粗糙度Ra大于0.01μm)而增加光取出效率。再者，在高机械强度的基板10的承载下，粗化芯片20的第一表面201的步骤中还可薄化芯片20使全反射路径减少，进而提升照度，加强正向光强度。

在此必须说明的是，下述实施例沿用前述实施例的元件标号与部分内容，其中采用相同的标号来表示相同或近似的元件，并且省略了相同技术内容的说明。关于省略部分的说明可参考前述实施例，下述实施例不再重复赘述。

<第六实施例>

图9A～9C示出本发明第六实施例的芯片封装结构的制造方法局部步骤的示意图。本实施例的芯片封装结构的制造方法与图2A至图2E的芯片封装结构的制造方法相似，差异之处仅在于：在图2A的步骤之后，即提供基板10，并分隔设置多个芯片20在基板10的承载表面101上之后，请参考图9A，以喷涂的方式形成一荧光层44，且荧光层44直接覆盖在芯片20的第一表面201与侧表面203上以及基板10的承载表面101上。接着，以喷涂的方式形成一透光层54在荧光层44上，其中透光层54与荧光层44共形设置，且透光层54具有一上表面541、多个侧缘514分别与上表面541连接以及多个延伸部515与侧缘514连接。接着，请参考图9B，通过点胶的方式形成一胶体层34，其中胶体层34沿着透光层54的延伸部515及侧缘514延伸配置在透光层54的上表面541上且暴露出部分上表面541。此处，胶体层34是直接覆盖透光层54的侧缘514与延伸部515。特别是，胶体层34是通过毛细作用地关系而包覆透光层54的侧缘514以及延伸部515，且也因为毛细做用而延伸至透光层54的上表面541上。较佳地，胶体层34在透光层54的上表面541上的延伸长度小于或等于芯片20长度的10％(请协助确认)。然而，胶体层34也会因为表面张力关系，在相邻两芯片20之间，胶体层34呈现下凹的现象。之后，请同时参考图9B与图9C，对胶体层34、透光层54、荧光层44以及基板10进行切割，以形成多个芯片封装结构。为了方便说明起见，图9C仅示意地示出一个芯片封装结构。请参考图9C，芯片封装结构的胶体层34的两侧缘314、透光层54的延伸部515的侧缘515a、荧光层44的侧缘44a以及基板10的边缘103皆切齐。至此，已完成芯片封装结构100a的制作。

<第七实施例>

图10A～10C示出本发明第七实施例的芯片封装结构的制造方法局部步骤的示意图。本实施例的芯片封装结构的制造方法与图9A至图9C的芯片封装结构的制造方法相似，差异之处仅在于：在图9A的步骤之后，即形成透光层54之后，请参考图10A，翻转整体结构，并将一模仁M以及配置在模仁M上的胶体材料30a以加热加压的方式压合在透光层54上。由于透光层54与荧光层44皆是与芯片20的外部轮廓共形设置，因此相邻两芯片20之间具有一凹陷C，而胶体材料30a因为热压合的关系而填充于此。接着，请参考图10B，移除模仁M，并翻转整体结构而形成胶体层35。此时，胶体层35完全暴露出透光层54的上表面541，且胶体层35在凹陷C内的浓度大于位于透光层54的上表面541上的浓度。之后，请同时参考图10B与图10C，对胶体层35、透光层54、荧光层44以及基板10进行切割，以形成多个芯片封装结构。为了方便说明起见，图10C仅示意地示出一个芯片封装结构。请参考图10C，芯片封装结构的胶体层35的侧缘315、54透光层的延伸部515的侧缘515a、荧光层44的侧缘44a以及基板10的边缘103皆切齐。至此，已完成芯片封装结构100b的制作。

<第八实施例>

图11A～11E示出本发明第八实施例的芯片封装结构的制造方法局部步骤的示意图。本实施例的芯片封装结构的制造方法与图2A至图2E的芯片封装结构的制造方法相似，差异之处仅在于：在图2C的步骤之后，即以研磨方式移除部分的胶体材料30以形成一胶体层31，研磨时可还包括对芯片20进行表面(第一表面201)粗化和芯片减薄等步骤；研磨完成后，胶体层31的顶表面311暴露出芯片20的第一表面201并与20之第一表面201等高切齐之后，请参考图11A，移除胶体层31。此处，研磨时对芯片20进行第一表面201粗化和芯片减薄等步骤的目的在于：使所采用的芯片20具有相同的高度，以有利于后续地制造步骤。接着，请参考图11B，以喷涂的方式形成一荧光层44，且荧光层44直接覆盖在芯片20的第一表面201与侧表面203上以及基板10的承载表面101上。接着，以喷涂的方式形成一透光层54在荧光层44上，其中透光层54与荧光层44共形设置，且透光层54具有一上表面541、多个侧缘514分别与上表面541连接以及多个延伸部515与侧缘514连接。接着，请参考图11C，翻转整体结构，并将一模仁M以及配置在模仁M上的胶体材料30a以加热加压的方式压合在透光层54上。由于透光层54与荧光层44皆是与芯片20的外部轮廓共形设置，因此相邻两芯片20之间具有一凹陷C，而胶体材料30a因为热压合的关系而填充于此，且胶体材料30a在凹陷C内的浓度大于位于透光层54的上表面541上的浓度。接着，请参考图11D，移除模仁M，并翻转整体结构而形成胶体层35。此时，胶体层35完全暴露出透光层54的上表面541。之后，请同时参考图11D与图11E，对胶体层35、透光层54、荧光层44以及基板10进行切割，以形成多个芯片封装结构。为了方便说明起见，图11E仅示意地示出一个芯片封装结构。请参考图11E，芯片封装结构的胶体层35的侧缘315、54透光层的延伸部515的侧缘515a、荧光层44的侧缘44a以及基板10的边缘103皆切齐。至此，已完成芯片封装结构100c的制作。

<第九实施例>

图12A～12D示出本发明第九实施例的芯片封装结构的制造方法局部步骤的示意图。本实施例的芯片封装结构的制造方法与图2A至图2E的芯片封装结构的制造方法相似，差异之处仅在于：在图2A的步骤之后，即提供基板10，并分隔设置多个芯片20在基板10的承载表面101上之后，请参考图12A，通过点胶的方式形成一胶体层36，其中胶体层36沿着芯片20的侧表面203而延伸至基板10的承载表面101上。接着，请参考图12B，对胶体层36以及基板10进行一预切程序，而形成多个凹槽V。接着，请参考图12C，以点胶的方式形成一荧光层45在芯片20的第一表面201上且延伸覆盖在胶体层36上。此处，荧光层45是为一透镜式荧光层。之后，请参考图12D，沿着凹槽V对基板10进行切割，以形成多个芯片封装结构。为了方便说明起见，图12D仅示意地示出一个芯片封装结构。请参考图12D，芯片封装结构的胶体层36的侧缘316、荧光层45的侧缘45a以及基板10的边缘103皆切齐。至此，已完成芯片封装结构100d的制作。

综上所述，本发明提供一种芯片封装结构及其制造方法，先设置芯片在一基板并以胶体层封装后，暴露出芯片的一表面，再形成荧光层于暴露的芯片的表面上，通过实施例的设计可增进芯片封装结构的光学性质，例如可提高光转换取出效率。在其他实施例中，也可在在荧光层上再选择性地设置一透光层，来做为透光保护层，以增加水气传递路径，有效防止水气渗入。当然，不同透光层结构的结构形态，如透镜式透光层，则可有效提高光取出效率。

最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (10)

1.一种芯片封装结构，其特征在于，包括：

一基板，具有一承载表面；

一芯片，具有相对的一第一表面与一第二表面以及一连接该第一表面与该第二表面的侧表面，其中该芯片的该第二表面设置在该基板的该承载表面上；

一荧光层，完全覆盖该芯片的该第一表面；以及

一胶体层，覆盖该基板的该承载表面与该芯片的该侧表面，其中该胶体层的反射率至少大于90％。

2.根据权利要求1所述的芯片封装结构，其特征在于，该胶体层直接覆盖该基板的该承载表面且包覆该芯片的该侧表面，该胶体层的一顶表面暴露出该芯片的该第一表面且切齐该芯片的该第一表面，而该荧光层位于该胶体层的该顶表面上方，且该荧光层的一第一边长小于该胶体层的一第二边长。

3.根据权利要求1所述的芯片封装结构，其特征在于，该基板具有两侧表面分别与该承载表面连接，该胶体层具有两侧表面分别与该顶表面连接，该胶体层的该两侧表面分别切齐于该基板的该两侧表面。

4.根据权利要求1所述的芯片封装结构，其特征在于，该芯片包括复数个电极彼此分离地设置在该第二表面，该基板包括复数个延伸电极设置在该承载表面且分别与该芯片的该些电极接触，其中该胶体层也覆盖该些电极和该些延伸电极。

5.根据权利要求4所述的芯片封装结构，其特征在于，该基板具有一底面相对于该承载表面，该基板还包括复数个接垫彼此分离地设置在该底面，和复数个导孔形成于该基板内，该些接垫与该些延伸电极通过该些导孔电性连接。

6.根据权利要求5所述的芯片封装结构，其特征在于，该芯片的相邻的该些电极具有一第一间距，该基板的相邻的该些接垫具有一第二间距，该第二间距大于该第一间距。

7.根据权利要求1所述的芯片封装结构，其特征在于，该荧光层直接形成于该胶体层的该顶表面上并至少完全覆盖该芯片的该第一表面，该芯片封装结构还包括：

一透光层，形成于该胶体层的该顶表面上并完全覆盖该荧光层，其中该透光层的厚度大于该荧光层的厚度。

8.根据权利要求7所述的芯片封装结构，其特征在于，该基板具有两侧表面分别与该承载表面连接，该胶体层具有两侧表面分别与该顶表面连接，该透光层具有一上表面延伸至该胶体层的该两侧表面。

9.根据权利要求8所述的芯片封装结构，其特征在于，该透光层具有两侧表面分别与该上表面连接，且该胶体层的该两侧表面分别与该基板的该两侧表面与该透光层的该两侧表面皆切齐。

10.一种芯片封装结构的制造方法，其特征在于，包括：

提供一基板，具有一承载表面；

分隔设置复数个芯片在该基板的该载表面上，其中该些芯片各具有相对的一第一表面与一第二表面以及一连接该第一表面与该第二表面的侧表面，且该些第二表面设置在该基板的该承载表面上；

形成一荧光层，以完全覆盖该些芯片的该些第一表面；

形成一胶体层，以覆盖该基板的该承载表面与该芯片的该侧表面，其中该胶体层的反射率至少大于90％；以及

切割该胶体层与该基板，以形成复数个芯片封装结构。