TWI305061B - Nitride semiconductor substrate and method of producing same - Google Patents

Nitride semiconductor substrate and method of producing same Download PDF

Info

Publication number
TWI305061B
TWI305061B TW093121516A TW93121516A TWI305061B TW I305061 B TWI305061 B TW I305061B TW 093121516 A TW093121516 A TW 093121516A TW 93121516 A TW93121516 A TW 93121516A TW I305061 B TWI305061 B TW I305061B
Authority
TW
Taiwan
Prior art keywords
nitride semiconductor
substrate
film
gan
rms
Prior art date
Application number
TW093121516A
Other languages
English (en)
Other versions
TW200520259A (en
Inventor
Masato Irikura
Yasushi Mochida
Masahiro Nakayama
Original Assignee
Sumitomo Electric Industries
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries filed Critical Sumitomo Electric Industries
Publication of TW200520259A publication Critical patent/TW200520259A/zh
Application granted granted Critical
Publication of TWI305061B publication Critical patent/TWI305061B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02013—Grinding, lapping
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02395—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Materials Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Led Devices (AREA)
  • Recrystallisation Techniques (AREA)

Description

1305061 九、發明說明： 【發明所屬之技術領域】 本發明係關於氮化物半導體基板及其製造方法。InGaN 類藍色發光元件係在藍寶石基板或SiC基板上，使n型、p 型之GaN、InGaN、AlGaN等進行薄膜氣相成長而製造。藍 寶石基板具有製造方法已知、供給穩定且價格低廉之優點。 【先前技術】 藍寶石基板與GaN或InGaN由於晶格常數不同以致缺陷 密度較高。儘管如此，可以製造可以發出藍色、綠色等較 寬波長範圍之光之發光二極體（LED)。由此，大量市售使用 藍寶石基板上具有GaN類之藍色發光二極體。作為發光波 長範圍較廣且廉價之發光二極體使用InGaN/藍寶石基板即 可。 ☆然而，雖說如此’藍寶石基板具有缺點。由於藍寶石不 谷易劈開’不能藉由自然劈開而製造雷射之共振器之反射 鏡。必須機械地切割表面以形成平滑面。 十由於藍寶石具有絕緣性，所以不能自其底部作為電極。
To要石基板上加上η型_薄膜，在其上層積―、 ::Γη型、_層：姓刻除去層之部分直至前述一 曰 nlGaN中形成η電極。為 連接m… 〜將P電極、η電極與導線 之剩餘面冑H人配線結合。由於需要相對於η電極大小 之幻餘面積，所以且有日Η 積比例較小之缺點 積内之發光部分所佔有之面 無論如何，由於晶格不匹配，在藍寶石基板上氣相成長 94730.doc 1305061
GaN薄膜仍然具有較大缺陷而使錯位密度較大。其 為109〜其在低電流下之寬波長範圍内發光之咖 之晴况下，雖然沒有問題，但是在將來之短波長發光時， 仍需要高輸出之LED。在該用途中，存在結晶缺陷（錯位） 成為發光之障礙。 口此，具有不使用藍寶石基板而使用GaN基板之需求。 如果為GaN基板，由於需要與薄膜之材料相同，晶格不會 不匹配，所以應該可以得到優質之薄膜。另外，由於11型〇. -、有‘電|·生’所以基板可以作為n電極’也可以將底面作為 η電極而僅與外殼連接下，與陰極插㈣線連ι由於使η 電極處於上部沒有困難’所以可以選取較寬之有效面積。 此外，如果使用如後所述之小面成長法，可以使錯位密度 減小到10〜108 cm 2。具有容易劈開而形成晶片使用之優點。 然而，製作GaN之單晶較為困_，此係由於不能形成溶 液而不能進行液相成長。因&，可以使較薄膜成長之氣 相成長法在襯底基板上形成較厚之⑽膜後，除去概底基 板，得到GaN之獨立薄膜結晶之方法。 土 曰由此’如果可以使用GaN獨立基板，在其上使㈣薄膜磊 晶生長’由於不具有晶格不匹配’可以得到錯位較小之薄 膜。但仍無法良好地進行。仍然具有高密度錯位元。^ 如何’⑽基板本身具有高密度錯位元，由於蟲晶成長薄 膜延續其錯位元，仍具有高密度之錯位元。可以理解該問 題。 Λ 可以形成錯 如果在藍寶石基板上就此使GaN氣相成長， 94730.doc 1305061 位毯度極大之薄膜。因此，本發明者們發明如下方法·在 :成小面且維持小面之同時，藉由使⑽在。轴方向 =㈣錯則人小面之底部而生成錯位束，以降低其以 /刀的錯位②、度。在專利文獻21論述該方法。由此可以 仔到10〜10 cm左右之低錯位GaN獨立結晶。，然而，由於 其使錯位成束而彙集’可見之數量減少’並不能使此處之 錯位消減。由於避開錯位元束之部分而製作裂置較佳，此 種GaN基板為有用。 僅用所述之GaN之獨立結晶不能成為製造裝置之晶圓。 由於所述之半導體晶圓係藉由微影蝕刻進行佈圖，故需要 使其不產生扭曲。另外，表面必須為平滑平坦之反射鏡面。 此處僅提出不使扭曲成為問題的平坦度^雖然不能直接表 現平坦度，但是其為表面粗糙度的相反概念，且表面粗糙 度可以由面粗度表示。 表面平坦度係與錯位完全不同之問題。為了提高平坦 度，可以對試料進行研磨。為了使平坦度更高，可以進行 更徹底之研磨。但是，如果反覆進行研磨會提高成本，但 是提高晶圓成本並非所期望。應當根據成本與裝置之要求 共同決定必要之平坦度（或面粗度）。 由於GaN基板直到最近才出現，所以幾乎沒有涉及表面 之面粗度之文獻。專利文獻1敍述應當使GaN基板之凹凸差 為±1 μιη以下。其揭露使n_GaN層、n-AlGaN/GaN超晶格包 覆層、InGaN活性層、p_A1GaN/GaN超晶格包覆層*p_GaN 罩層等在GaN基板上磊晶成長，雖然初 始之η-GaN層有5 μπι 94730.doc 1305061 ，但是其他層較薄為超晶格之11_八1(}你為〇 〇2 μηι、〇.為 〇·〇2μπι、InGaN活性層為〇〇3μιη，由於非常薄，如果基板 之凹凸為± 1 μιη以上，則其上之磊晶成長層凹凸變得過大， 作為LED時之特性變差。 首先’在基板上負載5 pm2n_GaN，其具有緩和凹凸差 之作用，使凹凸差之下限為土〇·3 μιη左右。 基於不切斷與錯位密度無關之薄膜之觀點，選取凹凸差 為±1 μιη〜±0.3 μιη。由±表示其差值為絕對值之2倍。也即， 專利文獻1中所期望之表面高低差為2 μηι〜〇 6 pm。雖然使 用凹凸差此等措詞，但是由於其係指相鄰之凹凸之高度差 平均值，係相當於前述之表示面粗度之定義中之以之2倍之 值。所以Ra為2 μιη〜0.6 μιη左右。
Ra與Rms之關係不能同義地決定。然而Ra肯定小於尺瓜8。 然而，即使在有規則混亂之情況下，Rms/Ra&值較小，為 1.3倍左右。進一步在具有無序之高低差之情況下，Rms/Ra 比值變得更大，為！·3倍〜2倍左右。另外，如果取其中間值 大約為1.5’由專利文獻丨之凹凸差轉換為Rms而進行比較， 則 Rms為 3 μπι〜1 μιη。 專利文獻1將凹凸差規定為土 1 μηι。由於只記載了如果凹 凸在該值以上，則LED特性變差，並未就GaN基板之磨削 (lapping)研磨技術進行具體地記述。另外，未涉及基板錯 位密度。也未就基板錯位密度對薄膜之影響進行考察。 非專利文獻1載述：在藍寶石基板上形成等間隔地打開多 數之窗口之Si〇2、SiN之ELO膜而在其上製作GaN薄膜，由 94730.doc 1305061 於在GaN中***異種材料，可以形成空隙，也可以形成不 均一之部分，此均為所不期望者。因此，提出藉由許多反 應性離子姓刻而平行地穿過<1]L_2〇>方向而在藍寶石基板 上c軸成長之GaN薄膜上形成深度為丨# m之溝，該溝具有 7 μιη之底邊（0001)與45度之斜面（1_1〇2)，然後在薄膜上藉 由MOCVD法再成長2 μιη；|之薄膜，而製造表面錯位密度減 少之GaN薄膜之方案。 藉由改變5/3族比可以改變^軸方向之成長速度和 <1-101>方向之成長速度。在5/3族比為55〇〇時，可以斷定 藉由將2 μηι厚之表面適當之錯位密度集中而有效地減少錯 位密度。所述之5族為Η%氣體，所述之3族為三甲基鎵 TMGGCHAGa)。所述之5/3族比係將腿3之莫耳數除以供給 到藍寶石基板之TMG之莫耳數之值。所述之其比為55〇〇係 指相對於！莫耳TMG，供給55〇〇莫耳NH3。可以知道5族之 供給極不均等。所以其不僅為實現％〇(：：¥1)法，而且出於實 現該新方法之可能，也有必要使其進行。如果為普通之 MOCVD法，5/3族比為 1〇〇〇〜3000。 由於論文難以理解，使用圖6進行說明。也即，如下所述。 傾斜面（1-101)之表面面而5/3族比較高，則傾斜之 <1-101>方向之成長速度11變大。（：面（〇〇〇1)之表面為（5&面且 5/3族比較高之<0001>方向成長（c面成長）速度ν變高。如果 使溝之表面之長度為此處為7㈣，溝之深度為F(此處為 1 μηι)，使再結晶之GaN層之厚度為w(此處為2 ，而使 由傾斜面以速度u傾斜成長到達溝之正中點〇(3.5陣處） 94730.doc •10· Z305061 鈣位隼：厗度為W’則正好將溝覆蓋，使由斜面延伸出之 =集中到中點。由溝底面到結晶表面之距離係深度F盘再 ^晶厚度w之和（F+w)。由傾斜面之點p到再成長結晶 溝中點 〇之㈣為{(w+(F/2))2+(M/2_(F/2)e_)2} % 使傾 斜面與水平之角度為θ。有必要使結晶成長從㈣面之法線 向上進仃，並使其正好朝向再成長結晶表面之中點〇。橫 向之距離為（M/2)-(F/2)e_，縱向之距離為（F/2)+w。其比 例必須恰好為tane。 ” M F ~ζ----cot ❹ _ = — 2 (i) 此處，使θ=45。。所以（1)之比例應該為1。 側向之平坦面成長（C面成長）速度為¥而其成長距離為 w。平坦面之膜厚為贾時，由傾斜面之成長可以恰好達到溝 中點。傾斜面之成長到達溝中點之時間為[{(f/2+w)2+((m/2) -(F/2)c〇te)2}]/2/u。平坦面到達厚度评之時間為w/v。如果 使5/3族比值變大，可以使速度比u/v變高。因此，如果可以 賦與u/v比而成為下述[式2]，則可以將錯位集中到w之再結 晶下之恰在溝之正上方之中點。可以列舉集中之錯位之一 種。所以’使用該做法之原因在於可以將錯位密度減少到 1/100左右。可以斷定5/3族比值為55〇〇左右且u/v比值滿足 (2)式可以降低錯位密度。此處，由於μιη、w==2 μιη、 Μ=7 μιη、θ=45°，所以下述[式3]式成立。所以，所述原因 94730.doc 11 13〇5〇61 為：如果以使u/v=2之5/3族比值供給原料氣，可以藉由恰好 為2 μηι厚度之再結晶減少錯位密度。
(2)
(3) 此為藉由改變為ELO法，而在較薄之基板上製作2 μιη或 3 μηι之較薄之薄膜而得到之物質。雖然本發明根據基板、 薄膜之不同，其目的也不同，但是由於藉由溝而減少錯位 氆度的想法較為有趣，所以在此處列舉。 ，仁疋非專利文獻1之方法為：在如前決定溝之深度F、 寬度Μ與再結晶層厚度w，且使u/v比為—定值之非常嚴格 之條件下才⑥成立之非常受局限之方法。由於厚度小於或 大於W，均會使來自錯位束之錯位變寬，將無法减小錯位 密度。溝必須與相同尺寸(F、M、傾斜角θ)之一定方位 <11，>平行。稍微在其以外，則錯位密度完全不能減小。 由於（Η02)面應當μ面成4319。之角度，所以所述之 θ = 45為使溝之傾斜面為（1_1〇2)之情形。 雖然為感興趣之方法 彳一疋MOCVD法之5/3族比值通常 為1000〜3000。該方法在比苴 匕八更大之5/3族比值=5500之比例 下’提供原料氣體。其係ΝΗ | 心n〜 #良費且浪費較多之方法。本 發明研究：在MOCVD法中，不將俨、日 +财衩混入到GaN中。 94730.doc -12- 1305061 由此，本發明者不使用MOCVD法而藉由HVPE法或MOC 法形成GaN膜。 HVPE法不以有機金屬提供Ga，而將Ga金屬放入舟皿 中，放入熱壁型爐中加熱，在形成Ga熔液時導入氫氣與HC1 之混和氣體，一次生成GaCl。在支撐襯底基板之基座 (susceptor)上吹入氫氣與NH3氣，使GaCl與NH3反應而以 G aN在基板上堆積。 MOC法使用有機金屬原料，並使其與HC1反應製作 GaCl，使其與NH3反應生成GaN。由於製作一次GaCl，則 GaN之碳污染變少。 專利文獻3為本申請人所闡述之藉由GaN基板之氣相成 長之製造方法。該發明之基板選取藉由該方法而製造之剛 切割（as-cut，7只、'力7卜）晶圓作為起始材料。 [專利文獻1]特開平10-256662號”氮化物半導體基板之製 造方法及氮化物半導體元件之製造方法”。 [專利文獻2]特開200卜102307號”單結晶GaN之結晶成長 方法及單結晶GaN基板之製造方法與單結晶GaN基板”。 [專利文獻3]特開2000-12900號"GaN單結晶基板及其製 造方法”。 [非專利文獻 1 ] M. Ishida, M. Ogawa，K. Orita, 0· Imafuji， M.Yuki, T.Sugino, K.Itoh, "Drastic reduction of threading dislocation in GaN regrown on groov edstripe structure", Journal of Crystal Growth 221 (2000) 345-349 發明公開 94730.doc -13 - 1305061 發明所欲解決之問題 用於製造InGaN類藍色LED之剛切割GaN基板只可藉由 氣相成長法製造，而磨削（lapping)、研磨、蝕刻等方法則 不月b確定。此處，以磨削（lapping)、研磨為課題。關於 獨立基板之適當磨削（lapping)、研磨方法還不清楚。另外， 還不明白可以研磨到何種程度之平坦度。 此處所述之平坦性係作為表現表面凹凸較少之情形之用 使用使用平坦度之措詞，並非直接表示平坦度之參數。 因此，藉由面粗度表示平坦性。所述之較小之面粗度，即 為平坦度較尚。面粗度也如Rmax、Ra、Rms，具有幾種不 同之定義。
Rmax為表面中最深之凹部和最高之凸部之高度差。每隔 一定微小距離選取樣品點，Ra為鄰接之樣品點之高度差匕 之平均值（Σ1ι/Ν)。Rms為鄰接之凹凸高度平方之平均值 之平方根’2/N}1/2)。藉由凹凸之狀態其值之關係不同， 不存在同義關係。 相對於相同表面之狀態，Rmax最大，Ra最小，尺咖為其 中間值。如前所述，雖然Rms/Ra最小為13，但如果分佈散 亂’則變為1.3〜2。Rmax為最大值在數學上係確定的，係由 於彎度加入而變得更大。由於尺瓜以挑選異常之凹凸，所以 並非代表表面之粗度之最適合參數。此處，一貫使用 表示面粗度。 為了可以使用GaN基板作為製造LED之晶^，必須使 GaN、InGaN等氮化物類半導體膜在其上良好地蟲晶成長。 94730.doc •14- 1305061 貝】非务光中心增加，寄生準位也增加，發光效率變差。可 以知道與其提高幾何學之平坦度不如降低錯位密度更為有 效。 由於錯位係由基板傳遞給薄膜，所以認為製作低錯位之 基板最佳。雖然如此，製作錯位密度較低之基板仍然很困 難。雖然進行極為麻煩之工作可以降低一些錯位密度，但 疋其徒增加基板之成本。作為藍色LED基板並不實用。作 為超越藍寶石基板LED性能之物質，即使可以使用GaN基板 LED，但由於基板成本過高，與藍寶石基板led相比並不優 越。
GaN基板與現在之藍寶石基板相比具有不應當有之高成 本，所以無論如何必須逐漸降低成本。若非如此，在價格、 需求、性能、用途等方面難以和藍f石基板LED相比。 【發明内容】 本每明之f 1目的在於提供一種氮化物半導體結晶基 板’其可以使蟲晶成長之氮化物_薄膜結晶低錯位。 本發明之第2目的在於提供低成本之GaN基板。 本叙明之第3目的在於提供一種氮化物半導體結晶基板 之製w方法’其可以使磊晶成長之氮化物類薄膜結晶低錯 位。 對本發明之GaN基板進行加工使其表面粗链度為 5疆〜Rms 200 nm。其指表面相當粗棱。由於為粗糖之表 面’所以可以使研磨程序簡略化且可降低研磨成本。由於 G a N較硬則研磨困難且費時，所以研磨成本之比例變大。 94730.doc •16- 1305061 =口果可以縮短研磨時間則可以降低晶圓成本。可以僅使用 1磨料使之磨削而得到上述之面粗度為Rms5nm〜2〇〇_ 之表面。 :然使用游離磨料之研磨費時且大量消費作為游離磨料 ::價金剛石、SlC、氧化鋁磨粒，但是之前之磨削(1—㈣ 士紐時間内進行且磨料幾乎不損耗。如果可以僅透過磨削 完成，則可以大量地降低成本。 〆由於基板不僅具有如此之成本效果而且表面之面粗度相 田大所以在其上 <吏薄膜蟲晶成長肖，可卩生成具有降低 錯位密度作用之低錯位密度之GaN、InGaN薄膜。此可完全 在新穎功能中加以說明。 【實施方式】 發明效果 半導體之剛切割（as_cut，7.乂、力、y卜）晶圓無論為^之情 況或GaAs之情況，均藉由磨削〇apping)確定厚度後，藉由 研磨提高表面平坦度作為反射面，再藉由蝕刻除去變質層 洗淨而成為反射面晶圓。亦即，為剛切割晶圓—磨削 (lapping)->研磨->蝕刻—洗淨—反射面晶圓之程序。由於 姓刻或洗淨與本發明無關，所以不加以闡述。僅對磨削 (lapping)和研磨進行說明。 雖然藉由磨削或研磨對晶片表面進行摩擦而削落表面， 但是磨削之削落速度較快，研磨較慢。研磨還進行—^研 磨與二次研磨共2次。 在磨削時，使用在圓盤狀金屬表面上固定有金岡彳石 94730.doc •17- 1305061 lC、二氧化矽等磨料之定盤(又稱為磨石），將I板固定在 研磨盤上，使基板面接觸定盤面，藉由一邊注入研磨液一 邊使研磨盤與定盤（磨石）旋轉而切削基板面。 還具有種裝置，其藉由將未固定在研磨盤上之基板放 入模板中，藉由埋入固定磨料之上下定盤夾住而使模板. f板做行星運動之同時進行切削。為了使固定磨料之突出 量穩定，而將其植人金屬面中。具有樹脂枯合、枯土燒結、 金屬黏合、電鍍等植入方法。由於粒徑6〇〜左右被埋 入，因此從表面突出之高度大概為30〜40%左右。 如果使用粒徑較大之固定磨料，則磨削速度較快，表面 粗链。因此，將磨削定盤之固定磨料由粒徑較大之物質替 換為粒徑較小之物質，則表面變平坦。 接著、，麈續進行研磨。應當明確地認識到磨削與研磨之 不同。研磨係藉由游離磨料進行。 還有一種裝置’其藉由使用在®盤狀金屬表面舖設研磨 布之定盤，絲㈣定在研磨盤上，使基板面接觸定盤面， 一邊注入含有游離磨料之研磨液一邊使定盤與研磨盤旋 轉。此時也將未附在研磨盤上之基板放入模板中，藉由上 下定盤將其夾住並使上下定盤向相反方向旋轉而進行研 磨。 、f游離磨料之粒徑較大之物質改變為粒徑較小之物質再 進仃4 -人研磨’花費時間進行研磨直到所需之面粗度。 如此’在如Si晶圓、GaAs晶圓等技術已經確立之晶圓中， 根據上述方法進行係理所當然的。 ， 94730.doc 1305061 但是，由於GaN比Si或GaAs更硬且脆，所以不能如Si、 GaAs那樣簡單地進行。GaN結晶為硬且難以切削之結晶， 具有各向異性，N面比較柔軟而Ga面特別堅固，即使金剛 石、SiC、氧化鋁粒子也不能切削。其具有如此特別之條件。
GaN基板之情形也根據其從藉由埋入較大之固定磨料之 定盤之磨削（lapping)，慢慢地變為藉由埋入細小之固定磨 料之定盤進行磨肖彳（lapping)而完成磨削程序。之後，使用 較大粒子之游離磨料進行研磨，慢慢地使用較小粒徑之游 離磨料進行研磨。如果如此進行，也可以得到Rms為2 nm 以下之平坦度。在實現其時，還具有費時且在中途產生裂 痕或瑕疯而不能得到最後之反射面晶片之問題。 使用固定磨料之磨削，定盤、研磨盤之轉數較快。所以 磨削速度也較快。例如，如果藉由使#1〇〇〇之金剛石、Sic、 氧化鋁磨料（平均粒徑5 μιη左右）以突出i〜2 μιη而固定之樹 脂粘合定盤對GaN進行磨削，磨削速度大概為5 μιη/分鐘左 右。如果藉由使比其更細之#3000之金剛石、Sic、氧化銘 磨料（平均粒徑2 μηι左右）以突出〇·9〜〇.6 而固定之樹脂 粘合之磨石（具有固定磨料之定盤）對GaN進行磨削，則磨削 速度為1 μιη/分鐘左右。最終磨石之固定磨料之平均粒徑較 佳為2 μιη〜5 μηι。如果使用5 μηι之磨料’可以得到尺阳2〇〇 nm之面粗度；如果使用2 μηι之磨料，可以得到Rms 5 之 面粗度。在最差之情況下，可以使用1 μπΐ2磨料。 使用游離磨料之研磨係僅在定盤上舖上研磨布且將游離 磨粒放入研磨液中。轉速較低且研磨速度較慢。例如使用 94730.doc -19- 1305061 實施例1 [實施例 1 (Rms = l 50 nm、Ra=l 1 7 nm)] 圖1係實施例1之GaN基板表面之顯微鏡照片，二維地表 示掃描X方向高度之掃描線群之斜視圖，以及表示某y值下 切面之高度變化之一維圖表^ GaN晶圓本身之直徑為2英寸 (50 ηιηιφ)，顯微鏡照片表示其一部分，亦即表示χ方向13〇 Mm、y方向1〇〇 μηι之矩形區域。 所述之Rms 150.873 nm、Ra 116.572 指在該矩形區 域内之平均面粗度Rms、以之測定值，並非對整體測定而 得到之值。雖然原本應當測定晶圓整體之面粗度Rms，但 是由於其較費時，所以僅對〇丨3 mmx〇丨mm部分進行測 定。此範圍包含於本發明之Rms之範圍5 nm〜2〇〇 nm中。 如至今所說明的，該GaN係以（m)GaAs為襯底基板使 用ELO法與小面成長法’藉由HvpE、m〇c法使㈣較厚地 成長，藉由王水除去GaAs ’形成GaN獨立膜，再藉由切片 機將八切斷為-定厚度之GaN剛切割晶圓者。由於其成長 法詳細地記餘本巾請人之專利文獻3中，此處不再詳細敛 雖然在圖1之照片中無法充分瞭解凹凸，但是藉由描述凹 凸分佈之右圊之線圖集合，可以知道具有凹凸。雖然也具 有如山形之突出物’但是形成較大山谷之部分較多。幾乎 不存在如溝般之一維連續凹部。 雖然認為由磨削(1_啪製成之表面不會大量產生如到 喂此類之—維之溝’但是事實並非如此。由於將溝切為幾 94730.doc -21 - 1305061 層，所以全體連續之一維之溝消失，產生大量孤立孔。所 述之比山還深之山谷之山與谷不具有對稱性。如果從將其 切為某y值之一維高度之圖表方面觀之，更加清晰。在一維 圖表中，虛線為零點。雖然具有比零點高之山，但是其較 低之山較少。然而，山谷較深，還具有_〇354111左右之較深 之山谷。 在上述之0.13 mmx〇.i mm之矩形部分中，Rms為15〇 nm、Ra為11 7nm，在沿著下邊之某y值之線之一維部分中， Rms為122 nm、Ra為8〇 nm，與矩形部分之面粗度較大不 同。所述之Rms、Ra為隨機變數，其本身為沒有任何意義 之值。將其平均則具有意義。以Ym線之Rms、L， 再將有關Y之值平均作為上述矩形部分2Rms、Ra，所以部 分之Rms或Ra當然會偏離矩形部分之該值。 藉由GaN基板整體之Rms、Ra而對本發明進行定義。所以 此處應當對整體進行測定’但是由於面積較寬與樣品點增 加而測定時間增加，所以以上述矩形區域<Rms、以為代 表。 · 如前所述 隨分佈而異 選取Rms與Ra之比值之最小值為13以上。其 但矩形區域中為約i.3倍，7線上為約15倍。 如此，所述之較深之孤立之谷較多係將底部指數之小面 形成山谷。底部指數之小面中可以形成錐形孔。基板在表 面上具有C面，由於在其上磊晶成長薄膜，雖然。軸朝向上 方，但是實際上較少超出C面，藉由底部指數之、 {1卜21}、U0-12}、{1_212}等面而形成谷。 94730.doc -22- 1305061 少蟲晶成長層之錯位。 實施例2 [貝 ^i^2(Rms=i3 7 nm、Ra=1〇3 nm)]
圖2係貫施例2之GaN基板表面之顯微鏡照片，二維地表 不知描X方向高度之掃描線群之斜視圖，以及表示某y值下 刀面之河度變化之一維圖表。顯微鏡照片表示晶圓之一部 分，其為X方向130 μηι、y方向1〇〇 μηι之矩形區域。矩形區 域之平均面粗度Rms=136 884 nm、Ra=1〇3 〇57腿。此範圍 匕3於本發明之尺邮之範圍5 nm〜2〇〇 中。矩形區域之 ΜΙ比約為U。—定之丫值之線切斷之-维面粗度為RmS 119‘749 mn、Ra 73.152 nm。其—維面粗度中，Rms/Ra比為 1.6。 由於該GaN結晶之剛切割晶圓之製造方法與實施例^目 同’所以不再就其進行敍述。如果在該基板上使⑽蟲晶 成8長，，在形態方面不佳，但是錯位密度（EpD)較低為〇9χ 108cm·2左右。對表面凹凸之圊進行觀測可以知道孔之數量 較多且平坦之部分較少。由於孔部分之錯位元都彙集到工 個中，所以如果孔較寬、數量較多，則錯位顯著減少。藉 由圖8可以知道與本發明之錯位行為相關之推測正確。曰 實施例3 [實施例 3(Rms = 117_944 nm、Ra=53.598 nm)] 圖3係實施例3之GaN基板表面之顯微鏡照片，二維地表 示掃描X方向高度之掃描線群之斜視圓，以及表示某乂值下 切面之高度變化之一維圖表。顯微鏡照片表示晶圓之一部 94730.doc -24- 1305061 分’其為χ方向130 μηι、y方向1〇〇 pm之矩形區域。矩形區 域之平均面粗度為Rms = 117 944 nrn、Ra=53.5 98 nm。此範 圍3於本舍明之Rms之範圍5 nm~200 nm中。矩形區域之
Rms/Ra比約為 2.2。 某y值線切斷而得到之一維之面粗度為Rnis 286.647 nm、 Ra 204·892 nm °其一雒面粗度中，Rms/Ra比為14。該一維 之面粗度比矩形區域之平均面粗度更大，其係對透過右上 之斜視圖之左下角之較大凹陷之較深之孔部分進行掃描而 得到。其他部分為平坦。將其與圖丨、2進行比較並觀測， 可以了解該問題。 如果在其基板上使GaN磊晶成長，則形態變佳。但是錯 位密度（EPD)增加，為左右。對表面凹凸之圖進 行觀測可以知道孔之數量變少、平坦之部分增加。由於孔 之數量減少而平坦之部分變多’所以可以集結之錯位比例 較少，錯位之減少變小。 實施例4 [實施例 4(Rms=23 nm、Ra=9 nm)] 圖4係實施例4之GaN基板表面之顯微鏡照片，二維地表 示掃描X方向高度之掃描線群之斜視圖，以及表示某又值下 切面之高度變化之一維圖表。顯微鏡照片表示晶體之一部 分，其為X方向！30㈣、y方向100 _之矩形區域。矩形區 醜、Ra=9.494 nm。此範圍 nm〜200 nm*。矩形區域之 域之平均面粗度為RmS=23.709 包含於本發明之Rms之範圍5
Rms/Ra比約為 2.4。 94730.doc -25- 1305061 某y值線切斷而得到之一維面粗度為Rms 48 287腿' Ra nm 其—維面粗度中’ Rms/Ra比為1.7。該一維之 面粗度比矩形區域之平均面粗度更大，其係對透過右上之 斜視圖之中央部位之較大凹陷之較深之孔部分進行掃描而 得到。其他部分平坦。孔之數量減少，孔之深度也減少（注 思早位較小）〇 如果在其基板上使GaN磊晶成長，則形態進一步變佳。 但是錯位密度（EPD)增加，為8xl〇8cm·2左右。對表面凹凸 之圖進行觀測可以知道孔之數量變少、平坦之部分增加。 由於孔之數量減少而平坦之部分變多，所以可以集結之錯 位比例減少’錯位之減少變小。 [比較例 5(Rms=2 nm、Ra=1.6 nm)] 圖5係實施例5之GaN基板表面之顯微鏡照片，二維地表 示掃描X方向高度之掃描線群之斜視圖，以及表示某y值下 切面之高度變化之一維之圖表。顯微鏡照片表示晶圓之一 部分，其為X方向130 μηι、y方向100 μπι之矩形區域。矩形 區域之平均面粗度為Rms=2.034 nm、Ra=l_610nm。此不包 含於本發明之Rms之範圍5nm〜2〇〇nm中。小於下限之5nm 。矩形區域之Rms/Ra比約為L3。某y值線切斷而得到之— 維之面粗度為Rms 1.694 nm、Ra 1.344 nm。其一維面粗声 中，Rms/Ra比為1 _3。孔之深度減小且靠近所述孤立孔之鄰 接孔與山融合，並非由美觀之小面形成之孔。 如果在此基板上使GaN磊晶成長，則形態進一步變佳。 但是錯位密度（EPD)增加’為2xl〇9 cm-2左右。由於本發明 94730.doc •26· 13〇5〇61 選取之條件為：EPD為lxlO9 cm·2以下，麻，、,甘备 所以其在該範圍以 外。由於孔之數量減少而孔也較淺，則藉由孔部分之小面 成長而可集結之錯位比例減少，錯位之減少變小。 由此，使降低基板之面粗度之值越來越低而在其上成長 之磊晶層之錯位密度並未減少，仍延續有起始之基板錯位 密度。雖然認為基板之面粗度小而平坦度提高為佳，作β 其係錯誤的。如果對圖i到圖5進行觀察，谷之數量逐漸= 少’由明確之孤立谷變成混和之融合之谷山，在成長時\ 難以使錯位收攏而難以成為低錯位密度。 磊晶層之形態與錯位密度具有矛盾關係，為了使此等需 求平衡，可以知道面粗度相當大且11„^為5 nm〜2〇 nm者亦 可。如果基於減少錯位密度之考慮，A 了使Rms為2〇〇nm 〜100 nm，則谷較多、較深亦可。其中，表示面粗度之表示 方式有Rmax、Ra、Rms、±μηι等各種表示方式其完全不 同。其關係並非同義。此處所述之Rms係指基板全體之平 均值。 【圖式簡單說明】 圖1為根據本發明實施例1之Rms 150 nm、Ra 116 nni2 GaN基板表面之顯微鏡照片、掃描又方向上之表面高度而表 不之向度二維分佈斜視圖，以及高度二維分佈圖中之某Y 值之面截斷之-維高度分佈圖。如果使GaN薄膜磊晶成 長’則表面之錯位密度（EPD)為l〇9cm·2以下。 圖2為根據本發明之實施例2之Rms 137 nm、Ra 103 nm之 GaN基板表面之顯微鏡照片、掃描X方向上之表面高度而表 94730.doc •27· 1305061 n a二維分佈斜視圖，以及高度二維分佈圖中之 值之面截廊· ( 之一維高度分佈圖。如果使GaN薄膜磊晶成 則表面之錯位密度（EPD)為l〇9cm·2以下。 圖3為根據本發明之實施例3之Rms 118 nm、Ra 54麵之 _基板表面之顯微鏡照片、掃描X方向上之表面高度而表 不之阿度二維分佈斜視圖，以及高度二維分佈圖中之某γ 面截斷之一維高度分佈圖。如果使GaN薄膜磊晶成 長，則表面之錯位密度（EPD)為l〇9cm-2以下。
圖4為根據本發明之實施例4之Rms 23 nm、Ra 9 nm之GaN 基板表面之顯微鏡照片、掃描χ方向上之表面高度而表示之 问度—維分佈斜視圖，以及高度二維分佈圖中之某γ值之面 截斷之—維鬲度分佈圖。如果使GaN薄膜磊晶成長，則表 面之錯位密度（EPD)為l〇9cm-2以下。 圖5為根據比較例之Rms 2 nm、Ra 16 nm之GaN基板表面 之顯微鏡照片、掃描X方向上之表面高度而表示之高度二維 刀佈斜視圖，以及兩度二維分佈圖中之某γ值之面截斷之一 維高度分佈圖。如果使GaN薄膜磊晶成長，則表面之錯位 禮、度為1 09 cm-2以下。 圖 6為在非專利文獻1(^ Ishida，M 〇gawa，K 〇rita，〇
Imafuji, M.Yuki, T.Sugino, K.Itoh, "Drastic reduction of threading dislocation in GaN regrown on groovedstripe structure", Journal of Crystal Growth 221 (2000) 345-349) 中顯示之表示一種方案之溝部分’其中方案為：將代替EL〇 之掩膜於GaN結晶上切成平行溝，使5/3族比為55〇〇，使由 94730.doc 28· 1305061 傾斜邊之成長與由平坦面之成長在再成長面中恰好吻合， 以藉由使錯位集中到溝中央而使薄膜低錯位。 圖7為以橫軸表示實施例1〜4與比較例之基板面粗度，以 左縱軸表示磊晶層之錯位密度（EPD)，以右縱軸表示磊晶層 之表面形態（以面粗度表示）之示意圖。A、B表示與面粗度 相關之本發明之範圍；C、D表示與磊晶薄膜之面粗度相關 之本發明之範圍。 圖8為一斜視圖，其用於說明在可以藉由磨肖|j(lapping)形 成之許多孤立凹部中，如果傾斜地結晶成長，則錯位往邊 緣移動，如果進行進一步成長，則錯位由邊緣往凹部底部 移動，藉由集中錯位，可以使錯位成束，且可有效地使磊 晶成長層低錯位。 94730.doc 29-

Claims (1)

  1. % 0^3121516號專利案贫々---中文申§青專利範圍替|臭本(96产另、月): 十、申請專利碱圉:S :4 1 · 種氮化物半導體基板之製造方法，其特徵在於：藉由 HVPE或MOC法在GaAs襯底基板上形成氮化物半導體結 晶膜，除去GaAs襯底基板形成氮化物半導體獨立膜，萨 由使用固定磨料之磨削（lapping)而使氮化物半導體獨立 膜表面之面粗度為Rms 1 00 nm〜200 nm，形成包含許多山 與谷且存在許多較山之高度為深之獨立谷之凹凸。 2.如請求項1之氮化物半導體基板之製造方法，其中將山與 谷之高度平均所得之高度訂為零點，在零點之上的山係 廣且低，在零點之下的谷係獨立且深，自零點起算之谷 深的最大值為_〇·35 μηι以上。 3· 一種氮化物半導體磊晶晶圓之製造方法，其特徵在於： 於一氮化物半導體基板上形成小面，一邊維持小面一邊 氮化物半‘體之薄膜蟲晶‘成長；該氮化物半導體基板 係·藉由HVPE或MOC法在GaAs襯底基板上形成氮化物半 導體結晶膜，除去GaAs襯底基板形成氮化物半導體獨立 膜藉由使用固定磨料之磨削Opping)而使氮化物半導體 獨立膜表面之面粗度為尺„^ 1〇〇 nm〜2〇〇 nm，形成包含許 夕山與合且存在許多較山之高度為深之獨立谷之凹凸 者。 一種氮化物半導體蟲晶晶圓，其特徵在於：於一氮化物 半導體基板上形成小面，一邊維持小面一邊使氮化物半 導肢之薄膜磊晶成長而得者；該氮化物半導體基板係： 藉由HVPE或MOC法在GaAs襯底基板上形成氮化物半導 94730-960813.doc 1305061 卜7“_一喊____ pU'Vi —Ί 泳日修(更)正替.:顏j —去GaAs襯底基板形成氮化物半導體獨立 膜’藉由使用固定磨料之磨削（lapping)而使氮化物半導體 獨立膜表面之面粗度為Rms 100 nm〜200 nm，形成包含許 夕山與谷且存在許多較山之高度為深之獨立谷之凹凸 者。 94730-960813.doc
TW093121516A 2003-10-03 2004-07-19 Nitride semiconductor substrate and method of producing same TWI305061B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003345910A JP2005112641A (ja) 2003-10-03 2003-10-03 窒化物半導体基板および窒化物半導体基板の製造方法

Publications (2)

Publication Number Publication Date
TW200520259A TW200520259A (en) 2005-06-16
TWI305061B true TWI305061B (en) 2009-01-01

Family

ID=34309164

Family Applications (1)

Application Number Title Priority Date Filing Date
TW093121516A TWI305061B (en) 2003-10-03 2004-07-19 Nitride semiconductor substrate and method of producing same

Country Status (9)

Country Link
US (2) US7154131B2 (zh)
EP (1) EP1521310A3 (zh)
JP (1) JP2005112641A (zh)
KR (1) KR20050033422A (zh)
CN (1) CN100361323C (zh)
CA (1) CA2480837A1 (zh)
HK (1) HK1073532A1 (zh)
NO (1) NO20044180L (zh)
TW (1) TWI305061B (zh)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7504274B2 (en) * 2004-05-10 2009-03-17 The Regents Of The University Of California Fabrication of nonpolar indium gallium nitride thin films, heterostructures and devices by metalorganic chemical vapor deposition
JP2007095975A (ja) * 2005-09-29 2007-04-12 National Institute Of Advanced Industrial & Technology ダイヤモンドパワー半導体デバイス及びその製造方法
KR100809243B1 (ko) * 2006-04-27 2008-02-29 삼성전기주식회사 질화물막 제조방법 및 질화물 구조
US7879697B2 (en) * 2006-06-05 2011-02-01 Regents Of The University Of Minnesota Growth of low dislocation density Group-III nitrides and related thin-film structures
US20090053401A1 (en) * 2007-08-24 2009-02-26 Maxim Integrated Products, Inc. Piezoelectric deposition for BAW resonators
US8512800B2 (en) * 2007-12-04 2013-08-20 Triquint Semiconductor, Inc. Optimal acoustic impedance materials for polished substrate coating to suppress passband ripple in BAW resonators and filters
JP5560528B2 (ja) * 2008-01-28 2014-07-30 住友電気工業株式会社 Ｉｉｉ族窒化物単結晶インゴットの製造方法、及びｉｉｉ族窒化物単結晶基板の製造方法
US7781780B2 (en) * 2008-03-31 2010-08-24 Bridgelux, Inc. Light emitting diodes with smooth surface for reflective electrode
US7768364B2 (en) 2008-06-09 2010-08-03 Maxim Integrated Products, Inc. Bulk acoustic resonators with multi-layer electrodes
JP5104830B2 (ja) * 2008-09-08 2012-12-19 住友電気工業株式会社 基板
TW201029073A (en) * 2009-01-21 2010-08-01 Univ Nat Chunghsing Epitaxial wafer with low surface defect density
JP4513927B1 (ja) 2009-09-30 2010-07-28 住友電気工業株式会社 Ｉｉｉ族窒化物半導体基板、エピタキシャル基板及び半導体デバイス
JP5365454B2 (ja) * 2009-09-30 2013-12-11 住友電気工業株式会社 Ｉｉｉ族窒化物半導体基板、エピタキシャル基板及び半導体デバイス
JP5808208B2 (ja) * 2011-09-15 2015-11-10 株式会社サイオクス 窒化物半導体基板の製造方法
JP6045633B2 (ja) * 2015-05-25 2016-12-14 住友化学株式会社 窒化物半導体基板の製造方法
US11370076B2 (en) * 2016-02-23 2022-06-28 Panasonic Intellectual Property Management Co., Ltd. RAMO4 substrate and manufacturing method thereof
CN107855886A (zh) * 2017-11-02 2018-03-30 广东工科机电有限公司 干式柔性磨抛方法及其配套刀具、设备
JP7231352B2 (ja) * 2018-07-31 2023-03-01 住友化学株式会社 窒化物結晶成長用基板の製造方法
JP6595689B1 (ja) * 2018-11-08 2019-10-23 株式会社サイオクス 窒化物半導体基板の製造方法、窒化物半導体基板および積層構造体
CN115125617B (zh) * 2022-08-04 2023-04-28 齐鲁工业大学 一种通过设置温度梯度制备自支撑氮化镓体块单晶的方法
CN115036402B (zh) * 2022-08-12 2022-10-25 江苏第三代半导体研究院有限公司 诱导增强型Micro-LED同质外延结构及其制备方法
CN116072533B (zh) * 2023-03-28 2023-06-13 成都功成半导体有限公司 一种晶圆及其晶圆减薄制程加工工艺

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5679152A (en) * 1994-01-27 1997-10-21 Advanced Technology Materials, Inc. Method of making a single crystals Ga*N article
JP3292083B2 (ja) 1997-03-11 2002-06-17 日亜化学工業株式会社 窒化物半導体基板の製造方法及び窒化物半導体素子の製造方法
JP3899652B2 (ja) 1997-03-14 2007-03-28 住友電気工業株式会社 エピタキシャルウェハ
JP3788037B2 (ja) 1998-06-18 2006-06-21 住友電気工業株式会社 ＧａＮ単結晶基板
JP4008586B2 (ja) * 1998-08-09 2007-11-14 エムテック株式会社 ワークのエッジの研摩装置
JP4145437B2 (ja) 1999-09-28 2008-09-03 住友電気工業株式会社 単結晶ＧａＮの結晶成長方法及び単結晶ＧａＮ基板の製造方法と単結晶ＧａＮ基板
US6596079B1 (en) 2000-03-13 2003-07-22 Advanced Technology Materials, Inc. III-V nitride substrate boule and method of making and using the same
JP2001322899A (ja) 2000-05-11 2001-11-20 Matsushita Electric Ind Co Ltd 窒化ガリウム系化合物半導体基板及びその製造方法
JP4156200B2 (ja) * 2001-01-09 2008-09-24 株式会社荏原製作所 研磨装置及び研磨方法
JP2002356398A (ja) * 2001-06-01 2002-12-13 Sumitomo Electric Ind Ltd 窒化ガリウムウエハ
US6488767B1 (en) * 2001-06-08 2002-12-03 Advanced Technology Materials, Inc. High surface quality GaN wafer and method of fabricating same
KR100550491B1 (ko) * 2003-05-06 2006-02-09 스미토모덴키고교가부시키가이샤 질화물 반도체 기판 및 질화물 반도체 기판의 가공 방법

Also Published As

Publication number Publication date
CN100361323C (zh) 2008-01-09
CA2480837A1 (en) 2005-04-03
US7390747B2 (en) 2008-06-24
HK1073532A1 (en) 2005-10-07
US20050073027A1 (en) 2005-04-07
EP1521310A3 (en) 2011-01-26
KR20050033422A (ko) 2005-04-12
NO20044180L (no) 2005-04-04
CN1604344A (zh) 2005-04-06
US20060071234A1 (en) 2006-04-06
EP1521310A2 (en) 2005-04-06
JP2005112641A (ja) 2005-04-28
US7154131B2 (en) 2006-12-26
TW200520259A (en) 2005-06-16

Similar Documents

Publication Publication Date Title
TWI305061B (en) Nitride semiconductor substrate and method of producing same
US7323256B2 (en) Large area, uniformly low dislocation density GaN substrate and process for making the same
JP4696935B2 (ja) Ｉｉｉ−ｖ族窒化物系半導体基板及びｉｉｉ−ｖ族窒化物系発光素子
JP4518209B1 (ja) Ｉｉｉ族窒化物結晶基板、エピ層付ｉｉｉ族窒化物結晶基板、ならびに半導体デバイスおよびその製造方法
JP4622447B2 (ja) Ｉｉｉ族窒化物結晶基板の製造方法
EP2381018A1 (en) Compound semiconductor substrate, semiconductor device, and process for producing the semiconductor device
JP4835749B2 (ja) Ｉｉｉ族窒化物結晶基板、エピ層付ｉｉｉ族窒化物結晶基板、ならびに半導体デバイスおよびその製造方法
CN1894093A (zh) 用于高质量同质外延的连位氮化镓衬底
TWI643985B (zh) ＧａＮ基板、ＧａＮ基板之製造方法、ＧａＮ結晶之製造方法及半導體裝置之製造方法
CA2884169C (en) Aluminum nitride substrate and group-iii nitride laminate
WO2002023604A1 (fr) Materiau de base semi-conducteur et procede de fabrication dudit materiau
JP2010087486A (ja) 基板、エピタキシャル層付基板およびそれらの製造方法
US7867881B2 (en) Method of manufacturing nitride semiconductor substrate
JP4165030B2 (ja) 窒化物半導体から成る単体基板の製造方法
JP2004335646A (ja) ＧａＮ基板
JP2011037704A (ja) Ｉｉｉ族窒化物結晶基板の製造方法
JP2014157983A (ja) Ｉｉｉ族窒化物複合基板およびその製造方法、積層ｉｉｉ族窒化物複合基板、ならびにｉｉｉ族窒化物半導体デバイスおよびその製造方法
WO2011058870A1 (ja) Ｉｉｉ族窒化物結晶基板、エピ層付ｉｉｉ族窒化物結晶基板、ならびに半導体デバイスおよびその製造方法
Bhattacharyya et al. A Strategic Review of Reduction of Dislocation Density at the Heterogenious Junction of GAN Epilayer on Foreign Substrate